REPUBLIQUE ALGERIENNE DEMOCRATIQUE ET POPULAIRE Ministère de l'Enseignement Supérieur et de la Recherche Scientifique

Ecole Nationale Polytechnique



Département d'Electronique Laboratoire des Dispositifs de Communication et de Conversion Photovoltaïque



Thèse de Doctorat en Sciences Spécialité : Electronique

Présentée par BENDIB Douadi

Magister en Electronique de l'ENP

Thème

Contribution à l'étude et à l'implémentation sur circuits FPGA de la commande MLI à élimination sélective des harmoniques temps réel

Soutenue publiquement le 03 /12 /2017 devant le jury composé de :

Président :	M HADDADI Mourad	Professeur, ENP
Directeur de thèse :	M LARBES Cherif	Professeur, ENP
Examinateurs :	M AIT CHEIKH Mohamed Salah	Professeur, ENP
	M MAHRANE Achour	Directeur de recherche, UDES
	M MALEK ALI	Directeur de recherche, CDER
	Mme BARAZANE Linda	Professeur, USTHB

ENP (2017)

Ecole Nationale Polytechnique, 10, Avenue des Frères Oudek, Hassen Badi, BP.182, 16200 El Harrach, Alger, Algérie <u>www.enp.edu.dz</u>

REPUBLIQUE ALGERIENNE DEMOCRATIQUE ET POPULAIRE Ministère de l'Enseignement Supérieur et de la Recherche Scientifique

Ecole Nationale Polytechnique



Département d'Electronique Laboratoire des Dispositifs de Communication et de Conversion Photovoltaïque



Thèse de Doctorat en Sciences Spécialité : Electronique

Présentée par BENDIB Douadi

Magister en Electronique de l'ENP

Thème

Contribution à l'étude et à l'implémentation sur circuits FPGA de la commande MLI à élimination sélective des harmoniques temps réel

Soutenue publiquement le 03 /12 /2017 devant le jury composé de :

Président :	M HADDADI Mourad	Professeur, ENP
Directeur de thèse :	M LARBES Cherif	Professeur, ENP
Examinateurs :	M AIT CHEIKH Mohamed Salah	Professeur, ENP
	M MAHRANE Achour	Directeur de recherche, UDES
	M MALEK ALI	Directeur de recherche, CDER
	Mme BARAZANE Linda	Professeur, USTHB

ENP (2017)

Ecole Nationale Polytechnique, 10, Avenue des Frères Oudek, Hassen Badi, BP.182, 16200 El Harrach, Alger, Algérie www.enp.edu.dz

REMERCIEMENTS

ؚؚؚؚٳۅؘڒؚۼۣؾؘٵڹؘۜٳۺػۯ ۅٲؘڹ۫ٲؘڠؘڡؘؘؘؘۘۘڝؘڮڝٮڸؚڂٵ ٳٳڝٙڒٳڿڗ

My Lord! Grant me the power and ability that I may be grateful for Your Favours which You have bestowed on me and on my parents, and that I may do righteous good deeds that will please You, and admit me by Your Mercy among Your righteous slaves

Les travaux de recherche présentés dans cette thèse ont été réalisés au sein du Laboratoire des dispositifs de communication et de conversion photovoltaïque (LDCCP) de l'Ecole Nationale Polytechnique d'Alger et au niveau de l'unité de développement des équipements solaires (UDES/EPST CDER).

Je tiens d'abord à exprimer ma gratitude et ma vive reconnaissance à mon directeur de thèse Pr LARBES Cherif, Professeur à l'ENP pour son suivi, ses précieux conseils, et sa compréhension lors des années de la réalisation des travaux de ma thèse.

Je veux remercier ici les membres de mon jury de soutenance, en commençant par Pr HADDADI Mourad en sa qualité de président.

Je tiens également à remercier M AIT CHEIKH Mohamed Salah, Mme BARAZANE Linda, M MAHRANE Achour et M MALEK Ali qui ont accepté de participer à ce jury en tant que examinateurs.

Pour leur contribution aux essais expérimentaux de ces travaux, je tiens à remercier M Hamid BEN AHMED, M Emanuel HOUANG et M Lahoucine IDKHAJINE du laboratoire SATIE (UMR CNRS 8029) pour m'avoir accueilli au niveau de leur laboratoire de l'ENS de Cachan (Paris) et d'avoir mis à ma disposition les équipements nécessaires pour effectuer les essais expérimentaux.

Je veux également dire merci à tous mes collègues de l'UDES, surtout ceux avec qui j'ai eu l'occasion de travailler.

Enfin, je veux remercier tous les personnes qui ont – de près ou de loin - contribué à l'aboutissement de ce travail de recherche.

ملخص:

كثير من الأنظمة المدمجة والسيارات الكهربائية تحتوي على عاكسات إلكترونية للتيار الكهربائي، وتعتمد في غالبيتها على المحرك اللاتزامني في أجزائها الدوارة. هذا الأخير مردوده مرتبط بمدى فاعلية طريقة التحكم في العاكس المنبثقة في أغلبها عن تقنية تعديل عرض النبضة (MLI). هذه الأطروحة تهدف إلى تحسين مردود المحرك عن طريق تصميم طريقة تحكم تمكن من حساب زوايا التبديل و عرض النبضات بطريقة آلية أثناء اشتغال هذا الأخير. والنتيجة المتوخاة هي إنتاج توتر وتيار متناوب ذي خصائص ممتازة وبدون مركبات توافقية ذات ترددات منخفضة. طريقة التحكم تم عرص مبدئها بإسهاب مع دراسة خصائصها وتقييم دقتها مقارنة بما هو موجود في المراجع ذات الصلة. من أجل التحكم على شريحة التحكم على شريحة مصفوفة مبرمجة من نوع FPGA Virtex لحساب زوايا التبديل للعاكس وعرض النبضات بطريقة آلية أثناء التحكم على شريحة مصفوفة مبرمجة من نوع FPGA Virtex لحساب زوايا التبديل للعاكس وبالتالي التحكم في سرعة المحرك. التتائيج المتحصل عليها أبنت عن فعالية كبيرة الخوارزمية المقترحة سواء في حساب زوايا التبديل للعاكس وعرض النبضات التائيج التحكم على شريحة مصفوفة مبرمجة من نوع FPGA Virtex 5 لحساب زوايا التبديل للعاكس وبالتالي التحكم في سرعة المحرك. المترية التنائم المريحة مصفوفة مبرمجة من نوع FPGA Virtex 5 لحساب زوايا التبديل للعاكس وبالتالي التحكم في سرعة المحرك. المتائية المتحصل عليها أبنت عن فعالية كبيرة الخوارزمية المقترحة سواء في حساب الزوايا أو حذف المركبات التوافقية الدنيا وأيضا في تحسين المردود العام بتخفيض قيمة التشوه التوافقي (THD) و تردد التبديل مع التطابق الكبير بين النتائيج المحصل عليها بين المحاكاة وبين التجربة. المخبرية.

الكلمات الدالة: الأنظمة المدمجة، عاكس التيار الكهربائي، محرك لاتزامني، تقنية تعديل عرض النبضة، حذف المركبات التوافقية، شريحة FPGA ، محاكاة، تحقق تجريبي.

Abstract:

Electric vehicles are part of embedded systems where, in almost all cases, they include in their control schemes power converters such as inverters. In this case, their mobile parts include induction motors. The control algorithms associated with this kind of systems should meet, in addition to the general required performances, other constraints such as low power consumption and real-time operation. For this purpose, Selective Harmonic Elimination Pulse Width Modulation (SHE PWM) is used due to its excellent performance. It allows selective harmonics elimination and at the same time the separate control of the induction motor speed and torque.

In this context, this thesis aims to study, design and implement a real-time induction motor-based variable speed drive for electric vehicle using on-line SHE PWM. First, the proposed algorithm based on polynomial curve fitting of the exact angles trajectories is presented, analysed and then its accuracy is checked through angle error analysis. Then, an FPGA-based implementation is used and simulated using Hardware In the Loop (HIL). An induction motor-based drive is experimentally tested to validate the obtained simulation results. Experimental results show a good agreement with simulation and prove the validity as well as the precision of the proposed SHE PWM algorithm. All intended selected harmonics are effectively eliminated and at the same time, the fundamental is precisely controlled. The output voltage and current present an excellent frequency spectrum with low harmonic distortion and low power losses values.

Key words: electric vehicle, asynchronous motor, inverter, on-line PWM, Selective Harmonic Elimination PWM, variable speed drive, FPGA, Hardware In the Loop.

Résumé :

Les véhicules électriques (VE), faisant partie des systèmes embarqués, intègrent dans leurs étages de commandes des convertisseurs statiques tels que les onduleurs. La motorisation des VEs étant dans ce cas basée sur les moteurs asynchrones. Les algorithmes de contrôle associés à ce type de systèmes devraient répondre, en plus des performances générales requises, à d'autres contraintes telles que la réduction de la consommation d'énergie et le fonctionnement en temps réel. Grâce aux performances qu'elle offre, la modulation en largeur d'impulsions à élimination sélective des harmoniques (SHE PWM) est utilisée dans la commande de ces onduleurs du fait qu'elle permet à la fois l'élimination sélective des harmoniques et le contrôle séparé du couple et de la vitesse.

C'est dans ce contexte, les travaux de cette thèse visent à étudier, concevoir et mettre en œuvre un variateur de vitesse pour VE utilisant un moteur asynchrone en proposant une technique SHE PWM calculée on-line et en temps réel. En premier lieu, l'algorithme SHE PWM proposé pour le calcul en temps-réel des angles de commutation, et qui est basé sur l'approximation polynomiale, est présenté. Ses performances sont évaluées en calculant les erreurs engendrées et en estimant l'espace mémoire requis. La validation Hardware In the Loop (HIL) est utilisée comme étape intermédiaire entre la simulation purement software et la vérification expérimentale. L'algorithme de commande est implémenté sur un support hardware FPGA Virtex 5 et l'étage de puissance est simulé en temps-réel en utilisant SimPower System. La vérification et validation expérimentales sont effectuées sur un variateur de vitesse, pour moteurs asynchrones, alimenté par un onduleur de tension. Les résultats expérimentaux obtenus sont présentés, évalués et discutés. Ils montrent un bon accord avec la simulation et prouvent la validité ainsi que la précision de l'algorithme SHE PWM proposé. Les harmoniques sélectionnés sont effectivement éliminés et le fondamental est contrôlé avec précision. La tension et le courant de sortie présentent un excellent spectre de fréquence avec un faible taux de distorsions harmoniques et de faibles pertes de puissance.

Mots clés : véhicule électrique, moteur asynchrone triphasé, onduleur, MLI on-line, MLI à Elimination Sélective des Harmoniques, traction électrique, FPGA, Hardware In the Loop.

TABLES DES MATIÈRES

LISTE DES TABLEAUX	
LISTE DES FIGURES	
LISTE DES ABREVIATIONS	
INTRODUCTION GENERALE	10
CHAPITRE 1: ETAT DE L'ART SUR LES ONDULEURS DE TENSION ET LES COMM	IANDES
MLI.	
1.1 INTRODUCTION	14
1.2 1 Sources des hermoniques	14
1.2.2 Effots négatifs des harmoniques	14
1.2.3 Les normes	13
1.2.4 Réduction de la pollution harmonique	
1.3 MODELE DE L'ONDUI EUR DE TENSION TRIPHASE	20 20
1 4 CLASSIFICATION DES COMMANDES MI I	
1 4 1 MI Là échantillonnage naturel	
1 4 2 MI Là échantillonnage régulier	25
1 4 3 MLI optimisée	28
1.5 ETAT DE L'ART SUR LA COMMANDE SHE PWM	
1.6 CONCLUSION	
CHAPITRE 2 : ALGORITHME MLI ON-LINE BASE SUR L'APPROXIMATION POLYN	IOMIALE
	33
2.1 INTRODUCTION	34
2.2 PRINCIPE DE LA MLI CALCULEE A ELIMINATION D'HARMONIQUES	34
2.3 AVANTAGES DE LA MLI CALCULEE	37
2.4 CHOIX DE LA SOLUTION APPROPRIEE	37
2.5 RESOLUTIONS DES SYSTEMES D'EQUATIONS N-L	
2.5.1 Méthode de Newton-Raphson	39
2.5.2 Utilisation de la commande fsolve (Optimization Tool) de Matlab Simulink	40
2.5.3 Existence de plusieurs familles des solutions	
2.6 ALGORITHME MLI ON-LINE PROPOSE	43
2.6.1 Trajectoires des angles exacts	
2.6.2 Approximations des angles exacts	
2.7 PRECISION DE L'ALGORITHME PROPOSE	
TRIPHASE	
3.1 INTRODUCTION	54

3.2 APERÇU SUR LE MOTEUR ASYNCHRONE	54
3.3 VARIATION DE LA VITESSE DU MOTEUR ASYNCHRONE	54
3.3.1 Réglage par variation du nombre de paires de pôles	55
3.3.2 Réglage par variation de tension	
3.3.3 Réglage par action sur le glissement	
3.3.4 Réglage par variation de fréquence	
3.4 SIMULATION D'UN VARIATEUR DE VITESSE POUR MAS TRIPHASE	56
3.4.1 Schéma de simulation	
3.4.2 Paramètres de simulation	57
3.4.3 Stratégie de contrôle	57
3.4.4 Résultats de simulation	58
3.5 DISCUSSIONS DES RESULTATS DE SIMULATION	61
3.5.1 Evaluation des pertes	61
3.5.2 Constante de temps du système	63
3.5.3 Efficacité du processus d'élimination	
3.5.4 Evaluation de la fréquence de commutation	
3.5.5 Comparaison des performances des différentes solutions	66
3.6 CONCLUSION	68
CHAPITRE 4 : VALIDATION HIL ET VERIFICATION EXPERIMENTALE	69
4-1 INTRODUCTION	70
4-2 VALIDATION HIL	70
4-2-1 Commande des systèmes de conversion de l'énergie électrique	
4-2-2 Apports des FPGAs pour la commande des convertisseurs de puissance	
4-2-3 Validation HIL	
4-2-4 Présentation des circuits FPGA et les méthodes de conceptions associées	
4-2-5 Implémentation sur FPGA de l'algorithme MLI On-line	
4-2-6 Validation HIL de l'algorithme MLI proposé	
4.3 VERIFICATION EXPERIMENTALE	92
4.3.1 Signaux de commande générés par FPGA	
4.3.2 Description du banc expérimental utilisé	
4.3.3 Résultats expérimentaux	
4.4 CONCLUSION	
CONCLUSION GENERALE	102
BIBLIOGRAPHIE	104
ANNEXE 1:	109
ANNEXE 2:	110

LISTE DES TABLEAUX

Tableau 1. 1 Effets des harmoniques sur les différents équipements	
Tableau 1. 2 Norme CEI 61000-2-2	
Tableau 1. 3 Norme CEI-61000-3-2	19
Tableau 2. 1 Nombre de solutions possibles pour chaque valeur de m	
Tableau 2. 2 Erreurs pour m=7 im<1	51
Tableau 2. 3 Erreurs pour m=7 im>1	
Tableau 2. 4 Erreurs pour m=5	51
Tableau 3. 1 Paramètres du moteur utilisé en simulation	57
Tableau 3. 2 Valeurs de im et m utilisés en simulation	57
Tableau 3. 3 Amplitude des harmoniques éliminés	65
Tableau 3. 4 Efficacité du processus d'élimination	65
Tableau 4. 1 Utilisation des ressources sur FPGA de l'algorithme MLI on-line	
Tableau 4. 2 Amplitude des harmoniques de la tension VAB pour im=1, m=5	
Tableau 4. 3 Amplitude des harmoniques de courant pour im=1, m=5	
Tableau 4. 4 Evaluation des performances	
Tableau A1. 1 Valeurs des paramètres A0 A1 et P obtenues pour m=5 et m=7.	109
Tableau A1. 2 Comparaison des angles exacts et approximées pour m=7	109
Tableau A1. 3 Comparaison des angles exacts et approximées pour m=5	109
Tableau A2 Localisations des différents pins da la liaison Ethernet de la carte ML501	110

LISTE DES FIGURES

Figure 1. 1 Courbe de la durée de vie du moteur asynchrone	
Figure 1. 2 Schéma de l'onduleur de tension triphasé	21
Figure 1. 3 Principe de la MLI synchrone à échantillonnage naturel	
Figure 1. 4 Caractéristique de réglage de la tension en fonction de r	
Figure 1. 5 MLI à Echnatillonnage régulier symétrique	25
Figure 1. 6 MLI à Echantillonnage régulier asymétrique	
Figure 1.7 Impulsions de commande à base de la MLI à échantillonnage régulier	27
Figure 2. 1 Principe de la commande SHE PWM à double symétrie (m=7)	
Figure 2. 2 Classification des commandes SHE PWM	38
Figure 2. 3 Convergence de la méthode de NR	40
Figure 2. 4 fsolve de Matlab Simulink	41
Figure 2. 5 Différentes solutions possibles pour m=3	42
Figure 2. 6 Différentes solutions possibles pour m=5	42
Figure 2. 7 Différentes solutions possibles pour m=7	
Figure 2. 8 Différentes solutions possibles pour m=9	43
Figure 2. 9 Valeurs exactes des angles de commutation en fonction de im pour m=7 et m=15	43
Figure 2. 10 Courbes représentant d(im) en fonction de im	46
Figure 2. 11 Courbes représentant la fonction $d(x)$ pour : $a_2=1$ p=4 $a_1=0.5$, 1, 1.5	47
Figure 2. 12 Trajectoires réelles et approximées	49
Figure 2. 13 Erreurs pour m=3	50
Figure 2. 14 Erreurs pour m=5	50
Figure 2. 15 Erreurs pou m=7	50
Figure 2. 16 Comparaison des résultats obtenus avec [4] pour m=7	51
Figure 3. 1 Caractéristique couple vitesse	55
Figure 3. 2 Structure de l'onduleur triphasé de tension	57
Figure 3. 3 Tension Vab et son spectre pour im=1 m=5	58
Figure 3. 4 Courant et son spectre pour im=1 m=5	58
Figure 3. 5 Vitesse et couple pour im=1 m=5	59
Figure 3. 6 Tension Vab et son spectre pour im=0.5 m=15	59
Figure 3. 7 Courant et son spectre pour im=0.5 et m=15	59
Figure 3. 8 Vitesse et couple pour im=0.5 m=15	60
Figure 3. 9 Courant et son spectre pour im=0.3 et m=19	60
Figure 3. 10 Tension Vab et son spectre pour im=0.1 m=23	60
Figure 3. 11 Schéma équivalent des harmoniques par phase	61
Figure 3. 12 Variation du THD et WTHD en fonction de <i>im</i>	63
Figure 3. 13 Constante du temps du système	64
Figure 3. 14 Effet du couple résistant sur la vitesse du moteur et sa constante du temps	64
Figure 3. 15 Amplitude des harmoniques éliminés pour m=7 et comparaison avec les travaux de [4]	65
Figure 3. 16 (a) : Amplitude des harmoniques 5, 7, 11 et 13 pour m=5 (b) : comparaison avec [15]	66
Figure 3. 17 Fréquence de commutation pour plusieurs valeurs de <i>m</i>	66
Figure 3. 18 Comparaison des performances de différentes solutions pour m=3	67
Figure 3. 19 Comparaison des performances de différentes solutions pour m=5	67
Figure 4. 1 Synoptique d'un convertisseur de puissance	70
Figure 4. 2 Principe de la validation Hardware-in-the loop (HIL)	74
Figure 4. 3 Architecture des circuits FPGAs	75

Figure 4. 4 Schéma simplifié d'un bloc logique	76
Figure 4. 5 Méthodes de conception	78
Figure 4. 6 Flot classique de conception FPGA	79
Figure 4. 7 Outil du System Generator du Xilinx	82
Figure 4. 8 Synthèse haut niveau à base HDL coder	83
Figure 4. 9 Organigramme de l'Algorithme MLI-Online à implémenter	84
Figure 4. 10 Programme principal de l'algorithme MLI on-line dans ISE Xilinx	85
Figure 4. 11 Signaux MLI simulés pour im=1 m=5 (F=50Hz T=20ms)	86
Figure 4. 12 Signaux MLI simulés pour im=0.7 m=7 (F=35Hz T=28.57ms)	86
Figure 4. 13 Signaux MLI simulés pour im=0.5 m=15 (F=25 Hz, T=40 ms)	86
Figure 4. 14 Vérification en temps-réel en utilisant ChipScope	87
Figure 4. 15 Schéma de validation HIL	87
Figure 4. 16 Méthodologie de validation HIL	89
Figure 4. 17 Résultats de synthèse RTL	89
Figure 4. 18 Schéma équivalent RTL	90
Figure 4. 19 Résultats de validation HIL	91
Figure 4. 20 Control de la vitesse du moteur par l'approche HIL	92
Figure 4. 21 Signaux de commande générés par FPGA (a) : pour m=5 im=1, (b) : pour m=7 im=0.7	92
Figure 4. 22 Signaux de commande MLI générés par FPGA pour (a) im=0.3, m=19 et (b) son zoom	93
Figure 4. 23 Signaux de commande MLI générés par FPGA (temps de monté et de descente)	93
Figure 4. 24 Synoptique de la manip	94
Figure 4. 25 Banc d'essai	94
Figure 4. 26 Tensions (V _{AN} et V _{AB}) et leurs spectres fréquentiels pour m=5 et im=1	95
Figure 4. 27 Courant statorique I _A et son spectre fréquentiel pour m=5 et im=1	96
Figure 4. 28 Tension V _{AB} et son spectre fréquentiel pour im=0.5 et m=15	97
Figure 4. 29 Courant I _A et son spectre fréquentiel pour m=15 et im=0.5	98
Figure 4. 30 Tension V _{AB} et son spectre pour m=19 and im=0.3	98
Figure 4. 31 Courant de phase IA et son spectre pour m=19 and im=0.3.	99
Figure 4. 32 Contrôle de la tension et du rapport V/f	100
Figure 4. 33 Comparaison des valeurs expérimentales et de simulation du WTHD	100
Figure 4. 34 Spectres fréquentiels expérimentaux de la tension V _{AB}	101
Figure A2 Installation du FPGA dans SIMULINK	110

LISTE DES ABREVIATIONS

CAD	Computer-Aided Design
CAN	Convertisseur Analogique Numérique
CEI	Commission Electrotechnique Internationale
CEF	Comité Electrotechnique Français
CEM	Compatibilité Electromagnétique
DSP	Digital Signal Processor
FPGA	Field Programmable Gate Array
HDF	Harmonic Distortion Factor
HDL	Hardware Description Language
HIL	Hardware In the Loop
HLF	Harmonic Loss Factor
HLS	High Level Synthesis
im	indice de modulation
LUT	Look Up table
MAS	Moteur ASynchrone
MLI	Modulation de Largeur d'Impulsion
PSO	Particle Swarm Optimisation
PLL	Phase Locked Loop
RTL	Register Transfert Level
SCR	Silicon Controlled Rectifier
SVM	Space Vector modulation
SHE PWM	Selective Harmonic Elimination Pulse Widht Modulation
THD	Total Harmonic Distortion
UPS	Uninterruptible Power Supply
WTHD	Weighted THD

Introduction générale

Dans l'objectif d'améliorer les performances des onduleurs de tension, des efforts considérables ont été déployés pour l'élaboration de commandes performantes.

Une des techniques les plus utilisées est celle basée sur la modulation de largeur d'impulsion (MLI) qui consiste en la comparaison d'une référence sinusoïdale de faible fréquence avec une porteuse triangulaire de haute fréquence pour repousser les harmoniques vers des rangs élevés obtenant ainsi un bon spectre fréquentiel, facilitant le filtrage des harmoniques restants et améliorant par conséquence le rendement global du convertisseur. Cette solution a été implémentée durant des décennies d'une manière analogique [1].

Avec le développement de la microélectronique et l'apparition des dispositifs numériques de commandes tels que les microprocesseurs, il a été exigé de passer vers une implémentation numérique. Ce passage a été fait en premier lieu par la numérisation de cette technique –qui est de nature analogique- en utilisant des convertisseurs analogique numérique (CAN) et en passant formellement par les procédures d'échantillonnage, de discrétisation et de quantification[2], [3]. Cette opération offre une souplesse de programmation mais avec une perte de quelques performances qu'offre l'implémentation analogique. Face à ces problèmes, une autre famille de commande basée sur l'échantillonnage régulier, donc prête à une implémentation numérique en utilisant un microcontrôleur, microprocesseur ou un DSP (Digital Signal Processor), a vu le jour [4], [5].

La troisième famille englobe les commandes basées sur la MLI optimisée, qui a, dès son introduction, présenté une bonne alternative aux techniques traditionnelles grâce aux nombreux avantages qu'elle offre. Basée sur l'optimisation d'un critère de performance, dans la plupart des cas en relation étroite avec les pertes dans l'ensemble convertisseur-machine. Ce critère pourrait être l'élimination des harmoniques, la minimisation des harmoniques, la minimisation du taux de distorsion harmonique (Total Harmonic Distortion, THD) ou la réduction des pulsations du couple [6]–[8].

L'objectif de cette thèse est l'étude, l'élaboration et l'implémentation d'une technique MLI online basée sur l'élimination sélective des harmoniques (Selective Harmonic Elimination Pulse Width Modulation, SHE PWM) afin de commander en temps réel la vitesse d'un moteur asynchrone triphasé destiné à un véhicule électrique.

Introduction générale

L'objectif de la commande utilisée est de former l'onde de sortie de l'onduleur de tension d'une succession de créneaux de largeurs variables et contrôlables [6], [9]. De cette manière, un nombre déterminé d'harmoniques de rang faible seront éliminés et la valeur du fondamentale est asservie, ce qui offre un contrôle séparé tension/fréquence et par conséquence couple/vitesse.

En se basant sur le développement en séries de Fourrier, la procédure d'élimination d'harmoniques se traduit par un système d'équations non-linéaires (NL) dont les variables sont les angles de commutation. Des méthodes numériques sont utilisées pour résoudre ce type d'équations et trouver les valeurs exactes des angles de commutations. Ces méthodes exigent des calculateurs puissants et leur convergence est conditionnée par le bon choix des valeurs initiales.

Bien que cette technique ait été appliquée avec succès dans plusieurs applications, son utilisation pour des applications nécessitant des changements fréquents en tension ou en fréquence reste limitée, à cause des contraintes posées par ces applications telles que le calcul itératif et répétitif de nouveaux angles de commutation.

Plusieurs recherches ont été déployées pour rendre cette technique applicable en temps réel par la conversion du système d'équation NL en simples expressions afin de permettre son implémentation sur un microcontrôleur ou un DSP [10]–[15].

Dans ce contexte, les travaux de cette thèse portent sur le développement d'un algorithme MLI on-line pour la commande de vitesse en temps réel d'un moteur asynchrone triphasé. Afin d'atteindre cet objectif, nous avons commencé par un état de l'art sur les onduleurs de tension et les commandes MLI. Le principe de la MLI optimisée SHE PWM est donné ainsi que les problématiques liées aux algorithmes on-line.

La deuxième partie traite l'algorithme MLI on-line proposé et qui est basé sur l'approximation des trajectoires exactes des angles de commutation par des polynômes à coefficients variables. L'évaluation de ses performances est effectuée en calculant l'erreur entre les valeurs exactes et les valeurs approximées et en les comparants ensuite avec les travaux de recherche publiés. L'algorithme élaboré est utilisé pour la commande d'un variateur de vitesse pour un moteur asynchrone triphasé via un onduleur de tension deux niveaux. Les résultats de simulation obtenus sont donnés et discutés.

Afin de vérifier expérimentalement les résultats de simulations obtenus, on a choisi d'effectuer une première validation de type Hardware In the Loop (HIL). L'algorithme de commande s'exécute en temps réel en l'implémentant sur un circuit Field Programmable Gate Array (FPGA), alors que l'étage de puissance est simulé sous Simulink. La partie hardware

11

Introduction générale

consiste en une carte de développement intégrant un circuit FPGA Virtex 5, en plus des périphériques nécessaires tels que les mémoires, les blocs DSPs et les différentes connectivités. La partie software permet de reproduire le comportement dynamique de l'étage de puissance composé de l'onduleur de tension, le moteur asynchrone (MAS) et les différentes interfaces. La communication entre la carte FPGA et le PC contenant le modèle de l'étage de puissance se fait à l'aide d'une liaison Ethernet à une grande vitesse de transmission.

Dans la dernière partie, les vérifications expérimentales sont présentées pour confirmer les résultats de simulation et de validation HIL obtenus.

Une conclusion clôt ce travail et donne des pistes et des perspectives pour l'amélioration et la continuité des recherches menées dans cette thèse.

CHAPITRE 1

ETAT DE L'ART SUR LES ONDULEURS DE TENSION ET LES COMMANDES MLI

1.1 INTRODUCTION

Les onduleurs de tension sont utilisés dans la plupart des systèmes d'entrainement à vitesses variables, avec différentes topologies et lois de commandes. Ils sont toutefois accompagnés par la génération des harmoniques de tension et de courant qui ont des effets indésirables sur le réseau ainsi que les différents équipements électriques.

Dans ce chapitre, le problème des harmoniques est traité en premier lieu, en donnant leurs origines, leurs conséquences ainsi que les solutions envisagées pour réduire leurs effets et lutter contre les problèmes qu'ils engendrent. Dans la partie suivante, les onduleurs de tension sont étudiés en donnant leur principe de fonctionnement, leur modélisation ainsi que les commandes utilisées. Ensuite, la commande à modulation de largeur d'impulsions (MLI) est discutée en détaillant son principe utilisé pour générer les signaux de commande et en définissant les différentes catégories qu'elle inclut (MLI à échantillonnage naturel, MLI à échantillonnage régulier et MLI optimisée).

Dans la dernière partie on se focalise sur l'étude de la technique SHE PWM utilisée dans le cadre de cette thèse, et qui fait partie des commandes MLI optimisées, en présentant un état de l'art sur ce type de commandes. Enfin, une conclusion termine ce chapitre.

1.2 POLLUTION HARMONIQUE

1.2.1 Sources des harmoniques

Les harmoniques sont des tensions ou des courants sinusoïdaux dont la fréquence est un multiple entier de la fréquence fondamentale du réseau de distribution. Ils sont à l'origine de la distorsion de la forme d'onde de la tension et du courant en se superposent à l'onde fondamentale [16].

Les principales sources à l'origine de ces harmoniques sont les charges non linéaires qui provoquent une distorsion du courant sinusoïdal en créant des harmoniques. Généralement, les sources d'harmoniques peuvent être classées comme suit [17]:

- Équipement électronique de puissance comprenant des variateurs de vitesse, des alimentations sans coupure UPS (Uninterruptible Power Supply), des alimentations à découpage, des redresseurs et des systèmes à commande SCR (Silicon Controlled Rectifier).
- Equipement d'arc, y compris les fours à arc ainsi que les lampes fluorescentes et à mercure.
- Dispositifs saturables tels que les transformateurs, les moteurs et les générateurs.

1.2.2 Effets négatifs des harmoniques

Les perturbations provoquées par les harmoniques sur les appareils et les équipements électriques peuvent être classées en deux grandes catégories :

1.2.2.1 Effets instantanés

Le premier des effets immédiats rencontrés est l'augmentation des pertes joules dûes à la circulation des courants harmoniques dans les conducteurs. En effet, ces harmoniques participent à la dégradation du facteur de puissance de l'installation. Le phénomène de résonnance dû aux éléments capacitifs et réactifs présents sur le réseau électriques qui génèrent des amplitudes importantes sur certains harmoniques (rangs 5 et 7).

La présence des harmoniques peut faire apparaître des couples pulsatoires qui vont perturber le fonctionnement des appareils et générer des vibrations, ce qui va causer un bruit supplémentaire. La modification de la valeur instantanée du courant due aux harmoniques peut également engendrer des déclenchements intempestifs des relais et dispositifs de protection [18].

1.2.2.2 Effets à long terme

A moyen et long terme, ces harmoniques génèrent des échauffements dans les condensateurs et les conducteurs et provoquent ainsi un vieillissement prématuré du matériel ou encore des échauffements dus aux pertes supplémentaires dans les machines et dans les transformateurs. Les problèmes rencontrés sont essentiellement de nature thermique et affectent alors la durée de vie des équipements concernés [19].

1.2.2.3 Effets des harmoniques sur les différents équipements

Le tableau 1.1 récapitule les perturbations dues aux harmoniques sur les différents équipements. Nous détaillerons par la suite les effets engendrés sur le moteur asynchrone.

Equipement	Perturbations observées
Machines tournantes	Échauffements supplémentaires. Couples pulsatoires entraînant une perte de stabilité mécanique des moteurs. Augmentation du bruit.
Transformateurs	Pertes supplémentaires. Risques de saturation si harmonique paire.
Câbles	Pertes ohmiques (notamment câble du neutre dans les réseaux triphasés). Vieillissement prématuré de l'isolant (dû à l'effet Joule).

Tableau 1.1 Effets des harmoniques sur les différents équipements

	Pertes diélectriques supplémentaires.
	Corrosion des câbles aluminium si composantes paires et
	continues.
	Effet de peau.
Micro-ordinateurs	Dysfonctionnement (couples pulsatoires des moteurs
	d'entraînement des supports magnétiques).
Électronique industrielle	Défauts de fonctionnement liés à la forme d'onde
-	(commutation, synchronisation).
Dispositifs de	Interférences.
communication	
Dispositifs de protection	Fonctionnement et déclenchement intempestifs
(fusibles, disjoncteurs)	
Condensateurs de puissance	Échauffement, vieillissement
Compteurs d'énergie	Erreurs de mesure

1.2.2.4 Effets des harmoniques sur le moteur asynchrone

1.2.2.4.1 Effets sur les pertes

La présence des harmoniques dans l'aimantation statorique du moteur est à l'origine d'une augmentation des pertes à l'intérieur de ce dernier. Ces pertes sont les pertes joules, les pertes fer et les pertes mécaniques.

Au niveau du rotor, les harmoniques vont créer l'effet de peau et par conséquent l'augmentation de la résistance des conducteurs. Le glissement très fort pour les composantes harmoniques crée des phénomènes induits qui vont augmenter le courant rotorique. L'augmentation excessive du courant et de la résistance rotorique peut faire croître les pertes joules rotoriques. Il a été démontré que pour un moteur asynchrone monophasé de 1,5 kW, l'existence d'un seul harmonique d'une amplitude de 10% contribue à une augmentation des pertes qui peut aller jusqu'à 10% selon le rang concerné. En plus, la présence d'un condensateur de démarrage sur ce type de moteur peut engendrer une résonance qui peut par conséquence augmenter les pertes dues à un rang donné [20], [21].

1.2.2.4.2 Augmentation de la température de fonctionnement

Un des effets des pertes engendrées par la présence des harmoniques est l'augmentation de la température du moteur.

Pour étudier et quantifier l'effet des harmoniques, les auteurs de [22] ont alimenté le moteur (d'une puissance de 2,2 kW et une classe E d'isolement) en injectant en plus du fondamental un harmonique de rang n (2 < n < 13) avec une amplitude de 10%. Le résultat obtenu

est que la présence des harmoniques entraîne une diminution de 2% du rendement du moteur. Cette diminution du rendement est due à l'augmentation des pertes dans le moteur qui sont à leurs tours le résultat de l'augmentation de la température du moteur. Il a été aussi constaté que les harmoniques les plus contraignants sont les harmoniques de rang pair, d'où la nécessité d'élaborer des commandes permettant de les éliminer de la tension d'alimentation.

1.2.2.4.3 Perturbations mécaniques

La présence des harmoniques dans l'alimentation génèrent des couples harmoniques dans la machine. Ces couples harmoniques se superposent au couple fondamental et augmentent les vibrations mécaniques subies par la machine, ce qui va augmenter plus rapidement la fatigue mécanique du moteur. Des résultats de simulation montrent des oscillations importantes sur le couple de la machine, et ce, avec une tension d'alimentation ayant un THD de 6,2% [23], [24]. La suppression de certains rangs harmoniques, comme le rang 5 ou 7 dans le contenu harmonique permet de diminuer les ondulations du couple de la machine [25].

1.2.2.4.4 Réduction de la durée de vie

Les harmoniques jouent un rôle très important dans la diminution de la durée de vie des moteurs, en augmentant leurs températures de fonctionnement et par conséquent le vieillissement accéléré de ces derniers. Le vieillissement thermique des isolants dans les matériaux électrotechniques est régi par la loi d'Arrhenius décrite par l'équation (1.1) :

$$\frac{d\rho}{dt} = A \exp\left(-\frac{E}{k\theta}\right)$$
(1.1)

- $\frac{d\rho}{dt}$: Vitesse de réduction de la durée de vie
- *A* : Une constante fonction de l'isolant
- *E* : L'énergie nécessaire à un changement de niveau
- *K* : La constante de Boltzmann
- θ : La température

A partir de cette équation, il est constaté que la durée de vie d'un moteur dépend de sa température de fonctionnement et la classe d'isolation. La Figure 1.1 donne l'évolution de la durée de vie en fonction de la température [26].

Il est à noter aussi qu'il est difficile de quantifier la durée de vie d'un moteur asynchrone car elle est liée à sa constitution (type d'isolants, de refroidissement, topologie) et son utilisation (taux de charge).



Figure 1. 1 Courbe de la durée de vie du moteur asynchrone

1.2.3 Les normes

Plusieurs organismes nationaux et internationaux imposent des limites sur l'injection des courants harmoniques afin d'assurer une qualité du réseau de distribution. D'autres ne précisent que les niveaux de courant des harmoniques exprimés en pourcentage du fondamental à ne pas dépasser.

Pour garantir un niveau de qualité de l'énergie satisfaisant et une bonne cohabitation entre les sources pollueuses et les charges polluées, l'ensemble des distributeurs et des utilisateurs est amené à respecter plusieurs normes et recommandations qui définissent les règles relatives à la Compatibilité Electromagnétique (CEM) :

- au niveau international par la Commission Electrotechnique Internationale (CEI) ou International Electrotechnical Commission (IEC).
- au niveau européen par la CENELEC (Comité Européen de Normalisation Electrotechnique).
- au niveau Français par l'UTE (Union Technique de l'Electricité) et le Comité Electrotechnique Français (CEF).
- au niveau nord-américain par le standard IEEE 519.

Les principales normes en matière de pollution harmonique basse tension sont au niveau international la CEI 61000, au niveau européen la NF EN 50160 et au niveau Français la NF C15-100.

1.2.3.1 Norme internationale CEI 61000

Elle se rapporte à la compatibilité électromagnétique (CEM) dont certaines parties ont été rendues obligatoires dans l'union européenne et retranscrite dans les droits nationaux sous l'appellation NF EN 61000. Cette norme CEI est décomposée en six parties :

- Partie 1 : généralités

- Partie 2 : environnement
- Partie 3 : limites
- Partie 4 : techniques d'essai et de mesure
- Partie 5 : guide d'installation et d'atténuation
- Partie 6 : normes génériques

a) Norme CEI 61000-2-2

Cette norme fixe les limites de compatibilité pour les perturbations conduites basse fréquence et la transmission de signaux sur les réseaux publics d'alimentation basse tension. Les phénomènes perturbateurs incluent les harmoniques (tableau 1.1), inter-harmoniques, fluctuations de tension, creux de tension, déséquilibres de tension transitoires etc...

Les normes CEI-1000-2-2 et CEI-1000-2-4 précisent le niveau des harmoniques de tension à respecter au point de raccordement sur les réseaux de distribution basse tension, public et industriel respectivement.

Harmoniqu	ie impairs non	Harmonic	ques impairs	Harmor	niques pairs
mult	iple de 3	multi	ple de 3		
Rang h	Tension %	Rang h	Tension %	Rang h	Tension %
5	6	3	5	2	2
7	5	9	1.5	4	1
11	3.5	15	0.3	6	0.5
13	3	21	0.2	8	0.5
17	2	n>21	0.2	10	0.5
19	1.5			12	0.2
23	1.5			n>12	0.2
25	1.5				
n>25	0.2+12.5/n				

Tableau 1. 2 Norme CEI 61000-2-2

b) CEI-61000-3-2

|--|

Harmonique impairs		Harmonique pairs	
Rang	Courant harmonique maximal (A)	Rang	Courant harmonique maximale (A)
3	2.3	2	1.08
5	1.14	4	0.43
7	0.77	6	0.30
9	0.4	8≤n≤40	0.23×8 /n
11	0.33		
13	0.21		
15≤n≤39	0.15×15/n		

Cette norme spécifie les limites pour les émissions de courant harmonique des matériels individuels raccordés aux réseaux publics pour les appareils consommant moins de 16 A par phase. Le tableau 1.3 indique les limites d'émission pour ces appareils faisant partie de la classe A, c'est-à-dire autres que les outils portatifs, appareils d'éclairage et appareils ayant un courant d'entrée à forme d'onde spéciale dont la puissance active est inférieure à 600W.

1.2.3.2 Norme IEEE 519

La norme IEEE définit les exigences et recommandations pratiques pour le contrôle des harmoniques dans les systèmes électriques de puissance. Cette norme s'applique aussi bien aux fournisseurs qu'aux utilisateurs et couvrent toutes les plages de puissance. Dans ce standard, les limites sont données par rapport au quotient des courants de court-circuit au point de raccordement du réseau et du courant de charge fondamental. La norme IEEE 519-1992 recommande notamment une distorsion harmonique totale de tension inférieure à 5% pour les systèmes de moins de 69KV et une distorsion harmonique individuelle de tension inférieure à 3% [19].

1.2.4 Réduction de la pollution harmonique

Plusieurs solutions ont été envisagées pour limiter la propagation des harmoniques et améliorer la qualité et la gestion de l'énergie électrique. Elles peuvent être classées en deux catégories, traditionnelles et modernes (à base de l'électronique de puissance) [16], [27].

- Absorption sinusoïdale
- Ajout d'une inductance de lissage du courant
- Confinement des harmoniques
- Les filtres passifs (Filtre passif résonant, Filtre passif amorti, Phénomène de l'antirésonance)
- Les filtres actifs (Filtre actif série, Filtre actif parallèle, Filtre combiné parallèle-série, Filtre actif série avec un filtre passif parallèle, Filtre actif hybride).

1.3 MODELE DE L'ONDULEUR DE TENSION TRIPHASE

Les onduleurs de tension sont des convertisseurs statiques permettant la conversion d'une tension continue (DC) en une tension alternative (AC) d'amplitude et de fréquence contrôlables. Ils sont utilisés dans plusieurs domaines d'applications. Ils servent comme des variateurs de vitesse pour les moteurs (asynchrone, synchrone etc...), comme des alimentations de secours UPS, pour l'amélioration de la qualité de l'énergie en jouant le rôle des filtres (passifs actifs et parallèles) ou aussi par la compensation de la puissance réactive [3]. Un onduleur de tension

triphasé est constitué de trois cellules de commutation, chaque cellule (bras) est constituée par deux interrupteurs comme l'illustre la Figure 1.2. Une charge triphasée est connectée aux points A, B et C. En cas de l'entrainement à vitesse variable, la tension d'entrée est généralement fournie par un redresseur [1].



Figure 1. 2 Schéma de l'onduleur de tension triphasé

$$\begin{cases} V_{Am} = \frac{V_{dc}}{2} (m_1 - m_2) \\ V_{Bm} = \frac{V_{dc}}{2} (m_3 - m_4) \\ V_{Cm} = \frac{V_{dc}}{2} (m_5 - m_6) \end{cases}$$
(1.2)

 V_{dc} est la tension du bus continu à l'entrée de l'onduleur, les fonctions m_i sont les fonctions de connexion associées aux interrupteurs T_i , vue que l'onduleur est commandé de façon complémentaire on a :

$$\begin{cases} m_1 + m_2 = 1\\ m_3 + m_4 = 1\\ m_5 + m_6 = 1 \end{cases}$$
(1.3)

Les tensions de sorties par rapport au point milieu *m* de l'alimentation V_{dc} sont exprimées en fonction des fonctions de connexion m_i par les équations (1.4) et (1.5).

$$\begin{cases} V_{Am} = \frac{V_{dc}}{2} (2m_1 - 1) \\ V_{Bm} = \frac{V_{dc}}{2} (2m_3 - 1) \\ V_{Cm} = \frac{V_{dc}}{2} (2m_5 - 1) \end{cases}$$
(1.4)

$$V_{Am} = \frac{V_{dc}}{2} m_a$$

$$V_{Bm} = \frac{V_{dc}}{2} m_b$$

$$V_{Cm} = \frac{V_{dc}}{2} m_c$$
(1.5)

Le courant continu I_{dc} est exprimé par les équations (1.6) et (1.7).

$$I_{dc} = i_a \frac{m_a + 1}{2} + i_b \frac{m_b + 1}{2} + i_c \frac{m_c + 1}{2}$$
(1.6)

$$I_{dc} = \frac{1}{2} (m_a i_a + m_b i_b + m_c i_c)$$
(1.7)

L'expression des tensions composées V_{AB}, V_{BC et} V_{CA} est donnée par l'Equation(1.8).

$$\begin{cases} V_{AB} = V_{Am} - V_{Bm} = \frac{V_{dc}}{2} m_a - \frac{V_{dc}}{2} m_b = \frac{V_{dc}}{2} (m_a - m_b) \\ V_{BC} = V_{Bm} - V_{Cm} = \frac{V_{dc}}{2} m_b - \frac{V_{dc}}{2} m_c = \frac{V_{dc}}{2} (m_b - m_c) \\ V_{CA} = V_{Cm} - V_{Am} = \frac{V_{dc}}{2} m_c - \frac{V_{dc}}{2} m_{ba} = \frac{V_{dc}}{2} (m_c - m_a) \end{cases}$$
(1.8)

Les tensions de phases V_{An}, V_{Bn} et V_{Cn} sont exprimées (en cas de connexion étoile) par

$$V_{An} = V_{Am} - V_{nm}$$

$$V_{Bn} = V_{Bm} - V_{nm}$$

$$V_{Cn} = V_{Cm} - V_{nm}$$
(1.9)

$$V_{nm} = \frac{1}{3} \left(V_{Am} + V_{Bm} + V_{Cm} \right) = \frac{1}{3} \frac{V_{dc}}{2} \left(m_a + m_b + m_c \right)$$
(1.10)

$$V_{an} = \frac{2}{3} V_{Am} - \frac{1}{3} V_{Bm} - \frac{1}{3} V_{Cm}$$
(1.11)

Donc les tensions de phase sont données par les expressions suivantes :

$$\begin{cases} V_{An} = \frac{V_{dc}}{2} \left(\frac{2}{3}m_a - \frac{1}{3}m_b - \frac{1}{3}m_c\right) \\ V_{Bn} = \frac{V_{dc}}{2} \left(-\frac{1}{3}m_a + \frac{2}{3}m_b - \frac{1}{3}m_c\right) \\ V_{Cn} = \frac{V_{dc}}{2} \left(-\frac{1}{3}m_a - \frac{1}{3}m_b + \frac{2}{3}m_c\right) \end{cases}$$
(1.12)

1.4 CLASSIFICATION DES COMMANDES MLI

Les performances des onduleurs dépendent de la structure de ces derniers, la technique utilisée pour la génération des signaux de commandes ainsi que l'application visée. Un effort remarquable a été consacré pour introduire des commandes performantes ce qui a été traduit par le nombre important des travaux publiés dans ce contexte. Malgré ça, toutes ces techniques MLI utilisent seulement trois différentes méthodes pour déterminer les instants de commutation ce qui mène à les classifier en trois catégories principales [28].

1.4.1 MLI à échantillonnage naturel

Cette catégorie inclut les commandes développées en se basant sur le principe de l'échantillonnage naturel. Les instants de commutations sont obtenus par la comparaison directe entre une sinusoïde de référence (de basse fréquence Fr et image du fondamental de la tension désirée) et une porteuse (de haute fréquence Fp). Ses performances dépendent de la forme des ondes à comparer (référence et porteuse) ainsi que la manière de les comparer. Les harmoniques résiduels sont ainsi tous repoussés autour des fréquences multiples de celle de la référence. De ce fait, le problème de filtrage des harmoniques est généralement résolu car le circuit de la machine se comporte comme un filtre passe-bas. Ces techniques sont les plus anciennes, elles conviennent bien à une implémentation analogique.



Figure 1. 3 Principe de la MLI synchrone à échantillonnage naturel a: La porteuse Fp=15 Fr et im=0.8 b,c : Les tension de sorties $V_{An} V_{Bn}$ d: La tension composée V_{AB} e: Spectres de fréquence de la tension V_{AB}

L'étude de la MLI naturelle se base sur deux paramètres :

L'indice de modulation (*im*) qui est l'image du rapport des fréquences de la porteuse Fp sur la référence Fr. Si *im* est entier la modulation est synchrone, elle est asynchrone dans le cas contraire. Le taux (la profondeur) de la modulation r qui est l'image du rapport des amplitudes des tensions de la référence V_r sur celle de la porteuse V_p tels que : $im = \frac{F_p}{F_r}$ et $r = \frac{V_r}{V_p}$ comme le montre la Figure 1.3.

Dans le cas de la MLI synchrone, le spectre de la tension de sortie V_{AB} possède des raies aux fréquences multiples de F_r , la valeur du fondamental est alors à la fréquence F_r . Il n'y a pas de sous-harmoniques de tension.

Lorsque la fréquence de la porteuse F_p n'est pas multiple de F_r , la MLI est dite asynchrone. Ce cas est plus délicat à traiter, car des sous-harmoniques apparaissent sur la tension. Dans ce cas, on distingue deux sous-catégories : la MLI asynchrone avec un rapport rationnel de fréquences, et la MLI asynchrone avec un rapport non rationnel [2], [3], [28].

Pour éliminer les harmoniques de rang pair et les multiples de 3, l'indice de modulation *im* doit être impair et multiple de 3. La porteuse la plus adaptée aux convertisseurs à deux niveaux est la triangulaire bipolaire [1].



Figure 1. 4 Caractéristique de réglage de la tension en fonction de r

Selon la valeur de r, trois régions de modulation sont considérées. La région linéaire qui correspond aux valeurs de $r \le 1$, la valeur efficace du fondamental varie d'une façon linéaire par rapport à la valeur de l'amplitude de modulation r. Les harmoniques sont repoussés vers

des fréquences élevées concentrées autour des fréquences multiples de celle de la porteuse. La valeur efficace du fondamental (V_{ABI}) varie d'une façon linéaire de 0 (pour r=0) à $\frac{\sqrt{3}V_{dc}}{2\sqrt{2}} = 0.612V_{dc}$ (pour im=1) comme le montre la Figure 1.4.

Un des inconvénients de la MLI naturelle réside dans le fait que la fréquence de commutation des interrupteurs n'est pas contrôlée, une augmentation de cette dernière peut causer un accroissement des pertes par commutation [2].

1.4.2 MLI à échantillonnage régulier

Avec le développement de la microélectronique, l'apparition des microprocesseurs et des microcontrôleurs, et pour pallier aux limitations qu'amène l'implémentation analogique, il y'avait une tendance d'implémenter ces techniques sur des microprocesseurs. La difficulté de cette procédure a été soulevée car les points d'intersections entre la référence et la porteuse sont obtenus par des équations transcendantales et difficiles à calculer. Pour remédier à cette limitation, une deuxième famille de commandes MLI basée sur l'échantillonnage régulier apparais [28], [29].

La référence est d'abord échantillonnée, à la même fréquence ou double, que la porteuse par un échantillonneur bloqueur. Ensuite la sinusoïde échantillonnée est comparée à la porteuse (Figure 1.5 et 1.6) [5], [30].

La référence échantillonnée doit changer de valeur soit dans le pic positif ou le pic négatif de la porteuse selon le type de cette dernière et le type d'échantillonnage utilisé. La référence sinusoïdale est échantillonnée à une fréquence similaire (échantillonnage symétrique) ou double de celle de la porteuse triangulaire (échantillonnage asymétrique).

Le processus d'échantillonnage régulier est la cause de génération des harmoniques dont le rang est multiple du fondamental dans les faibles fréquences.



Figure 1. 5 MLI à Echnatillonnage régulier symétrique



Figure 1. 6 MLI à Echantillonnage régulier asymétrique

La référence est numérisée à intervalles de temps réguliers $(kT_p \text{ ou } kT_p/2)$ grâce à un convertisseur analogique-numérique (CAN). De ce fait, le CAN réalise une opération d'échantillonnage sur le signal de référence. Le nombre binaire obtenu en sortie du CAN sert alors à l'adressage en entrée d'une mémoire, où sont stockés les instants constituants les signaux de commande.

Les signaux de commandes obtenus ont des impulsions dont la largeur est variable et déterminée par des équations trigonométriques exprimées dans les cas d'une référence sinusoïdale par

$$\alpha_k = \frac{kT}{2} + \frac{T}{4} \left(1 - M \sin\left(\frac{kT}{2}\right) \right)$$
(1.13)

$$\alpha_{k+1} = \frac{(k+1)T}{2} + \frac{T}{4} \left(1 - M \sin\left((k+1)\frac{T}{2} \right) \right)$$
(1.14)

$$\delta_{k} = \frac{T_{p}}{2} \left(1 + \frac{im}{2} \left(\sin\left(\omega t_{k}\right) + \sin\left(\omega t_{k+1}\right) \right) \right)$$
(1.15)

Avec $t_{k+1} = t_k + \frac{T_p}{2}$, t_k et t_{k+1} sont les instants de l'échantillonnage, *im* est l'indice de modulation.

Ces équations permettent d'implémenter en temps réel cette technique MLI et de cette manière on peut facilement surmonter les difficultés rencontrée lors de la réalisation pratique des MLI à échantillonnage naturel.

Dans ce cas, les signaux de commande des composants de puissance sont obtenus par comparaison entre chaque porteuse triangulaire et le signal modulant échantillonné-bloqué. Puisque la prise d'échantillons de la modulante est synchronisée avec la porteuse, chaque pente croissante ou décroissante de cette dernière correspond à un seul palier de signal échantillonné. La porteuse intercepte le signal échantillonné-bloqué une fois par demi-période, ce qui entraîne une seule commutation de l'interrupteur de puissance concerné. Ainsi, la fréquence de commutation des composants de puissance est imposée et rigoureusement égale à la fréquence des porteuses triangulaires.



Figure 1. 7 Impulsions de commande à base de la MLI à échantillonnage régulier a) référence sinusoïdale b) référence échantillonnée c) Impulsions de commande

La MLI à échantillonnage régulier présente bien plusieurs avantages tels que la facilité de sa réalisation numérique sur DSP ou FPGA, une gestion numérique des porteuses qui permet un gain de précision et facilite la reconfiguration. De plus, elle assure une fréquence de commutation constante pour les interrupteurs constituant le convertisseur. Par Contre, elle présente quelques limitations telles que [2], [31] :

- Le temps de latence non nul, un problème qui est gênant particulièrement lorsque ce dernier est inséré dans la chaîne directe d'un système asservi.
- Une décroissance du gain et une augmentation du déphasage retard lorsque l'on augmente la fréquence du signal modulant.
- Génération des harmoniques basses fréquences.

Bien que la MLI vectorielle SVM (Space Vector Modulation) permet de générer les instants de commutation d'une manière différente de celle de la MLI à échantillonnage régulier, elle est en réalité un cas particulier de cette technique [28], [32], [33].

1.4.3 MLI optimisée

La troisième catégorie, inclut les commandes basées sur la MLI optimisée initialement proposée par [34] puis développée par [6], [9]. Cette technique est basée sur la formation d'une onde constituée d'une succession de créneaux de largeurs variables et contrôlables. En choisissant correctement les symétries de l'onde, symétrie par rapport au quart de période et antisymétrie (symétrie de glissement) par rapport à la demi période, les instants de commutation sont déterminés au préalable (offline) ou au cours de fonctionnement (on-line) pour éliminer un nombre déterminé d'harmoniques de tension et dans le but d'optimiser un critère de performance ; le plus souvent en relation très étroite avec les pertes dans l'ensemble onduleurmachine.

Cette technique est considérée comme une bonne alternative car elle présente plusieurs avantages par rapport aux deux premières familles que ce soit dans la qualité du spectre fréquentiels ou dans les performances générales obtenues.

La mise en équation du problème conduit à un système d'équations transcendantes dont la résolution n'est envisageable que par calcul numérique. La méthode du gradient, évite une recherche systématique et permet d'accéder plus ou moins rapidement à une solution. Cette stratégie s'applique facilement au système de commande à microprocesseur puisqu'une fois les angles calculés, il suffit de les tabuler dans des mémoires.

1.5 ETAT DE L'ART SUR LA COMMANDE SHE PWM

Dès son introduction la première fois dans les années 70s, la commande SHE PWM a fait l'objet de plusieurs travaux de recherche. Elle a été l'objet d'application, et elle a été utilisée dans plusieurs domaines avec un grand succès et des performances acceptables.

Les auteurs de [35], [36] ont étudié la MLI à deux niveaux et spécialement l'analyse de la symétrie par rapport à la demi-période. Une comparaison a été faite avec la méthode avec double symétrie (par rapport au quart et à la demi-période). Les simulations effectuées montrent que quelques familles de la solution ont de meilleures performances en termes de THD et Harmonic Distortion Factor (HDF), ce qui a été aussi validé par des tests expérimentaux.

Les travaux présentés dans [37] portent sur la résolution des problèmes des harmoniques dans l'onduleur de tension triphasé en mettant l'accent sur l'existence de plusieurs familles de solutions. Ces solutions sont classées selon les performances harmoniques des grandeurs de sortie de l'onduleur. Les algorithmes génétiques sont utilisés pour calculer les angles de commutation. La vérification expérimentale à base d'un DSP montre que toutes les familles permettent d'avoir un faible THD après le filtrage mais avec une petite différence de performances entre les solutions obtenues.

Dans les travaux de [38], le problème des harmoniques a été étudié dans les onduleurs multiniveaux alimentés par des panneaux photovoltaïques. La procédure d'élimination utilise la méthode basée sur la Particle Swarm Optimisation (PSO) et la méthode itérative de Newton Raphson dans l'objectif de trouver les angles de commutation permettant de minimiser la valeur du THD ainsi que de surmonter le problème de déséquilibre du bus continu. Des simulations ont été effectuées sur un moteur asynchrone alimenté par énergie solaire PV via un onduleur 11 niveaux en pont H cascadé, ainsi que des tests expérimentaux.

Les algorithmes génétiques ont été utilisés pour résoudre le problème des harmoniques [39]–[41].

Cette approche est très efficace dans ce cas car la fréquence est fixe, et les valeurs des angles demeurent invariables durant tout le fonctionnement. La SHE PWM a été utilisée en boucle fermée dans un système PV connecté au réseau avec un filtre LCL. Les équations décrivant le problème d'élimination sont résolues off-line. Les valeurs obtenues des angles sont stockées dans des mémoires LUTs (Look Up Table), puis à l'aide d'un composant FPGA les instants de commutations sont générés. Les harmoniques non éliminés par la technique sont immédiatement atténués par le filtre LCL [42].

Dans [43], les auteurs ont appliqué la technique à élimination d'harmonique pour améliorer les performances des boucles à verrouillage de phase PLL (Phase Locked Loop) classiques et ainsi de résoudre le problème de l'erreur de phase. Les performances du système étudié dans le régime transitoire et permanent ont été données en simulation et confirmées par l'expérimentation. Le système d'équations non linéaire a été résolu en utilisant la méthode de Newton Raphson alors que les solutions initiales ont été estimées sur la base de la référence [44].

Dans le travail présenté dans [45], la SHE PWM est appliquée conjointement avec la commande vectorielle (SVM) pour la commande d'un onduleur connecté au réseau. Cette approche hybride permet de combiner les avantages de ces deux techniques, où la SHE PWM est appliquée dans le régime permanent alors que la SVM joue son rôle lors des défauts du réseau afin d'avoir des meilleurs dynamiques du système.

Généralement, l'approche suivie est de calculer les angles de commutations au préalable en utilisant des méthodes numériques, ensuite les résultats obtenus sont stockés dans des mémoires et sont utilisés plus tard pour générer les signaux de commande. Cette approche est une méthode « off-line », elle est bien adaptée aux convertisseurs fonctionnant à une fréquence

29

fixe. Son utilisation pour les systèmes nécessitant des changements fréquents de tension et de fréquence est pénalisée par la complexité de l'obtention des nouvelles valeurs des angles et par la faible résolution obtenue. Plusieurs efforts de recherche sont initiés pour développer des méthodes permettant une implémentation en temps réel de cette technique, offrant ainsi la possibilité d'actualiser les valeurs des angles suivant le changement des paramètres du système qui sont – dans le cas d'un variateur de vitesse- la tension et la fréquence.

Une des premières tentatives pour faire une solution on-line en a été faite par [10]. En se basant sur l'approximation de la fonction sinus, les auteurs ont obtenu une linéarisation à base de simples termes de multiplications et des additions permettant un calcul on-line et une implémentation en temps réel.

Le travail [44] consiste à approximer les trajectoires par des droites dont la pente est une fonction exponentielle du nombre des angles n.

$$m_p = 5.0391e^{-0.0725n} \tag{1.16}$$

$$m_n = -6.4384e^{-0.05672n} \tag{1.17}$$

Les valeurs approximées des angles α_k sont données par

$$\alpha_k = m \times im + c_k \tag{1.18}$$

La constante C_k est obtenue pour im=0. La méthode est très efficace pour la génération des solutions initiales, des simulations ont été effectuées ainsi qu'une validation expérimentale sur un moteur asynchrone de 3KW.

Le même auteur, dans [8] a étudié les différentes variantes de la SHE PWM en commençant par une classification de ces méthodes ainsi que celle appropriée pour une application spécifique. Il a effectué une étude comparative selon les performances obtenues en analysant le spectre fréquentiel, ainsi que d'autres paramètres tels que le THD, le HLF (Harmonic Losses Factor), les pulsations du couple, les pertes et la fréquence de commutation.

Dans le même objectif, le travail [12] a été initié afin de linéariser les trajectoires par des segments droits pour diminuer les écarts entre les angles réels et approximés surtout pour les valeurs de *im* proches de la région de surmodulation. Les approximations effectuées ont permis une implémentation en temps réel et des tests expérimentaux ont été effectués sur un système de stockage supraconducteur d'énergie magnétique.

Les auteurs de [5], [30] ont combiné conjointement la commande SHE PWM avec la technique de l'échantillonnage régulier. Les équations transcendantales ont été transformées afin de permettre un calcul on-line des angles de commutation et une implémentation en temps réel à base de simples microprocesseurs ou DSPs. Les résultats de simulations ont été donnés

et confirmés par l'expérimentation. Les écarts entre les angles réels et approximés ont été calculés et évalués afin d'estimer la précision de la techniques. D'autres indices de performance ont été donnés tels que la valeur du THD du courant, où les auteurs ont appliqué la commande sur onduleur monophasé débitant sur une charge RL (R=21.4 Ω et L=178 mH). La même approche a été appliquée sur les onduleurs trois niveaux [46].

Plusieurs travaux ont été basés sur la linéarisation des trajectoires, par des droites comme proposé dans [47], où les angles exacts sont calculés en utilisant la méthode de Newton-Raphson et en utilisant les solutions initiales décrites dans [48], alors que les pentes des droites approximant les trajectoires des angles sont documentées dans [44]

L'utilisation de l'outil ajustement des courbe de Matlab Simulink est utilisée dans [49]– [51] obtenant ainsi de simples équations prêtes à une implémentation numérique.

Dans les travaux de [15] un algorithme MLI on-line est proposé. Il est basé sur la méthode d'ajustement des courbes et la méthode des approximations quadratiques à partir des courbes des solutions exactes. En utilisant la technique TLN1 qui est destinée aux onduleurs triphasés. Les équations élaborées sont les suivantes :

Pour les valeurs paires de k

$$\alpha_k = \frac{60^{\circ}(k+1)}{m+1} - \frac{2 \times 60^{\circ}}{m+1} \times \frac{\Delta_k \times im}{0.8}, \ \Delta_k = \frac{-0.21}{m^2} \left(k - \frac{m+1}{2}\right)^2 + 0.4025$$
(1.19)

Et pour les valeurs impaires de k

$$\alpha_{k} = \frac{60^{\circ} \times k}{m+1} + \frac{2 \times 60^{\circ}}{m+1} \times \frac{\Delta_{k} \times im}{0.8}, \quad \Delta_{k} = \frac{-0.082}{\left(m-1\right)^{2}} \left(k - 2.482\left(m-1\right)\right)^{2} + 0.505 - \frac{k}{m^{3}}$$
(1.20)

Les équations précédentes ((1.19) et (1.20)) sont utilisées pour des valeurs de *im* inférieures à 0.8; pour les valeurs supérieures il faut ajouter un terme correctif ΔD_k . La valeur corrigée est de la forme $\alpha_{k(corr)} = \alpha_k - \Delta D_k$

Pour les valeurs paires de k, ΔD_k est donné par

$$\Delta D_k = \frac{(V_1 - 0.8)^2}{0.09} \times \left[-\frac{52}{m} \left[\frac{k}{m+5} - 0.5 \right]^2 + \frac{13}{m} \right]$$
(1.21)

Et pour les valeurs impaires de k, ΔD_k est donné par

$$\Delta D_k = \frac{(V_1 - 0.8)^2}{0.09} \times \left[-\frac{52}{m} \left[\frac{k}{m+3} - 0.5 \right]^2 + \frac{13}{m} \right]$$
(1.22)

Dans [13], les angles de commutation sont calculés afin de permettre une implémentation en temps réel de la technique SHE PWM pour un onduleur de tension. Les approximations sont basées sur la transformation des trajectoires des angles par des polynômes afin d'optimiser les performances et de minimiser les pertes de l'ensemble onduleur-machine.

D'autre méthodes basées sur les réseaux de neurone artificiels sont proposées dans [52]-[54]

L'un des travaux intéressant est celui de [4], où une comparaison de plusieurs techniques MLI a été conduite pour les onduleurs triphasés. Les auteurs ont choisi le THD du courant de charge comme critère de performances. La commande à élimination d'harmonique (HEPWM), et la commande à minimisation d'harmoniques (HMPWM) ont été comparées à leurs homologues basés sur un échantillonnage régulier.

1.6 CONCLUSION

Ce chapitre traite les problèmes des harmoniques et les effets qu'ils engendrent. Les effets sur le moteur asynchrone ont été étudiés avec plus de détail. Ensuite, un aperçu sur les normes en vigueurs et les solutions envisagées pour réduire les effets néfastes des harmoniques et les charges polluantes a été donné. Les onduleurs de tension, faisant partie à la fois des systèmes d'entrainements électriques et les filtres actifs, sont étudiés. Leurs modèles ont été élaborés ainsi que les commandes associées. Vu ses grands avantages la commande SHE PWM a fait l'objet de plusieurs travaux de recherche et aussi d'une multitude d'applications. Elle permet d'avoir de bonnes performances spectrales (tension, courant, couple) et par conséquence elle permet l'augmentation du rendement. Par contre, elle présente quelques difficultés et limitations, telles que le problème des solutions initiales, celui de la convergence et surtout son application en temps réel.

CHAPITRE 2

ALGORITHME MLI ON-LINE BASE SUR L'APPROXIMATION POLYNOMIALE

2.1 INTRODUCTION

L'objectif du présent chapitre est d'élaborer un algorithme SHE PWM permettant un calcul on-line des angles de commutation pour viser des applications en temps réel tout en gardant la précision des méthodes off-line et la possibilité d'une implémentation numérique pour systèmes embarqués.

En premier lieu, le fonctionnement de la SHE PWM comme proposé dans [6], [9] est présenté et discuté en détaillant son principe et son développement en série de Fourrier.

Ensuite, les principaux avantages de cette technique sont présentés, ainsi que les classifications possibles pour choisir la technique la plus convenable en fonction de l'application visée.

La troisième partie se focalise sur les méthodes numériques utilisées pour le calcul offline des angles de commutation et les problèmes liés à ce point tels que le choix des solutions initiales, la convergence du processus et l'existence de plusieurs familles de solutions.

La partie suivante est consacrée au développement de l'algorithme MLI on-line proposé, en donnant le principe utilisé ainsi que le développement des équations utilisées pour l'implémentation en temps réel. Ensuite, la précision de l'algorithme élaboré est estimée en évaluant l'écart obtenu entre les angles exacts calculés off-line par des méthodes numériques et ceux obtenus en utilisant cet algorithme ainsi qu'une comparaison avec d'autres méthodes existantes dans la littérature. Une conclusion clôt ce chapitre.

2.2 PRINCIPE DE LA TECHNIQUE SHE PWM

La SHE PWM consiste en la formation de l'onde de sortie d'une succession de créneaux de largeurs variables et contrôlables. Les angles de commutation sont déterminés de façon à éliminer certains harmoniques gênants dans l'onde de sortie. Améliorant ainsi le rendement du système onduleur-machine par la réduction des ondulations du couple, des pics de courant, des fréquences de commutation ainsi que des pertes dans la machine [9], [28].

Pour un onduleur monophasé, l'onde de sortie obtenue par cette technique est représentée sur la Figure 2. 1, c'est une onde à double symétrie par rapport au quart et à la demi-période [9].

En utilisant les séries de Fourrier on a :

$$f(\alpha) = a_0 + \sum_{n=1}^{\infty} (a_n \sin(n\alpha) + b_n \cos(n\alpha))$$
(2.1)
$$a_n = \frac{1}{n\pi} \int_0^{2\pi} f(\alpha) \sin(n\alpha) d\alpha$$
 (2.2)

$$b_n = \frac{1}{n\pi} \int_{0}^{2\pi} f(\alpha) \cos(n\alpha) d\alpha$$
(2.3)



Figure 2. 1 Principe de la commande SHE PWM à double symétrie (m=7)

Et car l'onde présente une antisymétrie par rapport à la demi période ;

$$a_n = \frac{2}{n\pi} \int_0^{\pi} f(\alpha) \sin(n\alpha) d\alpha$$
 (2.4)

$$b_n = \frac{2}{n\pi} \int_0^{\pi} f(\alpha) \cos(n\alpha) d\alpha$$
 (2.5)

$$a_{n} = \frac{2}{\pi} V dc \sum_{k=0}^{2m} (-1)^{k} \left(\int_{\alpha_{k}}^{\alpha_{k+1}} \sin n\alpha d\alpha \right) = \frac{2}{n\pi} V_{dc} \sum_{k=0}^{2m} (-1)^{k} \left[\cos(n\alpha_{k}) - \cos(n\alpha_{k+1}) \right]$$
(2.6)

$$a_{n} = \frac{2}{n\pi} V dc \left(\cos n\alpha_{0} - \cos n\alpha_{2m+1} + 2\sum_{k=1}^{2m} (-1)^{k} \cos(n\alpha_{k}) \right)$$
(2.7)

$$a_{n} = \frac{4}{n\pi} V dc \left(1 + \sum_{k=1}^{2m} (-1)^{k} \cos(n\alpha_{k}) \right)$$
(2.8)

De la même façon on a :

$$b_n = \frac{4}{n\pi} V dc \left(\sum_{k=1}^{2m} (-1)^k \sin(n\alpha_k) \right)$$
 (2.9)

En plus, et en considérant la symétrie par rapport à $\pi/4$

$$\alpha_k = \pi - \alpha_{2m-k+1} \quad k=1,2,\dots,m$$

 $b_n = 0$

$$a_n = \frac{4}{n\pi} V dc \left(1 + 2\sum_{k=1}^m (-1)^k \cos\left(n\alpha_k\right) \right)$$
(2.10)

En fixant la valeur du fondamental à *im* et en mettant les harmoniques qu'on désire éliminer à zéro. Pour un montage triphasé l'harmonique trois et ses multiples sont éliminés par connexion Y du moteur. On obtient le système d'équations (2.11).

Pour quelconque technique MLI l'indice de modulation *im* est défini par : $im = V_{1eff}/V_{dc}$. La valeur maximale de *im* sans injection de l'harmonique trois est égale à l'unité. Ceci n'est pas le cas dans la plupart des techniques SHE, car les équations utilisées n'incluent pas l'harmonique trois et ses multiples dans le système à résoudre. Pour la commande pleine onde (onde carrée), la valeur maximale de *im* est de $4/\pi$ ce qui introduit une nouvelle formulation de l'indice de modulation $im = \frac{\pi}{4} \times \frac{V_{1eff}}{V_{dc}}$

$$\begin{cases} a_{1} = \frac{4}{\pi} (1 + 2\sum_{k=1}^{m} (-1)^{k} \cos(\alpha_{k})) = im \\ a_{5} = \frac{4}{5\pi} (1 + 2\sum_{k=1}^{m} (-1)^{k} \cos(5\alpha_{k})) = 0 \\ a_{7} = \frac{4}{7\pi} (1 + 2\sum_{k=1}^{m} (-1)^{k} \cos(7\alpha_{k})) = 0 \\ \vdots \\ a_{n} = \frac{4}{n\pi} (1 + 2\sum_{k=1}^{m} (-1)^{k} \cos(n\alpha_{k})) = 0 \end{cases}$$
(2.11)

Ce système d'équations possède plusieurs solutions, qui doivent satisfaire la condition

$$a_1 < a_2 < a_3 < a_4 < \dots < \pi/2$$
 (2.12)

Le premier harmonique non éliminé est donné par la formule générale

$$rang=3 \times m+2$$

m est le nombre des angles de commutation.

Il n'y a pas de théorie générale en ce qui concerne la résolution analytique des équations non-linéaires (N-L) et encore moins pour les systèmes d'équations N-L. Pour cette raison on se penche vers les méthodes numériques basées sur des itérations qui, sous certaines conditions, convergent vers la solution exacte. D'innombrables méthodes ont été élaborées pour la résolution des équations et des systèmes d'équations N-L, pour ces derniers la solution est plus délicate. Les méthodes les plus rencontrées sont celles des substitutions successives, de Newton et d'optimisation – méthode de gradient. L'algorithme de Newton-Raphson est l'un des plus connus et des plus puissants. Basé sur le développement de Taylor au premier ordre, il converge rapidement vers la solution exacte si on a un bon estimé au départ.

2.3 AVANTAGES DE LA MLI CALCULEE

Les performances d'un convertisseur dépendent essentiellement du type de la commande utilisée. Parmi celle-ci, la MLI calculée est basée sur l'optimisation d'un critère de performance tel que la minimisation des pertes [55], la réduction des pulsations du couple [56], [57] ou l'élimination sélective des harmoniques [9].

La MLI calculée présente plusieurs avantages par rapport à la MLI engendrée à modulation sinusoïdale [9], [57]–[59].

-Le spectre fréquentiel obtenu de la tension et du courant est d'une qualité plus supérieure à celui obtenu avec les autres techniques. En effet avec la même fréquence de commutation le rang du premier harmonique non éliminé est double de celui obtenu dans le cas de la commande MLI engendrée à référence sinusoïdale.

-Elle permet la réduction d'environ 50% de la fréquence de commutation en comparaison avec la MLI engendrée à référence sinusoïdale, ce qui contribue à une réduction des pertes à la commutation, et permet l'utilisation des interrupteurs haute puissance.

- Un gain élevé en tension dû à la surmodulation possible (la valeur du fondamental).

- Minimisation de la taille et du coût du filtre de sortie, comme conséquence directe de la réduction de l'ondulation du courant continu d'entrée.

-Contribution à l'amélioration du rendement du système global, en minimisant les pertes harmoniques, et en réduisant la fréquence de commutation.

Par contre, du fait que cette technique est basée sur la résolution des systèmes d'équations NL qui sont de nature transcende et non-linéaire, une tâche très difficile surtout dans les faibles fréquences où le nombre des angles s'accroit considérablement. En plus de cela, le mécanisme de la résolution de ces équations converge vers un minimum local et parfois diverge totalement en cas des mauvaises solutions initiales [28], [44].

2.4 CHOIX DE LA SOLUTION APPROPRIEE

La forme d'onde MLI en sortie de l'onduleur dépend de la charge (monophasée ou triphasée) et du type de la structure de l'onduleur (à deux niveaux ou à trois niveaux). Pour

chaque variante il existe un système d'équations correspondant comme l'indique la Figure 2. 2 [8].



Figure 2. 2 Classification des commandes SHE PWM

Dans la technique TLN2 la tension est prise entre phase et neutre, tous les harmoniques impaires non multiples de trois sont éliminés jusqu'au rang désiré. C'est une onde à double symétrie avec une étendue des angles de 0^0 à 60^0 . Son développement en série de fourrier est donné par (2.13).

$$a_n = (\pm 1) \frac{4}{n\pi} V dc \left(1 + 2\sum_{k=1}^{m} (-1)^k \cos(n\alpha_k)\right)$$
(2.13)

Avec m est un nombre (pair pour 1, impair pour -1), l'indice n prend les valeur 1,5,7,11, ...

Dans la technique TLL la tension est prise entre ligne et ligne, elle est appliquée dans les onduleurs à trois niveaux (Structure NPC ou Pont en H). Le coefficient de fourrier est donné par la formule :

$$a_n = (\pm 1) \frac{4}{n\pi} V dc \left(\sum_{k=1}^{2N} (-1)^{k+1} \cos(n\alpha_k)\right)$$
(2.14)

Les angles a_{m+1} à a_{2m} sont obtenus par symétrie, par exemple pour m=6, $\alpha_7 = 120^\circ - \alpha_6$

La technique SLN1 est utilisée dans le cas des onduleurs monophasé, c'est une onde à double symétrie par rapport au quart et à la demi période, l'étendu des angles est de 0^0 à 90^0 . Le développement en série de Fourrier est le même que l'équation (2.13).

Pour la technique SLL le coefficient de Fourrier est donné par

$$a_{n} = \frac{4}{n\pi} V dc \left[\sum_{k=1}^{m} (-1)^{k+1} \cos(n\alpha_{k}) \right]$$
(2.15)

2.5 RESOLUTION DES SYSTEMES D'EQUATIONS N-L

2.5.1 Méthode de Newton-Raphson

L'algorithme de Newton-Raphson est l'un des plus connus et des plus puissants. Basé sur le développement de Taylor au premier ordre, il converge rapidement vers la solution exacte si on a un bon estimé au départ [12], [44].

Le système d'équations (2.11) peut être mis sous la forme(2.16).

$$\begin{bmatrix}
(1+2\sum_{k=1}^{m}(-1)^{k}\cos(\alpha_{k})) \\
\frac{1}{5}(1+2\sum_{k=1}^{m}(-1)^{k}\cos(5\alpha_{k})) \\
\frac{1}{5}(1+2\sum_{k=1}^{m}(-1)^{k}\cos(5\alpha_{k})) \\
\frac{1}{7}(1+2\sum_{k=1}^{m}(-1)^{k}\cos(7\alpha_{k})) \\
\vdots \\
\frac{1}{n}(1+2\sum_{k=1}^{m}(-1)^{k}\cos(n\alpha_{k}))
\end{bmatrix} = \begin{bmatrix}
F_{1}(\alpha_{1},\alpha_{2},\alpha_{3},.....\alpha_{n}) \\
F_{2}(\alpha_{1},\alpha_{2},\alpha_{3},....\alpha_{n}) \\
F_{3}(\alpha_{1},\alpha_{2},\alpha_{3},....\alpha_{n}) \\
\vdots \\
F_{n}(\alpha_{1},\alpha_{2},\alpha_{3},....\alpha_{n})
\end{bmatrix} = F(\alpha_{1},\alpha_{2},\alpha_{3},....\alpha_{n}) \quad (2.16)$$

Où n est le nombre des harmoniques à éliminer. Ce système d'équation peut être linéarisé autour d'une valeur nominale en prenant la dérivée et en multipliant ce résultat par une valeur incrémentée autour de la valeur nominale ce qui donne :

$$F(\alpha_{1},\alpha_{2},\alpha_{3},...,\alpha_{n}) = F(\alpha_{1,0},\alpha_{2,0},\alpha_{3,0},...,\alpha_{n,0}) + grad F(\alpha_{1},\alpha_{2},\alpha_{3},...,\alpha_{n})\Big|_{\alpha=\alpha_{0}}^{\Delta\alpha}$$
(2.17)

Où

$$grad \ F(\alpha_{1},\alpha_{2},\alpha_{3},\dots,\alpha_{n}) = \begin{bmatrix} \frac{\partial F_{1}}{\partial \alpha_{1}} & \dots & \dots & \frac{\partial F_{1}}{\partial \alpha_{n}} \\ \frac{\partial F_{2}}{\partial \alpha_{1}} & \dots & \dots & \frac{\partial F_{2}}{\partial \alpha_{n}} \\ \dots & \dots & \dots & \dots \\ \frac{\partial F_{n}}{\partial \alpha_{1}} & \dots & \dots & \frac{\partial F_{n}}{\partial \alpha_{n}} \end{bmatrix}$$
(2.18)

$$\Delta \alpha = \begin{bmatrix} \alpha_{1} - \alpha_{1,0} \\ \alpha_{2} - \alpha_{2,0} \\ \alpha_{3} - \alpha_{3,0} \\ \vdots \\ \vdots \\ \alpha_{n} - \alpha_{n,0} \end{bmatrix}$$

$$(2.19)$$

$$\begin{bmatrix} \alpha_{1} \\ \alpha_{2} \\ \alpha_{3} \\ \vdots \\ \vdots \\ \alpha_{n} \end{bmatrix} = -\left[grad \ F(\alpha_{1}, \alpha_{2}, \alpha_{3}, \dots, \alpha_{n}) \Big|_{\alpha = \alpha_{0}}^{\Delta \alpha} \right]^{-1} \times F(\alpha_{1}, \alpha_{2}, \alpha_{3}, \dots, \alpha_{n}) \Big|_{\alpha = \alpha_{0}} + \begin{bmatrix} \alpha_{1,0} \\ \alpha_{2,0} \\ \alpha_{3,0} \\ \vdots \\ \vdots \\ \alpha_{n,0} \end{bmatrix}$$

$$(2.20)$$

Le processus de convergence sur un seul axe parmi les n dimensions est illustré par Figure 2. 3.



Figure 2. 3 Convergence de la méthode de NR

2.5.2 Utilisation de la commande fsolve (Optimization Tool) de Matlab Simulink

MATLAB SIMULINK peut être utilisé pour la résolution de ce type d'équation.

Les étapes à suivre :

- Lancer le toolbox d'optimisation en utilisant la commande optimtool, la fenêtre de la Figure 2.4 s'ouvre automatiquement.
- Choisir la commande « fsolve » parmi les possibilités d'optimisations et l'algorithme à utiliser.
- Entrer le nom de la fonction contenant le système d'équation à résoudre précédée par le signe @, pour 5 angles de commutation la fonction est mis sous la forme :

function F = SHE 5(x) $F = [1+2*(-\cos(x(1)) + \cos(x(2)) - \cos(x(3)) + \cos(x(4)) - \cos(x(5))) - pi * 0.1/4$ $1+2*(-\cos(5*x(1)) + \cos(5*x(2)) - \cos(5*x(3)) + \cos(5*x(4)) - \cos(5*x(5)))$ $1+2*(-\cos(7*x(1)) + \cos(7*x(2)) - \cos(7*x(3)) + \cos(7*x(4)) - \cos(7*x(5)))$ $1+2*(-\cos(11*x(1)) + \cos(11*x(2)) - \cos(11*x(3)) + \cos(11*x(4)) - \cos(11*x(5)))$ $1+2*(-\cos(13*x(1)) + \cos(13*x(2)) - \cos(13*x(3)) + \cos(13*x(4)) - \cos(13*x(5)))];$ end (2.21)

- Entrer les solutions initiales.
- Choisir les options

📣 Optimization Tool											
File Help											
Problem Setup and Results	Options >>										
Solver: fsolve - Nonlinear equation solving 💌 📩	🗆 Stopping criteria 🔦										
Algorithm: Trust region reflective 👻	Max iterations: O Use default: 400										
Problem	Specify: 20000										
Objective function: @SHE5 -	Max function evaluations: 🔘 Use default: 100										
Derivatives: Approximated by solver 👻	Specify: 10000										
Start point: [19 20 21 40 41 59.5]	X tolerance: 💿 Use default: 1e-(
Run solver and view results	Specify: 1e-9										
Start Pause Stop	Function tolerance: 💿 Use default: 1e-t										
Current iteration: 65 Clear Results	Specify: 1e-9										
tolerance, and	■ Function value check										
gradient.	🗷 User-supplied derivatives										
-	Approximated derivatives										
	🗷 Algorithm settings										
	📧 Inner iteration stopping criteria										
1 2 3 4 5 6 18.863 20.581 20.959 40.128 41.18 59.5 -											

Figure 2. 4 fsolve de Matlab Simulink

2.5.3 Existence de plusieurs familles des solutions

Plusieurs recherches ont été effectuées afin d'examiner les différentes familles de solutions qui existent [37], [60], [61]. Le tableau 2.1 donne le nombre de solutions possibles pour chaque valeur de *m* pour la technique TLN1.

 Tableau 2. 1 Nombre de solutions possibles pour chaque valeur de m

m	2	3	4	5	6	7	8	9	10	11	12	13	14	
Solutions	3	3	3	4	6	6	6	8	12	12	12	16	24	

Ces variantes de solutions augmentent avec le nombre des angles m, on a tracé ici que deux solutions pour chaque cas.

Deux familles de solution sont examinées pour m=3, 5, 7 et 9. Pour la première famille (A) la partie gauche des Figures 2.5-2.8, la valeur maximale des angles est de 60° et correspond à α_m avec le même un espacement entre les points de départ des trajectoires. Cet espacement est exprimé par $\frac{60^\circ}{(m+1)/2}$. La deuxième famille (B) (partie droite des Figures 2.5-2.8 est caractérisée par un angle maximal variable et un espacement différent entre les points de départ.



Figure 2. 5 Différentes solutions possibles pour m=3



Figure 2. 6 Différentes solutions possibles pour m=5



Figure 2. 7 Différentes solutions possibles pour m=7



Figure 2. 8 Différentes solutions possibles pour m=9

2.6 ALGORITHME MLI ON-LINE PROPOSE

2.6.1 Trajectoires des angles exacts

Les valeurs des angles exacts sont calculés par un système d'équations non linéaires, les valeurs approximées sont calculées par l'algorithme proposé.



Figure 2. 9 Valeurs exactes des angles de commutation en fonction de im pour m=7 et m=15

Figure 2. 9 montre les courbes représentant les valeurs exactes des angles de commutation α_k en fonction de l'indice de modulation *im*, pour m=7 et m=15.

2.6.2 Approximations des angles exacts

2.6.2.1 Point de départ (angle de séparation)

Pour un indice de modulation *im* égal à zéro, l'angle α_s appelé angle de séparation, est donné par (2.22):

$$\alpha_s = \frac{60^0}{(m+1)/2} = \frac{120^0}{m+1} \tag{2.22}$$

Il est claire que le point d'intersection de tous les courbes de la famille (A) avec l'axe des y est compris entre 0° et 60°. Et l'angle α_m est egale à 60° pour im=0 quel que soit la valeur de *m*.

On peut diviser les courbes en deux partie, une partie linéaire qui correspond aux valeurs de im<1 où les trajectoires des angles sont presque des droites. La deuxième partie correspond aux valeurs de im>1 où les trajectoires perdent leur forme linéaire.

Pour *m* fixé, les courbes de rang k impair présentent une pente négative et sont parallèles dans la majeure partie de l'intervalle de variation *im* (*im*<1). De même les courbes de rang k pair présentent cette fois une pente positive et sont quasi parallèles dans les mêmes conditions de variation de l'indice de modulation *im* que précédemment. Cette caractéristique donne l'idée à approximer les trajectoires des angles impairs différemment de celles des angles pairs. Les fonctions utilisées pour approximer les courbes exactes sont la combinaison d'une fonction linéaire et d'une autre fonction non linéaire de l'indice *im* et dont l'expression reste à déterminer. L'idée consiste à approximer la valeur exacte de l'angle de commutation en approximant chaque courbe exacte en deux étapes.

Dans une première étape on approxime la partie entière de la valeur exacte de l'angle de commutation par une fonction linéaire de l'indice *im*.

Dans une seconde étape on approxime la différence entre la valeur exacte et la valeur approximative, trouvée dans la première étape.

La mise en œuvre de ces deux étapes d'approximation nécessite la conception et la mise au point d'un programme d'approximation basé sur la méthode des moindres carrés. Celui-ci calcule les coefficients A0, A1,..., Ap (p < n) de la fonction d'approximation suivante:

$$\Phi(x) = A_0.\varphi_0(x) + \dots + A_p.\varphi_p(x)$$
(2.23)

permettant d'approximer la fonction f(x) connue empiriquement en (n+1) points et qui prend les valeurs b_0 , b_1 , ..., b_n aux abscisses a_0 , a_1 , ..., a_n . Les fonctions élémentaires d'approximation $\phi_0, \phi_1, ..., \phi_p$ sont choisies à l'avance.

2.6.2.2 Cas k impair

Soit m fixé. Considérons les valeurs exactes des angles de commutation α_k :

a) Première étape d'approximation :

On cherche une fonction d'approximation linéaire de la forme :

$$\Phi(im) = A_0 + A_1' * im$$
(2.24)

Pour approximer la partie entière des valeurs exactes de chaque courbe $\alpha_k(im)$ avec im variant de 0 à 1.15 et k impair. On a:

$$A_0 = \alpha_k (0) = \alpha_s = (k+1) \frac{60^\circ}{(m+1)}$$
(2.25)

On pose :

$$A_1 = A_1 \times \frac{60^{\circ}}{(m+1)}$$
(2.26)

On remplace dans l'équation (2.24) on trouve la nouvelle fonction d'approximation :

$$\Phi(im) = \frac{60^{\circ}}{(m+1)}(k+1) + A_1 \times (\frac{60^{\circ}}{(m+1)}im)$$
(2.27)

Notons $[\alpha_k]$, la partie entière de α_k . Pour calculer A₁, il faut mettre l'équation (2.27) sous la forme :

$$\Phi'(im) = \left[\alpha_k\right] - \frac{60^\circ}{(m+1)}(k+1) = A_1 \times \left(\frac{60^\circ}{(m+1)}im\right)$$
(2.28)

On cherche donc à approximer la différence (2.29) par la fonction d'approximation (2.30).

$$\left[\alpha_{k}\right] - \frac{60^{\circ}}{(m+1)}(k+1) \tag{2.29}$$

$$\Phi'(im) = A_1 \times (\frac{60^\circ}{(m+1)} \times im)$$
 (2.30)

La fonction d'approximation élémentaire est donc :

$$\phi_0(im) = \frac{60^\circ}{(m+1)}im$$
(2.31)

Pour déterminer la valeur du coefficient A_1 , on fait varier l'indice de modulation *im* de 0.1 à 1.1 par pas de 0.1. Pour chaque valeur de l'indice *im*, on calcule la différence (2.30). Le coefficient A_1 permet de construire la fonction d'approximation (2.31).

Le coefficient A_1 est pratiquement constant et égal à moins un (-1) lorsque k varie de 1 à m, par valeurs impaires, quel que soit la valeur de m. L'équation (2.27) devient :



 $\Phi(im) = \frac{60^{\circ}}{m+1}(k+1) + (-1) \times \frac{60^{\circ}}{m+1} \times im$ (2.32)

Figure 2. 10 Courbes représentant d(im) en fonction de im

b) Deuxième étape d'approximation :

Après avoir approximé la partie entière de l'angle 'exact' de commutation, dans la première étape d'approximation, on va approximer maintenant la différence d(im) entre la valeur exacte et la valeur approximée, donnée par l'équation (2.32), de la partie entière de l'angle de commutation. La différence d(im) est définie par:

$$d(im) = \alpha_k(im) - \Phi(im) = \alpha_k(im) - \left[\frac{60^0}{m+1}(k+1) + (-1) \times \frac{60^0}{m+1} \times im\right]$$
(2.33)

Pour étudier la forme de d(im), on va calculer d(im) pour m égal à 9, par exemple, et pour k variant de 1 à 9 par valeurs impaires en faisant varier im de 0.1 à 1.1 par pas de 0.1. Figure 2. 10 représente les variations de d(im) en fonction de im pour plusieurs valeurs de k.

Cependant en observant ces courbes on constate qu'elles ont chacune une forme linéaire en début d'intervalle, passent par un maximum puis décroissent rapidement en fin d'intervalle. Pour approximer les courbes de la Figure 2. 10, considérons les fonctions suivantes :

$$f(x) = a_1.x \qquad a_1 > 0 \qquad x \in [0, 1.15] \\ g(x) = a_2.x^p \qquad a_2 > 0 \quad p > 0 \qquad x \in [0, 1.15]$$

Considérons maintenant la différence d(x) définie par:

$$d(x) = f(x) - g(x) = (a_1 x - a_2 x^p)$$
(2.34)



Figure 2. 11 Courbes représentant la fonction d(x) pour : $a_2=1$ p=4 $a_1=0.5$, 1, 1.5

Calculons d(x) pour x variant dans l'intervalle [0,1.15] et traçons les courbes correspondantes avec les paramètres suivants :

Comparons les courbes des Figures 2.10 et 2.11, elles présentent une grande similitude entre elles.

Donc la fonction d'approximation de la fonction d(im) sera une fonction de la forme :

$$\Phi(im) = A_0 im - A_1 (im)^p$$
(2.35)

Avec A₀, A₁, p réels

Les fonctions élémentaires d'approximation sont donc :

$$\varphi_0(im) = im \tag{2.36}$$

$$\phi_1(im) = -(im)^p \tag{2.37}$$

Le problème maintenant est de déterminer les trois coefficients A_0 , A_1 et p pour chacune des 65 courbes représentant les valeurs exactes des angles de commutation en fonction de m et k impair. On fixe p et pour chaque valeur de m et k on fait varier l'indice de modulation im de 0.1 à 1.1 par pas de 0.1. Pour chaque valeur de l'indice im, on calcule la différence (2.29). On a donc 11 données numériques par courbe à approximer en utilisant les fonctions

élémentaires d'approximation (2.36) et (2.37), on obtient (2.38) :

$$d(im) = \alpha_k(im) - \left[\frac{60^0}{m+1} \left[(k+1) - im \right] \right]$$

$$\Phi(im) = A_0 \cdot im - A_1 (im)^p$$

$$d(im) \cong \Phi(im)$$
(2.38)

Des trois équations précédentes (2.38) on déduit l'équation générale d'approximation des valeurs exactes des angles de commutation $\alpha_k(im)$ pour k impair:

$$\alpha_{\rm k}({\rm im}) \cong \frac{60^{\circ}}{(m+1)}(k+1) + \left[A_0 - \frac{60^{\circ}}{(m+1)}\right] \times {\rm im} - A_1 \times ({\rm im})^p$$
(2.39)

Avec m = 3, 5, 7..., 21, 23... k = 1, 3, 5..., m $im \in [0.11.15]$

2.6.2.3 Cas k pair

De l'équation (2.39) on déduit que l'équation générale d'approximation des angles de commutation 'exacts' pour k pair aura la même forme c'est à dire :

$$\alpha_{k}(im) = \frac{60^{\circ}}{(m+1)} \times k + A_{0} \times im - A_{1} \times im^{p}$$
(2.40)

Avec $m = 3, 5, 7, \dots, 21, 23, \dots$ $k = 2, 4, 6, \dots, m-1$ $im \in [0.11.15]$

De l'équation (2.40) on déduit la différence :

$$\alpha_{k}(\text{im}) - \frac{60^{\circ}}{(m+1)}(k+1) \cong A_{0} \times \text{im} - A_{1} \times (\text{im})^{p}$$
 (2.41)

Les fonctions élémentaires d'approximation sont donc :

$$\varphi_0(im) = im \tag{2.42}$$

$$\phi_1(im) = -(im)^p \tag{2.43}$$

De la même façon il faut déterminer les trois coefficients A_0 , A_1 et p pour chacune des courbes représentant les valeurs exactes des angles de commutation en fonction de m et k pair. On fixe p et pour chaque valeur de m et k on fait varier l'indice de modulation im de 0.1 à 1.1 par pas de 0.1. Pour chaque valeur de l'indice im, on calcule la différence (2.41). On a donc 11 données numériques par courbe à approximer en utilisant les fonctions élémentaires d'approximation (2.42) et (2.43).

Le coefficient p est choisi de façon que l'erreur moyenne entre d(im) et $\Phi(im)$ soit minimale. On refait le calcul par variation de m de 3 à 11 par valeurs impaires et pour chaque valeur de m on fait varier k de 1 à m par valeurs paires.

Les résultats donnés montrent que l'erreur moyenne (emoy) entre d(im) et la valeur approchée $\Phi(im)$ est de l'ordre du centième de degré (1/100°).

Donc les valeurs des angles de commutation sont données par les équations (2.39) pour les valeurs impaires de k, et (2.40) pour k pair.

$$\alpha_k (im) = \frac{60^{\circ}}{m+1} (k+1) + \left(A_0 - \frac{60^{\circ}}{m+1}\right) im - A_1 im^p$$

$$m = 3, 5, 7 \dots 21, 23 \dots \quad k = 1, 3, 5 \dots, m \quad im \in [0.11.15]$$

$$\alpha_k (im) = \frac{60^{\circ}}{m+1} k + A_0 im - A_1 im^p$$

$$m = 3, 5, 7 \dots 21, 23 \dots \quad k = 2, 4, 6 \dots, m-1 \quad im \in [0.11.15]$$

2.7 PRECISION DE L'ALGORITHME PROPOSE

Afin d'évaluer la précision de l'algorithme proposé, les résultats obtenus des trajectoires des angles de commutations sont comparés aux angles exacts. Les trajectoires réelles et les angles approximés sont tracés pour m=5 comme le montre la Figure 2. 12.



Figure 2. 12 Trajectoires réelles et approximées

Ensuite les écarts absolus entre les valeurs exactes calculées off-line et celles approximée sont évalués et tracés en fonction de *im* pour plusieurs valeurs de m (3, 5 et 7) comme le montre Figure 2. 13, Figure 2. 14 et Figure 2. 15.



Les tableaux suivants récapitulent la précision de l'algorithme en donnant l'erreur maximale et l'erreur moyenne pour chacune des courbes lors de l'approximation des angles pour m=5 et m=7. On remarque l'existence de deux régions dans les courbes, une région linéaire (pour im<1) où les trajectoires prennent les formes des droites, et une région non-linéaire (pour im>1) où les trajectoires sont plus des droite.

au 2. 2 Enteurs pour m-7 mixi												
	0 <im<=1< td=""></im<=1<>											
	α ₁	α2	α3	α_4	α_5	α ₆	α_7					
Erreur maximale	0.0178	0.0279	0.0448	0.0746	0.0631	0.0386	0.0604					
Erreur moyenne	0.0083	0.0164	0.0224	0.0252	0.0401	0.0181	0.0338					

Tableau 2. 2 Erreurs pour m=7 im<1

Pour m=7, l'erreur est analysée dans chaque région à part. Il est constaté que l'algorithme proposé est caractérisé par une erreur maximale variant de 0.0178° et 0.0746°, alors que l'erreur moyenne est comprise entre 0.0083° et 0.0338°.

Tableau 2. 3 Erreurs pour m=7 im>1

		1 <im<=1.15< th=""></im<=1.15<>											
	α1	α2	α3	α_4	α_5	α ₆	α_7						
Erreur maximale	0.1753	0.4356	0.4969	1.0660	0.9490	2.5231	2.5698						
Erreur moyenne	0.0350	0.0792	0.0963	0.1987	0.1685	0.3489	0.3695						

	0 <im<=1< th=""><th>1</th><th><im<=1.1< th=""><th>15</th><th></th></im<=1.1<></th></im<=1<>						1	<im<=1.1< th=""><th>15</th><th></th></im<=1.1<>	15	
	α ₁	α2	α ₃	$lpha_4$	α_5	α ₁	α2	α ₃	α_4	α_5
Erreur Max	0.3204	0.4812	0.2906	0.2202	0.1617	0.7053	2.2746	1.9441	5.0134	4.5102
Erreur Moy	0.2175	0.2573	0.1676	0.0929	0.0862	0.2406	0.7226	0.5910	1.2096	1.0120
0.08 0.06 0.06 0.04 0.04 euter apsolue euter 0 0 0 0 0 0	α6 α3 α2 α1 .2 0.4	4 4 4 0.6 im	α.5	switching angle errors, deg.	0.8- 0.6- 0.2- 0- -0.2- -0.4- -0.6- -0.8 0.0	1 0.2	6 0.3 0.4 damental vo	α ₄ α ₁		

 Tableau 2. 4 Erreurs pour m=5

Figure 2. 16 Comparaison des résultats obtenus avec [4] pour m=7

On peut constater clairement que la précision d'approximation est excellente, sauf dans la région de surmodulation où l'erreur s'accroit (Figure 2. 16).

2.8 CONCLUSION

Dans ce chapitre, un algorithme MLI on-line est élaboré en se basant sur l'approximation des trajectoires des angles exacts par des polynômes avec des coefficients variables. Les approximations effectuées sont convenables à une implémentation en temps réel pour des applications qui nécessitent des variations en tension et en fréquence.

La technique MLI utilisée possède une double symétrie par rapport au quart et à la demi période ce qui donne de bonnes performances. Elle permet un contrôle séparé de la tension et de la fréquence sur une large gamme de variation de *im*.

Les résultats obtenus montrent une excellente précision, vu le faible écart entre les valeurs approximées et les valeurs exactes ainsi que par rapport aux autres techniques rencontrées dans la littérature.

CHAPITRE 3

VARIATEUR DE VITESSE EN TEMPS REEL POUR MOTEUR ASYNCHRONE TRIPHASE

3.1 INTRODUCTION

L'objectif de ce chapitre est de vérifier par le biais de la simulation le fonctionnement de l'algorithme SHE PWM temps réel proposé et d'évaluer ses différentes performances.

Pour cela, nous commençons par un petit aperçu sur les MAS et par une présentation des différentes méthodes de la variation de leur vitesse. Ensuite, la simulation d'un variateur de vitesse pour MAS triphasé est entamée. Ceci est effectué en alimentant ce dernier par un onduleur de tension triphasé dont la commande est basée sur la SHE PWM temps réel.

La dernière partie concerne la présentation des résultats de simulation obtenus et leurs interprétations. Une discussion sur les performances et aussi le choix des critères sur lesquels se base l'évaluation clôt ce chapitre.

3.2 APERÇU SUR LE MOTEUR ASYNCHRONE

Les moteurs asynchrones avec rotors à cage d'écureuil sont les moteurs les plus utilisés dans l'industrie en raison de leur faible coût et leur construction robuste. Lorsqu'ils fonctionnent directement à partir d'un réseau d'alimentation (50 Hz) à une tension constante, ils tournent à une vitesse presque constante avec une légère différence entre marche à vide et marche à pleine charge étant de l'ordre de 2 à 5 %, correspondant au glissement du moteur. La vitesse de rotation est déterminée par la fréquence de la tension d'alimentation et par le nombre de pôles magnétiques du stator.

Cependant, au moyen de convertisseurs électroniques de puissance, il est possible de faire varier sa vitesse de fonctionnement. Les entraînements à moteur à induction peuvent être classés en deux grandes catégories en fonction de leurs applications :

Entraînements à vitesse réglable :

Une application importante de ces entraînements consiste à contrôler le procédé en contrôlant la vitesse des ventilateurs, des compresseurs, des pompes, des soufflantes et analogues.

Servomoteurs :

Grâce à une commande sophistiquée, les moteurs asynchrones peuvent être utilisés comme servomoteurs dans les périphériques informatiques, les machines-outils et la robotique.

3.3 VARIATION DE LA VITESSE DU MOTEUR ASYNCHRONE

Le point de fonctionnement du la MAS se situe à l'intersection des caractéristiques couple vitesse du moteur et de la charge comme le montre Figure 3.1.



Figure 3. 1 Caractéristique couple vitesse

L'expression du couple en fonction du glissement est donnée par (3.1).

$$C_e = 3p \left(\frac{V}{\omega}\right)^2 \omega \frac{\frac{R}{g}}{\left(\frac{R}{g}\right)^2 + (N\omega)^2}$$
(3.1)

- ω: Fréquence d'alimentation de la machine,
- p: Nombre de paires de pôles,
- V: Tension d'alimentation de la machine,
- g: Glissement,
- R : Résistance rotorique ramenée au stator

Le réglage de la vitesse de la machine asynchrone est donc obtenu en agissant sur le couple qu'elle produit, soit, si l'on se réfère à son expression ci-dessus :

3.3.1 Réglage par variation du nombre de paires de pôles

Cette manière permet une variation non continue de la vitesse, donc il n'est pas envisagé pour un réglage fin du point de fonctionnement désiré.

3.3.2 Réglage par variation de tension

Le couple électromagnétique de la machine asynchrone est proportionnel au carré de la tension d'alimentation statorique. Il est donc possible d'envisager un ajustement de la vitesse au-dessous de la vitesse nominale en modifiant la tension d'alimentation statorique avec un gradateur triphasé. Cette solution est le plus souvent utilisée pour le démarrage de charges à caractéristique de couple quadratique (Cr = k. Ω^2).

3.3.3 Réglage par action sur le glissement

L'utilisation de résistances rotorique permet un réglage de la vitesse au-dessous de la vitesse nominale mais avec un rendement déplorable. On essaiera donc de récupérer cette énergie transmise au rotor : c'est la cascade hypo synchrone réservée à la très forte puissance pour des machines à rotor bobiné.

3.3.4 Réglage par variation de fréquence

La variation de la vitesse se fait en alimentant le moteur à travers un onduleur variateur de fréquence qui doit satisfaire les exigences suivantes :

- Possibilité de fournir la fréquence convenable selon la vitesse désirée.
- Possibilité de fournir une tension d'alimentation dont la valeur du fondamentale permet de garantir un couple électromagnétique constant, ceci dans la région du fonctionnement à couple constant.
- Fournir à un courant nominal sur une base continue à toute fréquence.

La fréquence de rotation de la machine étant au glissement près proportionnel à la fréquence d'alimentation des enroulements statoriques, on essaiera de créer pour ces enroulements un réseau à fréquence variable ce sont les Onduleurs de tension. On peut aussi chercher à injecter des courants dans les enroulements pour imposer le couple de la machine ce sont les onduleurs de courant ou commutateurs de courant. On peut également convertir directement la fréquence du réseau industriel en une fréquence variable plus faible (de 0 à 1/3 de la fréquence réseau) à l'aide d'un cycloconvertisseur à commutation naturelle piloté lui aussi en fréquence en courant ou vectoriellement.

3.4 SIMULATION D'UN VARIATEUR DE VITESSE POUR MAS TRIPHASE

3.4.1 Schéma de simulation

La Figure 3.2 donne le schéma et la structure du variateur simulé. Il s'agit d'un onduleur de tension alimenté à par un redresseur triphasé à diodes, la charge est un moteur asynchrone triphasé.



Figure 3. 2 Structure de l'onduleur triphasé de tension

3.4.2 Paramètres de simulation

Le système est composé d'un onduleur de tension alimentant une machine asynchrone.

Les paramètres de la machine sont les suivants :

Tableau 3. 1 Paramètres du moteur utilisé en simulation

Paramètre	Valeur
Puissance	1.36kW
Tension L-L	220 V
Rotor	à cage d'écureuil
Fréquence	50 Hz
Vitesse	1473 tours par minute
Résistance & Inductance statorique [R _s (ohm) L _s (H)]	[0.435, 2.0e-3]
Résistance & Inductance rotorique [Rr (ohm) Lr (H)]	[0.816, 2.0e-3]
Inductance mutuelle L _m (H)	69.31e-3
Inertie, Coefficient de frottement, pairs de pôle	[0.089, 0, 2]
[J(kg.m2), F(N.m.s) p()]	

3.4.3 Stratégie de contrôle

Pour performer la simulation du variateur de vitesse pour le moteur asynchrone, ce dernier est alimenté via un onduleur de tension avec un rapport V/f (Tension/ Fréquence) constant. La commande utilisée est une MLI calculée on-line permettant de générer des grandeurs de sortie (tensions et courants) avec des spectres qui ne contiennent plus d'harmoniques de rang faible. La stratégie suivie est d'augmenter la vitesse qui dépend directement de l'indice de modulation im, et de diminuer le nombre d'harmonique à éliminer qui dépend de la valeur de m. La simulation est effectuée pour les pairs de (im, m) indiquées dans le tableau 3.2.

Tableau 3. 2 Valeurs de *im* et *m* utilisés en simulation

im	0.1	0.2	0.3	0.5	0.6	0.8	0.9	1
т	23	19	15	15	7	7	5	5

3.4.4 Résultats de simulation

Pour la vitesse nominale, il est adopté de prendre un signal de commande avec m=5, ce qui mène à éliminer tous les harmoniques dont le rang est inférieur à 17 comme l'indique la Figure 3. 3 et la Figure 3. 4. L'amplitude du fondamental de la tension V_{AB}, est de 95.26V $(im \times \frac{Vdc}{2} \times \sqrt{3})$ avec une fréquence de 50 Hz.





Figure 3. 4 Courant et son spectre pour im=1 m=5





Le moteur absorbe un courant I_A à la même fréquence que la tension (50Hz). Il prend une forme sinusoïdale en régime permanent, aussi il est bon qualité fréquentiel comme l'indique son spectre de la Figure 3.4. Tous les harmoniques de rang faible inférieur à 17 sont éliminés. Le premier harmonique apparaissant est celui de rang 17 (850Hz) avec une amplitude de 12% de son fondamental. La Figure 3.5 donne l'allure de la vitesse de rotation et le couple électromagnétique du moteur. Ce dernier atteint sa vitesse de synchronisme (1500 tr/mn) en moins de 0.4 seconde. En appliquant un couple résistant à l'instant t=0.6 s la vitesse se diminue.

Les Figures 3.6, 3.7 et 3.8 représentent les résultats de simulation obtenus pour im=0.5 et m=15. Il est clair que la tension obtenue est de bon spectre fréquentiel, comme l'indique la Figure 3.6, tous les harmoniques dont le rang est moins de 47 (15×3+2) sont éliminés et le fondamental est précisément contrôlé ($V_{AB1} = 47.63 = 0.5 \times \frac{110}{2} \times \sqrt{3}$). De même pour le courant, les harmoniques sont éliminés jusqu'au rang 47 comme l'indique la Figure 3.7.



Figure 3. 6 Tension Vab et son spectre pour im=0.5 m=15



Figure 3. 7 Courant et son spectre pour im=0.5 et m=15





Figure 3. 9 Courant et son spectre pour im=0.3 et m=19

Pour les faibles vitesses on a pris *im*=0.1 et *m*=23. L'onduleur est perpétré à une fréquence de f= $50\times0.1=5$ Hz. Tous les harmoniques dont l'ordre est inférieur ou égal à 69 (23×3) sont éliminés du spectre de la tension et celui du courant.





Les interrupteurs de puissance sont commandés par un signal contenant 23 angles de commutations par quart de période. Le premier harmonique qui apparaît est celui du rang 71=23×3+2 (355Hz). Les résultats obtenus sont donnés par la Figure 3. 10. La tension V_{AB} est caractérisée par un fondamental de 9.52V ($V_{AB1} = 0.1 \times 110 \times \sqrt{3}$). La fréquence de commutation est de 235Hz = (2 × 23 + 1) × 05.

3.5 DISCUSSIONS DES RESULTATS DE SIMULATION

3.5.1 Evaluation des pertes

Les techniques MLI sont utilisées dans les variateurs de vitesse dans l'objectif de fournir au stator du moteur un courant le plus proche à la sinusoïde. Plutôt que de traiter indirectement le problème en essayant de créer une tension sinusoïdale en éliminant progressivement les harmoniques. Une autre approche est d'utiliser simplement la distorsion dans le courant comme une figure de mérite et de tenter de minimiser cette fonction. Ce problème est, bien sûr, plus difficile, puisque la forme d'onde actuelle n'est plus connue au préalable sans capteurs de courant ou sans certaines connaissances sur le modèle de la charge. Les harmoniques sont à l'origine des pertes dans le moteur asynchrone, donc l'objectif de la commande élaborée était d'éliminer ces composantes. Les harmoniques du rang faible contribuent aux pertes plus que ceux d'ordre élevé et leur filtrage est plus difficile et couteux. Donc pour ces raison et vue que les pertes engendrées se différent selon le rang d'harmonique le Weighted THD (WTHD) a été retenu comme critère de performance au lieu du THD. Les rangs des harmoniques sont pas pris en considération lors de son calcul. Le paragraphe suivant donne sa dérivation et son utilisation pour l'évaluation des pertes dans le moteur asynchrone.

Pour calculer les pertes dues aux harmoniques on utilise le modèle du moteur en régime établi où le traitement des harmoniques est dissocié de celui du fondamental en utilisant le théorème de superposition.



Figure 3. 11 Schéma équivalent des harmoniques par phase

Le schéma équivalent d'une phase de la machine asynchrone ramené au stator peut être simplifié si les grandeurs auxquelles il s'applique ne sont pas les grandeurs fondamentales mais

leurs harmoniques [20], [54]. Il est donc possible de simplifier le schéma équivalent d'une phase de la machine qui peut, au final, se ramener au schéma de la Figure 3.11.

Les pertes dans le moteur sont proportionnelles au courant harmonique exprimé par la formule simplifiée (3.2) :

$$I_n \cong \frac{V_n}{n\omega_0 L_{\sigma}} \tag{3.2}$$

 I_n Harmonique du courant généré

 V_n Harmonique de tension généré

n Rang des harmoniques (*n*=2, 3,4,5)

 ω_0 Fréquence fondamentale

 L_{σ} Induction de fuite (stator et rotor)

$$L_{\sigma} = L_{ls} + \frac{L_m L_{lr}}{L_m + L_{lr}}$$
(3.3)

La somme de ces courants exprimée en valeur efficace est donnée par :

$$I_{ms} = \sqrt{\frac{1}{2} \sum_{2}^{\infty} \left(\frac{V_n}{n \omega_0 L_{\sigma}}\right)^2}$$
(3.4)

L'inductance L_{σ} et les paramètres du moteur sont supposés constants durant le fonctionnement. On mettant cette équation sous la forme (3.5).

$$\frac{\omega_0 L_\sigma I_{ms}}{V_{1,ms}} = \frac{1}{V_1} \sqrt{\sum_2^{\infty} \left(\frac{V_n}{n}\right)^2}$$
(3.5)

Cette nouvelle formule est celle du WTHD, elle est utilisée pour évaluer les performances de la commande utilisée.

$$WTHD(\%) = \frac{100}{V_1} \times \sqrt{\sum_{2}^{\infty} \left(\frac{V_n}{n}\right)^2}$$
(3.6)

Pour l'algorithme simulé précédemment, l'harmonique trois et ses multiples sont éliminés du spectre de la tension composée V_{AB} , il ne reste que les harmoniques dont le rang est $6k \pm 1$ (5, 7, 11, 13, 17 ...), ils sont utilisés pour le calcul de ce dernier. En plus de ça, la commande permet de garantir un rapport Tension/Fréquence (V/F) constant, donc V_I est remplacé par *im*.

$$WTHD(\%) = \frac{100}{im} \times \left(\sum_{k=1}^{100} \left(\left(\frac{V_{6k-1}}{6k-1} \right)^2 + \left(\frac{V_{6k+1}}{6k+1} \right)^2 \right) \right)^{1/2}$$
(3.7)

Dans d'autres applications telles que les alimentations de secours (UPS), l'amplitude du fondamental et sa fréquence demeurent constantes, im=1=Vdc, ce critère s'exprime par les équations (3.8) et (3.9).

WTHD0=WTHD×im

$$WTHD 0(\%) = 100 \times \left(\sum_{k=1}^{100} \left(\left(\frac{V_{6k-1}}{6k-1} \right)^2 + \left(\frac{V_{6k+1}}{6k+1} \right)^2 \right) \right)^{1/2}$$
(3.8)

(3.9)



Figure 3. 12 Variation du THD et WTHD en fonction de im

A partir de Figure 3.12, on peut clairement constater que la valeur du THD ou WTHD diminue en augmentant le nombre de commutation *m*. Pour n'importe quelle valeur de *m*, on peut aussi remarquer que la valeur de ces deux critères se diminue en augmentant l'indice de modulation *im* et donc la fréquence.

On remarque aussi que la valeur du THD est très élevé car on n'a pas utilisé un filtre, cette valeur sera réduite dans le cas d'insertion de ce dernier avant la charge.

Dans notre cas le moteur joue le rôle du filtre, donc le critère le plus significatif et le WTHD, ce dernier a des valeurs faibles, ce qui reflète l'efficacité de la commande élaborée.

3.5.2 Constante de temps du système

Lors du démarrage à vide (im=1, m=5) le moteur atteint sa vitesse nominale dans moins de 0.4 seconde, comme le montre Figure 3.13. En chargeant le moteur, la constante de temps augment et la vitesse de rotation se diminue. Figure 3.14 donne la vitesse du moteur pour différentes valeurs du couple résistant.



Figure 3. 13 Constante du temps du système



Figure 3. 14 Effet du couple résistant sur la vitesse du moteur et sa constante du temps

3.5.3 Efficacité du processus d'élimination

Pour m=7, tous les harmoniques du rang faible (3, 5, 7, 9, 11, 13, 15, 17, 19 et 21) sont théoriquement éliminés du spectre de la tension composée. Leur présence par rapport à la valeur du fondamental est évaluée et tracée afin de supputer l'efficience du processus d'élimination. En comparant ce résultat avec les travaux effectués par [4] en utilisant la même technique avec un échantillonnage régulier, il se trouve que l'algorithme proposé a permis d'obtenir des résultats plus performants.

rang im	3	5	7	9	11	13	15	17	19	21
01	0.02	0.05	0.14	0.01	0.09	0.06	0.01	0.05	0.5	0.05
0.9	0.05	0.2	0.09	0.04	0.03	0.18	0.04	0.37	0.13	0.07
0.8	0.03	0.22	0.12	0.01	0.18	0.02	0.01	0.15	0.55	0.07
0.7	0.45	0.19	0.04	0.67	0.02	0.14	1.10	0.08	0.61	4.52
0.6	0.09	0.16	0.04	0.00	0.12	0.22	0.08	0.41	0.31	0.18
0.5	0.06	0.43	0.18	0.02	0.08	0.32	0.02	0.42	0.62	0.09
0.4	0.07	0.7	0.04	0.02	0.21	0.36	0.03	0.45	1.17	0.1
0.3	0.16	0.94	0.07	0.08	0.14	0.34	0.00	0.19	1.84	0.08
0.2	0.05	1.16	0.12	0.04	0.21	0.32	0.04	0.03	2.16	0.09
0.1	0.16	1.53	0.18	0.05	0.31	0.32	0.03	0.03	2.04	0.06

Tableau 3. 3 Amplitude des harmoniques éliminés



Figure 3. 15 Amplitude des harmoniques éliminés pour m=7 et comparaison avec les travaux de [4]

L'efficacité du processus d'élimination est évaluée pour différentes valeurs de m (5 7 15 19 et 23) et im=0.7. Pour chacune des valeurs de *m*, l'amplitude des harmoniques éliminés par le système d'équations est calculée comme l'indique le Tableau 3.4.La Figure 3.16 donne une comparaison des résultats obtenus avec ceux publiés dans [15].

	5	7	11	13	17	19
m=5	0.43	0.43	0.35	0.25		
m=7	0.19	0.04	0.02	0.14	0.08	0.61
m=15	0.01	0.14	0.06	0.09	0.08	0.03
m=19	0.05	0.06	0.02	0.09	0.08	0.06
m=23	0.04	0.14	0.12	0.06	0.01	0.09

Tableau 3. 4 Efficacité du processus d'élimination



Figure 3. 16 (a) : Amplitude des harmoniques 5, 7, 11 et 13 pour im=0.7 (b) : comparaison avec [15]

3.5.4 Evaluation de la fréquence de commutation

Un des avantages de la MLI développée est la réduction de la fréquence de commutation du convertisseur. Cette dernière est obtenue en multipliant le nombre de commutation par la fréquence de sortie, son expression est donnée par (3.10).

$$f_c = (2 \times m + 1) \times f \tag{3.10}$$

La Figure 3. 17 montre la fréquence de commutation de la stratégie MLI développée et du variateur simulé pour toute la marge de variation.



Figure 3. 17 Fréquence de commutation pour plusieurs valeurs de m

3.5.5 Comparaison des performances des différentes solutions

Pour m=3 les harmonique 5, 7 sont éliminés, les premiers harmoniques apparaissant sont le 11, 13 et le 17. Leur amplitude en fonction de *im* et par rapport au fondamental est illustrée par la Figure 3. 18.



Figure 3. 18 Comparaison des performances de différentes solutions pour m=3

Il est clair que les deux solutions possèdent pratiquement les mêmes performances avec différentes distributions d'énergie. Le premier harmonique non-éliminé $(11^{\text{ème}})$ est plus important pour la solution A que la solution B, le cas contraire pour le $13^{\text{ème}}$ harmonique, ceci a influé sur la valeur du WTHD et WTHD0.



Figure 3. 19 Comparaison des performances de différentes solutions pour m=5

La Figure 3. 19 donne une comparaison des performances de deux familles de solutions possibles pour m=5. L'amplitude des premiers harmoniques non-éliminés ont des valeurs différentes. L'harmonique 17 est plus important dans la famille (A) alors c'est le contraire pour les harmoniques 19 et 23.

3.6 CONCLUSION

L'algorithme basé sur l'approximation polynomiale et qui est développé pour la commande en temps réel de la vitesse d'un MAS triphasé est évalué. Le moteur utilisé est un moteur asynchrone à cage d'écureuil, car celui-ci est le plus utilisé dans l'industrie. Parmi les méthodes possibles pour la variation de la vitesse, on a choisi d'utiliser la stratégie basée sur la variation de la fréquence statorique avec un rapport V/f constant.

La méthode SHE PWM est généralement utilisée la commande des onduleurs de tension dédiées à la variation du MAS. La méthode classique utilisée et qui est basée sur le calcul offline des angles de commutation et le stockage de ces derniers dans des LUTs, requit un grande espace mémoire mais toujours avec moins de souplesse et de résolution de vitesse.

L'algorithme développé permet de varier en temps réel la vitesse du moteur en effectuant un calcul on-line des angles de commutation (instants) suivant la référence de la vitesse.

Les simulations effectuées ont bien confirmé le bon fonctionnement et les meilleures performances des approximations développées. Les spectres fréquentiels des tensions obtenues ne contiennent plus d'harmoniques jusqu'au rang désiré, et même pour les courant de charges. De faibles valeurs du WTHD et des fréquences de commutations sont obtenues, contribuant ainsi à un meilleur rendement du système.

L'efficacité du processus est évaluée en inspectant les amplitudes des harmoniques éliminés, ces derniers ont des valeurs moins de 1% ce qui est très encourageant. Enfin, l'existence de plusieurs familles de solutions permet d'avoir différentes performances.

CHAPITRE 4

VALIDATION HIL ET VERIFICATION EXPERIMENTALE

4-1 INTRODUCTION

Le présent chapitre est consacré à la validation expérimentale de la technique MLI online proposée. Le variateur de vitesse est simulé dans un environnement semi-virtuel, en commençant par une validation HIL suivie par une vérification expérimentale. En premier lieu, les différentes approches pour commander les convertisseurs statiques de puissance sont discutées et leur classification est donnée. Nous montrons ensuite les apports des FPGAs et leurs contributions dans la commande des convertisseurs de puissance. L'approche HIL adoptée pour la validation, la méthodologie suivie ainsi que les résultats obtenus sont aussi présentés.

Après la validation HIL, les résultats expérimentaux et les tests effectués au niveau du laboratoire sont donnés, analysés et discutés en les comparants avec ceux de la simulation.

4-2 VALIDATION HIL

4-2-1 Commande des systèmes de conversion de l'énergie électrique **4-2-1-1** Les solutions software et les solutions hardwares

Les systèmes de conversion de l'énergie électrique se composent habituellement d'un ou plusieurs convertisseurs statiques conduits par un système de commande selon une stratégie de contrôle bien déterminée comme l'illustre la Figure 4. 1. Le système de commande sert à communiquer avec l'étage de puissance pour connaître l'état du processus et le modifier en pilotant de manière adéquate les interrupteurs constituants ces convertisseurs, pour garantir les fonctionnalités et les performances voulues [1], [63], [64].



Figure 4. 1 Synoptique d'un convertisseur de puissance

Les performances de ces convertisseurs dépendent de leurs topologies, des stratégies de commandes utilisées ainsi que les dispositifs dédiés à cette opération. La génération des signaux de commande a été effectuée en premier lieu à l'aide des contrôleurs et des circuits
analogiques. Cette approche est caractérisée par une large bande passante et une haute résolution avec un cout réduit. D'autre part, elle manque de fiabilité à cause de la sensibilité aux perturbations et du nombre important des composants incorporés. De plus, les contrôleurs analogiques limitent la flexibilité dans le changement des variables et la modification des stratégies de commande. Un entretien régulier est exigé [65]. Les commandes basées sur des approches softwares ont été proposées afin de pallier ces limitations. Les premières solutions numériques sont basées sur des microprocesseurs et des processeurs du traitement du signal (DSP: Digital Signal Processor). Elles présentaient un grand intérêt économique et une meilleure flexibilité de conception. Il est à noter aussi que ces solutions numériques sont des solutions purement logicielles. En effet, les conceptions qui leurs sont associées sont conçues en utilisant des architectures prédéfinies. Le concepteur ne peut donc pas agir sur la partie matérielle de la conception et n'a accès qu'à la partie logicielle [66]. D'un autre côté, malgré les avantages offerts par ces solutions numériques, certains avantages offerts par les implantations analogiques sont gâchés. Cela est principalement dû au fait que la discrétisation et la quantification des algorithmes de commande à implanter, ainsi que les délais de temps de calcul dégradent les performances de contrôle en termes de rapidité de correction et de résolution de contrôle [67].

Les FPGAs sont actuellement utilisés comme des solutions adéquates afin d'améliorer les performances de commandes en combinant les avantages des contrôleurs numériques softwares et en gardant en même temps certains avantages des commandes analogiques [65], [68]. Depuis leur invention par Xilinx en 1984, les FPGA sont partis d'un simple rôle d'interfaçage d'appoint pour arriver à véritablement remplacer les ASICs et les processeurs personnalisés dans plusieurs domaines d'applications. La migration du mode de fonctionnement séquentiel des solutions numériques standard au mode de fonctionnement parallèle des FPGA est un nouveau degré de liberté offert aux concepteurs. Ce degré de liberté s'est avéré bénéfique dans le domaine de commande des machines électriques et a permis de répondre aux exigences de contrôle moderne [68].

4-2-1-2 Approches de simulation des systèmes de conversion de l'énergie électriques

La simulation des systèmes de conversion de l'énergie électriques est effectuée suivant plusieurs approches. La première est l'approche classique, où le convertisseur associé à son étage de commande est simulé dans un environnement unique tel que Matlab/Simunlink ou Psim. La deuxième méthodologie est basée sur l'utilisation d'un simulateur mixte supportant un HDL (Hardware description Language) mixte et intégrant un noyau de simulation unique. On peut citer par exemple les outils CAO ADVanceMS (Mentor Graphics), Simplorer (Ansoft) et SMASH (Dolphin Integration) [63], [69].

La co-simulation est une autre approche possible. Elle se base sur la communication entre deux simulateurs liés à deux logiciels différents, l'un numérique et l'autre analogique. Les modèles sont conjointement exécutés par ces deux simulateurs, chaque simulateur modélisant une partie spécifique du système. Une interface de co-simulation permet l'échange de données entre les deux simulateurs tout en respectant les contraintes de types et de tailles mais surtout respectant la synchronisation temporelle. On peut citer les exemples de co-simulations suivants: Modelsim/Matlab [70], Modelsim/Psim [71], Matlab/Psim [18]. Matlab/Pspice [72].

4-2-1-3 Simulation temps réel des convertisseurs statiques de puissance

Il est d'une grande importance de pouvoir conduire une simulation en temps réel pour les systèmes de conversion de l'énergie électrique sans négliger la nécessité de la simulation offline au début de la phase de conception [73]. La simulation offline permet de concevoir et de valider le fonctionnement du convertisseur associé à son étage de commande en utilisant des outils de simulation tels que MATLAB/SIMULINK, PSIM, PSPICE, MULTISIM.

La simulation temps réel est effectuée durant la phase finale de développement. Son rôle est de réaliser des tests rapides plus avancés et plus rassurés sur le système qui est remplacé partiellement ou entièrement par son modèle virtuel temps réel [73], [74].

Durant la simulation numérique offline, les équations mathématiques représentants le modèle du système sont résolus chaque pas de simulation. Le temps nécessaire pour la résolution de ces équations n'est pas un facteur important ; l'essentiel est d'achever la simulation avec la rapidité et la précision la plus grande possible. Le temps nécessaire pour l'achèvement de l'opération peut être plus grand ou plus petit que l'intervalle de simulation prédéterminée suivant le niveau de la complexité du modèle, du solveur utilisé ainsi que les capacités de calcul de la plateforme de simulation. Le calcul est effectué à l'aide des solveurs en pas fixe ou en pas variables.

Dans le cas des pas variables, le pas de calcul se change en fonction des dynamiques du modèle simulé, ce qui permet d'accélérer la simulation et d'assurer une meilleure précision. C'est pour cette raison, les modèles à pas variables sont pris comme références dans la plupart des outils de simulation et sont utilisés comme repères pour la validation des résultats obtenus à partir des modèles temps-réel développés.

Dans le cas des pas fixes, le pas de simulation doit être conservé le même au cours toute la simulation. Ces solveurs sont les plus adéquats dans les cas où tous les modèles sont synchronisés et aussi lorsqu'on vise la génération automatiquement du code (VHDL coder ou C coder de Matlab/Simulink).

Dans la simulation en temps-réel, les équations mathématiques représentant le modèle du système en temps-discret doivent être résolu dans le temps naturel. Cela est effectué chaque pas de simulation qui est pris généralement fixe. Contrairement à la simulation hors-ligne, l'instant où les résultats sont trouvés est de grande importance. Donc, il est primordial de choisir décemment le pas de simulation permettant à la fois de simuler –avec précision- les dynamiques du système et de maintenir le fonctionnement en temps-réel. Le temps de calcul nécessaire à chaque phase doit impérativement inférieur au pas choisi [73], [74].

4-2-2 Apports des FPGAs pour la commande des convertisseurs de puissance

Grace à leurs performances, les FPGAs sont actuellement utilisés dans plusieurs domaines d'application, notamment celui de la commande des convertisseurs de puissance. Parmi les avantages qu'ils ont apportés on peut citer les points suivants :

- L'augmentation excessive du niveau de performance temps-réel tout en réduisant le coût et l'encombrement. Leur architecture programmable et leur parallélisme rendent possible la simulation en temps-réel des systèmes qui possèdent des transitions ultra rapides tels que les convertisseurs à haute fréquence.
- Leur grande souplesse de programmation permet de les réutiliser à volonté pour cibler des algorithmes différents en un temps très court, ceci à l'aide d'une même plate-forme de développement.
- La rapidité et la facilité de reconfigurer un FPGA autant de fois que nécessaire pour implanter les fonctionnalités désirées.
- L'amélioration des performances. Ce mode d'implantation permet par exemple de réduire le temps d'exécution d'un algorithme afin de permettre au contrôleur à base de FPGA d'atteindre le niveau de performance des contrôleurs analogiques, sans présenter les inconvénients de ces derniers (dérive, manque de souplesse, problème de compatibilité électromagnétique,).
- Grace aux ressources hardwares dans les FPGAs récents (blocs logiques, mémoires, DSPs, processeurs câblés...), il est devenu possible l'implémentation des modèles complexes tels que les convertisseurs multiniveaux modulaires. L'utilisation conjointe de plusieurs FPGAs permet de simuler le fonctionnement des systèmes à grande échelle.
- La possibilité d'implantation des algorithmes de contrôle complexes avec un faible délai de temps de calcul et ceci grâce au nombre important de portes logiques et de ressource

qu'offrent les FPGAs récents.

4-2-3 Validation HIL

Une des approches les plus répondue actuellement est la simulation HIL qui est une étape intermédiaire entre la simulation hors-ligne à base du software et la validation expérimentale finale. L'étage de puissance est remplacé par son modèle et simulé dans un simulateur temps-réel permettant de reproduire son comportement dynamique alors que l'algorithme de commande est implémenté sur une structure hardware tels que FPGA [63], [64], [75]–[77]. Cette approche est basée sur trois parties principales :

- Une partie hardware incluant l'algorithme de commande,
- Une plateforme numérique de simulation représentant le modèle de l'étage de puissance,
- Une interface entre les deux parties.

Les raisons majeures qui motivent le recours à un simulateur HIL lors d'essais sur les systèmes de conversion de l'énergie électrique sont nombreuses. On peut notamment citer les contraintes suivantes qui motivent l'utilisation d'un simulateur HIL [69], [73]–[76], [78]:

- le système de puissance n'est pas disponible,
- les coûts engendrés par la construction du système de puissance sont très élevés,
- les essais comportent des risques importants pour la sûreté globale de l'opération (danger, puissance élevée mise en jeu, ...).



Figure 4. 2 Principe de la validation Hardware-in-the loop (HIL)

La simulation HIL peut être divisée en deux grandes catégories : Controller HIL (CHIL) et Power HIL (PHIL).

Dans l'approche CHIL, la partie hardware contient l'algorithme de commande alors que l'étage de puissance est entièrement remplacé par son modèle temps réel sur une plateforme numérique de simulation. Les signaux communiqués entres les deux parties du système sont de faibles niveaux et de faibles puissances. CHIL permet des validations préliminaires très proches de la réalité et de garantir les résultats expérimentaux. Cela permet aussi de valider le contrôleur sous des conditions similaires à la réalité telles que la détection des défauts. Ainsi, la simulation HIL permet d'évaluer la robustesse et les performances de l'algorithme de commande et les points faibles du système peuvent être détectés dans cet environnement semi-virtuel tout en éliminant le risque d'endommager des équipements. Les modifications de l'algorithme sont souvent réalisables sans ajout de du matériel coûteux. [75].

4-2-4 Présentation des circuits FPGA et les méthodes de conceptions associées

4-2-4-1 Architecture des FPGAs

Chaque fournisseur de FPGA développe sa propre architecture, mais d'une façon générale, elles sont toutes des variantes de ce qui est présenté dans la Figure 4. 3 [79], [80]. Une architecture FPGA se compose de blocs logiques configurables, des blocs d'entrées sorties configurables, et d'un réseau d'interconnexion programmable. En outre, il y a des circuits d'horloge pour conduire convenablement les différents signaux d'horloge à chaque bloc logique associé.



Figure 4. 3 Architecture des circuits FPGAs

L'architecture d'une cellule logique élémentaire varie d'un concepteur et d'une famille de FPGA à l'autre. Quel que soit le producteur ou la famille considérée, une cellule logique élémentaire est toujours composée de quelques mémoires de mots d'un bit, généralement de quelques bits d'adresse. Ces mémoires sont destinées à la sauvegarde des différentes tables de vérité des fonctions logiques définies par le circuit à réaliser. Chaque cellule logique est également dotée de bistables programmables permettant la réalisation des circuits synchrones.

a) Les blocs logiques

Un bloc logique de base dans les FPGAs XILINX est constitué d'une table LUT (Luck Up Table) à quatre entrées, qui sert à implémenter des fonctions logiques combinatoires ; un registre pour mémoriser la sortie du générateur logique. On peut réaliser dans ces blocs les opérations de type logique combinatoire. Ces blocs ont souvent la même constitution et cela malgré la différence de fabricants et d'architectures. La structure la plus courante est celle de la Figure 4. 4 qui présente la structure de base. Ces structures sont généralement constituées d'une ou plusieurs tables ou LUT (Look Up Table) qui contiennent, après configuration du FPGA, la table de vérité de la fonction logique qu'elles doivent réaliser ou alors un ensemble de valeurs qui sont mémorisées. Les tables LUT sont suivies d'un registre de sortie, ce qui permet de synchroniser, si nécessaire, la sortie sur une horloge. La plupart des blocs logiques de bases sont munis d'une chaîne de propagation rapide de retenue afin de former de petits additionneurs rapides.



b) Le réseau d'interconnexion des blocs

Afin de programmer une fonctionnalité spécifique dans un FPGA, il est nécessaire de connecter les blocs logiques entre eux et les blocs logiques avec d'autres blocs du FPGA.

Les éléments de ce réseau ont une grande importance dans les FPGAs, ils occupent la plus grosse partie du silicium consommée sur la puce du circuit. Ces ressources sont composées de segments (de longueurs différentes) qui permettent la réalisation des connexions (le routage) entre les différentes tranches au sein d'un même bloc logique (CLB), entre les différents CLBs, les DCMs, les multiplicateurs, la mémoire RAM et les IOBs utilisés pour la construction d'un circuit donné. Le routage de ces ressources est un point critique du développement d'une application sur un FPGA. Ces éléments sont très importants puisqu'ils sont directement liés à la fréquence maximale de fonctionnement et à la surface utilisée.

Au sein d'un même CLB, les différentes tranches peuvent communiquer via des connexions rapides. Une matrice des connexions programmables (Programmable Switch Matrix - PSM) est associée à chaque CLB, IOB, DCM, à la mémoire RAM et au circuit multiplicateur. Le rôle de cette matrice est de réaliser une connexion programmée entre les conducteurs "entrants" et "sortants". La programmation de la connexion est établie à l'aide d'un mot de mémoire défini par la configuration. Grâce aux PSMs toute ressource peut donc accéder à toute autre ressource, quel que soit l'endroit où elle se trouve dans le circuit FPGA. Les conducteurs "entrants" et "sortants" d'une matrice PSM sont disposés entre les lignes et les colonnes des CLBs.

c) Les entrées/sorties reconfigurables

Le but des éléments d'entrées/sorties est de relier le FPGA à son environnement extérieur. Ceux-ci peuvent bénéficier de protections, de mémorisation ou d'autres éléments permettant la gestion des entrées et des sorties. En particulier, il est important de noter que les circuits actuels proposent différentes normes pour les niveaux d'entrées et de sorties qui par configuration peuvent être choisies afin de s'adapter à l'environnement du composant.

d) Blocs dédiés dans les FPGAs récents

Les FPGAs récents tels que le Zynq de Xilinx [81] sont dotés des éléments supplémentaires et permettent de réaliser plus de fonctions, les plus rencontrés sont :

- Les mémoires synchrones (SRAM) double-port dédiés, qui permettent les mémorisations importantes telles que des FIFOs. Suivant les versions des composants, un Zynq peut fournir entre 60 et 465 blocs mémoires, chacun supportant 36Kb. Chaque port peut être configuré en fonction de la dynamique des données d'entrées, gérant automatiquement l'alignement des données en mémoire (32K _ 1bit, 8K _ 4bits,...).
- Les mémoires distribuées qui peuvent être implémentés dans des emplacements différents dans le FPGA, alors que SRAM dédiés ont une position fixe. Ce type de mémoire est parfait pour les petites mémorisations (registres à décalages, petites FIFOs). A titre d'exemple, une mémoire distribuée chez Altera fournit 640 bits de mémoires. De plus, il est possible d'allouer jusqu'à 25% de la logique disponible en tant que MLAB, procurant jusqu'à 1.7Mbits de mémoire supplémentaire dans un Cyclone V.

- Les blocs DSP sont des unités arithmétiques optimisées en performance et en consommation pour effectuer des opérations de multiplications/accumulations (MAC). Différentes précisions sont possibles (9, 18, 27 bits pour les opérandes). Il est également possible de faire des calculs directement sur des nombres complexes.
- Le Hardcore qui remplace les systèmes Co-Design à base de softcore (NIOS, MicroBlaze). Aujourd'hui les deux principaux concurrents (Altera et Xilinx) utilisent des processeurs ARM connus pour leur faible consommation. L'intégration des cœurs de processeurs ouvre de nombreuses possibilités en termes de flexibilité, de reconfiguration (le hardcore peut reconfigurer le FPGA dynamiquement) ou de communication avec le monde extérieur. Ces systèmes intègrent également de nombreux contrôleurs matériels dédiés (Ethernet, USB OTG, NAND Flash, QSPI, SD, MMC, SPI, I2C, UART, CAN, SDRAM, DDRAM).

4-2-4-2 Méthodes d'implémentation des algorithmes sur FPGAs

Selon la méthode de développement du code HDL, on peut distinguer deux grandes approches. La première est basée sur la transcription manuelle de codes HDL, alors que la deuxième se base sur l'usage des outils permettant la génération automatique d'un code HDL synthétisable, à partir d'un langage haut niveau tel que le C, c'est la synthèse haut niveau comme indique Figure 4. 5. Les étapes qui suivent la génération du HDL sont pratiquement les mêmes car elles visent la programmation du FPGA en le chargeant par un fichier de configuration (bit stream).



Figure 4. 5 Méthodes de conception

a) Flot de conception basé sur le développement manuel du code HDL

Pour programmer un circuit FPGA, plusieurs étapes (Flot de conception) sont à suivre pour passer de la description HDL du système à la génération du fichier (bit Stream) qui permet de configurer le FPGA, ces étapes sont illustrées par Figure 4. 6. Vue la complexité du FPGA, es étapes sont effectuées automatiquement par des outils CAD (Computer-Aided Design) [82].

a-1) Description HDL

La première étape du flot de conception est la description formelle du circuit à partir des spécifications. Cette description des circuits logiques est faite la plupart de temps à l'aide des langages de description de matériel (Hardware Description Language - HDL) tels que VHDL ou Verilog. Souvent, lorsque l'utilisateur désire rester proche du matériel afin d'obtenir la meilleure performance possible de son circuit, la description est faite de façon schématique. Il existe d'autres formalismes permettant de décrire un circuit logique, souvent proposés par un producteur de FPGA particulier, comme par exemple l'éditeur graphique des machines à états finis (FSM) chez Xilinx. La description d'un circuit peut être faite exclusivement à l'aide d'un formalisme bien particulier, ou combiner des formalismes différents. Les différentes parties d'un même circuit logique complexe peuvent donc être décrites de façons différentes avant d'être traduites en une configuration particulière pour un (ou plusieurs) FPGA cible. La vérification fonctionnelle de la description se fait à l'aide d'un simulateur, en l'occurrence le logiciel ModelSim [83] ou Isim de ISE [84]. A la description de circuit sont associés les différents stimuli sous forme des bancs d'essai, décrits également en langage VHDL. La description du circuit et le fichier de stimulus sont ensuite passés au logiciel de simulation, permettant d'effectuer une vérification fonctionnelle de la description.



Figure 4. 6 Flot classique de conception FPGA

a-2) Synthèse

La deuxième étape, appelé synthèse, permet de passer de la transcription HDL à une représentation dite Register Transfer Level (RTL). Les différentes descriptions établies lors de la phase précédente sont ramenées à une description du circuit unique, optimisée pour une performance maximale ou une occupation minimale des ressources.

Toutefois, la représentation RTL obtenue devient dépendante d'un constructeur, voire d'une cible particulière. L'outil effectue ensuite une optimisation du design en minimisant le nombre de portes et la représentation de chaque machine d'états, supprimant la logique redondante ou inutile. A ce niveau, des contraintes de temps associées au projet sont prises en compte.

Il est d'ailleurs souvent conseillé par les fabricants de FPGA d'utiliser directement leurs composants dans le code source, ou de respecter une certaine façon d'élaborer le code source, pour guider le synthétiseur dans son analyse et de permettre d'obtenir des performances optimales.

Après l'étape de la synthèse il est possible d'effectuer une analyse fonctionnelle du circuit (vérification de la description à travers la simulation) et de se rendre compte d'éventuelles erreurs, avant de passer à l'étape de l'implémentation. L'analyse fonctionnelle n'est qu'une vérification partielle car elle ne peut tenir compte des délais introduits par le circuit réel, celuici n'étant pas encore réalisé. Lors d'une analyse fonctionnelle tous les délais du circuit obtenu après la synthèse sont considérés comme nuls. Après la vérification de la description, la synthèse du circuit peut être effectuée à l'aide du programme Xilinx Synthesis Technology (XST). Outre la possibilité de visualiser le circuit sous forme d'un schéma RTL, nous pouvons disposer d'une première estimation des performances pour le circuit décrit. Bien entendu la performance donnée ne sera qu'une indication, car la performance réelle ne pourra être obtenue qu'après le placement et le routage définitifs [85]–[87]

a-3) Mapping, placement et routage

L'opération de synthèse fourni au processus d'implémentation un fichier contenant la description physique de circuit, sous forme d'un ensemble de primitives (briques de base) des circuits FPGAs Xilinx (il s'agit d'un fichier portant une extension NGD, Native Generic Database). Mis à part la description du circuit, le processus d'implémentation proprement dit, en fait les trois sous-étapes : translate, map et place and route.

Le mapping consiste à traduire le circuit logique obtenu par le processus de synthèse en mémoires des cellules logiques élémentaires d'un circuit FPGA particulier.

Lors de la sous-étape de placement, une cellule logique existante, avec sa position unique au sein du FPGA cible, est attribuée à chaque cellule logique nécessaire pour la réalisation du circuit. Ceci est bien entendu fait sous la contrainte des longueurs minimales des connexions entre les différentes cellules.

Le routage, consiste à établir les différentes connexions physiques entre les cellules élémentaires placées.

Ces étapes nécessitent la définition d'un ensemble de paramètres permettant de contrôler leur déroulement. Ces paramètres peuvent être classés en deux groupes distincts : les paramètres des programmes d'implémentation et les contraintes de la performance.

a-4) Programmation du FPGA

La dernière étape transforme la représentation obtenue en un fichier de configuration (bit stream) qui sert à programmer les connexions internes et des blocs logiques du FPGA.

b) Méthode basée sur la synthèse haut niveau

Le développement manuel du code HDL est le plus souvent accompagné par des difficultés liées à la complexité de ce dernier ainsi que la contrainte du temps qu'il impose. Pour pallier à ces limitations plusieurs travaux et efforts ont été engagés pour le déploiement des outils permettant un développement HDL rapide, simple avec les mêmes performances.

Ces outils sont basés sur la synthèse haut niveau, ils permettent la conception et l'implémentation des algorithmes sur circuits FPGA via la génération automatique du code HDL à partir d'une description à base d'un langage haut niveau tels que le C, C++, Matlab/Simulink ou LabVIEW.

Ces langages permettent une description plus concise de l'architecture souhaitée, ainsi qu'un temps de développement réduit sans négliger les performances. Après la génération du code HDL, Il reste alors à passer par les phases classiques que sont la synthèse logique, le placement routage ainsi que la programmation pour avoir une application fonctionnelle sur FPGA [88], [89].

Parmi les outils les plus utilisés dans ce contexte on peut citer : Vivado Xilinx HLS (High Level Synthesis), Xilinx System Generator (XSG) pour les FPGA Xilinx, DSP Builder pour les FPGA de la famille Altera, HDL Coder de MATLAB qui permet de configurer une large gamme des ASICs et des FPGAs.

b-1) Vivado HLS Xilinx

Vivado HLS fait partie de la suite d'outil du fabricant Xilinx. L'outil est basé sur un environnment de développement EDI Eclipse et utilise des directives de précompilation afin de générer le code RTL. Un ensemble de composants avancés FFT, Factorisation de Cholesky's, noyau SVD est fourni. L'EDI integre égalemnt la compilation et la simulation RTL du composant. Lors du processus de transcription l'outils génére les représentations en SystemC, VHDL et Verilog. Il est possible d'exporter directement un composant sous forme de bloc IP depuis le HLS, facilement integrables dans un projet [90].

b-2) Xilinx System Generator

Xilinx System Generator (XSG) est un outil de programmation strictement destiné aux FPGA Xilinx. Un de ces avantages est qu'il permet aux concepteurs de travailler dans l'environnement Simulink et de générer des noyaux paramétrés particulièrement optimisés pour les FPGA Xilinx. Par défaut, Xilinx Blockset contient plus de 90 blocs DSP, allant de simples additionneurs, multiplicateurs, etc. à des blocs complexes tels que des blocs de correction d'erreur directe, des FFT, des filtres et des mémoires, etc. Certains de ces blocs prennent également en charge le DSP à virgule flottante. De plus, le générateur de système inclut également les blocs mcode et Black Box, qui peuvent être utilisés pour intégrer les codes mcode et HDL, respectivement, directement dans l'environnement de conception de Simulink.

	tem Generator: untitled	
Compi	lation Clocking Gene	ral
Com	pilation :	
	HDL Netlist	Settings
Pai	NGC Netlist	
>	Bitstream	
Syr	EDK Export Tool	Hardware description language :
xs	Hardware Co-Simulation	VHDL
Targ	et directory :	· _
./netli	st	Browse
Proje	ct type :	
Proje	ct Navigator	*
Synti	iesis strategy:	Implementation strategy:
Plan.4	head Defaults	ISE Defaults
	eate interface document	Create testbench
🗌 Cr		
□ Cr	ort as configurable subsystem	
	oort as configurable subsystem	
	port as configurable subsystem	

Figure 4. 7 Outil du System Generator du Xilinx

Cet outil permet d'avoir à partir d'une description graphique un code HDL synthétisable, qui permet avoir subi les étapes du flot de conception classique

Puisque System Generator fait déjà partie de Xilinx ISE, aucun outil de synthèse supplémentaire n'est nécessaire et les utilisateurs peuvent générer le fichier .bit directement à partir de l'environnement Simulink.

A cette fin, le jeton du générateur de système, représenté sous forme de bloc rouge sur la Figure 4.7 doit être ajouté à la conception. Le jeton System Generator fournit aux utilisateurs des fonctionnalités très semblables à celles du HDL Coder Workflow Advisor, en ce sens qu'il permet aux utilisateurs de sélectionner un flux de travail et une plate-forme de cible spécifique [91].

b-3) HDL Coder de MATLAB/SIMULINK

Le codeur HDL est une boîte à outils MATLAB qui génère des codes VHDL et Verilog portables et synthétisables et qui peuvent ensuite être utilisés pour la programmation des FPGA et la conception ASIC. Il permet de générer le code VHDL pour différentes fonctions MATLAB, Simulink Modèles et diagrammes d'états [92].

Lors de la conception avec HDL Coder dans Simulink, la première étape est de filtrer le Simulink Library Browser, de sorte qu'il ne montre que les blocs de modèle qui sont compatibles avec le codeur HDL. Pour cela, en tapant "hdllib" dans l'invite de commande MATLAB, on obtient le navigateur Simulink Library affichant uniquement les blocs pris en charge.

🕏 HDL Workflow Advisor - untitled	
File Edit Run View Help	
😢 Find: 🛛 name and description 🔄 📣 🦄	
 HDL Workflow Advisor I. Set Target 1. Set Target 2. Prepare Model For HDL Code Generation 2.1. Check Global Settings 2.2. Check Algebraic Loops 2.3. Check Block Compatibility 2.4. Check Sample Times 3. HDL Code Generation 3.1. Set Code Generation 3.1. Set Code Generation Options 3.2. Generate RTL Code and Testbench 4.1. Create Project 4.2. Perform Synthesis and P/R 	Interset Device and Synthesis Tool Analysis (^Triggers Update Diagram) Image: Set Target Device and Synthesis Tool for HDL code generation Input Parameters Image: Target workflow Generic ASIC/FPGA Target platform Image: Synthesis tool Xilinx ISE Family Virtex5 Device xc5vlx50 Package ff676 Speed -3
🛄 4.3. Annotate Model with Synthesis Result	Project folder hdl_prj Brow

Figure 4.8 Synthèse haut niveau à base HDL coder

En utilisant ces blocs, on peut concevoir la logique de communication et de traitement du signal requise en tant que fichier de modèle Simulink. Le codeur HDL convertit automatiquement les

nombres à virgule flottante en points fixes. En outre, les fonctions écrites dans MATLAB mcode peuvent également être intégrées dans la conception.

Une fois les résultats de la conception ont été vérifiés par des simulations, la prochaine étape est de générer les codes HDL, ce qui est fait par Workflow Advisor, qui est livré avec le codeur HDL. Grâce au Workflow Advisor, vous pouvez sélectionner différents paramètres pour la conception, y compris le flux de travail cible, la plate-forme ciblée, le FPGA ciblé, la déclaration des ports externes pour la conception, etc.

4-2-5 Implémentation sur FPGA de l'algorithme MLI On-line

L'objectif de l'algorithme MLI on-line à implémenter est de générer une stratégie de commande en vitesse pour un moteur asynchrone triphasé dont l'organigramme de fonctionnement est schématisé par la Figure 4.9.

Pour ce faire, à partir de la vitesse de référence et donc la fréquence de fonctionnement désirée, une valeur est assignée à *im* et par conséquent la valeur de m qui convienne. La fréquence de sortie ainsi que la valeur du fondamentale sont déterminées en fonction de *im*, alors que le deuxième paramètre *m* permet de déterminer le nombre des harmoniques à éliminer.



Figure 4. 9 Organigramme de l'Algorithme MLI-Online à implémenter

4-2-5-1 Développement du code VHDL

Pour chaque partie du système un code VHDL a été élaboré.

Le premier programme est une routine contentant les différents types numériques dont on a besoin, et la définition des opérations nécessaires pour l'implémentation de l'algorithme.

➤ Le deuxième programme a été consacré au calcul des angles de commutation dans un quart de période (pour m et im donnés) puis les instants temporels équivalents, et la génération du signal principal MLI, enfin la déduction de deux autres signaux de commande dans le cas d'un système triphasé.

➢ Le quatrième programme est un diviseur de fréquence, la carte que nous avons utilisée dispose de deux générateurs d'horloge internes (100 et 200 MHz),

Le programme principal est développé en reliant les programmes développés en VHDL d'une manière schématique comme l'illustre la Figure 4. 10.



Figure 4. 10 Programme principal de l'algorithme MLI on-line dans ISE Xilinx

4-2-5-2 Résultats de simulation

Le bon fonctionnement de l'algorithme est vérifié à travers la simulation fonctionnelle dans l'environnement Isim de ISE Xilinx, les résultats obtenus sont donnés par la Figure 4. 11 pour im=1, Figure 4. 12 pour im =0.7 et Figure 4. 13 pour im=0.5.



Figure 4. 11 Signaux MLI simulés pour im=1 m=5 (F=50Hz T=20ms)



Figure 4. 12 Signaux MLI simulés pour im=0.7 m=7 (F=35Hz T=28.57ms)

				53.33430000	0 ms			
						80.00	1000000 ms	
lame	Value	40 ms	50 ms		60 ms	70 ms		80 m
L <mark>읍</mark> clk	1							***
📑 im[8:1]	000001.							
埍 mli[1]	o			תתתחחת				
ե <mark>ն</mark> mli[2]	1							
16 mli[3]	1			13.33330000			0000000 ms	ЪЛ)
		0 ms	10 ms		20 ms	30 ms		40 m
		X1: 53.334300000 ms	3					

Figure 4. 13 Signaux MLI simulés pour im=0.5 m=15 (F=25 Hz, T=40 ms)

4-2-5-3 Débogage en temps-réel à l'aide du ChipScope

ChipScope permet de capturer en temps-réel n'importe quel signal au sein du FPGA. Cet outil est constitué de bloc analyseur logique, analyseur de bus et de gestion d'I/O virtuel et d'un contrôleur propre à l'outil. L'utilisateur insère ces blocs directement dans ca conception et les signaux sont capturés à la vitesse de fonctionnement du système et mis en évidence par l'interface JTAG. Les signaux capturés peuvent ensuite être analysés par l'outil ChipScope Pro Analyzer (Figure 4.14).

ChipScope Pro Analyze	er [hepv	vm]		x
Eile View JTAG Chain	<u>D</u> evi	ce W	V <u>a</u> veform <u>W</u> indow <u>H</u> elp	
ې دې دې و 😫	≥ ⊅	P	22	
Waveform - DEV:0) MyDev	vice0 ((XC6SLX45) UNIT:0 MyILA0 (ILA)	X
Bus/Signal	x	0	0 320 640 960 1280 1600 1920 2240 2560 2880 3200 3520 3840	
DataPort[0]	1	1		-
- DataPort[3]	0	0		
- DataPort[1]	1	1		
- DataPort[4]	0	0		
- DataPort[5]	1	1		
DataPort[2]	0	0		
	•	• •		
Waveform #10 captu	red 30/(09/201	۲۵ المال ۲۰ المال ۲۵ المال ۲۰ المال ۲۵ المال ۲۵ المال ۲۰ المال ۲۵ المال ۲۰ المال ۲۵ المال ۲۵ المال ۲۵ المال ۲۵ المال ۲۵ المال ۲۵ المال ۲۰ المال ۲۰ المال ۲۰ المال ۲۵ المال ۲۰ المال ۲۵ المال ۲	1

Figure 4. 14 Vérification en temps-réel en utilisant ChipScope

4-2-6 Validation HIL de l'algorithme MLI proposé

4-2-6-1 Principe



Figure 4. 15 Schéma de validation HIL

La validation HIL est une étape intermédiaire entre la simulation software à base de Simulink et la validation expérimentale finale. L'approche suivie est de simuler l'étage de puissance en utilisant Simulink et SimPowerSys alors que l'algorithme de commande est exécuté en temps-réel sur un circuit FPGA, le dialogue est assuré à l'aide d'une interface Ethernet [93].

Les étapes à suivre sont les suivantes (Annexe 2) :

- Installation de la carte FPGA ML501 pour être utilisée dans l'outil (FilWizard).
- Développement du code VHDL synthétisable de l'algorithme MLI on-line.
- Configuration de l'outil ISE Xilinx pour fonctionner dans l'environnement Matlab/Simulink.
- Création et configuration du bloc FIL (FPGA In the Loop), qui est configuré par le fichier (bit stream) implémenté sur FPGA.
- Le dialogue entre le FPGA et Simulink s'effectue à l'aide d'une interface Ethernet 10/100/1000 Mbps.

4-2-6-2 Flot de conception pour la validation HIL

Ce flot est basé sur une méthodologie HIL décrit précédemment, et qui se fait conjointement en utilisant Matlab (Simulink & SimPower) et l'outil ISE de Xilinx. C'est un flot de conception descendant.

En premier lieu, le système complet (étage de puissance associé à son algorithme de commande) est simulé et vérifié dans le même environnement, les résultats sont donnés dans le chapitre 3. Ensuite, l'algorithme de commande basé sur la SHE PWM temps réel est modélisé (VHDL), son fonctionnement et ses performances sont vérifiés sous l'environnement Isim de ISE Xilinx (Section 4.2.5).

L'étape qui suit permet de passer d'une description VHDL à un fichier bit stream, où l'opération se fait en intégrant l'outil ISE dans l'environnement Matlab/Simulink. Le résultat de la synthèse est donné par les Figures 4.17 et 4.18 où le schéma RTL équivalent au code VHDL développé est présenté. Le placement et le routage se fait par la suite et un fichier bit stream est généré et chargé dans la carte FPGA. L'algorithme de commande implémenté sur FPGA s'exécute en temps réel, une liaison Ethernet permet le dialogue entre la partie hardware (FPGA) et l'étage de puissance simulé sous Simulink.



Figure 4. 16 Méthodologie de validation HIL



Figure 4. 17 Résultats de synthèse RTL



Figure 4. 18 Schéma équivalent RTL

Le tableau 4.1 donne un sommaire sur les performances générales et la quantité de ressources consommées par le circuit FPGA.

 Tableau 4. 1 Utilisation des ressources sur FPGA de l'algorithme MLI on-line

```
Selected Device : Virtex55v1x50ff676-1
Slice Logic Utilization:
Number of Slice Registers: 728 out of 28800
                                            02%
Number of Slice LUTs:
                        11542 out of 28800
                                             40%
Slice Logic Distribution:
Number of LUT Flip Flop pairs used: 12134
Number with an unused Flip Flop: 11406 out of 12134 94%
Number with an unused LUT: 592 out of 12134
                                              4%
Number of fully used LUT-FF pairs:
                                    136 out of 12134 1%
IO Utilization:
Number of IOs: 15 out of 440
                               3%
Clock period: 3.176ns (frequency: 314.861MHz)
Minimum period: 29.823ns (Maximum Frequency: 33.532MHz)
```

4-2-6-3 Résultats de validation HIL

Après la synthèse RTL de l'algorithme, l'opération est achevée par la génération du fichier (bit Stream) qui contient la description hardware de la commande MLI temps-réel développée. Cette opération se fait conjointement entre Matlab/Simulink et ISE Xilinx. Le bloc FIL) généré est chargé d'exécuter la commande implémentée sur le circuit FPGA. Le dialogue

se fait à l'aide d'une interface Ethernet RGII. La partie software du système est présentée sous Simulink, en utilisant un solveur discret 2 us (0.5 MHz), alors que la carte FPGA est cadencée par une horloge de fréquence de 100MHZ. Pour la synchronisation lors du transfert des données, un rapport entre de synchronisation de (200=100/0.5) est inséré au niveau bu bloc FIL. Les résultats obtenus sont donnés et comparés avec ceux obtenus par simulation directe Simulink.



Figure 4. 19 Résultats de validation HIL

Pour le contrôle de la vitesse, la méthode prouve son efficacité, la Figure 4.20 montre la réponse du système pour une référence de vitesse. Il est clair qu'en utilisant l'algorithme implémenté, la vitesse du MAS suit sa référence en accélération comme en décélération avec un excellent temps de réponse.



Figure 4. 20 Control de la vitesse du moteur par l'approche HIL

4.3 VERIFICATION EXPERIMENTALE

4.3.1 Signaux de commande générés par FPGA

La première étape de la vérification expérimentale est la génération des signaux de commandes en chargeant le circuit FPGA de la carte ML501 par le fichier (.bit). Ces signaux sont, par la suite isolés optiquement et convertis au niveau des interrupteurs constituant l'onduleur, pour notre cas c'est 15V. La Figure 4.21 (a) et (b) donne les signaux de commande obtenus pour m= 5 et m=7 respectivement.



Figure 4. 21 Signaux de commande générés par FPGA (a) : pour m=5 im=1, (b) : pour m=7 im=0.7 En examinant ces signaux on constate bien qu'ils sont bien confondus avec les résultats de simulation présentés précédemment.



La Figure 4.22 donne l'allure du signal de commande obtenu pour m=19 im=0.3 et son zoom.

Figure 4. 22 Signaux de commande MLI générés par FPGA pour (a) im=0.3, m=19 et (b) son zoom



Les temps de monté (t_r) et descente (t_f) sont de l'ordre de 5us comme l'indique la Figure 4.23.

Figure 4. 23 Signaux de commande MLI générés par FPGA (temps de monté et de descente)

4.3.2 Description du banc expérimental utilisé

4.3.2.1 Synoptique de la manip

Pour la confirmation des résultats de simulation et de validation HIL, des tests expérimentaux ont été menés au niveau du laboratoire de l'unité de développement des équipements solaires (UDES) ainsi qu'au sein du laboratoire SATIE de l'Ecole Normale Supérieure de Cachan (France).

L'algorithme proposé est implémenté sur un circuit FPGA, et utilisé dans un variateur de vitesse en temps-réel pour un moteur asynchrone triphasé de 1.5KW dont le schéma synoptique est donné par la Figure 4. 24



Figure 4. 24 Synoptique de la manip





Figure 4. 25 Banc d'essai

L'image de ce dernier est donnée par la Figure 4. 25, il est composé des éléments suivants :

1. Onduleur de tension triphasé

- 2. Carte de développement FPGA
- 3. Interface
- 4. Redresseur à diode PD3
- 5. Machine asynchrone couplée à un MCC
- 6. Condensateurs du bus continu
- 7. Capteurs de tension
- 8. Capteurs de courant
- 9. Analyseur de puissance
- 10. Oscilloscope numérique
- 11. Rhéostat utilisée avec le module de freinage.
- 12. Mesure et affichage de la tension du bus continu.

4.3.3 Résultats expérimentaux

La Figure 4. 26 présente la tension simple (V_{AN}) et la tension composée (V_{AB}) obtenues pour un fonctionnement à 50 Hz (im=1 et m=5) ainsi que leurs spectres fréquentiels.



Figure 4. 26 Tensions (V_{AN} et V_{AB}) et leurs spectres fréquentiels pour m=5 et im=1 Il est clair que la technqiue élaborée a permet l'élimination effective des harmoniques de

19

rang faible jusqu'au 17 ème harmonique, donc les harmonques éliminés sont 5, 7,11 et 13 ème comme indiqué sur le spectre de la tension VAN. L'harmonque trois et ses multiples (le 9 ème et le15^{ème}) sont éliminés automatiquement du spectre de la tension compossée VAB. La valeur du fondamental de la tension V_{AN} est de $im \frac{V_{dc}}{2} = 54.29V$, alors que la tension composée V_{AB} est caractérisée par un fondamental de $\sqrt{3} \times im \frac{V_{dc}}{2} = 94.05V$. Le premier harmonique apparaissant sur le spectre de VAB est celui du rang 17 (850 Hz) avec une amplitude de 58.55 V (62.25%) suivi par le 19^{ème} (950 Hz) avec une amplitude de 30.58 V (32.51%) du fondamental.

Rang 3 5 9 11 15 17 7 13 Amplitude (V) 2.015 1.01 1.46 0.83 0.51 1.55 57.74 31.46 0.63 Amplitude (%) 2.14 1.07 1.55 0.67 0.88 0.54 1.65 61.47 33.49

Tableau 4. 2 Amplitude des harmoniques de la tension VAB pour im=1, m=5



Figure 4. 27 Courant statorique I_A et son spectre fréquentiel pour m=5 et im=1

La Figure 4. 27 présente la tension V_{An} et le courant statorique dans une phase du moteur IA, et leurs spectres fréquentiels. Le spectre fréquentiel du courant a la même forme que celle de la tension.

Les harmoniques du rang faible (3, 5, 7, 9, 11, 13 et 15) sont éliminés. La valeur maximale de son fondamental est de 6.42 A (4.54 A efficace), les deux premiers harmoniques non éliminés sont le 17^{ème} et le 19^{ème} avec des amplitudes de 0.79A et 0.37 A respectivement (12.30% et 5.77%). Les amplitudes des autres harmoniques sont données par le Tableau 4.2.

Rang	3	5	7	9	11	13	15	17	19
Amplitude (A)	0.010	0.019	0.015	0.003	0.007	0.009	0.006	0.79	0.371
Amplitude (%)	0.48	0.41	0.22	0.41	0.23	0.17	0.05	12.30	5.77

Tableau 4. 3 Amplitude des harmoniques de courant pour im=1, m=5

Les mêmes tests sont effectués pour une fréquence de 25 Hz, *im* et *m* prennent les valeurs 0.5 et 15 respectivement. Dans ce cas, les harmoniques éliminés sont 3, 5, 7, 9, 11,13,......45. Le rang du premier harmonique non éliminé est 47 comme le montre le spectre de la tension V_{AB} de la Figure 4.28. L'amplitude du fondamental est de 47.63V (33.86 efficace). La Figure 4.28 donne l'allure du courant statorique I_A et son spectre fréquentiel.



Figure 4. 28 Tension VAB et son spectre fréquentiel pour im=0.5 et m=15



Figure 4. 30 Tension VAB et son spectre pour m=19 and im=0.3

Pour im=0.3, la tension V_{AN} obtenue contient 19 angles de commutation par quart de période. Par conséquence, tous les harmoniques de rang faible jusqu'au 59^{ème} (59=19×3+2) et de même pour le courant statorique I_A.



4.3.4 Discussion des résultats

Les tensions et les courants obtenus ne contiennent plus des harmoniques de rang faible, car ces derniers -en plus qu'ils soient difficiles à filtrer- sont les plus néfastes pour le moteurs surtout ceux dont le rang est de $6n \pm 1$. Donc l'élimination de ces derniers permet d'avoir un meilleur fonctionnement. Pour une meilleure évaluation nous avons opté pour le WTHD au lieu du THD car on contrôle la tension mais c'est le courant qui a des effets directs sur le rendement du système et plus particulièrement les pertes en puissance.

im m		Fréq (Hz)	Fréq comm (Hz)	1 ^{er} Har	non élim	Tension de sortie V _{AB}				
	m			Rang	fréq (Hz)	Fo	ond	WTHD		
						Exp	Sim	Exp	Sim	
0.1	23	05	235	71	355	10.60	9.52	1.20	1.19	
0.3	19	15	585	59	885	26	28.57	1.43	1.38	
0.5	15	25	775	47	1175	45	47.63	2.76	2.5	
0.6	15	30	930	47	1470	54.87	57.15	2.60	2.58	
0.7	07	35	525	23	805	64.02	66.68	4.52	4.12	
0.8	07	40	600	23	920	74.01	76.21	4.13	3.79	
0.9	05	45	495	17	765	83.15	85.73	5.11	4.5	
01	05	50	550	17	850	93.56	95.26	4.24	4.21	

Tableau 4. 4 Evaluation des performances

La Figure 4.32 montre que le rapport V/f est constant sur toute la gamme de variation de *im* avec une grande de si multitude entre l'expérimentation et la simulation.



Figure 4. 32 Contrôle de la tension et du rapport V/f

La valeur du WTHD obtenue expérimentalement est comparée à la simulation, une grande similitude entre les valeurs est observée comme le montre la Figure 4.33.



Figure 4. 33 Comparaison des valeurs expérimentales et de simulation du WTHD

La Figure 4.34 montre un aperçu général sur les spectres fréquentiels de la tension V_{AB} obtenus expérimentalement pour toute la marge de variation de vitesse. Il est clair que l'algorithme élaboré permet d'éliminer les harmoniques sélectionnés et de contrôler la tension du fondamental avec précision. Pour les faibles vitesses (im= 0.1 et m=23) tous les harmoniques dont le rang est inférieur à 71 sont éliminés avec un fondamental de tension de 10.60 V.

En augmentant la vitesse, *im* augmente, le fondamental de la tension augmente et le nombre d'harmoniques à éliminer se diminue.



Figure 4. 34 Spectres fréquentiels expérimentaux de la tension VAB

4.4 CONCLUSION

Dans ce chapitre on a présenté la validation expérimentale de l'algorithme MLI on-line proposé. En premier lieu, et après la simulation de ce dernier dans l'environnement Matlab Simulink, une validation HIL est effectuée pour confirmer les résultats de simulation obtenus. Cette approche HIL permet le passage de la simulation purement software à la validation expérimentale finale. L'algorithme MLI est simulé et par la suite implémenté sur un circuit FPGA en utilisant la carte de développement ML501 à base du Virtex 5. Cette dernière est connectée à une station de travail exécutant le modèle de l'étage de puissance simulé en temps discret sous l'environnement Simulink (SimPowerSys). L'interfaçage se fait à l'aide d'une connexion Ethernet à une grande vitesse de transmission. Les résultats obtenus par la validation HIL montre une grande similitude avec la simulation software.

Dans la phase finale, l'étage de puissance de l'onduleur ainsi que la charge précédemment présentés par leurs modèle Simulink sont remplacés par un dispositif expérimental réel. Les tests effectués sur un MAS alimenté par un onduleur de tension ont bien confirmé les résultats de simulation ainsi que la précision de la méthode développée.

Conclusion générale

Les travaux de cette thèse ont apporté une contribution à l'étude, la conception et l'implémentation, dans un système embarqué, d'une technique MLI on-line permettant la commande en temps réel d'un MAS destiné aux véhicules électriques. Des contraintes spécifiques sont associées à ce type d'applications telles que la consommation réduite d'énergie et le fonctionnement en temps réel.

En premier lieu, les harmoniques et leurs effets néfastes ont été exposés. Ensuite, l'accent a été mis sur les solutions envisagées pour réduire leurs effets ainsi que la nécessité d'élaborer de commandes performantes pour les convertisseurs de puissances utilisés dans ce contexte.

Parmi les commandes MLI utilisées pour la génération des signaux de commande pour les onduleurs de tension, la technique basée sur le principe de l'élimination sélective d'harmonique parait la plus prometteuse. C'est une bonne solution pour réduire les effets des harmoniques. Basée sur le développement en série de Fourrier et aussi sur l'optimisation d'un critère de performance, elle permet effectivement d'éliminer/ minimiser les harmoniques du rang sélectionné, d'avoir un bon spectre fréquentiel (tension, courant) et de minimiser les vibrations du couple du moteur.

Pour pouvoir utiliser la commande SHE PWM, qui est originalement basée sur un calcul off-line des angles de commutation, nous avons approximé les trajectoires des angles exacts par des expressions polynomiales prêtes à une implémentation sur un circuit numérique tel qu'un circuit FPGA. L'algorithme proposé permet de calculer en temps réel tous les angles de commutation en fonction de *im* avec une grande précision et un très faible écart par rapport aux angles exacts, qui de l'ordre de 0.1°. Un deuxième avantage est la réduction considérable de l'espace mémoire requis sans affecter les performances et la résolution requise dans la variation de la vitesse. Les performances ont été confirmées en simulant un variateur de vitesse pour MAS alimenté par un onduleur de tension dont la commande est basée sur l'algorithme proposé.

Les résultats de simulation obtenus confirment les meilleures performances de ce dernier. En effet, les grandeurs de sortie (tensions et courants) ont de bons spectres fréquentiels. Tous les harmoniques de rangs faibles sont éliminés jusqu'au rang désiré. La technique permet d'avoir des valeurs réduites du WTHD (entre 1% et 4%), et aussi de faibles fréquences de commutations (moins de 1KHz) et par conséquence moins de pertes engendrées, que ce soit les pertes par commutation ou les pertes harmoniques.

La validation expérimentale de notre algorithme a été effectuée en deux étapes. En premier lieu, une validation HIL est performée en implémentant l'algorithme proposé sur un circuit FPGA Virtex 5, alors que l'étage de puissance (convertisseur et moteur) est représenté par des modèles discrets en utilisant Simulink/SimPower. Le dialogue se fait en temps réel à l'aide d'une liaison Ethernet à une grande vitesse de transmission. Par la suite, la vérification expérimentale finale est menée sur un banc d'essai composé d'un MAS alimenté par un onduleur de tension dont la commande est basée sur la MLI on-line proposée. Les différentes grandeurs de sorties (tensions et courants) sont mesurées, évaluées. Les résultats obtenus présentent une grande similitude en les comparant à ceux de la simulation et de validation HIL obtenus. Tous les harmoniques de rangs faibles sont éliminés et ceci sur toute la gamme de variation de la vitesse, avec de faibles valeurs du THD et de fréquences de commutation.

Finalement, pour la poursuite de ce travail, des perspectives apparaissent dans le cadre des commandes SHE PWM. Les thématiques suivantes nous semblent les plus prometteuses :

- Comparaison des performances des différentes solutions possibles en termes d'harmoniques et de distribution d'énergie.
- Etude comparative des différentes techniques et outils d'implémentation : DSP, FPGA, Processurs SOCs.
- Extension de la méthode vers les nouvelles structures des convertisseurs telles que le multiniveau.
- Conduire des études pour la conception et réalisation des simulateurs temps réel (low cost) à base de circuits FPGAs pour le domaine de la conversion de l'énergie et les convertisseurs statiques.

BIBLIOGRAPHIE

- [1] N. Mohan and T. M. Undeland, *Power electronics: converters, applications, and design*. John Wiley & Sons, 2007.
- [2] M. Aimé, "Évaluation et optimisation de la bande passante des convertisseurs statiques Application aux nouvelles structures multicellulaires," Thèse de Doctorat, INSTITUT NATIONAL POLYTECHNIQUE DE TOULOUSE, 2003.
- [3] F. L. Luo and Y. Hong, *Power electronics : advanced conversion technologies*. CRC Press Taylor & Francis Group, 2010.
- [4] S. R. Bowes and D. Holliday, "Comparison of pulse-width-modulation control strategies for three-phase inverter systems," *IEE Proceedings Electric Power Applications*, vol. 153, no. 4. pp. 575–584, 2006.
- [5] S. R. Bowes and P. R. Clark, "Regular-Sampled Harmonic-Elimination PWM Control of Inverter Drives," *IEEE Trans. Power Electron.*, vol. 10, no. 5, pp. 521–531, 1995.
- [6] H. S. Patel and R. G. Hoft, "Generalized Techniques of Harmonic Elimination and Voltage Control in Thyristor Inverters: Part II -- Voltage Control Techniques," *IEEE Transactions on Industry Applications*, vol. IA-10, no. 5. pp. 666–673, 1974.
- [7] A. E. and A. K. Rathore, "Optimal Low-Switching Frequency Pulsewidth Modulation of Medium Voltage Seven-Level Cascade Inverter," *IEEE Trans. Power Electron*, vol. 30, no. 1, pp. 496–503, 2015.
- [8] P. N. Enjeti, P. D. Ziogas, and J. F. Lindsay, "Programmed PWM techniques to eliminate harmonics: a critical evaluation," *IEEE Trans. Ind. Appl.*, vol. 26, no. 2, pp. 302–316, 1990.
- [9] H. S. Patel and R. G. Hoft, "Generalized Techniques of Harmonic Elimination and Voltage Control in Thyristor Inverters: Part I--Harmonic Elimination," *IEEE Transactions on Industry Applications*, vol. IA-9, no. 3. pp. 310–317, 1973.
- [10] J. A. Taufiq, B. Mellitt, and C. J. Goodman, "Novel algorithm for generating near optimal PWM waveforms for AC traction drives," *IEE Proc. B (Electric Power Appl.*, vol. 133, no. 2, pp. 85–94, 1986.
- [11] Y. Liu, H. Hong, and A. Q. Huang, "Real-time calculation of switching angles minimizing THD for multilevel inverters with step modulation," *IEEE Trans. Ind. Electron.*, vol. 56, no. 2, pp. 285–293, 2009.
- [12] Q. Jiang, D. G. Holmes, and D. B. Giesner, "A method for linearising optimal PWM switching strategies to enable their computation on-line in real-time," in *IEEE Industry Applications Society Annual Meeting*, 1991, pp. 819–825.
- [13] A. A. M. Ruban, N. Hemavathi, and N. Rajeswari, "Real time Harmonic Elimination PWM control for Voltage Source Inverters," in *IEEE-International Conference On Advances In Engineering, Science And Management (ICAESM)*, 2012, pp. 479–484.
- [14] Z. Salam, S. I. Safie, and L. J. Yiap, "An on-line harmonics elimination PWM scheme for three-phase voltage source inverters," in *Proceedings of the International Conference on Power Electronics and Drive Systems*, 2003, vol. 1, pp. 821–824.
- [15] Z. Salam, "An On-Line Harmonic Elimination Pulse Width Modulation Scheme for Voltage Source Inverter," J. Power Electron., vol. 10, no. 1, pp. 43–50, 2010.
- [16] D. A. Paice, Power electronic converter harmonics: multipulse methods for clean power. IEEE press, 1999.
- [17] G. K. Singh, "Power system harmonics research: a survey," Eur. Trans. Electr. POWER, vol. 19, pp. 151– 172, 2009.
- [18] D. Bendib, C. Larbes, and A. Mahrane, "Stratégie de Commande MLI en Temps Réel à Elimination d'harmoniques Appliquée à des Onduleurs de Tension," in *International Conference on Power Electronics* and Electric Drives (ICPEED), 2012, pp. 1–6.
- [19] É. Félice and P. Révilla, Qualité des réseaux électriques et efficacité énergétique. Paris: Dunod, 2009.
- [20] D. Lin, T. Batan, E. F. Fuchs, and W. M. Grady, "Harmonic losses of single-phase induction motors under nonsinusoidal voltages," *IEEE Transactions on Energy Conversion*, vol. 11, no. 2. pp. 273–286, 1996.
- [21] E. F. Fuchs, T. Stensland, W. M. Grady, and M. Doyle, "Measurement of harmonic losses of pole

transformers and single-phase induction motors," *IEEE Industry Applications Society Annual Meeting*. pp. 128–134, 1994.

- [22] C.-Y. Lee and W.-J. Lee, "Effects of nonsinusoidal voltage on the operation performance of a three-phase induction motor," *IEEE Transactions on Energy Conversion*, vol. 14, no. 2. pp. 193–201, 1999.
- [23] J. R. Ruthes, S. L. Nau, and A. Nied, "Performance analysis of induction motor under non-sinusoidal supply voltages," in 12th IEEE International Conference on Industry Applications (INDUSCON), 2016, pp. 1–6.
- [24] R. J. O. Carvalho, "Dynamic performance of induction motor under nonsinusoidal conditions," in 10th International Conference on Harmonics and Quality of Power, 2002, pp. 122–126.
- [25] J. P. G. de Abreu, J. S. de Sa, and C. C. Prado, "Harmonic torques in three-phase induction motors supplied by nonsinusoidal voltages," in 11th IEEE International Conference on Harmonics and Quality of Power, 2004, pp. 652–657.
- [26] E. L. Brancato, "Estimation of lifetime expectancies of motors," *IEEE Electrical Insulation Magazine*, vol. 8, no. 3. pp. 5–13, 1992.
- [27] ABB drives, "Guide to Harmonics with AC Variable Frequency Drives," no. 6. pp. 1–5, 2015.
- [28] D. G. Holmes and T. A. Lipo, Pulse width modulation for power converters: principles and practice. John Wiley & Sons, 2003.
- [29] S. R. Bowes and D. Holliday, "Developments in CAD for PWM inverter systems," *IEE Proc.-Electr. Power Appl*, vol. 152, no. 2, pp. 393–406, 2005.
- [30] S. R. Bowes, D. Holliday, and S. Grewal, "Regular-sampled harmonic elimination PWM control of singlephase two-level inverters," *IEE Proceedings - Electric Power Applications*, vol. 148, no. 4. pp. 309–314, 2001.
- [31] S. Fernandez, "Comparaison des performances électriques d'un onduleur triphasé deux niveaux à commandes directes et indirectes connecté au réseau." Thése de Doctorat, Université de Lille 1, 2013.
- [32] S. R. Bowes and Y.-S. Lai, "The relationship between space-vector modulation and regular-sampled PWM," *IEEE Trans. Ind. Electron.*, vol. 44, no. 5, pp. 670–679, 1997.
- [33] D. G. Holmes, "The general relationship between regular-sampled pulsewidth- modulation and space vector modulation for hard switched converters," in *Conf. Rec. IEEE-IAS Annu. Meeting*, 1992, pp. 1002–1010.
- [34] F. G. Turnbull, "Selected harmonic reduction in static D-C A-C inverters," *IEEE Transactions on Communication and Electronics*, vol. 83, no. 73. pp. 374–378, 1964.
- [35] G. Konstantinou and V. G. Agelidis, "On re-examining symmetry of two-level selective harmonic elimination PWM: Novel formulations, solutions and performance evaluation," *Electr. Power Syst. Res.*, vol. 108, pp. 185–197, 2014.
- [36] M. S. a. Dahidah, G. Konstantinou, N. Flourentzou, and V. G. Agelidis, "On comparing the symmetrical and non-symmetrical selective harmonic elimination pulse-width modulation technique for two-level three-phase voltage source converters," *IET Power Electron.*, vol. 3, no. 6, pp. 829–842, 2010.
- [37] A. Hiendro, "Multiple switching patterns for SHEPWM inverters using differential evolution algorithms," *Int. J. Power Electron. Drive Syst.*, vol. 1, no. 2, pp. 94–103, 2011.
- [38] S. Sudha Letha, T. Thakur, J. Kumar, L. S. Sudha, T. Tilak, and K. Jagdish, "Harmonic elimination of a photo-voltaic based cascaded H-bridge multilevel inverter using PSO (particle swarm optimization) for induction motor drive," *Energy*, vol. 107, pp. 335–346, 2016.
- [39] S. Barkati, L. Baghli, E. M. Berkouk, and M.-S. Boucherit, "Harmonic elimination in diode-clamped multilevel inverter using evolutionary algorithms," *Electr. Power Syst. Res.*, vol. 78, no. 10, pp. 1736–1746, 2008.
- [40] V. Jegathesan and J. Jerome, "Elimination of lower order harmonics in Voltage Source Inverter feeding an induction motor drive using Evolutionary Algorithms," *Expert Syst. Appl.*, vol. 38, no. 1, pp. 692–699, 2011.
- [41] T. Sudhakar Babu, K. Priya, D. Maheswaran, K. Sathish Kumar, and N. Rajasekar, "Selective voltage harmonic elimination in PWM inverter using bacterial foraging algorithm," *Swarm Evol. Comput.*, vol. 20, pp. 74–81, 2015.
- [42] J. R. Tibola, H. Pinheiro, and R. F. de Camargo, "Closed loop selective harmonic elimination applied to a

grid connected PWM converter with LCL filter," in *Brazilian Power Electronics Conference*, 2011, pp. 746–752.

- [43] N. R. N. Ama, F. O. Martinz, L. Matakas, and F. Kassab, "Phase-Locked Loop Based on Selective Harmonics Elimination for Utility Applications," *IEEE Transactions on Power Electronics*, vol. 28, no. 1. pp. 144–153, 2013.
- [44] P. Enjeti and J. F. Lindsay, "Solving nonlinear equations of harmonic elimination PWM in power control," *Electronics Letters*, vol. 23, no. 12. pp. 656–657, 1987.
- [45] Y. Zhang, C. Yan, S. Zou, and D. Xu, "Hybrid PWM scheme for the grid inverter," 2014 IEEE 5th International Symposium on Power Electronics for Distributed Generation Systems (PEDG). pp. 1–8, 2014.
- [46] S. R. Bowes, S. Grewal, and D. Holliday, "Single-phase three-level regular-sampled selective harmonic elimination PWM," *IEE Proceedings Electric Power Applications*, vol. 148, no. 2. pp. 155–161, 2001.
- [47] J. Sun, S. Beineke, and H. Grotstollen, "Optimal PWM based on real-time solution of harmonic elimination equations," *IEEE Trans. Power Electron.*, vol. 11, no. 4, pp. 612–621, 1996.
- [48] J. Sun and H. Grotstollen, "Solving nonlinear equations for selective harmonic eliminated PWM using predicted initial values," in *Int. Conf. on Industrial Electronic, Control, Instrumentation, and Automation*, 1992, pp. 259–264.
- [49] N. A. Azli and L. Y. Chan, "Development of equations through trajectories linearization for an HEPWM inverter," in *International Power and Energy Conference*, (PECon) Proceedings, 2006, pp. 416–421.
- [50] Z. Zhi, H. Liu, and R. Han, "CFT-Based On-Line Calculation for Optimal PWM Switching Angles," in Power and Energy Engineering Conference, APPEEC, 2009, pp. 1–5.
- [51] G. K. Nisha, S. U. Member, and Z. V Lakaparampil, "CFT Based Optimal PWM Strategy for Three Phase Inverter," in 2nd International Conference on Power, Control and Embedded Systems, 2012, pp. 1–6.
- [52] M. Balasubramonian and V. Rajamani, "Design and real-time implementation of SHEPWM in single-phase inverter using generalized hopfield neural network," *IEEE Trans. Ind. Electron.*, vol. 61, no. 11, pp. 6327– 6336, 2014.
- [53] A. Guellal, C. Larbes, D. Bendib, L. Hassaine, and A. Malek, "FPGA based on-line Artificial Neural Network Selective Harmonic Elimination PWM technique," *Int. J. Electr. Power Energy Syst.*, vol. 68, pp. 33–43, 2015.
- [54] E. Deniz, O. Aydogmus, and Z. Aydogmus, "Implementation of ANN-based Selective Harmonic Elimination PWM using Hybrid Genetic Algorithm-based optimization," *Measurement*, vol. 85, pp. 32–42, 2016.
- [55] I. Takahashi and H. Mochikawa, "A new control of PWM inverter waveform for minimum loss operation of an induction motor drive," *IEEE Trans. Ind. Appl.*, vol. IA-21, no. 4, pp. 580–587, 1985.
- [56] F. C. Zach, R. Martinez, S. Keplinger, and A. Selser, "Dynamically optimal switching patterns for PWM inverter drives (for minimization of torque and speed ripple)," *IEEE Trans. Ind. Appl.*, vol. IA-21, no. 4, pp. 975–986, 1985.
- [57] P. N. Enjeti and W. Shireen, "A new technique to reject DC-link voltage ripple for inverters operating on programmed PWM waveforms," *IEEE Trans. Power Electron.*, vol. 7, no. 1, pp. 171–180, 1992.
- [58] A. M. Amjad and Z. Salam, "A review of soft computing methods for harmonics elimination PWM for inverters in renewable energy conversion systems," *Renew. Sustain. Energy Rev.*, vol. 33, pp. 141–153, 2014.
- [59] D. Bendib, F. Akel, M. Chikh, C. Larbes, M. Laour, and A. Mahrane, "Comparative Study of SPWM and HEPWM Techniques for Photovoltaic Inverter," *Adv. Mater. Res.*, vol. 1115, pp. 555–559, 2015.
- [60] V. G. Agelidis, A. Balouktsis, I. Balouktsis, and C. Cossar, "Multiple sets of solutions for harmonic elimination PWM bipolar waveforms: Analysis and experimental verification," *IEEE Trans. Power Electron.*, vol. 21, no. 2, pp. 415–421, 2006.
- [61] T. Kato, "Precise PWM waveform analysis of inverter for selected harmonic elimination," in *IEEE Industry Applications Society Annual Meeting*, 1986, pp. 611–616.
- [62] D. Depernet, "Optimisation de la conversion d'énergie par action sur la commande des convertisseurs statiques : architectures, fonctions intégrées et conception systémique," Univ. de Franche-Comté, 2016.
- [63] S. Karimi, P. Poure, Y. Berviller, and S. Saadate, "A design methodology for power electronics digital control
based on an FPGA in the loop prototyping," in 14th IEEE International Conference on Electronics, Circuits and Systems (ICECS)., 2007, pp. 701–704.

- [64] S. Karimi, "Continuité de service des convertisseurs triphasés de puissance et prototypage 'FPGA in the loop': application au filtre actif parallèle," Thése de doctorat, Université de Henri Poincaré, Nancy-I, 2009.
- [65] M.-W. Naouar, E. Monmasson, A. A. Naassani, I. Slama-Belkhodja, and N. Patin, "FPGA-based current controllers for AC machine drives—A review," *IEEE Trans. Ind. Electron.*, vol. 54, no. 4, pp. 1907–1925, 2007.
- [66] E. Monmasson, L. Idkhajine, and M. W. Naouar, "FPGA-based controllers," *IEEE Ind. Electron. Mag.*, vol. 5, no. 1, pp. 14–26, 2011.
- [67] C. Buccella, C. Cecati, and H. Latafat, "Digital control of power converters—A survey," *IEEE Trans. Ind. Informatics*, vol. 8, no. 3, pp. 437–447, 2012.
- [68] E. Monmasson, L. Idkhajine, M. N. Cirstea, I. Bahri, A. Tisan, and M. W. Naouar, "FPGAs in industrial control applications," *IEEE Trans. Ind. informatics*, vol. 7, no. 2, pp. 224–243, 2011.
- [69] S. Karimi, A. Gaillard, P. Poure, and S. Saadate, "FPGA-based real-time power converter failure diagnosis for wind energy conversion systems," *IEEE Trans. Ind. Electron.*, vol. 55, no. 12, pp. 4299–4308, 2008.
- [70] N. Chettibi and A. Mellit, "FPGA-based real time simulation and control of grid-connected photovoltaic systems," *Simul. Model. Pract. Theory*, vol. 43, pp. 34–53, Apr. 2014.
- [71] W. Wang, W. Yang, and V. Dinavahi, "Co-Simulation Interfacing Capabilities in Device-Level Power Electronic Circuit Simulation Tools: An Overview," *Int. J. Power Electron. Drive Syst.*, vol. 6, no. 4, pp. 665–682, 2015.
- [72] D. Bendib, C. Larbes, F. Akel, M. Laour, and M. Chikh, "Real-time Harmonic Elimination PWM for PV Inverters, Co-simulation Approach," in *IEEE International Renewable and Sustainable Energy Conference*, *IRSEC*, 2016, pp. 503–508.
- [73] C. Dufour, O. B. Tarek, L.-A. Grégoire, and J. Bélanger, "Real-time simulation of power electronic systems and devices," in *Dynamics and Control of Switched Electronic Systems*, Springer, 2012, pp. 451–487.
- [74] M. Dagbagi, A. Hemdani, L. Idkhajine, M. W. Naouar, E. Monmasson, and I. Slama-Belkhodja, "ADC-Based Embedded Real-Time Simulator of a Power Converter Implemented in a Low-Cost FPGA: Application to a Fault-Tolerant Control of a Grid-Connected Voltage-Source Rectifier," *IEEE Trans. Ind. Electron.*, vol. 63, no. 2, pp. 1179–1190, 2016.
- [75] J. Mina, Z. Flores, E. López, A. Pérez, and J.-H. Calleja, "Processor-in-the-loop and hardware-in-the-loop simulation of electric systems based in FPGA," in 13th International Conference on Power Electronics (CIEP), 2016, pp. 172–177.
- [76] A. Florescu, I. Munteanu, A. Iuliana, and S. Bacha, "Hardware-in-the-loop simulation applied to protection devices testing," Int. J. Electr. Power Energy Syst., vol. 54, pp. 55–64, 2014.
- [77] M. Dagbagi, A. Hemdani, L. Idkhajine, M. W. Naouar, E. Monmasson, and I. Slama-Belkhodja, "FPGAbased real-time hardware-in-the-loop validation of a 3-phase PWM rectifier controller," in 39th Annual Conference of the IEEE Industrial Electronics Society (IECON), 2013, pp. 5374–5379.
- [78] N. R. Tavana and V. Dinavahi, "Real-time nonlinear magnetic equivalent circuit model of induction machine on FPGA for hardware-in-the-loop simulation," *IEEE Trans. Energy Convers.*, vol. 31, no. 2, pp. 520–530, 2016.
- [79] "Xilinx All Programmable." [Online]. Available: http://www.xilinx.com/. [Accessed: 25-Jul-2017].
- [80] "FPGA Overview." [Online]. Available: https://www.altera.com/products/fpga/overview.html. [Accessed: 25-Jul-2017].
- [81] "Zynq-7000, Technical Reference Manual." [Online]. Available: http://www.xilinx.com/support/%0Adocumentation/user_guides/ug585-Zynq-7000-TRM.pdf. [Accessed: 01-Jan-2017].
- [82] P. Wilson, Design recipes for FPGAs. Newnes, 2007.
- [83] "ModelSim ASIC and FPGA Design Mentor Graphics." [Online]. Available: https://www.mentor.com/products/fv/modelsim/. [Accessed: 26-Jul-2017].

- [84] "ISE Simulator (ISim)." [Online]. Available: https://www.xilinx.com/products/design-tools/isim.html. [Accessed: 26-Jul-2017].
- [85] J. P. Deschamps and G. Bioul JAntoine, *Synthesis of Arithmetic Circuits FPGA, ASIC, And Embedded Systems*, JOHN WILEY. 2006.
- [86] R. Woods, J. McAllister, G. Lightbody, and Y. Yi, *FPGA-based Implementation of Signal Processing Systems*. John Wiley & Sons, 2008.
- [87] P. Simpson, FPGA Design Best Practices for Team-based Design. Springer, 2010.
- [88] C. Bourrasset, "Le modèle flot de données appliqué à la synthèse haut-niveau pour le traitement d'images sur caméra Intelligente à base de FPGA. Application aux systèmes d'apprentissage supervisés," Thèse de Doctortat, Université Blaise Pascal- Clermont II, 2016.
- [89] D. Saptono, "Conception d'un outil de prototypage rapide sur le FPGA pour des applications de traitement d'images," Thèse de Doctorat, Université de Bourgogne, 2011.
- [90] Vivado/Xilinx, "Vivado HLS," 2017. [Online]. Available: http://www.xilinx.com/products/design-tools/ vivado/integration/esl-design.html. [Accessed: 01-Jan-2017].
- [91] "Xilinx System Generator XSG." [Online]. Available: https://www.xilinx.com/products/design-tools/vivado/integration/sysgen.html. [Accessed: 26-Dec-2016].
- [92] Y. P. Siwakoti and G. E. Town, "Design of FPGA-controlled power electronics and drives using MATLAB Simulink," in *IEEE ECCE Asia*, 2013, pp. 571–577.
- [93] D. Bendib, C. Larbes, A. Guellal, M. Khider, and F. Akel, "FPGA-based implementation of online selective harmonic elimination PWM for voltage source inverter," *Int. J. Electron.*, vol. 104, no. 10, pp. 1715–1731, 2017.

ANNEXE 1 :

		m=7			m=5			
		A_0	A_1	р	A_0	A ₁	р	
	α_1	0.9042	0.4530	4	1.0514	0.7118	1	
	α2	2.597	0.8099	6	4.4472	1.3392	2	
	α3	0.5112	1.002	5	0.4619	1.4311	3	
	α4	4.3641	1.0538	7	7.1389	0.7694	4	
-	α5	0.3514	1.1006	7	0.9653 ²	1.1071	5	
	α6	5.6821	0.4038	12				
	α7	0.7667	0.5854	10				

Tableau A1. 1 Valeurs des paramètres A0 A1 et P obtenues pour m=5 et m=7.

 Tableau A1. 2 Comparaison des angles exacts et approximés pour m=7

\backslash	im=0.1		im=0.3		im=0.5		im=0.9	
	exact	approx.	exact	approx.	exact	approx.	exact	approx.
α_1	14.350	14.340	13.028	13.017	11.671	11.673	8.771	8.766
α2	15.271	15.259	15.803	15.778	16.297	16.285	16.897	16.906
α3	29.323	29.301	27.934	27.900	26.476	26.474	23.121	23.118
α4	30.452	30.436	31.340	31.308	32.185	32.173	33.416	33.423
α5	44.317	44.285	42.918	42.855	41.451	41.417	38.002	38.039
α6	45.576	45.568	46.726	46.704	47.863	47.840	49.962	49.999
α7	59.348	59.326	58.027	57.980	56.671	56.632	53.681	53.735

Tableau A1. 3 Comparaison des angles exacts et approximés pour m=5

\backslash	im=0.1		im=0.3		im	=0.5	im=0.9	
	exact	approx.	exact	approx.	exact	approx.	exact	approx.
α_1	19.121	19.033	17.328	17.101	15.477	15.169	11.485	11.305
α2	20.453	20.431	21.350	21.213	22.198	21.888	23.308	22.917
α3	39.088	39.044	37.213	37.099	35.241	35.052	30.619	30.372
α4	40.723	40.713	42.167	42.135	43.595	43.521	46.136	45.920
α5	59.129	59.096	57.359	57.286	55.528	55.448	51.375	51.215

ANNEXE 2 :

Installation de la carte ML501 pour effectuer la validation FPGA In the Loop (FIL)

Pour effectuer la validation HIL à base de notre carte FPGA Virtex 5, on doit d'abord l'installer en Matlab/Simulink. Ceci est fait à l'aide du «FPGA-in-the-Loop Wizard » comme l'indique la Figure A2. Dans cette étape on indique les informations générales de la carte à installer.

PPG	FPGA-in-the-Loop Wizard								
Steps		Actions							
->	FIL Options	Specify options for FPGA-in-the-Loop.							
	Source Files	FIL simulation with							
	DUT I/O Ports	MATLAB System Object Simulink							
	Output Types								
	Build Options	Board Options							
		Board Name: Choose a board Launch Board Manager							
		FPGA-in-the-Loop communication: Ethernet							

Figure A2 Installation du FPGA dans SIMULINK

L'étape suivante consiste en l'identification de l'interface de communication entre la carte FPGa et l'ordinateur exécutant les softwares de développement (Matlab/Simulink et ISE Xilinx). Dans notre cas c'est une liaison Ethernet. Pour l'installer il faut indiquer les pins de cette interface sur le circuit FPGA. Ces informations peuvent être extraites du data sheet détaillé de la carte à installer. Le tableau A3.1 donne les localisations des différents pins da la liaison Ethernet de la carte ML501 à base du FPGA Virtex 5.

bleau A2 Localisations des différents pins da la liaison Ethernet de la carte ML501						
Clock	In	1				
Single-Ended 100	III	1	AD8			
ETH_COL	In	1	C20			
Collision detect	111		020			
ETH_CRS	In	1	H22			
Carrier sense	111					
ETH_GTXCLK	Out	1	D26			
Clock signal for gigabit TX signals	Out					
ETH_MDC	out	1	F18			
Management interface clock	out	1	110			
ETH_MDIO	inout	1	FQ			
Management interface I/O	mout	1	Eð			
ETH_RESET_n	Out	1	F8			
PHY reset signal						

Т

ANNEXE 2

ETH_RXCLK	in	1	F14		
Received clock signal					
ETH_RXD	in	8	F20 F21 F20 F22 F23 F22 F23 H21		
Received data	111		F20,E21,E20,E22,E23,F22,F23,H21		
ETH_RXDV	In	1	110		
Signifies data received is valid	111	1	J19		
ETH_RXER	in	1	1110		
Signifies data received has errors	111	1			
ETH_TXD	out	8	C22 D24 C24 D25 A25 D26 C26 D25		
Data to be transmitted	out		C23,D24,C24,B23,A25,B20,C20,D25		
ETH_TXEN	out	1	D 24		
Transmitter enable	out		D24		
ETH_TXER	out	1	A 24		
Transmitter error	out	1	A24		
User-defined I/O interface	out	1	V19		
LEDEAST	out	1	110		

Enfin la carte est installée et prête à l'utilisation pour la validation HIL

I	FPGA Board Manager				
	FPGA Board List				
l	Filter: My Custom Boards 💌		Search		
	Board Name	FIL Enabled	Turnkey Enabled	Create Custom Board	
	VIRTEX 5 ML501	Yes	Yes	Add Board from File	