

45/84

200

# ECOLE NATIONALE POLYTECHNIQUE

DEPARTEMENT : ELECTRONIQUE

## PROJET DE FIN D'ETUDES

SUJET

Contribution à la Réalisation d'une  
Unité de Traitement Rapide

Proposé par :

M<sup>r</sup> Abdellaoui A.

Etudié par :

M<sup>ed</sup> Mihoubi  
M<sup>ed</sup> seghir Kahla

Dirigé par :



Promotion Janvier 1984

PROMOTION : Janvier 84



مكتبة  
الجامعة الوطنية للعلوم والتقنية  
مكتبة  
الجامعة الوطنية للتكنولوجيا  
BIBLIOTHEQUE  
NATIONALE  
POUR L'ENSEIGNEMENT  
SUPERIEUR  
ET LA RECHERCHE  
SCIENTIFIQUE

بِسْمِ اللّٰهِ الرَّحْمٰنِ الرَّحِیْمِ

اللّٰهُ نُورِ السَّمٰوٰتِ وَالْاَرْضِ مِثْلُ نُوْرِهِ كَمِثْلَاةٍ  
فِيْمَا رَضِيَ الصَّبَاحِ فِي زَجَاةِ الزَجَاةِ  
كَأَنَّهَا كَوْكَبٌ دَرِيٌّ يُوْقَدُ مِنْ شَجَرَةٍ مُّبَارَكَةٍ  
زَيْتُوْنَةٍ لَا مَشْرِقِيَّةٍ وَلَا غَرْبِيَّةٍ يَكَادُ رَسْمُهَا يَضِيءُ  
وَلَوْ لَمْ تَمْسَسْهُ نَارٌ نُوْرٌ عَلٰی نُوْرٍ يَمْدِي  
اللّٰهُ لِنُوْرِهِ ۗ يَشَاءُ وَيَضْرِبُ اللّٰهُ الْاَمْثَالَ  
لِلنَّاسِ وَاللّٰهُ بِكُلِّ شَيْءٍ عَلِيْمٌ

(سورة النور)

oo  
oo  
                  DDD  
                  B  
                  DDD    E D I C A C E S  
oo  
oo

   la mémoire de mon Père.

   ma Mère.

   mes Frères et Socurs.

   mon Oncle SALAH.

   tous mes Amis.

MOHAMED MIHOUBI.

   mon Père.


   ma Mère.

   mes Frères et Socurs.

   toute ma Famille.

   tous mes Amis.

MOHAMED SEGHIR KAHLA



ooo  
ooo  
R R R  
R R R  
R R R  
R R E M E R C I E M E N T S  
ooo  
ooo


NOUS tenons à remercier Monsieur ABDELLAOUI directeur du C.D.T.A qui a bien voulu nous accueillir dans son centre et qui nous a guidé pendant la réalisation de ce projet de fin d'étude. Nos remerciements vont également à Monsieur BENSALAH qui n'a pas hésité à nous aider tout au long de notre travail. Nous remercions également Monsieur MERZOUK BELKACEMI et Monsieur MAHDI pour leur aide.

Nos vifs remerciements à Monsieur BENDIFELLAH et à toute l'équipe du C.D.T.A de leur aide morale.

Nous tenons à remercier tous ceux qui ont contribué de près ou de loin à l'élaboration de ce travail, ainsi que ceux qui ont assuré notre formation, trouvent en ces lignes l'expression de notre profonde reconnaissance.

M. MIHOUBI

M.S. KAHLA



## INTRODUCTION.

### CHAPITRE I: ETUDE DE L'U.A.R AM9511 ET SIGNAUX DU 6809.

#### I-Introduction

##### I.1-Organisation interne du MPU.

##### I.2-Sommaire des signaux du MPU.

##### I.3-Logiciel.

#### II-Présentation de L'U.A.R AM 9511.

##### II.A1-Introduction.

##### II.A2-Caractéristiques générales de l'unité A.R.

##### II.A3-Signaux de L'AM.

##### II.A4-Description fonctionnelle.

### CHAPITRE II: COUPLAGE DE L'U.A.R AU µP 6809.

#### I-Introduction.

##### II.A-Structure du système réalisé.

##### II.B-Organisation du système

##### II.B1-Constitution du module MPU

##### II.B2-Decodage d'adresse des circuits de la carte MPU

##### III.Etude de la maquette de simulation

###### Introduction

###### Description de la maquette de simulation

#### IV. Etude et réalisation de cartes mémoire

##### Introduction

##### I. présentation générale

##### II. Decodage de l'adresse

##### III. adressage de la carte RAM

##### IV. Adressage de la carte ROM

### CHAPITRE III: APPLICATION SUR LA CARTE RAPIDE

#### Introduction

#### Présentation des différentes sous-routines

#### Conclusion;

## CONCLUSION.

CHAPITRE IV : *Etude théorique de la transformée de Fourier Discrète*

I- Généralités

II- Etude théorique

- étude de la D.F.T

- étude de la F.F.T

III- Etude comparative

IV- Conclusion



## INTRODUCTION

Le microprocesseur peut être relié par des circuits d'interface appropriés, à une grande variété de périphérique

Il apparaît toutefois que le développement de système microprocesseur a été entravé par une insuffisance très nette dans le domaine du traitement arithmétique

Dans le cadre du projet "ESR" du CDTA a adopté pour réaliser une machine autonome à base d'un microprocesseur connecté à une unité arithmétique rapide.

Cette machine sera réalisée pour une question de portabilité vu que lorsqu'on travaille sur le champ il est impossible de transporter une grosse machine.

Dans ce sens il nous a été confié l'étude d'une unité arithmétique rapide l'AM9511 et son couplage au microprocesseur le MC 6809 ainsi que la réalisation d'une carte mémoire RAM et ROM

Vu l'indisponibilité du système de développement du 6809 dont il a été question initialement nous avons eu recours au microprocesseur MC6800 afin de pouvoir tester le bon fonctionnement de cette carte.

A titre de simulation une étude théorique des transformées de Fourier a été menée en vue de son éventuelle application dans les divers domaines du traitement numérique. Dans ce sens les propriétés de la D.F.T (transformée de Fourier Discrète) et de la F.F.T (Fast Fourier Transform) ont été dégagées, ainsi que quelques algorithmes.

CHAPITRE I: ETUDE DE L'UNITE ARITHMETIQUE 9511  
ET SIGNAUX DU 6809.

I INTRODUCTION

Cette partie consiste en la réalisation d'une carte CPU organisée autour d'un microprocesseur du type MC 6809.

Le choix de ce composant est lié au fait qu'il présente les avantages (par rapport à ces antécédents de Motorola) de travailler sur des mots de 16 bits.

Le microprocesseur en matière de calcul est compensée par l'emploi d'un processeur arithmétique AM 9511. L'AM intervient surtout pour les types d'opérations qui n'existent pas dans les microprocesseurs. Il semble alors nécessaire d'étudier l'U.A.R. L'A.M.9511 et les signaux du M.PU.6809.

I<sub>1</sub>. ORGANISATION INTERNE DU M.P.U.

C'est un microprocesseur monolithique de 8 bits (faux 16 bits) comporte 9 registres programmables.

- Deux registres d'index X et Y (16 bits)
- Deux accumulateurs 8 bits (transformables en un accumulateur D 16 bits).
- Deux registres pointeur pile U et S (16 bits).
- Un compteur programme PC (16 bits).
- Un registre de page D.P. (8 bits).
- Un registre code condition C.C.R. (8 bits).

Voir figure 3.





FIGURE 3 - EF6809 EXPANDED BLOCK DIAGRAM



## I<sub>2</sub>. SOMMAIRE DES SIGNAUX DU M.P.U.

Les broches d'entrées et de sortie du M.P.U. 6809 peuvent se regrouper en quatre parties:

1. Le bus adresses : A<sub>0</sub> - A<sub>15</sub>.
2. Le bus données : D<sub>0</sub> - D<sub>7</sub>
3. Le bus de contrôle et de commande.

### a) Signaux de contrôle

- Lecture écriture R/ $\bar{w}$  Ce signal détermine la direction de transfert sur le bus de donnée R/ $\bar{w}$  = 1 le microprocesseur est en lecture, D<sub>0</sub> = D<sub>7</sub> sont des entrées. R/ $\bar{w}$  = 0, le processeur est en écriture D<sub>0</sub> = D<sub>7</sub> sont des sorties.

- Les signaux BA (Bus available), BS (bus state)  
Le signal BA indique la présence d'un signal de contrôle interne qui met les bus du microprocesseur dans l'état off

$$BA = 1 \text{ ----} \rightarrow \begin{cases} A_0-A_{15} \\ D_0-D_7 \\ R/w \end{cases} \text{ H.I.}$$

L'état du microprocesseur est reconnu par la combinaison des signaux BA et BS.

BA	BS	Fonctionnement du M/P/U/
0	0	Fonctionnement normal gère le bus (Add) et (Data)
0	1	Reconnaissance d'interruption
1	0	Reconnaissance de synchro externe
1	1	Arrêt ou bus accordé

## b) Interruptions

- Arrêt du microprocesseur Halt. Cette entrée permet d'interrompre le déroulement d'un programme de façon (Hardware) à la fin de l'instruction en cours, sans perdre les données Bus add et data passent à l'état (HI), ce qui est indiqué par l'état haut du signal BA ainsi que BS.

- Initialisation : Reset. Un niveau bas sur cette entrée entraîne une réinitialisation complète du micro.

Les vecteurs d'initialisation sont accessibles aux adresses FFFE - FFFF, le processeur exécute le programme à partir de cette adresse.

Le 6809 possède les 2 lignes d'interruption du 6800 c'est à dire IRQ et NMI, plus une ligne d'interruption rapide FIRQ.

- NMI : A l'état bas, cette entrée est active après une séquence d'initialisation cette broche est validée par un changement du pointeur de pile. Le processeur exécute un programme de traitement d'interruption approprié. Cette interruption NMI est la plus prioritaire des interruptions.

- FIRQ : A l'état bas cette entrée est active. Cette interruption rapide ne sauvegarde que le compteur programme et registre d'état, ce qui fait 3 octets au lieu de 12 d'où un gain de neuf cycles processeur.

Un niveau "0" sur FIRQ provoque alors l'exécution de la séquence suivante .

- Sauvegarde partielle du contexte dans la pile système.
- PC et CCR sont sauvegardés dans la pile à partir de SP-1

Dans ce cas cette ligne doit être remise à l'état initial pendant l'exécution du sous-programme d'interruption.

-  $\overline{\text{IRQ}}$  : Un niveau "0" sur IRQ provoque alors l'exécution de la séquence suivante.

- Sauvegarde du contexte de pile .
- Tous les registres internes sont sauvegardés ;  
SP' = SP-12.

Le processeur recherche les vecteurs d'interruptions BA = 0 et BS = 1, le contenu FFF8 et FFF9 est pris en compte par le microprocesseur.

BS = 0, le fonctionnement redevient normal, le microprocesseur exécute le programme de traitement  $\overline{\text{IRQ}}$

FFFF/FFFE	$\overline{\text{RESET}}$
FFFD/FFFC	$\overline{\text{NMI}}$
FFFB/FFFA	SWI
FFF9/FFF8	$\overline{\text{IRQ}}$
FFF7/FFF6	$\overline{\text{FIRQ}}$
FFF5/FFF4	SWI2
FFF3/FFF2	SWI3
FFF1/FFF0	RESERVE

- Entrées horloge: XTAL et EXTAL

Deux modes de fonctionnement sont possibles.

- Les broches xtal et EXTAL sont réservées pour l'emplacement d'un quartz externe. La broche EXTAL peut-être pilotée extérieurement par un signal d'entrée TTL si une horloge externe est nécessaire .Dans ce cas la broche XTAL sera mise à zéro.

Le quartz ou la fréquence externe est 4 fois la fréquence bus.

\* Sorties horloge E et Q

- E out: signal horloge du système dont la fréquence est celle de base du microprocesseur.

- Q out : signal horloge en quadrature (I/2) avec E.

Les adresses sont validées à partir d'un front montant de Q. Les données sont mémorisées sur un front descendant de E.




FIG : DIAGRAMMES DES TEMPS DE E et Q

\* DMA et rafraichissement mémoire : DMA/BREQ

Pour faire l'accès direct ou un rafraichissement mémoire, l'entrée DMA/BREQ permet de suspendre l'utilisation des bus par le microprocesseur.

Lorsque Q est au niveau haut, le passage à l'état bas de DMA/BREQ entraîne l'arrêt du programme à la fin de l'instruction en cours BA et BS = 1 les bus data, adresses et R/w sont à l'état off (haute impédance), l'horloge externe est bloquée, E et Q continuent à osciller.

### A) L'ALIMENTATION

Le M.P.U. 6809 ne nécessite qu'une seule tension d'alimentation Vcc = +5v. D'où son avantage d'être compatible avec les circuits intégrés TTL.

### 13. LE LOGICIEL

Le 6809 dispose de 10 modes d'adressage. Il possède 59 instructions de base, et il admet 1464 possibilités différentes d'instructions et de modes d'adressage ;

Les nouveaux modes d'adressage apparus sur le 6809 et inexistant sur les antécédants permettent les techniques de programmation modernes. Les modes d'adressage suivants sont disponibles dans le 6809.

#### 13.1 Jeux d'instruction (Voir annexe)



## LE LOGICIEL

### Modes d'adressage:

Le 6809 dispose de 10 modes d'adressage. Il possède 59 instructions de base et il admet 1.464 possibilités différentes d'instructions et de modes d'adressage. Les nouveaux modes d'adressage apparus sur le 6809 et inédits sur ses antécédents, permettent les techniques de programmation modernes.

Les modes d'adressage suivants sont disponibles dans le 6809.

Mode d'adressage et forme de l'instruction	Explication et exemples !\$ = symbole notation hexadécimale !EA = adressage effective.
Adressage inhérent	Dans ce mode d'adressage, l'instruction contient toute l'information adresse nécessaire Ex. ASRA, DAA, ABX, CLRB
Adressage immédiat LDA # DATA	Le symbole # précède l'opérande puisqu'il n'y a pas non plus d'adresse. Les données à utiliser dans l'instruction du 6809 utilise 2 valeurs immédiates 8 et 16 bits selon la taille de l'opérande spécifiée par le code opération Ex. LDA # 08 , LDX # \$ 2000
Adressage direct LDA addr	La partie adresse de l'instruction contient l'octet poids faible de l'adresse sur 16 bits, l'octet poids fort est fourni par le registre de page directe. Ce mode d'adressage nécessite moins de mémoires et s'exécute plus rapidement qu'en adressage étendu. Le registre DP est mis à \$00 à l'initialisation. EX. LDA \$ CO si (DP) = \$ 80 EA=\$ 80 CO

En adressage étendu, le contenu des deux octets  
suivant immédiatement le code opération spécifie  
complètement l'adresse 16 bits effective utilisé  
par l'instruction Ex. LDA §2000 EA = §2000

---

Certains codes opération sont suivis par un  
octet qui définit un registre ou un jeu de  
registres devant être utilisés par l'instruction  
cet octet est appelé post octet  
Ex. T F R X Y transfert de X dans Y  
PSHS. A,B,X,Y transfert dans S,Y,X,B puis A

---

Le déplacement N peut-être :

\* Soit un nombre d signé de 5, 8 ou 16 bits, si  
d est nul la forme de l'instruction est LDA, R.  
l'adresse effective est  $EA = (R) \pm d$   
EX. LDA § 20, X Si (X)=§1000 on a  $EA = § 1020$ .

\* Soit le contenu signé de l'un des accus A,B ou D  
on a  $EA = (R) \pm (r)$  si  $r=A,B$  ou D. Ex. LDA B,Y  
si (Y)= § 3000 et (B) =7 on a  $EA = § 3007$   
si (B)=-7 soit F9. on a  $EA = §FFF9 = §2FF9$ .

---

Ce mode est identique au précédent à l'exception  
prés de l'adressage indirect. Dans ce cas  
l'adresse est donnée par les contenus des  
positions mémoires d'adresse EA et EA+1 si EA  
est calculé conformément à l'adressage indirect  
direct ci-dessus. Si n est nul, la forme de :  
l'instruction est LDA (0,R)  
EX; LDA (§ 20,X) si (X) = §1000 et si de plus  
(1020) = §C0 et (1021) = §FE  $\implies EA = §C0FE$

## II A PRESENTATION DE L'UNITE ARITHMETIQUE AM 9511

### II A<sub>1</sub> INTRODUCTION

Les microprocesseurs sont peu performants en ce qui concerne les calculs arithmétiques. Un circuit de calcul arithmétique très performant appelé AM 9511, se connectant facilement à un microprocesseur. Le circuit effectue les opérations arithmétiques en virgule fixe et en virgule flottante, ainsi que bien d'autres fonctions trigonométriques et mathématiques.

### II A<sub>2</sub> CARACTERISTIQUES GENERALES DE L'UNITE AM 9511

L'AM 9511 est monochip LSI, en technologie NMOS, qui se présente d'élargir les variétés du système processeur. Il travaille à une fréquence maximum d'horloge de 2 MHz et elle est alimentée par +5v et +12v.

### II A<sub>3</sub> SIGNAUX AM 9511

\*  $DB_0-DB_7$  : ceux sont les 8 bits du bus donnée. Ils permettent l'envoi d'un mot de commande et des opérandes à l'UAR 9511 ainsi que la lecture du mot d'état et du résultat d'une opération. Notons que les transferts de données avec l'AM 9511 peuvent se faire soit en mode programmé, soit par accès direct mémoire.

\* CLK (clock): c'est l'entrée horloge.

\* RESET : c'est la commande d'initialisation de l'UAR

\*  $\overline{CS}$  : Cette entrée validation conditionne les commandes  $\overline{RD}$  et  $\overline{WR}$  et autorise la communication avec le bus donnée.

\*  $\overline{RD}$  : C'est la commande de lecture active par son niveau zéro lorsque  $\overline{CS} = 0$

\*  $\overline{WR}$  : C'est la commande d'écriture active par son niveau zéro lorsque  $\overline{CS} = 0$ .

\*  $C/\overline{D}$  (commande/Data) : cette entrée est un bit de selection de registre utilisé en conjonction avec  $\overline{RD}$  et  $\overline{WR}$ . Le  $C/\overline{D}$  d'entrée indique le type de transfert à exécuter sur le bus de donnée.

TRANSFERT  $\mu$ P AM 9511

$C/\overline{D}$	$\overline{RD}$	$\overline{WR}$	Opération réalisée
0	1	0	Ecriture d'un octet donnée dans la pile 9511
0	0	1	Lecture d'un octet donnée dans la pile 9511
1	1	0	Ecriture d'un mot de commande
1	0	1	Lecture d'un mot d'état

$A_0 = 0$  transfert d'un octet de donnée

$A_0 = 1$  transfert d'un octet de commande

le bit  $A_0 \longleftrightarrow C/\overline{D}$

\*  $\overline{PAUSE}$  : Cette sortie est un bit qui permet un échange asynchrone de données entre le microprocesseur et l'AM 9511. Cette sortie prend la valeur "0" tant que le transfert n'est pas terminé.

\*  $\overline{END}$  (END execution) : cette sortie; active par son niveau zéro, indique la fin d'exécution de la dernière opération programmée. Ce signal peut-être utilisé pour générer une demande d'interruption, il est remis à zéro par un reset ou par  $\overline{EACK}$ .

\* EACK (END ACK KNOWLEDGE) : Cette commande d'entrée remet à zéro la sortie END.

\* SVREQ (service request): Cette sortie signal par son niveau "1" indique la fin d'exécution de la dernière opération commandée, lorsqu'une demande de service à été programmée dans le mot de commande SVREQ est remis à zéro par un reset ou par SVACK.

\* SVACK : Cette entrée remet à zéro SVREQ.

## II A<sub>4</sub> DESCRIPTION FONCTIONNELLE

Le synoptique du composant est donné par la figure

La structure interne est celle d'un processeur 16 bits parallèles, sur ce bus interne de 16 bits sont connectés:

- L'unité arithmétique logique (ALU) qui reçoit des opérandes de la pile opérande.

- Une pile où sont stockés les opérandes et les résultats de calcul. cette pile est organisée en 8 mots de 16 bits, avec la dernière entrée, première sortie (LIF )

- Une mémoire ROM de 128

- Les registres de travail au nombre de 10, utilisés pour le stockage des valeurs intermédiaires pendant l'exécution des opérations.

Les opérations de l'AM 9511 sont contrôlées par le programme contenu dans une mémoire control ROM. le programme counter fournit les adresses des instructions et chargé partiellement par le registre de commande.

Les adresses de retour, lors d'un appel de sousroutine sont stockées dans le programme counter. Le chargement du registre de commande fournit l'adresse de départ dans la mémoire du programme.

## II A4.1 FONCTIONNEMENT DE LA PILE DE DONNEES


Les opérandes et les résultats des calculs sont rangés dans une pile LIFO organisée en 4 niveaux de 32 bits ou en 16 bits de 8 niveaux en fonction du format de travail.

Les opérandes sont rangées dans la pile, avant le début d'une opération. L'octet de poids faible LS Byte en tête. L'opération elle même s'effectue sur les opérandes situées au sommet de la pile TOS (Top of Stack) et à l'emplacement suivant NOS (Next Of Stack). A la fin de l'opération, le résultat se retrouve au sommet de la pile après une éventuelle opération de rotation (Pop Stack) implicitement contenu dans le code opération.

L'acquisition du résultat par le microprocesseur s'effectue par la lecture de la pile octet de poids fort en tête suivant le format choisi.

## II A42 REGISTRE DE COMMANDE

Le registre de commande spécifiant le type de traitement à effectuer. Chaque commande exécutée par l'APU est spécifiée par un simple byte avec le format de la figure



0	: DEMANDE DE SERVICE EN FIN D'OPERATION
1	: PAS DE DEMANDE DE SERVICE


SIN	FIX	TYPE D'OPERATION
0	0	VIRGULE FLOTTANTE
0	1	VIRGULE FIXE DOUBLE PRECISION (32 BITS)
1	1	VIRGULE FIXE SIMPLE PRECISION (16 BITS)

Push stack : indique une opération d'enfoncement dans la pile (avec perte de l'opérande situé à la base de la pile)

Pop stack : indique une opération d'extraction de la pile

## II A<sub>43</sub> REGISTRE D'ETAT

Le registre d'état de l'AM 9511 est montré. Quand le bit busy (bit 7) est à "1" l'APU est procédé auparavant d'entré commande du registre d'état qui ne sera pas considéré valide. Quand busy est à zéro, l'opération est achevée et les bits d'autres états sont validés.



\* Busy (bit 7) est zéro, indique que l'opération en cours est achevée et une autre opération peut-être initiée. Notons bien qu'on peut lire le registre d'état pendant l'exécution d'une commande .

Si bit 7= 1, il indique q'une commande est en cours d'exécution.

\* Signe (bit6) Ce bit indique que le sommet de pile est  $\leq 0$  si bit 6= 1.



\* Zéro (bit 5) : Ce bit indique la valeur du sommet de la pile est nulle.

\* Carry "1" présence de carry/borrow  
"0" sinon.

\* CODE ERREUR

0000	PAS D'ERREUR
1000	DIVISION PAR ZERO
0100	OU LOG D'UN NOMBRE INFERIEUR A ZERO
1100	ARGUMENT DE I/SIN I/COS OU $e^X$ TROP GRAND
xx01	OVERFLOW
xx10	UNDERFLOW

**BLOCK DIAGRAM**



Note: Pin 1 is marked for orientation.

MOS-047



Table 1.


Command Mnemonic	Hex Code (sr = 1)	Hex Code (sr = 0)	Execution Cycles	Summary Description
<b>16-BIT FIXED-POINT OPERATIONS</b>				
SADD	EC	6C	16-18	Add TOS to NOS. Result to NOS. Pop Stack.
SSUB	ED	6D	30-32	Subtract TOS from NOS. Result to NOS. Pop Stack.
SMUL	EE	6E	84-94	Multiply NOS by TOS. Lower result to NOS. Pop Stack.
SMUJ	F6	76	80-98	Multiply NOS by TOS. Upper result to NOS. Pop Stack.
SDIV	EF	6F	04-94	Divide NOS by TOS. Result to NOS. Pop Stack.
<b>32-BIT FIXED-POINT OPERATIONS</b>				
DADD	AC	2C	20-22	Add TOS to NOS. Result to NOS. Pop Stack.
DSUB	AD	2D	38-40	Subtract TOS from NOS. Result to NOS. Pop Stack.
DMUL	AE	2E	194-210	Multiply NOS by TOS. Lower result to NOS. Pop Stack.
DMUJ	B6	36	182-218	Multiply NOS by TOS. Upper result to NOS. Pop Stack.
DDIV	AF	2F	198-210	Divide NOS by TOS. Result to NOS. Pop Stack.
<b>32-BIT FLOATING-POINT PRIMARY OPERATIONS</b>				
FADD	90	10	54-368	Add TOS to NOS. Result to NOS. Pop Stack.
FSUB	91	11	70-370	Subtract TOS from NOS. Result to NOS. Pop Stack.
FMUL	92	12	146-168	Multiply NOS by TOS. Result to NOS. Pop Stack.
FDIV	93	13	154-184	Divide NOS by TOS. Result to NOS. Pop Stack.
<b>32-BIT FLOATING-POINT DERIVED OPERATIONS</b>				
SQRT	81	01	782-870	Square Root of TOS. Result to TOS.
SIN	82	02	3796-4808	Sine of TOS. Result to TOS.
COS	83	03	3840-4878	Cosine of TOS. Result to TOS.
TAN	84	04	4894-5886	Tangent of TOS. Result to TOS.
ISIN	85	05	6230-7938	Inverse Sine of TOS. Result to TOS.
ICOS	86	06	8304-8284	Inverse Cosine of TOS. Result to TOS.
ITAN	87	07	4992-6536	Inverse Tangent of TOS. Result to TOS.
LOG	88	08	4474-7132	Common Logarithm of TOS. Result to TOS.
NLN	89	09	4298-6956	Natural Logarithm of TOS. Result to TOS.
EXP	8A	0A	3794-4876	e raised to power in TOS. Result to TOS.
EXP2	8B	0B	8290-12032	NOS raised to power in TOS. Result to NOS. Pop Stack.
<b>DATA AND STACK MANIPULATION OPERATIONS</b>				
OP	80	00	4	No Operation. Clear or set SVREQ.
FXS	9F	1F	90-214	Convert TOS from floating point format to fixed point format.
FXD	9E	1E	90-336	
FLTS	9D	1D	62-156	
FLTD	9C	1C	56-342	Convert TOS from fixed point format to floating point format.
FXSS	F4	74	22-24	
FXSD	B4	34	26-28	
FXSF	95	15	16-20	Change sign of floating point operand on TOS.
XTOS	F7	77	16	
XDOD	B7	37	20	
XTOF	97	17	20	Push stack. Duplicate NOS in TOS.
XOPS	F8	78	10	
XOPD	B8	38	12	
XOPF	98	18	12	Pop stack. Old NOS becomes new TOS. Old TOS rotates to bottom.
XOHS	F9	79	18	
XOHD	B9	39	26	
XOHF	99	19	26	Exchange TOS and NOS.
XOPI	9A	1A	16	
				Push floating point constant $\pi$ onto TOS. Previous TOS becomes NOS.

## CHAPITRE II

### COUPLAGE DE L'UNITE DE TRAITEMENT AM 9511 AU MICROPROCESSEUR 6809.

#### 1 INTRODUCTION

La connexion de l'unité arithmétique rapide de AM 9511 est destinée à accroître la capacité de calculs arithmétiques des microprocesseurs afin d'avoir un système de traitement optimal. Dans notre cas, le couplage se fait avec le MC 6809.



#### SYNOPTIQUE GENERALE DE LA CARTE C P U

#### II A STRUCTURE DU SYSTEME

##### - Présentation de la carte CPU

La carte MPU comporte un bus interne qui permet la liaison entre les divers circuits qui la compose à travers un connecteur de base qui est déposé sur le fond de panier du système.

Les informations de données seront échangées avec les autres modules par un ensemble d'amplificateurs, trois états permettant de relier le bus interne au bus de fond de panier.

## II B ORGANISATION DU SYSTEME

La configuration adoptée pour réaliser cette machine, centrée sur le MC 6809 et UAR (AM 9511) dont le schéma synoptique est donné en fig




FIG.

Vu la taille du programme nous avons dû réaliser un système modulaire qui se compose d'une carte MPU rapide.

Le module carte RAM qui occupe un espace mémoire de 16 K et d'une carte ROM dont la capacité est de 32 K.

Un espace mémoire pour l'ACIA est prévu pour la réalisation future.

## II B<sub>1</sub> CONSTITUTION DU MODULE MPU

La carte MPU est organisée autour du MC 6809 , Ce microprocesseur ne peut rien faire seul, le module MPU doit nécessairement comporter, en plus du microprocesseur, les circuits suivants:

### II B<sub>1.1</sub> Circuits d'interface:

Les circuits d'interface ne servent pas uniquement à fournir de la puissance (amplification, adaptation ...) leur rôle ne se limite pas, non plus, à la protection du microprocesseur en particulier, ils permettent, et c'est là leur principale caractéristique, d'isoler (de connecter) le bus d'adresse, de données et certaines lignes de commande ou de contrôle.

Ces interfaces sont caractérisées par trois états:

- Un état haut : état haute impédance.
- Deux états bas : état logique "1"  
                                      état logique "0"

### II B<sub>1.2</sub> Interface d'adresses :

Les lignes d'adresses passent par des amplificateurs unidirectionnels non inverseurs et sont appelés buffers

3 états unidirectionnels:

Les buffers utilisés dans le module MPU sont du type MC 8T95 (brochage à l'annexe). Les lignes d'adresses étant au nombre de 16, on aura donc besoin de 3 buffers, car chaque buffer peut prendre 6 lignes de transmission.

## II B. 11b Interface de données

Les lignes de données aboutissent sur un ampli bidirectionnels . Cet ampli reçoit sur son entrée DIR le signal de commande R/ $\bar{W}$  qui lui permet d'indiquer dans quel sens l'information circule.

(  $\mu$ p  $\longrightarrow$  mémoire: écriture, mémoire  $\longrightarrow$   $\mu$ p lecture

Les lignes de données étant de 8; 2 buffers MC 8T26 sont suffisants.

## II B. 12 LOGIQUE DE COMMANDE ET DE CONTROLE

II B. 1.21 Une ligne R/ $\bar{W}$  (lecture écriture) amplifiée détermine s'il faut autoriser un transfert ou une réception de données suivant qu'il reçoit un ordre de lecture ou d'écriture sur les interfaces de données.

### II B. 1.21a Opération d'écriture

Cette opération n'a lieu que si R/W = 0 c'est à dire le signal d'écriture est validé. Le bus de données du microprocesseur doit être validé afin de pouvoir transférer les données.

Le signal d'écriture agit sur la commande de validation du sens sortant des MC 8 T26.

$$Se = \overline{R/\bar{W}} \cdot \bar{\emptyset}_2 \cdot \overline{RG}$$

Table de vérité de 8T26 de la carte CPU

R/ $\bar{W}$	$\emptyset$	$\overline{RG}$	P1	P <sub>15</sub>
0	0	0	1	0
0	0	1	1	0
0	1	0	1	1
0	1	1	1	0
1	0	0	1	0
1	0	1	1	0
1	1	0	0	0
1	1	1	1	0

## II. B<sub>1.21b</sub> Opération de lecture

Le signal de lecture R/W doit être égal à 1 (R/W=1)  
Le signal  $\overline{\text{OE}}$  est indispensable car les éléments à lire (mémoire, AM 9511, PIA, etc.) ne sont activés que pendant ce temps.

$$S_L = R/W \overline{\text{OE}} \overline{\text{RG}}$$

Le signal d'activation de l'entrée de donnée dans le cas des 8T26 doit être à l'état bas, donc on doit inverser le signal  $S_L$

$$\overline{S_L} = R/W \overline{\text{OE}} \overline{\text{RG}}$$

## II 123 Circuit d'horloge:

Ce circuit est prévu pour fournir les fréquences  $2f_0$  pour l'utilisation de l'UARet  $4f_0$  pour le up 6809.

Cette horloge comporte un oscillateur intégré, ainsi qu'un quartz ou un réseau RC déterminant la fréquence de fonctionnement.

La broche d'alimentation du MC 6875 doit être découplée par une capacité de 0,1 uF la reliant directement à la masse.

Les entrées inutilisées doivent être raccordées à Vcc, ou à la masse. Les entrées mémoires prêtes,  $\overline{\text{DMA/Ref Req}}$  et Power on reset doivent être connectées à Vcc si elles ne sont pas utilisées.

Ex int. doit être reliée à la masse si elle n'est pas utilisée.

### OSCILLATEUR

Pour maintenir la stabilité de fonctionnement du quartz, il est recommandé de relier un quartz entre X<sub>2</sub> et la masse pour éviter que l'oscillateur ne démarre à une fréquence autre que celle désirée.

La fréquence choisie pour attaquer EXTAL du  $\mu p$  est de 4 fois  $f_0$ , donc on doit UTILISER un quartz de 4 MHz. Ce générateur d'horloge délivre une fréquence de  $4f_0$  et  $2f_0$ .

Le circuit d'horloge doit être en mesure de générer les signaux d'horloge requis par le système entrée bâti autour du MC 6809 ( $\mu p$  et élément de support). Ces signaux se décomposent en :

$4 f_0$  : sortie d'un oscillateur fonctionnant à 4 fois la fréquence d'horloge du utilisable pour la synchronisation d'un système.

$2 f_0$  : sortie d'un oscillateur fonctionnant à 2 fois la fréquence d'horloge du  $\mu p$ .

Mémoire prête: entrée asynchrone utilisée pour bloquer les phases d'horloge du  $\mu p$  dans l'état  $\emptyset_1$  bas,  $\emptyset_2$  haut; pour l'utilisation avec une mémoire lente.

Power ou reset : entrée d'une bascule (Trigger de (itt) Shmitt)

$X_1, X_2$  : Broches prévues pour connecter un quartz à résonance série, ou un réseau RC.

EXTIN : Permet de piloter le circuit par un signal extérieur TTL pour assurer la synchronisation du  $\mu p$  et d'un système extérieur.

Circuit de réinitialisation (II 124)

A la mise sous tension, la broche Reset (37) reste à zéro, la capacité se charge lentement; quand la tension de la broche 37 dépasse 4 volts, le  $\mu p$  commence sa séquence d'initialisation. La diode permet de décharger rapidement la capacité en cas de coupure de courant ce qui entraîne une initialisation correcte lorsque le courant réapparaît.

### I 1.2.5) CIRCUIT DE REINITIALISATION:

A la mise sous tension, la broche RESET(37) reste à zéro, la capacité se charge lentement; quand la tension de(37) dépasse 4V le  $\mu p$  commence sa séquence d'initialisation. La diode permet de décharger rapidement la capacité, en cas de coupure de courant ce qui entraîne une initialisation correcte lorsque le courant réapparaît.

### II 1.2.5) LE SIGNAL V.M.A:

Le signal VMA est généré à partir de E, Q et BA. Ce signal est nécessaire à la commande des autres **circuits**.

On peut le générer à l'aide de deux portes NOR





Table de vérité du signal VMA

E	Q	BA	VMA
0	0	X	0
0	1	0	1
1	0	0	1
1	1	0	1
X	X	1	0



## Circuit de rafraichissement :

Un circuit de rafraichissement est prévu dans ce système, dans le cas ou l'utilisateur utilise des mémoires dynamiques. Afin de conserver intactes les informations de la memoire vive, il faut régulièrement simuler une lecture cette opération de lecture par une demande de DMA permettant d'accéder directement à la memoire pour effectuer le raffraichissement.

## II C DECODAGE D'ADRESSE DES CIRCUITS DE LA CARTE MPU

PRINCIPE: Le décodeur 74 LS 154 va servir à décoder les différents boitiers (AM 9511, PIA, ACIA) dont les 3 lignes d'adresse de poids fort  $A_{15}$ ,  $A_{14}$ ,  $A_{13}$  sont à l'état haut pour activer le décodeur en synchronisme avec le signal VMA

L'entrée A du décodeur est reliée à une porte NAND à 4 entrées qui combine les adresses de  $A_7$  à  $A_4$ . L'entrée C est liée à la ligne  $A_{12}$

D est liée à la ligne  $A_{11}$

B est liée à la ligne  $A_{10}$

## II C1. DECODAGE DES CIRCUITS:

Les 3 circuits de la carte CPU (AM, PIA, ACIA) sont différenciés par les lignes d'adresses  $A_0$ ,  $A_1$ ,  $A_2$  pour attaquer les  $\overline{CS}$  de chaque boitier.

## II C2. DECODAGE D'ADRESSE DE L'AM 9511

Le circuit AM 9511 est vu par le microprocesseur comme deux positions mémoire, validée par la sortie du décodeur correspondant à l'adresse EBF (sortie 5) et la combinaison de  $A_1$   $A_2$   $A_3$  par une sortie NAND.

Ces deux sorties sont connectées à une porte OR qui validera le  $\overline{CS}$  du circuit AM 9511.

Une fois ce circuit sélectionné; la ligne A<sub>0</sub> reliée au C/ $\overline{D}$  (Commande/DATA), indique à l'UAR si le transfert concerne un octet de commande ou un octet de donnée, on choisit comme adresse de cette position memoire EBF8, EBF9 de façon que A<sub>0</sub> = 0 ou A<sub>0</sub> = 1.

## II C2.1 LOGIQUE DE COMMANDE ET DE CONTROLE:

L'UAR (AM 9521) travaille à une fréquence de 2 MHz, on relie la sortie 2F<sub>0</sub> de l'horloge MC 6875 directement à l'entrée CLK de l'AM 9511. après avoir inversé la ligne  $\overline{Reset}$  du système en l'envoi sur reset de l'AM 9511.

### II C2.1.1 CIRCUIT DE LECTURE, ECRITURE.

L'autorisation d'un transfert ou d'une reception de données selon que le circuit reçoit un ordre de lecture ou d'écriture sur les interfaces de données.

#### II C2.1.1.a OPERATION D'ECRITURE

L'opération d'écriture n'a lieu que si le signal d'écriture  $\overline{WR}$  est validé, et la commande R/ $\overline{W}$  = 0. La présence du signal  $\emptyset_2$  est indispensable car les éléments à écrire ou à lire (memoires) ne sont activés que pendant ce temps. Pour cela un décodeur 74 LS 139 est necessaire.



REMARQUE : Par manque de ce décodeur on a réalisé le décodage de  $\overline{RD}$  et  $\overline{WR}$  à l'aide de deux portes NAND, une porte AND et un inverseur.

Signal d'écriture :  $\overline{WR} = \overline{VMA} \emptyset_2 \overline{R/\overline{W}}$

TABE DE VERITE

VMA	$\phi_2$	R/W	$\overline{RD}$	$\overline{WR}$
1	1	0	1	0
1	1	1	0	1

LOGIQUE DE COMMANDE




## OPERATION DE LECTURE

Le  $\overline{RD}$  (lecture) doit être à l'état bas, le signal du  $\mu p$  doit être un signal de lecture, soit  $R/\overline{W} = 1$ , et le signal d'horloge doit être à l'état "1" ( $\phi_2=1$ ). Le signal de lecture est donné par l'équation suivante:

$$\overline{RD} = \overline{VMA} \cdot \phi_2 \cdot R/\overline{W}$$

### READ OPERATIONS



## INDICATEUR DE L'ETAT DE TRANSFERT

**PAUSE:** Cette sortie est reliée à l'entrée MEMORY READY pour prolonger l'état  $\phi_2$  pour que le transfert, ait le temps d'un échange asynchrone de données entre le  $\mu p$  et l'AM9511.

L'AM9511 travaille à une fréquence de 2MHz ce qui accroît la vitesse de transfert tandis que le  $\mu p$  travaille à 1MHz pour synchroniser les deux circuits on doit ralentir l'AM9511. pour cela nous devons créer une logique externe à l'aide de deux inverseurs pour retarder ce signal et une bascule (D) pour la synchronisation.

### III ETUDE DE LA MAQUETTE DE SIMULATION

#### INTRODUCTION

Le développement d'un système à microprocesseur consiste soit à développer un interface particulier pour un système à micro ordinateur, soit à développer à des spécifications données. Dans les deux cas à développer le logiciel correspondant.

Le développement d'un micro ordinateur pose un problème des plus complexes qui est celui de : comment démarrer la machine sans l'existence d'un système de développement.

En effet, pour démarrer le système il doit se composer au minimum, un microprocesseur, un cristal ou une horloge, une ROM, un port d'E/S, un circuit de contrôle ~~minimum~~, un décodeur au moins et quelques portes logiques.

Voir figure III1 .

Finalement le démarrage du système exige un logiciel minimum, Ce logiciel s'occupe de l'initialisation d'un PIA et du système à la mise sous-tension et permettant de vérifier l'essentiel du fonctionnement du système. Ce logiciel intégré dans une EPROM (ou moniteur) qui s'occupe de l'interface avec les E/S et permet l'exécution de quelques commandes élémentaires.

La carte CPU construite qui ne peut compter sur aucune autre pour se démarrer.

Il est important que ce premier programme de mise au pont " soit aussi court que possible et aussi simple que possible sous peine de ne jamais savoir qui, du circuit ou du programme est en faute en cas de non démarrage . En ce qui concerne de 1er programme, il y'a 2 approches possibles

#### 1er approche:

C'est l'approche standard qui consiste à développer un moniteur minimum, à savoir l'initialisation de tout le système ainsi que celui du PIA et l'exécution des instructions qui se trouvent à l'intérieur de l'EPROM (moniteur).


#### DESCRIPTION DE LA MAQUETTE DE SIMULATION D'ENTREES SORTIES

Le port A qui sera programmé généralement en entrée est attaqué par 8 clés (interrupteurs) qui présentent une configuration de données d'un certains nombres en hexadécimal(binaire) et l'afficher sur le port B qui sera programmé en sortie attaquant 8 Leds qui servent à la visualisation du contenu du registre de données ORA du PIA.

Notons que ces leds sont protégées par un transistor et une résistance attaquant la base du transistor.

La donnée acquise sur le port B sera alors visualisée sur les leds placées de  $PB_0$  à  $PB_7$ .

Ramarque : Le système à microprocesseur enverra par l'intermédiaire  $\mu p$  et de l'interface parallèle des niveaux de tension de "0" volt (0:logique) ou +3,5 v (1 logique) sur les organes de sorties (niveaux TTL); Lorsque ces dernières nécessitent des tensions plus élevées ou des courants plus importants que ceux débités par l'interface parallèle, il devient nécessaire d'intercaler une interface physique qui peut se réduire à un simple transistor entre le circuit électronique et l'interface programmable.




REPARTITION DU CHAMP MEMOIRE

F 800	FFFF
F7FF	
F000	
----- EFFF	
EC00	
EBFF	PIA de l'utilisateur
EBFC	
EBFB	ACIA du système
EBFA	
EBF9	AM 9511
EBF8	
E000	
DFFF	4K non utilisé
D000	
BFFF	ROM utilisateur
4000	32 K
3FFF	RAM 16 K de l'utilisateur
0000	0000

## PROGRAMME DE TEST :

Les programmes de test de maquette de simulation seront constitués par:

### 1) Programme d'allumage des leds



Après initialisation du PIA fixant le port A en entrée. Les instructions ( CLR EBFC et CLR EBFF) permettent la mise à zéro du contenu des registres CRB.

Le bit  $CRB_2$  se trouvent alors à "0" et permettent l'accès aux registres DDRB. L'instruction CLR EBFC met à zéro les bits du registre DDRA. Le port A est donc maintenant programmé en entrée.



Pour fixer chaque ligne du port B en sortie, les instructions: (LDA ~~FF~~  $\$$  FF et STA EBFE) sont utilisées pour changer l'information entre le MPU et le PIA, il suffit pour cela de charger l'accumulateur A avec la quantité  $\$$  04 puis de la ranger aux adresses EBFD (CRA) et EBFF (CRB) Cette opération fixe les bits ( $b_2$ ) de CRA et CRB à 1.

Cette sequence s'effectue grâce aux instructions:

LDA ~~04~~  $\$$  04 , STA  $\$$  EBFD et STA  $\$$  EBFF.


Le programme est mis en exécution à partir de l'adresse F800 de l'EPROM après avoir actionné le bouton de RESET.

Le bouton poussoir BP1 permet l'initialisation de tout le système, une bascule RS réalisée à l'aide de 2 portes NAND élimine l'effet de rebondissement qui est provoqué par l'action sur ce bouton poussoir. L'une des sorties de cette bascule RS est reliée directement à la broche Reset du 6809 commune à tous les circuits de la carte CPU.

### 2ème approche :

Utilise le fait que l'on a sa disposition un système de développement puissant grâce au mini ordinateur

Il est cependant clair que dans de nombreux cas le système ne démarrera pas et il peut y avoir à cela de très nombreuses raisons, l'un ou plusieurs des circuits intégrés utilisés sont défectueux, l'une ou plusieurs des 500 connexions sont mal reliées, une ou plusieurs lignes de code sont erronées, ou de combinaisons de toutes ces raisons, et cela prend parfois beaucoup d'ingéniosité pour repérer les défauts et démarrer le système.



INTRODUCTION :

Cette réalisation nous permet de toucher concrètement la notion d'adressage de mémoires (logiques, câblage etc.) En outre, il faut remarquer que cette carte est nécessaire à la réalisation du système up qui gèrera le processus.

I PRESENTATION GENERALE :

Occupant une zone mémoire de 16K octets (0000-3FFF) nécessitant par conséquent 16 boîtiers RAM TMM 2016 de 2Kx8 bits statiques. Cette carte a été, en fait divisée en 8 pages de 2K octets.

et l'isolation est.

La capacité de la carte ROM est de 32K octets allant de 4000 à BFFF nécessitant par conséquents 8 boîtiers EPROM de NE 2732 de 4K octets, cette carte a son tour est divisée en 8 pages et chaque page occupe 4K.

II DECODAGE ET REPARTITION DES PAGES MEMOIRES

Le bus d'adresse du microprocesseur 6809 ne décode que partiellement les adresses des boîtiers mémoires (ROM RAM)

En effet, c'est l'état du bit  $A_{14}$  et  $A_{15}$  qui détermine en conjonction avec des signaux baptisés  $\overline{CS}$  RAM et  $\overline{CS}$  ROM, le boîtier sélectionné, et ce, de la façon suivante:

$A_{15} = A_{14} = 0$  sélectionne le boîtier RAM par  $\overline{CS} = 0$

$A_{15} = 1$  et  $A_{14} = 0$

ou  $A_{15} = 0$  et  $A_{14} = 1$  sélectionne le boîtier ROM par  $\overline{CS} = 0$

Il en résulte que le champ d'adresses défini par les valeurs 0000 à 3FFF est alloué à la RAM et le champ défini de 4000 à BFFF à la mémoire ROM

Le tableau ci-dessous présente la carte de l'espace mémoire des cartes (RAM et ROM).

Adresse hexadécimal	Contenu affecté	Taille
0000	RAM	16 K
3FFF		
4000	ROM	32 K
BFFF		

En fait, il apparaît que la sélection du boîtier ROM se fait dans la page de 16 K octets. Pour diminuer au maximum le nombre de composants, nous utilisons des EPROM de 4 K octets chacun et un décodeur de type 74 LS 138 1 parmi 8 afin de segmenter les 32 K octets en 8 parties de 4K octets chacune.

### III ADRESSAGE DE LA CARTE RAM :

#### a) Les différents signaux utilisés

- Bus adresse: Les 16 lignes de ce bus sont amplifiées par des buffers 8T43 amplis unidirectionnels non inverseurs validés en permanence et sont appliqués sur un décodeur d'adresse, les seules lignes à décoder étaient les 5 lignes de poids fort des adresses.

Les lignes d'adresses ( $A_{14}$ ,  $A_{15}$ ) servent à décoder l'adresse de la carte complète, tandis que  $A_{11}$ ,  $A_{12}$ , et  $A_{13}$  sur le décodeur 74 LS 138 qui permet de sélectionner 1 boîtier parmi 8 et comme validation du décodeur  $\overline{G}_{2A} = A_{15}$  et  $\overline{G}_{2B} = A_{14}$  qui fixent l'adresse de la RAM de 0000 à 3FFF sans oublier le signal  $VMA.\emptyset_2$  sur  $G_1$ . Voir figure (IV.1)

Cette solution est très largement simple et efficace pour la réalisation de nombreuses cartes pour notre réalisation ou sur des micro ordinateurs de tous types.


- Bus données : Ces 8 lignes sont amplifiées par des buffers bidirectionnels (8T26) qui seront donc, selon le cas, validés soit en sortie (lecture) soit en entrée (écriture).

-  $\emptyset_2$ ,  $R/\overline{w}$  après amplification ces 2 signaux seront utilisés pour la validation du sens de transfert des données (au niveau des 8T26) cela en combinaisons avec certaines lignes adresse pour l'adressage de la carte RAM.

$$\overline{DEI} = \overline{R/\overline{w}} \cdot \emptyset_2 \cdot \overline{CS}$$

$$\overline{REI} = \overline{R/\overline{w}} \cdot \emptyset_2 \cdot \overline{CS} \quad \text{avec } \overline{CS} = \overline{A_{14} + A_{15}}$$

Le signal  $R/\overline{w}$  : Ce signal; après amplification sert à déterminer le sens de transfert des données (écriture - lecture) . Il est relié directement aux boîtiers mémoires à la broche  $\overline{w}$  et inversé sur la broche  $\overline{G}$  (output Enable).




C-D-T-A  
LABO + ESR

**CARTE MEMOIRE RAM**  
de capacité (16 K)

TABLE DE VERITE DES COMMANDES 8T26

R/w	$\emptyset_2$	$\overline{CS}$	P1	P15	Ordre
0	00	1	1*	0*	
0	0	0	1*	0*	
0	1	1	1*	1°	Ecriture
0	1	0	1*	0*	
1°	0	1	1*	0*	
1	0	0	1*	0*	
1	1	1	1*	0*	
1	1	0	0*	0*	Lecture

LOGIQUE DE VALIDATION DES BUFFERS 8T26



#### 4. ADRESSAGE DE LA CARTE ROM

L'information  $\overline{CS}$  est disponible sur l'une des sorties du décodeur qui sélectionnera 1 boîtier parmi 8 selon le bit d'adresse  $A_{15}, A_{14}$  qui arrivent sur la validation du décodeur 74 LS138 ( $\overline{G_0}, \overline{G_1}$ ), qui génère un (0) logique sur l'une de ses sorties du décodeur et sélectionne le boîtier voulu. Voir figure IV 2.

##### Les différents signaux utilisés:


- Bus adresse : Les 16 lignes d'adresses sont connectées sur le connecteur de base de la carte qui est reliée par des connecteurs au fond de panier du système. après amplification par les buffers (8T95), les seules lignes à décodifier étaient un nombre de 4 lignes de poids fort des adresses  $A_{14}$  et  $A_{15}$  caractérise essentiellement la différence entre carte RAM et ROM.

Le décodeur 74 LS 138 n'est validé que si la sortie d'un XOR ( $A_{15} \oplus A_{14}$ ) est à l'état bas, tandis que  $A_{13}, A_{14}$  et  $A_{12}$  arrivent sur le 74 138 pour décodifier chaque boîtier.

- Bus donnée: Ces 8 lignes sont amplifiées par des buffers bidirectionnels (8 T 26) comme dans la carte RAM. Mais les 8T26 ne sont validés que si  $P_1 = P_{15} = 0 = \overline{\overline{CS}} \oplus \overline{R/w}$

on aura que l'état de lecture car les EPROM ne sont destinés qu'à la lecture après avoir logé le programme de gestion du système.







CARTE MEMOIRE ROM  
 LABO. E.S.R  
 C.D.T.A CEN

TABLE DE VERITE DES COMMANDES DES 8 T 26


R/w	$\emptyset_2$	A <sub>14</sub>	A <sub>15</sub>	CS	$\overline{CS}$	P1	P <sub>15</sub>
1	1	0	0	0	1	1	0
1	1	0	1	1	0	0	0
1	1	1	0	1	0	0	0
1	1	1	1	0	1	1	0
0	1	0	0	0	1	1	1
0	1	0	1	1	0	1	0
0	1	1	0	1	0	1	0
0	1	1	1	0	1	1	1



LOGIQUE DE COMMANDE POUR CARTE ROM

REMARQUE / La carte réalisée est une carte qui comporte des boitiers de RAM de 2K type TMM 2016, de champ memoire total de 16K et des boitiers ROM de capacité AK dont le champ memoire total est de 32K.

Vu le manque de materiel on a reduit la logique de commande en une seule logique qui utilise un adressage complementaire pour les types de memoires. Voir figure IV3.



**CARTE MEMOIRE RAM-ROM**  
**LABORATOIRE E.S.R**  
**C.D.T.A C.EN**

## CHAPITRE III. APPLICATION SUR LA CARTE RAPIDE

### APPLICATION SUR UP 6800.

#### INTRODUCTION:

La réalisation d'une carte rapide à base de up 6809 n'a pas été réaliser sans nous poser des difficultée divers  
Cela est dû au manque de système de développement.

De plus la non-équivalence et la non-compatibilité totale du logiciel des deux up (6800,6809);

Nous ont permisde réaliser une carte rapide avec L'U.A.R (AM 9511),de tester les différents opérations effectués par L'AM sur l'exorciser (avec sa carte C.P.U 6800).

Entre autre,cette carte était utilisé pour exécuter cert-ains sous programmes que nous allons décrire par la suite.

Ces applications sont loin de refléter les capacités réelles de traitenent des autres commandes de calcul,(de transfert, de conversion,) de L'AM.

Ces applications concluent le bon fonctionnement de la carte U.A.R.

#### PRESENTATION DES DIFFERENTS SUBROUTINE :

Chaque sous-programme est présenté sous la forme suivante:

- principe
- algorithme

# CARTE RAPIDE




fig V

- organigramme.

N.B: LE LISTING ASSEMBLEUR EST DONNE EN ANNEXE .

1) sous-programme d'initialisation:(INIT)


a) principe:

L'opération d'initialisation de l'AM9511 consiste à vider tous les registres internes, ainsi que sa pile de tout opérande, ou commande qui peut se trouver après un calcul. ( son espace mémoire: \$0094 à \$00A3 ).

b) algorithme:

Mettre "0" dans l'ACC.B qui servira comme compteur de boucle. A chaque entrée d'une opérandes "00" dans la pile de l'AM. Il s'incrémente, jusqu'a ce que toute la pile ne renferme que des zéros.

c) organigramme:



2) sous-programme d'envoi de données:(DATA)


a) principe:

Cette subroutine permet l'envoi de données de 32bits (4 bytes) vers l'AM. Ces données sont logés dans des positions mémoires bien définis. (son espace mémoire: \$02B5 à \$02C5.)

b) algorithme:

Pour faire appel à ce sous-programme, il suffit de charger le registre index X (du 6800) par la 1<sup>re</sup> adresse du 1<sup>er</sup> octet (de la 1<sup>re</sup> opérando). Cette adresse contient le L.S.B de l'opérando.

c) organigramme.



3) sous-programme de conversion: (fixe simple precision flottant.)


a) principe:

Cette subroutine permet de convertir les nombres du fixe en flottant (32 bits). Par exemple pour calculer le COS. d'un nombre, celui-ci doit-être converti en flottant (La commande COS au niveau de l'AM est en flottant.).

b) algorithmic:

Le chargement de l'accum.A par la commande de conversion appropriée (FLTS) du jeux d'instructions de l'AM Puis stocker le contenu de A dans le registre de commande du 9511.

c) organigramme:



4) sous-programme de rangement du résultat: (RANJ)

a) principe:


À la fin de calcul d'une opération, le rangement du résultat est nécessaire dans des positions mémoires bien déterminés. (son espace mémoire: § 02CC à § 02E7.)



b) algorithme:

Le chargement de l'acc.A par le 1<sup>er</sup> octet du résultat (M.S.B). Puis son stockage dans la position § 0050. Ensuite, on procède de la même façon pour les 3 autres octets restants dans les positions respectives § 0051, § 0052, § 0053.

c) organigramme:



5) Programme test:

Ce programme test respectivement le S.P.G. DATA le S.P.G. de CONVERSION et le S.P.G RANJ.

a) principe:

La donnée en flottant est placée aux adresses § 0253 à § 0257. Exemple: § 26 en binaire 0010 0110 . 0  
représentation binaire flottant: 0.1001 1000 0000 0000x2<sup>6</sup>  
Format binaire flottant de l'AM:

0000 0110 . 1001 1000 0000 0000 0000 0000


0 6 9 8 0 0 0 0 En HEXA.

programme fait la conversion § 06 98 00 00 → § 26

b) algorithme:

Charger la donnée de 4 bytes dans les 4 positions définis en haut. Puis charger respectivement le S.P.G DATA LE S.P.G de CONVERSION (flottant fixe); puis le S.P.G RANJ. Le résultat est placé dans les positions § 0050 , § 0051.

c) organigramme:



6) sous-programme de calcul de MO:

a) principe:

Vider la pile de l'AM par le S.P.G INIT. Faire rentrer la donnée par le S.P.G DATA. Ensuite envoyer une commande d'addition. Le résultat se trouve dans le T.O.S de l'AM. La même opération peut se répéter jusqu'à ce que tous les opérandes soient prises. Enfin diviser le résultat obtenue par NV.


b) algorithme:

Chargement du registre d'index X par l'adresse du 1<sup>er</sup> octet. Puis faire  $MO = 0 + X(0)$ , ensuite  $MO = MO + X(1)$  et ainsi de suite jusqu'à  $MO = MO + X(N)$ . Enfin faire  $MO = MO / NV$ .

Cet algorithme calcul la moyenne de NV valeurs.

remarque: l'acc. B considéré comme un compteur de boucle, pour faire rentrer tous les X(N). Les X(N) sont des opérandes de 32 bits.

c) organigramme:



Remarque: cet organigramme traite un nombre de valeur NV=12.

### 7) Subroutine COS

Pour calculer  $\text{COS}(2\text{II})$  on introduit la valeur de donnée en hexadecimal-flottant sur 32 bits, suivi de la commande de donnée PUPI(II). En introduisant la commande d'opération de multiplication (FMUL), une fois que la multiplication est opérée on introduit la commande COS .

#### Algorithme:

Les données étant introduites dans des positions mémoire qui lui sont réservées . On utilise la subroutine DATA (entrée de données dans la pile de L'AM )

L'envoi de la commande de donnée pupi est nécessaire pour introduire II dans la pile .

Faire appel ensuite à la commande FMUL en flottant (sr=0) le résultat 2.II en flottant qui se trouve en NOS; Pour prendre son COS. On doit faire intervenir la commande d'échange tos NOS En dernier lieu on introduit la commande COS (avec sr=1 ) le résultat est ainsi disponible sur le bus de donnée.

On fait appel à la subroutine rANJ Pour ranger le résultat .

## CONCLUSION:

### Rôle de l'unité AM9511

Cette unité permet de libérer le  $\mu p$  de la résolution de fonctions mathématiques complexes tel que SINUS, COSINUS LOG,  $c^X$ , .....mettant en jeu des opérandes à virgule fixe (16bits) ou à virgule flottante (32bits).

### Rôle du $\mu p$

Le  $\mu p$  reçoit les différentes données à partir du clavier ASCII, il convertit ces données du décimal flottant en binaire flottant adaptable avec l'AM9511.

Il véhicule les opérandes stockés dans l'un de ces accumulateurs vers l'AM9511. La zone de commandes d'initialisation contenant toutes les opérations à effectuer est initialisée par le  $\mu p$ . Le signalment d'une fin de service de l'AM9511, vers l'entrée IRQ du  $\mu p$ . Ce dernier synchronise les opérations en terminant l'instruction en cours d'exécution, et en fin il s'occupe des différentes parties qui composent l'application telle que:

- calcul des coefficients de Fourier.

GENERALITES

Les méthodes numériques sont utilisées pour développer le modèle de simulation qui est une approximation discrète du système réel. Le choix de la méthode numérique, est subordonné à l'exactitude et l'efficacité désirées par l'utilisateur.

Considérons  $x(t)$  une fonction continue, quand cette fonction est échantillonnée à des intervalles égaux dans le temps  $t$ , cette fonction peut être déterminée par la séquence de nombres  $x(0), x(T), \dots, x(nT)$ .

Cette série de nombres donne une description limitée de la fonction de temps car les valeurs de  $x(t)$  sont seulement connues aux temps  $0, T, 2T, \dots, nT$ . Les autres valeurs de  $x(t)$ , à d'autres valeurs du temps sont trouvées par interpolation.

Nous considérons dans la suite un signal (TS) fonction uniquement du temps. Cette fonction qui peut représenter la variation de la température en un point donné du sol, en lui appliquant la méthode de la D.F.T ( programme écrit en FORTRON ).

III. 1. LA TRANSFORMEE DE FOURIER DISCRETE (D.F.T)

La D.F.T EST une représentation de fourier d'une séquence finie. Après échantillonnage le signal continu  $x(t)$  correspond à une suite de nombre  $x(n)$  ainsi l'intégrale

$$X(f) = \int_{-\infty}^{+\infty} x(t) e^{-2 \pi j f t} dt$$

peut être approchée par une somme finie appelée D.F.T

$$X(k) = \sum_{n=0}^{N-1} x(n) e^{-2 \pi j n k / N}$$

avec  $k = 0, 1, 2, \dots, N-1$

$N$  = nombre de valeurs de  $x(n)$

on pose

$$w^{nK} = e^{-2 \pi j n k / N}$$

$X(k)$  est calculée pour  $N$  différentes valeurs de  $K$ , le nombre d'opération nécessaires pour la D.F.T est  $N^2$ . si  $N$  est élevé ce nombre devient prohibitif pour la durée des calculs et pour la capacité de mémoire de la machine de calcul. Si  $N$  est très petit on préfère utiliser une D.F.T directe qui est rendu plus efficace et facile à programmer en appliquant à la

quantité  $W_N^{nk}$  l'une des propriétés suivantes:

$$1^\circ / \text{périodicité } W_N^{k+\alpha N} = W_N^k \quad \alpha: \text{entier}$$


$$2^\circ / \text{symétrie par rapport à } N/2 \quad W_N^{k+N/2} = -W_N^k$$

La périodicité de  $W$  peut être employé pour réduire plus significativement les opérations qui interviennent dans le calcul de la D.F.T.

### III.2. LA TRANSFORMÉE DE FOURIER DISCRETE RAPIDE (F.F.T.)

La transformée de Fourier rapide (F.F.T.) "FAST FOURIER TRANSFORM" consiste en une série de procédés de calcul destinés à réduire le temps d'exécution d'une transformation de Fourier discrète

Le processus de la F.F.T. se présente dans un cas général comme suit:



Les résultats de la transformée de Fourier sont obtenus en ordre de bits inversés suivant  $N$ , et une opération simple de réorganisation des résultats est nécessaire à la fin de chaque transformée, pour les réordonner. (Voir fig. Graphe de fluence pour  $N=8$ )

Le temps de traitement pour le calcul des coefficients de Fourier varie suivant le nbre de valeurs " $N$ " intervenant pour le calcul de coefficient de Fourier.

3.1; La transformée de Fourier rapide pour  $N$  une puissance de 2.

Les algorithmes à base 2 font une économie de temps de calcul très importante.

Les algorithmes de puissance de (2) sont particulièrement simples à manipuler et souvent dans les applications de manipuler avec des séquences de la forme  $N=2^m$

Le principe de la FFT consiste à séparer la séquence initiale de  $N$  points en deux séquences plus courtes dont les transformées discrètes de la séquence originale sur  $N$  points

$$X(k) = \sum_{n=0}^{N-1} x(n) W_N^{nk}$$

avec  $W_N^{nk} = e^{-2\pi i j \frac{nk}{N}}$

Les termes  $W_N^{nk}$  forment alors une matrice  $N \times N$

Pour  $N = 4$

$$\begin{bmatrix} X(0) \\ X(1) \\ X(2) \\ X(3) \end{bmatrix} = \begin{bmatrix} W^0 & W^0 & W^0 & W^0 \\ W^0 & W^1 & W^2 & W^3 \\ W^0 & W^2 & W^4 & W^6 \\ W^0 & W^3 & W^6 & W^9 \end{bmatrix} \begin{bmatrix} x_0(0) \\ x_0(1) \\ x_0(2) \\ x_0(3) \end{bmatrix}$$

Cette matrice est décomposée en une matrice  $N \times N$  en une factorisation de  $(m)$  matrice  $N \times N$ , telle que chaque matrice possède la propriété de minimiser le nbre d'addition et de multiplication des  $W_N^{nk}$  qui existe dans la matrice.

$$N = 2^m \quad \text{ou} \quad m = \text{Log}_2 N$$

$m$  = détermine les niveaux d'état de l'algorithme. Donc  $(m)$  est le nombre des matrices d'états intermédiaires.

Cette méthode réduit le nbre d'opérations de multiplication à  $N \text{ Log} \frac{N}{2}$  et le nbre d'addition à  $N \text{ Log} N$



## Desembrouillage :

Pour la séquence de sortie soit dans un ordre naturel, la séquence d'entrée doit être désordonnée. Quand  $N = 2^m$  la séquence d'entrée est rangée de telle sorte que les bits du nombre échantillonnés doivent être inversés afin que la séquence de sortie soit naturellement ordonnée.

La définition de l'ordre d'inversion de bits est le suivant

1°) Mettre sous forme matricielle les nombres entiers compris entre 0 et  $(N-1)$

2°) Inverser les formes binaires ainsi obtenues:

3°) Revenir à la notation décimale.


Ex/  $N = 8 = 2^3$

On a 3 digits binaires ( $N=2^3$ ) en inversant les bits bien que cet aménagement puisse apparaître compliqué, il peut être déterminé de façon relativement simple en suivant l'ordre binaire réfléchi, représentation symétrique (les nombres donnent l'impression d'être vus dans un miroir) du binaire naturel fig.A

Fig.A- Représentation binaire et binaire réfléchi des nombres 0 à 7

Valeur	Représentation binaire	représentation binaire réfléchi	Valeur
0	0 0 0	0 0 0	0
1	0 0 1	1 0 0	4
2	0 1 0	0 1 0	2
3	0 1 1	1 1 0	6
4	1 0 0	0 0 1	1
5	1 0 1	1 0 1	5
6	1 1 0	0 1 1	3
7	1 1 1	1 1 1	7

Convention permettant de lire le graphe de Fluence.



Chaque niveau est obtenu à partir de la combinaison de deux éléments du niveau précédent.

$$C = a + b W_N^{nk}$$


$$W = \exp(-2 \pi jnk/N)$$

$$W^{nk + N/2} = W_N^{nk}$$

DONNEES  
D'ENTREES

CALCUL DES NIVEAUX

DESEMBROUILLAGE



GRAPHE DE FLUENCE DE LA F.F.T POUR N= 8.

2°) N : nb paire sans être une puissance de 2.

L'économie de temps significative peut-être obtenue aussi longtemps que N est fortement composite  $N = r_1 r_2 \dots r_m$   
 $r$  : entier, si  $N = r_1 r_2$  la séquence d'entrée peut-être divisée en  $r_1$  séquence de  $r_2$  échantillons, chacune en associant tous les  $r_i$ ème sous séquences données.

Pour calculer les états intermédiaires, il est nécessaire de présenter la séquence d'entrée  $x(n)$  et la séquence finale ( transformée de Fourier discrète)  $x(k)$  sous forme binaire

$$\begin{aligned} x(k) &= x(k_1, k_0) & K_0 &= 0, 1, \dots, B_1 - 1 \\ x(n) &= x_0(n_1, n_0) & K_1 &= 0, 1, 2, \dots, B_2 - 1 \\ & & n_1 &= 0, 1, \dots, B_1 - 1 \\ & & n_2 &= 0, 1, \dots, B_2 - 1 \end{aligned}$$

$B_1$  et  $B_2$  sont des bases multiples du nb N.

a) Calcul des états intermédiaires.

$$nk = (B_2 K_1 + K_0)(B_1 n_1 + n_0)$$

$$K = (K_1, K_0) = B_1 K_1 + K_0 \quad n = (n_1, n_0) = B_2 n_1 + n_0$$

Tous calculs faits nous obtenons :

$$W_N^{nk} = W_N^{B_1 k_0 n_1} W_N^{(B_2 K_1 + K_0) n_0}$$

La DFT du signal  $x(n)$  est :

$$(1) X(K_1, K_0) = \sum_{n_0=0}^{B_1-1} \sum_{n_1=0}^{B_2-1} x_0(n_1, n_0) W_N^{B_1 k_0 n_1} W_N^{(B_2 K_1 + K_0) n_0}$$

En scindant l'expression  $X(K_1, K_0)$  en deux parties plus simples, on obtient deux états intermédiaires du signal

$$(2) \quad X_1(k_0, n_0) = \sum_{n_1=0}^{B_2-1} x_0(n_1, n_0) W_N^{B_1 k_0 n_1}$$

$$(3) \quad X_2(K_0, k_1) = \sum_{n_0=0}^{B_1-1} x_1(k_0, n_0) W_N^{(B_2 K_1 + K_0) n_0}$$

b) La séquence finale (transformée de Fourier discrète cherchée)

Cette transformée est obtenue par desembrouillage du second état intermédiaire précédent.

$$(4) \quad X(K_1, K_0) = x_2((K_0, K_1))$$

c) Graphe de fluence représentatif.

Il est constitué par deux niveaux

- Le 1er niveau, représentant la relation (2), contient un papillon à base  $B_2$ .

- Le 2ème niveau, représentant la relation (3), contient  $B_2$  papillons à base  $B_1$ .

Ex:  $N = 6$

$$N = B_1 B_2 = 3 \times 2$$

$$n_0 = 0, 1, 2$$

$$n_1 = 0, 1$$

$$K_0 = 0, 1$$

$$K_1 = 0, 1, 2$$

$$x_1(k_0, n_0) = \sum_{n_1=0}^1 X_0(n_1, n_0) W_N^{B_1 k_0 n_1}$$

$$x_2(k_0, k_1) = \sum_{n_0=0}^2 x_1(k_0, n_0) W_N^{(B_2 k_1 + k_0) n_0}$$

$$X(k_1, k_0) = x_2((k_0, k_1)).$$

Representation matricielle des états intermédiaires:

$$\begin{bmatrix} x_1(0,0) \\ x_1(0,1) \\ x_1(0,2) \\ x_1(1,0) \\ x_1(1,1) \\ x_1(1,2) \end{bmatrix} = \begin{bmatrix} 1 & 0 & 0 & W_N^0 & 0 & 0 \\ 0 & 1 & 0 & 0 & W_N^0 & 0 \\ 0 & 0 & 1 & 0 & 0 & W_N^0 \\ 1 & 0 & 0 & W_N^3 & 0 & 0 \\ 0 & 1 & 0 & 0 & W_N^3 & 0 \\ 0 & 0 & 1 & 0 & 0 & W_N^3 \end{bmatrix} \begin{bmatrix} x_0(0,0) \\ x_0(0,1) \\ x_0(0,2) \\ x_0(1,0) \\ x_0(1,1) \\ x_0(1,2) \end{bmatrix}$$

Calcul du 2ème état intermédiaire

Calcul du 2ème état intermédiaire

$$\begin{bmatrix} x_2(0,0) \\ x_2(0,1) \\ x_2(0,2) \\ x_2(1,0) \\ x_2(1,1) \\ x_2(1,2) \end{bmatrix} = \begin{bmatrix} 1 & W_N^0 & W_N^0 & 0 & 0 & 0 \\ 1 & W_N^2 & W_N^4 & 0 & 0 & 0 \\ 1 & W_N^4 & -W_N^2 & 0 & 0 & 0 \\ 0 & 0 & 0 & 1 & W_N^0 & W_N^2 \\ 0 & 0 & 0 & 1 & W_N^2 & 1 \\ 0 & 0 & 0 & 1 & W_N^4 & -W_N^4 \end{bmatrix} \begin{bmatrix} x_1(0,0) \\ x_1(0,1) \\ x_1(0,2) \\ x_1(1,0) \\ x_1(1,1) \\ x_1(1,2) \end{bmatrix}$$

La DFT est calculée en  $B_i$  niveaux à chaque niveau une nouvelle colonne de  $N$  nb est formé à partir de la colonne précédente par une combinaison linéaire des éléments pris 2 à 2. La colonne  $B_i$ ème contient la DFT désirée.


La méthode précédente consiste en définitive à passer par recurrence du signal initial  $x_0$  à sa TFD  $x(n)$  en faisant intervenir deux signaux intermédiaires  $x_1$  et  $x_2$ . Ceux-ci peuvent être considérés comme résultant de substitution effectuées sur les indices  $n_1, n_0$  définissant le signal, par les indices  $K_0, K_1$  définissant sa TFD.

b° La transformée de Fourier discrète cherchée.

La séquence finale est obtenue en renversant les bits du dernier niveau afin d'obtenir un signal ordonné.

$$\begin{aligned}
 x_2(0,0) & \text{ ----> } X(0) \\
 x_2(0,1) & \text{ ----> } X(4) \\
 x_2(0,2) & \text{ ----> } X(2) \\
 x_2(1,0) & \text{ ----> } X(1) \\
 x_2(1,1) & \text{ ----> } X(5) \\
 x_2(1,2) & \text{ ----> } X(3)
 \end{aligned}$$


C° Diagramme de fluence  $N = 6$



## APPLICATION DE LA TRANSFORMÉE DE FOURIER DISCRÈTE:

La représentation spectrale de la D.F.T par ordinateur tels que les résultats sont exactement spécifiés précédemment sont obtenus dans un temps appréciable de calcul, exige une attentive considération et un contrôle des erreurs commises sur les valeurs d'amplitudes du spectre de façon qu'on peut sélectionner judicieusement la précision et l'efficacité de la méthode.

Pour voir l'efficacité de l'une de ces deux méthodes, on procède par l'étude d'une séquence périodique (de période  $N=16$ ) d'un signal rectangulaire.




Les coeffs. de FOURIER sont donnés par:

$$X(k) = \sum_0^{15} x(n) W_N^{nk} \quad (1) \quad \text{avec } W_N^{nk} = e^{-j2\pi/16 \cdot nk}$$

La représentation discrète du signal est:

$$x(n) = 1 \quad \text{pour } n=0 \text{ à } 7 \quad \text{et } x(n) = 0 \quad \text{pour } n=8 \text{ à } 15$$



La formule (1) peut s'écrire après divers transformations:

$$X(k) = e^{-j7\pi/16} \cdot \frac{\text{SIN}(\pi k/2)}{\text{SIN}(\pi k/16)} \quad (2)$$

En considérant le module de (2):

$$|X(k)| = \left| \frac{\text{SIN}(\pi k/2)}{\text{SIN}(\pi k/16)} \right| \quad (3)$$

On obtient ainsi le graphe du spectre d'amplitude  $X(k)$

$$X(0) = 8 \quad \text{pour } k=0 \quad ; \quad \text{pour } k \neq 0 \text{ on applique (3)}$$

Tableau de valeur:


K	0	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15
X(k)	8	5.1	0	1.8	0	1.2	0	1	0	1	0	1.2	0	1.8	0	5.1

Le graphe est représenté en fig. 3



Fig 3: graphe d'Amplitude des coefficients de Fourier de  $x(n)$   
(graphe théorique)

Echelle: 0.4 [



## ETUDE COMPARATIVE

La différence du nombre d'opération entre la DFT directe et la FFT n'est pas importante pour de petite valeurs de N.

La supériorité de la DFT augmente avec N, comme le montre le tableau ci-dessous.

<u>NBRE DE POINT</u> N	<u>FFT</u> nbre d'opération $N(r_1 + r_2 + \dots + r_m) \approx \frac{Nm}{2}$	<u>DFT</u> $\frac{N^2}{2} + \frac{N}{2}(N-1)$	<u>RAPPORT</u> $\frac{Nm}{2}$
12	24	72	3
16	32	128	4
32	80	512	6,4 <del>2</del> 6
48	120	1152	9
64	192	2048	10
128	448	8192	19
1024	5120	524288	102

Pour  $N=2^m$  l'algorithme de la FFT est un procédé simple, qui minimise le nombre de multiplications et d'additions.

Si nous prenons l'exemple de  $N=8$ , la FFT aura 12 opérations de multiplication ( $\frac{Nm}{2} = 8 \cdot \frac{3}{2} = 12$ ), et 24 opérations d'addition ( $Nm = 8 \times 3 = 24$ ), par contre la méthode directe demande  $\frac{N^2}{2} = \frac{64}{2} = 32$  multiplications et  $\frac{N(N-1)}{2} = 12$  additions (en lui appliquant la symétrie).

Considérons le rapport approché du nombre de multiplication des deux méthodes, nous obtenons :  $\frac{N}{Nm} = \frac{2N}{m}$ .

Le graphe pris de l'ouvrage (The fast fourier transform) fait une comparaison entre le nombre de multiplication nécessaire par l'algorithme de la FFT et celui utilisé par la DFT directe. (fig. A)

### COMPARAISON DES GRAPHES OBTENU

Pour l'utilisation du programme de la FFT l'erreur a été évalué :  $\frac{\Delta X(K)}{X(K)} = \pm 1,03$

L'erreur de la DFT a été évalué par :  $\frac{\Delta X(K)}{X(K)} = \pm 0,02$

Remarque:

Les programmes de la F.F.T et de la D.F.T ainsi que les valeurs de  $X(K)$  sont données en ANNEXE.

COMPARAISON DES MULTIPLICATIONS FAITES  
PAR LE CALCUL DIRECT ET L'ALGORITHME F.F.T.




Fig. A



(CK)

Echelle:

0,4

Fig 4:

Graphes de comparaison de spectre d'amplitude



## CONCLUSION :

On remarque que les résultats donnés par la méthode de la DFT directe sont très proches des résultats théoriques, par contre ceux donnés par la méthode algorithmique de la DFT rapide pour un nombre de point petit (N) sont loin des valeurs exactes, ceci a été confirmé par la représentation spectrale des deux méthodes.

## AVANTAGE ET INCONVENIENT DE LA DFT DIRECTE

### A- AVANTAGE :

Cette méthode présente l'avantage de la facilité de programmation dans le calcul des  $W_N^{rK}$ , et n'utilise pas des itérations.

### B- INCONVENIENT :

L'inconvénient de cette méthode se situe comme suit: Plus le nombre N d'échantillons est élevé, plus le programme de résolution se complique, et cela rend le temps d'exécution long.

## AVANTAGE ET INCONVENIENT DE LA FFT DIRECTE

### A- AVANTAGE :

Il résulte des algorithmes de puissance de 2 par leurs simplicités de manipulation, et une économie de temps de calcul important.

### B- INCONVENIENT :

La FFT étant plus prérationnelle pour des puissances de 2, les algorithmes FFT deviennent complexe si les dimensions des transformées ne sont pas des puissances de 2, posant ainsi une contrainte à son utilisation. Un algorithme rapide appliqué à des nombres non puissance 2 introduit une complexité de calcul supérieur à celui de la transformée de Fourier directe et nécessite beaucoup de position mémoire.

CONCLUSION

Le travail que nous avons réalisé comprend deux parties essentielles simulation de la décomposition en D.F.T et réalisation d'une carte rapide ainsi que la carte mémoire.

L'utilisation de l'ordinateur nous a permis de comparer précisément les deux méthodes de la D.F.T ( D.F.T directe et F.F.T ) et de mettre en évidence l'intérêt que peut apporter la D.F.T directe pour un nombre points réduit . Comme nous avons pu le remarquer dans les résultats obtenus, la méthode de la F.F.T n'est pas efficace pour un nombre(N) très petit.

La réalisation des cartes citées auparavant n'a pas été réalisée sans nous poser de difficultés, d'autant plus que l'unité rapide AM9511 n'a jamais été utilisé dans le cadre des activités du laboratoire ETUDE SPATIALE DE RAYONNEMENT du C.E.N .

Lors de réalisation, de notre travail certains problème ont été rencontrés. Le manque d'un système de développement à base du 6809 pour développer notre système; nous avons été contraints d'utiliser la méthode de test décrite au chapitre II à l'aide d'une EPROM d'un PIA et des switches sans compter le manque de composants.

Cependant nous avons utilisé seulement la carte rapide et la carte mémoire sur l'EXOR 6800 pour traiter les différentes opérations qui interviennent dans la décomposition en série de FOURIER , ceci nous permet entre autre de tester le bon fonctionnement de cette carte.

En dernier lieu nous proposons à ce que l'application (Décomposition en Série de Fourier) se fasse à l'aide de l'extension des E/S:




- entrées de données: clavier hexadécimale-binaire.
- sortie de résultats: de connecter une interface de visualisation sur la carte CPU pour afficher les résultats sur une TELETYPE.





## SOMMAIRE DE L'ANNEXE

- Les différents brochages des circuits utilisés .
- Les chronogrammes des signaux du up 6809.
- Jeu d'instruction du up 6809.
- Chronogramme de l'horloge 6875.
- Sommaire de commande de l'AM9511.
- Tableau temps des commandes exécutables de l'AM.
- 
- Sous-programme d'application sur l'UAR en assembleur.
- Programme et représentation spectrale d'amplitude de la D.F.T  
(figure 1.A )
- programme et représentation spectrale d'amplitude  
de la F.F.T (figure 2.A )











FIGURE 1 — READ DATA FROM MEMORY OR PERIPHERALS






FIGURE 2 — WRITE DATA TO MEMORY OR PERIPHERALS



\*Hold time for BA, BS not specified

FIGURE 7 - RESET TIMING.



\*Note: Parts with data codes prefixed by 7F will come out of RESET one cycle sooner than shown.

FIGURE 10 -  $\overline{\text{IRQ}}$  AND  $\overline{\text{NMI}}$  INTERRUPT TIMING




FIGURE 11 -  $\overline{\text{FIRQ}}$  INTERRUPT TIMING




TABLE 4 - 8-BIT ACCUMULATOR AND MEMORY INSTRUCTIONS

Mnemonic(s)	Operation
ADCA, ADCB	Add memory to accumulator with carry
ADDA, ADDB	Add memory to accumulator
ANDA, ANDB	And memory with accumulator
ASL, ASLA, ASLB	Arithmetic shift of accumulator or memory left
ASR, ASRA, ASRB	Arithmetic shift of accumulator or memory right
BITA, BITB	Bit test memory with accumulator
CLR, CLRA, CLRB	Clear accumulator or memory location
CMPA, CMPB	Compare memory from accumulator
COM, COMA, COMB	Complement accumulator or memory location
DAA	Decimal adjust A accumulator
DEC, DECA, DECB	Decrement accumulator or memory location
EORA, EORB	Exclusive or memory with accumulator
EXG R1, R2	Exchange R1 with R2 (R1, R2 = A, B, CC, DP)
INC, INCA, INCB	Increment accumulator or memory location
LDA, LDB	Load accumulator from memory
LSL, LSLA, LSLB	Logical shift left accumulator or memory location
LSR, LSRA, LSRB	Logical shift right accumulator or memory location
MUL	Unsigned multiply (A x B -> D)
NEG, NEGA, NEGB	Negate accumulator or memory
ORA, ORB	Or memory with accumulator
ROL, ROLA, ROLB	Rotate accumulator or memory left
ROR, RORA, RORB	Rotate accumulator or memory right
SBCA, SBCB	Subtract memory from accumulator with borrow
STA, STB	Store accumulator to memory
SUBA, SUBB	Subtract memory from accumulator
TST, TSTA, TSTB	Test accumulator or memory location
TFR R1, R2	Transfer R1 to R2 (R1, R2 = A, B, CC, DP)

NOTE: A, B, CC or DP may be pushed to (pulled from) either stack with PSHS, PSHU (PULS, PULU) instructions.

TABLE 5 - 16-BIT ACCUMULATOR AND MEMORY INSTRUCTIONS

Mnemonic(s)	Operation
ADDD	Add memory to D accumulator
CMPD	Compare memory from D accumulator
EXG D, R	Exchange D with X, Y, S, U or PC
LDD	Load D accumulator from memory
SEX	Sign Extend B accumulator into A accumulator
STD	Store D accumulator to memory
SUBD	Subtract memory from D accumulator
TFR D, R	Transfer D to X, Y, S, U or PC
TFR R, D	Transfer X, Y, S, U or PC to D

NOTE: D may be pushed (pulled) to either stack with PSHS, PSHU (PULS, PULU) instructions.

TABLE 6 — INDEX REGISTER/STACK POINTER INSTRUCTIONS

Mnemonic(s)	Operation
CMPS, CMPU	Compare memory from stack pointer
CMPX, CMPY	Compare memory from index register
EXG R1, R2	Exchange D, X, Y, S, U or PC with D, X, Y, S, U or PC
LEAS, LEAU	Load effective address into stack pointer
LEAX, LEAY	Load effective address into index register
LDS, LDU	Load stack pointer from memory
LDX, LDY	Load index register from memory
PSHS	Push A, B, CC, DP, D, X, Y, U, or PC onto hardware stack
PSHU	Push A, B, CC, DP, D, X, Y, S, or PC onto user stack
PULS	Pull A, B, CC, DP, D, X, Y, U or PC from hardware stack
PULU	Pull A, B, CC, DP, D, X, Y, S or PC from hardware stack
STS, STU	Store stack pointer to memory
STX, STY	Store index register to memory
TFR R1, R2	Transfer D, X, Y, S, U or PC to D, X, Y, S, U or PC
ABX	Add B accumulator to X (unsigned)

TABLE 7 — BRANCH INSTRUCTIONS

Mnemonic(s)	Operation
<b>SIMPLE BRANCHES</b>	
BEQ, LBEQ	Branch if equal
BNE, LBNE	Branch if not equal
BMI, LBMI	Branch if minus
BPL, LBPL	Branch if plus
BCS, LBCS	Branch if carry set
BCC, LBCC	Branch if carry clear
BVS, LBVS	Branch if overflow set
BVC, LBVC	Branch if overflow clear
<b>SIGNED BRANCHES</b>	
BGT, LBGT	Branch if greater (signed)
BGE, LBGE	Branch if greater than or equal (signed)
BEQ, LBEQ	Branch if equal
BLE, LBLE	Branch if less than or equal (signed)
BLT, LBLT	Branch if less than (signed)
<b>UNSIGNED BRANCHES</b>	
BHI, LBHI	Branch if higher (unsigned)
BHS, LBHS	Branch if higher or same (unsigned)
BEQ, LBEQ	Branch if equal
BLS, LBLs	Branch if lower or same (unsigned)
BLO, LBLO	Branch if lower (unsigned)
<b>OTHER BRANCHES</b>	
BSR, LBSR	Branch to subroutine
BRA, LBRA	Branch always
BRN, LBRN	Branch never


TABLE 8 — MISCELLANEOUS INSTRUCTIONS

Mnemonic(s)	Operation
ANDCC	AND condition code register
CWAI	AND condition code register, then wait for interrupt
NOP	No operation
ORCC	OR condition code register
JMP	Jump
JSR	Jump to subroutine
RTI	Return from interrupt
RTS	Return from subroutine
SWI, SWI2, SWI3	Software interrupt (absolute indirect)
SYNC	Synchronize with interrupt line



FIGURE 5 - DIAGRAMME DES TEMPS EN FONCTIONNEMENT RALENTI  
(UTILISATION D'UNE MÉMOIRE LENTE)

(La figure correspond à l'allongement minimum des temps)  
Tension d'entrée : 3,0 à 0 V,  $t_{THLMR} = t_{TLHMR} = 5,0$  ns



## COMMAND SUMMARY

Command Code								Command Mnemonic	Command Description
7	6	5	4	3	2	1	0		
<b>FIXED-POINT 16-BIT</b>									
sr	1	1	0	1	1	0	0	SADD	Add TOS to NOS. Result to NOS. Pop Stack.
sr	1	1	0	1	1	0	1	SSUB	Subtract TOS from NOS. Result to NOS. Pop Stack.
sr	1	1	0	1	1	1	0	SMUL	Multiply NOS by TOS. Lower half of result to NOS. Pop Stack.
sr	1	1	1	0	1	1	0	SMUJ	Multiply NOS by TOS. Upper half of result to NOS. Pop Stack.
sr	1	1	0	1	1	1	1	SDIV	Divide NOS by TOS. Result to NOS. Pop Stack.
<b>FIXED-POINT 32-BIT</b>									
sr	0	1	0	1	1	0	0	DADD	Add TOS to NOS. Result to NOS. Pop Stack.
sr	0	1	0	1	1	0	1	DSUB	Subtract TOS from NOS. Result to NOS. Pop Stack.
sr	0	1	0	1	1	1	0	DMUL	Multiply NOS by TOS. Lower half of result to NOS. Pop Stack.
sr	0	1	1	0	1	1	0	DMUJ	Multiply NOS by TOS. Upper half of result to NOS. Pop Stack.
sr	0	1	0	1	1	1	1	DDIV	Divide NOS by TOS. Result to NOS. Pop Stack.
<b>FLOATING-POINT 32-BIT</b>									
sr	0	0	1	0	0	0	0	FADD	Add TOS to NOS. Result to NOS. Pop Stack.
sr	0	0	1	0	0	0	1	FSUB	Subtract TOS from NOS. Result to NOS. Pop Stack.
sr	0	0	1	0	0	1	0	FMUL	Multiply NOS by TOS. Result to NOS. Pop Stack.
sr	0	0	1	0	0	1	1	FDIV	Divide NOS by TOS. Result to NOS. Pop Stack.
<b>DERIVED FLOATING-POINT FUNCTIONS</b>									
sr	0	0	0	0	0	0	1	SQRT	Square Root of TOS. Result in TOS.
sr	0	0	0	0	0	1	0	SIN	Sine of TOS. Result in TOS.
sr	0	0	0	0	0	1	1	COS	Cosine of TOS. Result in TOS.
sr	0	0	0	0	1	0	0	TAN	Tangent of TOS. Result in TOS.
sr	0	0	0	0	1	0	1	ASIN	Inverse Sine of TOS. Result in TOS.
sr	0	0	0	0	1	1	0	ACOS	Inverse Cosine of TOS. Result in TOS.
sr	0	0	0	0	1	1	1	ATAN	Inverse Tangent of TOS. Result in TOS.
sr	0	0	0	1	0	0	0	LOG	Common Logarithm (base 10) of TOS. Result in TOS.
sr	0	0	0	1	0	0	1	LN	Natural Logarithm (base e) of TOS. Result in TOS.
sr	0	0	0	1	0	1	0	EXP	Exponential ( $e^x$ ) of TOS. Result in TOS.
sr	0	0	0	1	0	1	1	PWR	NOS raised to the power in TOS. Result in NOS. Pop Stack.
<b>DATA MANIPULATION COMMANDS</b>									
sr	0	0	0	0	0	0	0	NOP	No Operation
sr	0	0	1	1	1	1	1	FIXS	Convert TOS from floating point to 16-bit fixed point format.
sr	0	0	1	1	1	1	0	FIXD	Convert TOS from floating point to 32-bit fixed point format.
sr	0	0	1	1	1	0	1	FLTS	Convert TOS from 16-bit fixed point to floating point format.
sr	0	0	1	1	1	0	0	FLTD	Convert TOS from 32-bit fixed point to floating point format.
sr	1	1	1	0	1	0	0	CHSS	Change sign of 16-bit fixed point operand on TOS.
sr	0	1	1	0	1	0	0	CHSD	Change sign of 32-bit fixed point operand on TOS.
sr	0	0	1	0	1	0	1	CHSF	Change sign of floating point operand on TOS.
sr	1	1	1	0	1	1	1	PTOS	Push 16-bit fixed point operand on TOS to NOS (Copy)
sr	0	1	1	0	1	1	1	PTOD	Push 32-bit fixed point operand on TOS to NOS. (Copy)
sr	0	0	1	0	1	1	1	PTOF	Push floating point operand on TOS to NOS. (Copy)
sr	1	1	1	1	0	0	0	POPS	Pop 16-bit fixed point operand from TOS. NOS becomes TOS.
sr	0	1	1	1	0	0	0	POPD	Pop 32-bit fixed point operand from TOS. NOS becomes TOS.
sr	0	0	1	1	0	0	0	POPF	Pop floating point operand from TOS. NOS becomes TOS.
sr	1	1	1	1	0	0	1	XCHS	Exchange 16-bit fixed point operands TOS and NOS.
sr	0	1	1	1	0	0	1	XCHD	Exchange 32-bit fixed point operands TOS and NOS.
sr	0	0	1	1	0	0	1	XCHF	Exchange floating point operands TOS and NOS.
sr	0	0	1	1	0	1	0	PUPI	Push floating point constant " $\pi$ " onto TOS. Previous TOS becomes NOS.

### NOTES:

- TOS means Top of Stack. NOS means Next on Stack.
- AMD Application Brief "Algorithm Details for the Am9511A APU" provides detailed descriptions of each command function, including data ranges, accuracies, stack configurations, etc.
- Many commands destroy one stack location (bottom of stack) during development of the result. The derived functions may destroy several stack locations. See Application Brief for details.
- The trigonometric functions handle angles in radians, not degrees.
- No remainder is available for the fixed-point divide functions.
- Results will be undefined for any combination of command coding bits not specified in this table.

Parameters	Description	Am9511A		Am9511A-1		Am9511A-4		Units	
		Min	Max	Min	Max	Min	Max		
TAPW	EACK LOW Pulse Width	100		75		50		ns	
TCDR	C/D to RD LOW Set-up Time	0		0		0		ns	
TCDW	C/D to WR LOW Set-up Time	0		0		0		ns	
TCPH	Clock Pulse HIGH Width	200		140		100		ns	
TCPL	Clock Pulse LOW Width	240		160		120		ns	
TCSR	CS LOW to RD LOW Set-up Time	0		0		0		ns	
TCSW	CS LOW to WR LOW Set-up Time	0		0		0		ns	
TCY	Clock Period	480	5000	320	3300	250	2500	ns	
TDW	Data Bus Stable to WR HIGH Set-up Time	150		100 (Note 9)		100		ns	
TEAE	EACK LOW to END HIGH Delay		200		175		150	ns	
TEPW	END LOW Pulse Width (Note 4)	400		300		200		ns	
TOP	Data Bus Output Valid to PAUSE HIGH Delay	0		0		0		ns	
TPPWR	PAUSE LOW Pulse Width Read (Note 5)	Data	3.5TCY+50	5.5TCY+300	3.5TCY+50	5.5TCY+200	3.5TCY+50	5.5TCY+200	ns
		Status	1.5TCY+50	3.5TCY+300	1.5TCY+50	3.5TCY+200	1.5TCY+50	3.5TCY+200	
TPPWW	PAUSE LOW Pulse Width Write (Note 8)		50		50		50	ns	
TPR	PAUSE HIGH to RD HIGH Hold Time	0		0		0		ns	
TPW	PAUSE HIGH to WR HIGH Hold Time	0		0		0		ns	
TRCD	RD HIGH to C/D Hold Time	0		0		0		ns	
TRCS	RD HIGH to CS HIGH Hold Time	0		0		0		ns	
TRO	RD LOW to Data Bus ON Delay	50		50		25		ns	
TRP	RD LOW to PAUSE LOW Delay (Note 6)		150		100 (Note 9)		100	ns	
TRZ	RD HIGH to Data Bus OFF Delay	50	200	50	150	25	100	ns	
TSAPW	SVACK LOW Pulse Width	100		75		50		ns	
TSAR	SVACK LOW to SVREQ LOW Delay		300		200		150	ns	
TWCD	WR HIGH to C/D Hold Time	60		30		30		ns	
TWCS	WR HIGH to CS HIGH Hold Time	60		30		30		ns	
TWD	WR HIGH to Data Bus Hold Time	20		20		20		ns	
TWI	Write Inactive Time	Command	3TCY		3TCY		3TCY	ns	
		Data	4TCY		4TCY		4TCY		
TWP	WR LOW to PAUSE LOW Delay (Note 6)		150		100 (Note 9)		100	ns	

- Notes:
1. Typical values are for  $T_A = 25^\circ\text{C}$ , nominal supply voltages and nominal processing parameters.
  2. Switching parameters are listed in alphabetical order.
  3. Test conditions assume transition times of 20ns or less, output loading of one TTL gate plus 100pF and timing reference levels of 0.8V and 2.0V.
  4. END low pulse width is specified for EACK tied to VSS. Otherwise TEAE applies.
  5. Minimum values shown assume no previously entered command is being executed for the data access. If a previously entered command is being executed, PAUSE LOW Pulse Width is the time to complete execution plus the time shown. Status may be read at any time without exceeding the time shown.
  6. PAUSE is pulled low for both command and data operations.
  7. TEX is the execution time of the current command (see the Command Execution Times table).
  8. PAUSE low pulse width is less than 50ns when writing into the data port or the control port as long as the duty requirement (TWI) is observed and no previous command is being executed. TWI may be safely violated up to 500ns as long as the extended TPPWW that results is observed. If a previously entered command is being executed, PAUSE LOW Pulse Width is the time to complete execution plus the time shown.
  9. 150ns for the Am9511A-1DM.

1) subroutine INIT:

0094	4F	CLRA
0095	5F	CLRB
0096	B7 EBF8	STAA \$ EBF8
0099	5C	INCB
009A	C1 10	CMPB <del>##</del> 10
009C	2F F8	BLE <del>/</del> F8
009E	B7 EBF9	STAA \$ EBF9
00A1	39	RTS

2) subroutine DATA:

02B5	C6 00	LDA B <del>##</del> 00
02B7	A6 00	LDA A 0,X
02B9	B7 EBF8	STAA EBF8
02BC	5C	INC B
02BD	C1 04	CMPB <del>##</del> 04
02BF	27 04	BEQ 04
02C1	08	INX
02C2	7E 02B7	JMP \$ 02B7
02C5	39	RTS

3) subroutine CONVERSION

02C6	86 9F	LDA A <del>##</del> 9F <del>##</del> FLTS=9F
02C8	B7 EBF9	STAA EBF9
02CB	39	RTS

4) subroutine RANJ

02CC	6 EBF8	LDA A EBF8
02CF	B6 EBF8	LDA A EBF8
02D2	B7 0050	STAA \$0050
02D5	B6 EBF8	LDA A EBF8
02D8	B7 0051	STAA \$0051
02DB	B6 EBF8	LDA A EBF8
02DE	B7 0052	STAA \$0052

02E1 B6 EBF8  
 02E4 B7 0053  
 02E7 39

LDA A ~~§~~ EBF8  
 STA A ~~§~~ 0053  
 RTS

5) programme test:

0253 00  
 0254 00  
 0255 98  
 0256 06  
 0257 3F

+ chargement de la  
 table de données.

02B2 CE 0253  
 02B5 C6 00  
 02B7 A6 00  
 02B9 B7 EBF8  
 02BC 5C  
 02BD C1 04  
 02BF 27 04  
 02C1 08  
 02C2 7E 02B7  
 02C5 3F  
 02C6 86 9F  
 02C8 B7 EBF9  
 02CB 3F  
 02CC B6 EBF8  
 02CF B6 EBF8  
 02D2 B7 0050  
 02D5 B6 EBF8  
 02D8 B7 0051  
 02DB B6 EBF8  
 02DE B7 0052

LDX ~~#~~ ~~§~~ 0253  
 LDA B ~~#~~ 00  
 LDA A 0,X  
 STA A ~~§~~ EBF8  
 INCB  
 CMPB ~~#~~ 04  
 BEQ 04  
 INX  
 JMP ~~§~~ 02B7  
 SWI  
 LDA A ~~#~~ ~~§~~ 9F  
 STA A ~~§~~ EBF9  
 SWI  
 LDA A ~~§~~ EBF8  
 LDA A ~~§~~ EBF8  
 STA A ~~§~~ 0050  
 LDA A ~~§~~ EBF8  
 STA A ~~§~~ 0051  
 LDA A ~~§~~ EBF8  
 STA A ~~§~~ 0052

Exemple : COS 2II

7) Sous programme de COS

```

0253 00          Chargement de la table de donnée
0254 00
0255 80
  0256 002
0257 3F
  0258 BD 02B2 JSR $02B2 DATA
025B 3F          SWI
$0100 86 1A     LDAA+= 1A      PUPI= 1A
0102 B7 EBF9   STAA $ EBF9
  0105 3F          SWI
0106 86 12
0107 B7 EBF9   LDAA=$ 12      FMUL=12
010A 3F          SWI
010C 86 19     LDAA= $ 19     XCHF=19
010E B7 EBF9   STAA EBF9
011  3F          SWI
012  86 13     LDAA=13       CO=83
0114 B7 EBF9   STAA EBF9
0117 3F
0118 BD 02CC   JSR /02CC     SUBROU.RANJ
011B 3F          SWI
RESULTAT
  0050/01
0051/80        EN FLOTTANT HEXA
0052/00        01 80 00 00  → 0.1000 .2
0053/00        en decimal → 1

```

Remarque:

on peut avoir le SIN , en changeant simplement la commande de COS par la commande SIN .

```

DIMENSION IVECT(100)
DIMENSION TS(100),A(40),B(40)
DATA IPLANC,IASTER,IPLUS/1F,1H*,1H*/
READ (105,15) ITER
PRINT 200, ITER
READ (105,15) NV
READ (105,100) (TS(L),L=1,NV)
PRINT 87
PRINT 200,NV
PRINT 200,(TS(L),L=1,NV)
CALL CALCUL (TS,A,B,NV)
PRINT 204
204  FORMAT (20X,72(1H*),/,20X,1H*,'GRAPHE DE LA TRANSFORME
*DE FOURIER DE F(X)=X(T)',/,20X,72(1H*),/)
PRINT 2040
2040  FORMAT (1F1)
DO 400 I=1,100
IVECT(I)=IPLUS
400  CONTINUE
WRITE (108,201) (IVECT(J),J=1,100)
201  FORMAT (///,10X,100(A1),/)
DO 11 T=1,100
IVECT(T)=IPLANC
11  CONTINUE
DO 202 K=1,16
IVECT(20)=IPLUS
T=P(K)*B(K)+A(K)*A(K)
T=10*(T*.5)
J=T+20
IVECT(J)=IASTER
WRITE (108,203) IVECT
203  FORMAT (10X,100(A1),/)
IVECT(J)=IPLANC
202  CONTINUE
STOP
15  FORMAT (I3)
87  FORMAT (1X,////)
100  FORMAT (16(T2))
200  FORMAT (10X,10(1H*),T3)
300  FORMAT (2((10X,16(T2),/))
END

```

```

SUBROUTINE CALCUL (TS,A,B,NV)
DIMENSION TS(1),A(1),B(1)
P1=2.*3.14159265
DO 70 K=1,NV
KK=K-1
A(1)=0.
P(1)=0.
DO 65 T=1,NV
JJ=I-1
ANG=P1*FLOAT(JJ)*FLOAT(KK)/FLOAT(NV)
A(K)=A(K)+TS(I)*COS(ANG)
P(K)=B(K)+TS(I)*SIN(ANG)
65  CONTINUE
A(K)=A(K)
P(K)=P(K)
70  PRINT 160,K,A(K),B(K)
160  FORMAT (10X,T3,2(5X,F5.2))
RETURN
END

```

Echelle;

COEFS. REELLE.	COEFS. IMAG.
8.00	.00
1.00	5.03
.00	.00
1.00	1.50
.00	.00
1.00	.67
.00	.00
1.00	.20
.00	.00
1.00	- .20
.00	.00
1.00	-.67
.00	.00
1.00	-1.50
.00	.00
1.00	-5.03

0,4 |




Fig. 1A

This document contains information that is classified as CONFIDENTIAL. It is to be controlled and distributed only to those personnel who have been authorized to receive it.



```

DIMENSION TVR(100)
DIMENSION AR(16),AI(16)
DIMENSION X(16)
INTEGER X
DATA IBLANC, TASTER, IPLUS/1H , 1H*, 1H*/
M=4
N=2**M
NU2=N/2
NM1=N-1
11 READ (105,11) (X(I),I=1,16)
FORMAT(16(I2))
DO 04 K=1,16
J=X(K)
AR(K)=J
AI(K)=0
04 CONTINUE
I=0
J=0
30 IF (I.GE.J) GO TO 40
TR=AR(I+1)
AR(I+1)=AR(J+1)
AR(J+1)=TR
TI=AI(I+1)
AI(I+1)=AI(J+1)
AI(J+1)=TI
40 K=NU2
50 IF (K.GT.J) GO TO 60
J=J-K
K=K/2
GO TO 50
60 J=J+K
I=I+1
IF (I.LT.NM1) GO TO 30
J=J+K
PI=3.14
DO 100 I=1,M
LE=2**I
LE1=LE/2
UI=0
UR=1
WR=COS(PI/LE1)
WI=SIN(PI/LE1)
DO 80 J=1,LE1
DO 75 I=J,N,LE
IP=I+LE1
TR=AR(IP)*UR-AI(IP)*UI
TI=AR(IP)*UI+AI(IP)*UR
AR(IP)=AR(I)-TR
AI(IP)=AI(I)-TI
AR(I)=AR(I)+TR
AI(I)=AI(I)+TI
75 CONTINUE
UR=UR*WR-LI*WI
UI=UR*WI+LI*WR
80 CONTINUE
100 CONTINUE
WRITE (108,105)AR
105 FORMAT(20X,1H*,38X,'PARTIE REELLE DES COEFFS DE FOURIER',
*37Y,1H*,/,20X,1H*,16(F5.2,2X),1H*,/)

```

```

WRITE (108,110) AI
110  FORMAT(20X,1H*,20X,'PARTIE IMAGINAIRE DES COEFS DE FOURIER',
      *52Y,1H*,/,20X,1H*,16(F5.2,2X),1H*,/)
PRINT 32
32  FORMAT (20X,11Z(1H*),1H1)
DO 200 I=1,100
IVECT(I)=IPLUS
200  CONTINUE
PRINT 204G
2040 FORMAT (1H1)
PRINT 204
204  FORMAT (20X,7Z(1H*),/,20X,1H*, 'GRAPHE DE LA TRANSFORME RAPIDE
*DE FOURIER DE F(X)=X(T)',/,20X,7Z(1H*),/)
WRITE (108,201) (IVECT(J),J=1,100)
201  FORMAT (///,10X,100(A1),/)
DO 2021 T=1,100
IVECT(T)=IPLANC
2021 CONTINUE
DO 202 K=1,16
IVECT(20)=TPLUS
T=AI(K)*AI(K)+AR(K)*AR(K)
T=10*(T*.5)
J=T+20
IVECT(J)=IASTER
WRITE (108,203) IVECT
203  FORMAT (10X,100(A1),/)
IVECT(J)=IPLANC
202  CONTINUE
STOP
END

```

TABLEAU DES COEFFICIENTS DE FOURIER.

+++++

COEFS; DES REELLE;	COEFS. DES IMAGINAIRE
8.00	.00
2.93	2.03
.00	.00
.88	.88
.00	.00
.55	-.25
.00	.00
.64	.14
.00	.00
.48	-1.03
.00	.00
.68	-.54
.00	.00
.04	-.76
.00	.00
1.80	-.48

KMS. .

\*\*\*\*\*  
\*GRAPHE DE LA TRANSFORME RAPIDE DE FOURIER DE  $F(x)=X(T)$   
\*\*\*\*\*




Fig. 2A

BBB  
BBB  
BBB  
BBB  
BBB  
BIBLIOGRAPHIE.  
oooooooooooooooooooooooooooo

THESES:

- Résolution de l'équation du bilan énergétique  
C.ERI janvier 82.
- Etude du up 6809 Juin 83

REVUES:

- Haut Parleur
- Minis et micro n°92 et 96
- Electronics
- IEE AUDIO 67
- Rapport de séminaire de A. ABDELLAOUI.  
année 1977.

OUVRAGES:

- Emploie des microsystemes (AUMIAUX)
- Les systemes à up (AUMIAUX)
- Le up 6809 (DARDANE)
- Les méthodes rapides de transformation du  
signal. (LIFERMANN)
- The Fast Fourier Transform (BRIGHAM)
- Digital Signal Processing  
(RONALD SHAFER.)

Fiche Technique fournie par A.M.D (de l'AM 9511)