Veuillez utiliser cette adresse pour citer ce document : http://repository.enp.edu.dz/jspui/handle/123456789/1779
Titre: Générateur intelligent de multi-réseaux neuronaux artificiels
Autre(s) titre(s): application
la commande SHE PWM pour le contrôle de vitesse des moteurs Asynchrones
Auteur(s): Bourenane, Aomar
Larbes, Chérif, Directeur de thèse
Guellal, Amar, Directeur de thèse
Mots-clés: Intelligence artificielle
Réseaux de neurones artificiels (RNA)
FPGA
Application C++
Moteur asynchrone
Date de publication: 2018
Résumé: Ce mémoire se positionne dans la thématique des réseaux de neurones artificiels orientés vers les applications nécessitant le fonctionnement en temps réel et un contrôle de précision et de la consommation en ressources hardwares. Cependant, l’implémentation de ces réseaux s'est avérée très difficile. Notamment pour les domaines scientifiques qui n'ont pas un background en électronique. La complexité de la réalisation des réseaux de neurones se traduit en deux phases essentielles, la phase d'implémentation dons laquelle les RNAs nécessitent un parallélisme et une flexibilité et la phase d'élaboration de la topologie du réseau neuronal qui constitue l'un des grands mystères de l'intelligence artificielle et particulièrement des RNAs, dans certains problèmes scientifiques complexes la réalisation de cette phase, pourrait nécessiter des années d’expérience et d’intuition. Dans ce contexte, notre travail consiste à répondre à ces problèmes en proposant une application basée sur C ++ intelligente pour l'implémentation d'un réseau muliti-RNA en deux types de fonctionnement "série et parallèle" et avec une topologie flexible. Nous avons tout fait pour rendre l'application très simple à l'utilisation, pour que tous les domaines de la recherche puissent en profiter. Dans le premier chapitre, on a exposé la technique SHE PWM qui nous servira comme une application de validation. On a consacré le deuxième chapitre pour présenter l'architecture de RNA et une implémentation complète sur MATLAB. Dans le dernier chapitre, on a exposé l'architecture interne de notre application C++ et toutes les descriptions VHDL. Des simulations et des résultats expérimentaux ont également été présentés.
Description: Mémoire de Projet de Fin d’Étude : Électronique : Alger, École Nationale Polytechnique : 2018
URI/URL: http://repository.enp.edu.dz/xmlui/handle/123456789/1779
Collection(s) :Département Electronique

Fichier(s) constituant ce document :
Fichier Description TailleFormat 
BOURENANE.Aomar.pdfPN0111812.54 MBAdobe PDFVoir/Ouvrir


Tous les documents dans DSpace sont protégés par copyright, avec tous droits réservés.