Implémentation sur circuit reconfigurable d'un décodeur de Reed-Solomon pour les communications sans fils

Abstract

Ce travail s’inscrit dans le cadre de l’étude des codes correcteurs d’erreurs. Nous nous intéressons tout particulièrement aux codes de Reed-Solomon utilisés dans les communications sans fils. Après une étude théorique de ces codes, nous proposons deux architectures pour les codeurs et décodeurs de Reed-Solomon (15, 9) et (255, 239), l’une bas´e sur la théorie d’Euclid et l’autre sur les registres à décalage de Berlekamp-Massey. Les codes de description sont écrits en VHDL, la synthèse est l’implémentation aussi bien du codeur et des décodeurs est réalisé à l’aide de l’outil ISE de Xilinx sur carte FPGA.