Implementation d'un classificateur neuronal base sur l'algorithme RPG des rythmes cerebraux sur FPGA

Abstract

Le travail présenté dans ce mémoire, consiste à concevoir et implémenter un classificateur neuronal basé sur l’algorithme de la rétro propagation du gradient RPG, des rythmes cérébraux en utilisant l’enregistrement EEG. L’architecture globale de notre classificateur est implémentée sur le circuit VIRTEX-II XC2V3000 de XILINX, cette architecture a consommé 83% des ressources internes du circuit FPGA avec un fonctionnement piloté par une horloge de l’ordre de 35 MHz.