Optimisation des performances temporelles de circuits intégrés VLSI

Abstract

Les travaux que nous avons entrepris sont tous liés à un aspect particulier de la conception assistée par ordinateur de circuits intégrés VLSI (Very Large Scale Integration). Cet aspect est l'estimation et l'optimisation des performances temporelles des circuits VLSI. L'importance du facteur temps pour les circuits intégrés est telle que certains experts l'ont qualifiée de troisième dimension du silicium. Les motivations de ces travaux sont liées à l'évolution des circuits intégrés. En effet, les marchés de circuits intégrés (particulièrement les unités de traitement) exigent des circuits de plus en plus rapides. De plus, la taille de ces circuits augmente continuellement (elle atteint la taille de plusieurs millions de transistors) rendant, de ce fait, la mesure et l'optimisation des performances de plus en plus difficiles. De plus avec les dernières évolutions de la technologie notamment les technologies submicroniques, les performances des circuits intégrés ont tendance à être dégradées. Ce qui explique l'impérieuse nécessité de développer des outils CAO spécialisés, qui ont pour tâche d'assister les concepteurs de circuits intégrés durant la phase d'estimation et d'optimisation des circuits. En outre, compte tenu de l'importance de cette tâche, il est nécessaire de considérer les circuits intégrés à différents niveaux de représentation. Dans cette thèse sont développés plus particulièrement des algorithmes d'optimisation au niveau physique, et ce d'abord au niveau porte et ensuite au niveau transistor.