

REPUBLIQUE ALGERIENNE DEMOCRATIQUE ET POPULAIRE
Ministère de l'Enseignement Supérieur et de la Recherche Scientifique
Ecole Nationale Polytechnique



Département d'Electrotechnique
Laboratoire de Recherche en Electrotechnique



Mémoire de projet de fin d'études

Pour l'obtention du diplôme d'ingénieur d'état en Electrotechnique

**Etude et commande d'un convertisseur matriciel
multiniveaux pentaphasé**

Présenté par :

- **AMEUR Kamel**
- **KIBBOU Nazih**

Sous la direction de : Pr E.M. BERKOUK

et Dr A. BENACHOUR

Présenté(e) et soutenue publiquement le (27/06/2022)

Composition du Jury :

Président :	Pr. M. Tegar	Professeur à l'ENP
Rapporteur/ Promoteur :	Dr. A. Benachour	MCB à l'ESSA d'Alger
	Pr. E.M. BERKOUK	Professeur à l'ENP
Examineur :	Pr. Mo. Mahmoudi	Professeur à l'ENP

REPUBLIQUE ALGERIENNE DEMOCRATIQUE ET POPULAIRE
Ministère de l'Enseignement Supérieur et de la Recherche Scientifique
Ecole Nationale Polytechnique



Département d'Electrotechnique
Laboratoire de Recherche en Electrotechnique



Mémoire de projet de fin d'études

Pour l'obtention du diplôme d'ingénieur d'état en Electrotechnique

**Etude et commande d'un convertisseur matriciel
multiniveaux pentaphasé**

Présenté par :

- **AMEUR Kamel**
- **KIBBOU Nazih**

Sous la direction de : Pr E.M. BERKOUK

et Dr A. BENACHOUR

Présenté(e) et soutenue publiquement le (27/06/2022)

Composition du Jury :

Président :	Pr. M. Tegar	Professeur à l'ENP
Rapporteur/ Promoteur :	Dr. A. Benachour	MCB à l'ESSA d'Alger
	Pr. E.M. BERKOUK	Professeur à l'ENP
Examineur :	Pr. Mo. Mahmoudi	Professeur à l'ENP

Remerciement

Qu'il nous soit d'abord permis de remercier et d'exprimer notre gratitude envers Allah, le tout puissant de nous avoir donné la volonté, la patience et la santé durant toutes ces longues années d'études.

Nous souhaitons exprimer nos profondes gratitude et nos sincères remerciements à nos encadreurs **Pr E.M BERKOUK** et **Dr A. BENACHOUR** de nous avoir confié ce sujet, de leur patience et de leur aide précieuse qu'ils nous ont toujours fournies jusqu'à la fin de ce travail.

Nous tenons également à remercier Monsieur **M. Tegar**, Professeur à l'Ecole Nationale Polytechnique, qui nous a fait l'honneur de présider le jury, et de ces conseils précieux qu'il nous a offert durant ses cours de classe. Nos remerciements vont également au membre du jury Monsieur **M.O MAHMOUDI** qui nous a fait l'honneur d'y participer et pour l'intérêt qu'il nous a bien voulu porter à ce travail, en acceptant de l'examiner.

Notre gratitude va aussi à l'ensemble des enseignants d'électrotechnique à l'Ecole Nationale Polytechnique, de nous avoir suivi durant toute notre formation universitaire afin de nous assurer un apprentissage de qualité et de nous inculquer les valeurs d'un métier si noble.

Finalement, nous tenons à remercier toutes les personnes qui nous ont aidé, de près ou de loin, dans nos cursus.

Dédicaces

À mes très chers parents Autant de phrases et d'expression aussi éloquentes soient-elles, ne sauraient exprimer ma gratitude, ma reconnaissance et ma considération pour les sacrifices que vous avez consenti pour mon instruction et mon bien être notamment ma mère.

À toute ma famille maternelle MISSOUM sans exception et à mon oncle ABDELKRIM, pour leurs encouragements et leurs soutiens.

À mon proche Dedi **Zoubir**, pour tout aides qui me donne durant ma vie.

À mon binôme , ou plutôt: à mon frère NAZIH, pour l'acharnement et le dévouement pour ce travail.

À mes chers camarades, pour leurs encouragements, surtout à ABDELMALEK, MOHAMED, AMINE et HAKIM pour leurs présences durant les moments difficiles.

À tous ceux qui, par un mot, m'ont donné la force de continuer.

KAMEL.

Dédicaces

A l'homme, mon précieux offres du dieu, qui donne ma vie, ma réussite et tout mon respect :

mon cher père **BENYOUCEF**

A la mémoire de la femme qui a souffert sans me laisser souffrir, qui n'a jamais dit non à mes exigences et qui n'a épargné aucun effort pour me rendre heureux : mon adorable mère

MERIEM, qui dieu l'accueille dans ses vastes paradis.

A ma chère sœur **MALAK**, qui n'a pas cessé de me conseiller, encourager et soutenir tout au long de mes études. Que dieu la protège et leur offre de chance et le bonheur.

A mes grands-mères, mes oncles et mes tantes. Que dieu leur donne une longue et joyeuse vie.

A mes très chers amis surtout ABDELKADER et AHMED et tous les amis que j'ai connu jusqu'à maintenant. Merci pour leurs amours et leurs encouragements

Sans oublier mon binôme **KAMEL** pour son soutien moral, sa patience et sa compréhension tout au long de ce projet.

NAZIH

الهدف من هذا العمل هو دراسة والتحكم في محول مصفوفة غير مباشر متعدد المستويات من خمس مراحل. بدأت الدراسة بنبذة عن الهياكل متعددة المستويات والاهتمام بها وكذلك خماسية الأطوار. بعد ذلك، تم اقتراح استراتيجيات تعديل مختلفة لـ SVM وتطبيقها على هذا الهيكل، ثم تم إجراء عمليات محاكاة تحت MATLAB / SIMULINK لرؤية ومقارنة أداء كل طريقة. تم تطوير عرض تقديمي للوحة التحكم المستخدمة (STM32H743Vi). أخيرًا، تم تقديم مقعد الاختبار المستخدم في التحقق التجريبي من استراتيجيات تعديل SVM المختلفة بالإضافة إلى النتائج التجريبية التي تم الحصول عليها.

كلمات مفتاحية: SVM ، STM32H743Vi ، محول المصفوفة غير المباشر ، متعدد المستويات، خمس أطوار.

Abstract.....

The objective of this work is to study and control a five-phase multilevel indirect matrix converter. The study began with a state of the art on multi-level structures and the interest in these structures as well as those of the five-phase. Then, different SVM modulation strategies were proposed and applied to this structure, then simulations under MATLAB/SIMULINK were carried out to see and compare the performance of each method. A presentation of the control board used (STM32H743Vi) has been developed. Finally, the test bench used in the experimental validation of the different SVM modulation strategies was presented as well as the experimental results obtained.

Key words: SVM, STM32H743Vi, indirect matrix converter, multilevel, five-phase.

Résumé.....

L'objectif de ce travail consiste à l'étude et la commande d'un convertisseur matriciel indirect multiniveaux pentaphasé. L'étude a été entamée par un état de l'art sur les structures multi-niveaux et l'intérêt porté pour ces structures ainsi que ceux du pentaphasé. Ensuite, différentes stratégies de modulation SVM ont été proposées et appliquées à cette structure puis des simulations sous MATLAB/SIMULINK ont été effectuées pour voir et comparer les performances de chaque méthode. Une présentation de la carte de commande utilisée (STM32H743Vi) a été élaborée. En final, le banc d'essai utilisé dans la validation expérimentale des différentes stratégies de modulation SVM a été présenté ainsi que les résultats expérimentaux obtenus.

Mots clés : SVM, STM32H743Vi, convertisseur matriciel indirect, multiniveaux, pentaphasé.

Tables des matières

TABLE DES MATIERES

LISTE DES SYMBOLES

LISTE DES FIGURES

LISTE DES TABLEAUX

INTRODUCTION GENERALE 19

CHAPITRE 1. L'ETAT DE L'ART SUR LES STRUCTURES DES CONVERTISSEURS MATRICIELS 22

1.1 Introduction :..... 22

1.2 Les Structures de convertisseur matriciel Indirect :..... 23

1.2.1 Le convertisseur matriciel indirect :..... 23

1.2.2 Le convertisseur matriciel « Sparse » :..... 24

1.2.3 Le convertisseur matriciel « Very-Sparse » :..... 24

1.2.4 Le convertisseur matriciel « Ultra-Sparse » :..... 25

1.2.5 Le convertisseur matriciel à « Etage inverseur » :..... 26

1.2.6 Comparaison entre les structures :..... 27

1.3 Les Structures du convertisseur matriciel multiniveaux : 27

1.3.1 Le convertisseur matriciel indirect à trois niveaux :..... 27

1.3.2 Le convertisseur matriciel « Sparse » indirect à trois niveaux :..... 28

1.3.3 Le convertisseur matriciel indirect « Vienna » à trois niveaux :..... 29

1.3.4 Onduleur de type T à trois niveaux connectés à l'étage redresseur :..... 30

1.3.5 Le convertisseur matriciel multi-modulaire :..... 31

1.3.5 Convertisseur matriciel multiniveaux « Diode-Clamped » :..... 31

1.3.6 Comparaison entre les structures :..... 32

1.4 La structure matricielle multiniveaux T-type pentaphasée :..... 33

1.4.1 La structure NPC :..... 34

1.4.2 Comparaison entre la structure T-NPC et NPC :..... 34

1.4.3 Choix de l'interrupteur :..... 35

1.4.4 Application des convertisseurs matriciels :..... 36

1.5 Etat de l'art sur les techniques de modulation appliquées au convertisseur matriciel indirect 36

1.5.1 Modulations scalaires (méthode Venturini) 37

1.5.2 Méthodes vectorielles 37

1.6 Conclusion..... 39

CHAPITRE 2. MODULATION VECTORIELLE DU CONVERTISSEUR MATRICIEL INDIRECT MULTINIVEAUX PENTA PHASE I3LMC5P.....	41
2.1 Introduction :.....	41
2.2 Modélisation du convertisseur matriciel :.....	42
2.2.1 Modélisation de l'étage onduleur :	42
2.2.2 Modélisation de l'étage redresseur :	44
2.3 Notions utiles.....	44
2.3.1 Le Taux de distorsion d'harmonique :	44
2.3.2 Equilibrage du point neutre :	44
2.3.3 La tension du mode commun :	46
2.4 Commande de l'étage redresseur :	46
2.4.1 Résultats de Simulation :	49
2.5 Commande de l'étage onduleur :	50
2.5.1 La modulation vectorielle (SVM) à 2 vecteurs actifs :	53
2.5.2 La modulation vectorielle (SVM) à 4 vecteurs actifs :	62
2.5.3 Comparaison entre la SVM à 2 vecteurs et la SVM à 4 vecteurs :	73
2.6 Conclusion.....	74
CHAPITRE 3. LA PRESENTATION DE LA CARTE STM32H743.....	76
3.1 Introduction :.....	76
3.2 Le microcontrôleur Stm32H7xx	76
3.3 Les ports GPIO :	77
3.4 Le gestionnaire d'interruptions (NVIC) :	77
3.5 Convertisseur Analogique Numérique (ADC) :	80
3.6 Les Timers :	81
3.6.1 Synchronisation master/slave :	83
2.6.1 Les timers de base :	85
2.6.2 Les timers à usage général (TIMx) :	85
2.6.3 Les Timers avancés :	86
2.6.4 Le Timer à haute résolution :	86
2.6.5 Caractéristiques principales :	87
3.6 Conclusion :	92
CHAPITRE 4. VALIDATION EXPERIMENTALE	94
4.1 Introduction	94

4.2	Prototype du convertisseur :	94
4.2.1	Un onduleur pentaphasé T-NPC à 3niveaux	95
4.2.2	Un microcontrôleur STM32H743 :	96
4.3	Présentation des résultats :	97
4.3.1	Modulation vectorielle (SVM)	98
4.4	Conclusion :	103
	CONCLUSION GENERALE	106
	Bibliographie :	109
ANNEXE A	113	
ANNEXE B	126	
ANNEXE C	131	
ANNEXE D	134	

Liste des symboles

LISTE DES SYMBOLES

IMC : Indirect Matrix Converter.

MC : Matrix Converter.

I3LMC5P: Indirect 3 Level Matrix Converter 5 Phase.

NPC : Neutral Point Clamped.

V_{DC} : tension de bus continue.

V_{NO} : tension du mode commun.

SVM : Space Vector Modulation.

cos(ϕ) : facteur de puissance.

f_s : fréquence de commutation.

θ_{ref} : angle de référence.

m : indice de modulation de redresseur.

r : taux de modulation.

THD% : Taux de distortion.

PWM : Pulse Width Modulation.

IGBT : Insulated Gate Bipolar Transistor.

CSR : Current Source Rectifier.

VSI : Voltage Source Inverter.

NVIC : Nested Vectored Interrupt Controller.

ADC : Analogue Digital Converter.

NTVSPWM : nearest three vectors space vector pulse width modulation.

Liste des figures

LISTE DES FIGURES

Figure 1-1 : La structure du convertisseur matriciel indirect (IMC conventionnel).	23
Figure 1-2 : La structure du convertisseur matriciel « Sparse ».	24
Figure 1-3: La structure du convertisseur matriciel « Very-Sparse ».	25
Figure 1-4: La structure du convertisseur matriciel « Ultra-Sparse ».	26
Figure 1-5: La structure du convertisseur matriciel à « Etage inverseur ».	26
Figure 1-6: La structure du convertisseur matriciel indirect a trois niveaux (I3LMC) [13].	28
Figure 1-7: La structure du Convertisseur matriciel « Sparse » indirect à trois niveaux [11].	29
Figure 1-8: La structure du convertisseur matriciel « Vienna » indirect à trois niveaux[12].	30
Figure 1-9: la structure de l'IMC avec étage onduleur type T à trois niveaux[18].-	30
Figure 1-10: La structure du convertisseur matriciel multi-modulaire [19].	31
Figure 1-11: La structure du convertisseur matriciel multiniveau « Diode-Clamped »[17].	32
Figure 1-12: La structure du convertisseur matriciel indirect T-type à trois niveaux.	33
Figure 1-13: la structure de l'étage onduleur type T-NPC à trois niveaux.	33
Figure 1-14: Onduleur pentaphasé à trois niveaux NPC[23].	34
Figure 1-15: Montage d'interrupteur 4 segments à base de composants discrets (MOS ou IGBT et diode) : (a) Montage tête-bêche à sources/émetteurs communs reliés ; (b) Montage tête-bêche à drains/collecteurs communs reliés ; (c) (d) Montages avec diode série et mise en antiparallèle ; (e) Montage mono-transistor avec pont de diodes[26].	35
Figure 1-16: Schéma équivalent du convertisseur matriciel pour « modulation indirecte ».	38
Figure 2-1 : l'application de vecteur $[0 \ 1 \ 0 \ 0 \ 1]$.	45
Figure 2-2 : l'application de vecteur $[-1 \ 0 \ -1 \ -1 \ 0]$.	45
Figure 2-3 : la représentation des vecteurs d'états.	48
Figure 2-4 : la tension redressée et sa valeur moyenne.	50
Figure 2-5 : représentation vectorielle des vecteurs de commutation de l'onduleur penta-phasé à trois niveaux dans le repère d-q.	51
Figure 2-6 : Vecteur tension de référence et sa projection.	53
Figure 2-7 : Résultats de la simulation SVM à 2 vecteurs ($f=50 \text{ Hz}$, $r=0.3$).	57
Figure 2-8 : commutation synchronisée entre les étages.	58
Figure 2-9 : Résultats de la simulation de la SVM à 2 vecteurs ($f=50 \text{ Hz}$, $r=0.3$).	61
Figure 2-10 : la courbe de réglage et du THD pour la SVM à 2 vecteurs.	61
Figure 2-11 : comparaison (a) : du taux de la fondamentale, (b) : du THD, en fonction du taux de modulation.	62
Figure 2-12 : représentation de l'ensemble des vecteurs du secteur I dans le plan d-q.	63
Figure 2-13 : représentation de l'ensemble des vecteurs du secteur I dans le plan x-y.	63
Figure 2-14 : Résultats de la simulation SVM à 4 vecteurs ($f=50 \text{ Hz}$, $r=0.3$).	67
Figure 2-15 : commutation synchronisée entre les étages.	67
Figure 2-16 : Résultats de la simulation SVM à 4 vecteurs ($f=50 \text{ Hz}$, $r=0.3$), cas convertisseur matriciel complet.	71
Figure 2-17 : comparaison (a) : du taux du fondamental, (b) : du THD en fonction du taux de modulation.	72
Figure 2-18 : Les courbes de réglage et du THD pour la SVM à 4 et à 2 vecteurs.	73
Figure 3-1 : la carte STM32H743Vi.	77
Figure 3-2 : Organigramme d'exécution de l'interruption.	78
Figure 3-3:La relation entre le contrôleur NVIC, le cœur cortex-M et les périphériques STM32.	79
Figure 3-4 : interruption d'un programme.	80
Figure 3-5: Le mode de conversion continue[38].	80
Figure 3-6 : Les différents modes de comptage [5].	82

Figure 3-7 : Synchronisation en mode cascade.....	84
Figure 3-8 : Synchronisation en mode parallèle.....	84
Figure 3-9 : Synchronisation en mode déclencheur externe.....	85
Figure 3-10 : Architecture de timer A-E [27].....	89
Figure 3-11 : Le mode de fonctionnement continu.....	90
Figure 3-12 : Génération de multiple de sortie PWM [43].....	91
Figure 4-1: Banc d'essai de l'onduleur.....	94
Figure 4-2: l'onduleur T-NPC à 3 niveaux.....	96
Figure 4-3 : La tension du bus continu.....	98
Figure 4-4 : les résultats expérimentaux de la SVM à 2 vecteurs à l'onduleur T-NPC à 3 niveaux.....	99
Figure 4-5 : La courbe du réglage et du THD.....	100
Figure 4-6 : les résultats expérimentaux de la SVM à 4 vecteurs à l'onduleur T-NPC à 3 niveaux.....	101
Figure 4-7 : résultat expérimental de la tension de sortie de convertisseur matriciel multiniveaux et son spectre d'harmonique.....	102
Figure 4-8 : résultat expérimental de la tension de sortie de convertisseur matriciel multiniveaux et son spectre d'harmonique.....	103
Figure B-1 : la sélection de la carte STM32H743Vi.....	126
Figure B-2 : La création d'un nouveau projet.....	126
Figure B-3 : la vue de la carte sur Cubeide.....	127
Figure B-4 : La vue de l'horloge Cubeide.....	127
Figure B-5 : configuration du HSE.....	128
Figure B-6 : configuration du timer master.....	128
Figure B-7 : configuration globale du timer slave.....	129
Figure B-8 : configuration d'un pin.....	129
Figure B-9 : génération du code.....	130
Figure C-1 : Module IGBT SKM100GB063D.....	131
Figure C-2 : Module IGBT de type Infineon IKW30N60T.....	132
Figure C-3 : schéma de circuit note.....	132
Figure C-4 : caractéristique du capteur de tension LV25-p[].....	133
Figure D-1 : Schéma fonctionnel du HRTIMER.....	134
Figure D-2 : architecture d'un ADC.....	136

Liste des tableaux

LISTE DES TABLEAUX

Tableau 1-1 : Comparaison entre les différentes topologies de IMC [9]	27
Tableau 1-2: la comparaison entre les différentes topologies multiniveaux.....	32
Tableau 1-3: la comparaison entre la structure T-NPC à trois niveaux et NPC à trois niveaux	35
Tableau 2-1 : l'influence de l'application des vecteurs de commutation sur la tension de point neutre cas secteur 1.	45
Tableau 2-2 : Représentation des états possibles de fonctionnement de l'étage redresseur. ...	47
Tableau 2-3 : les états des commutations possibles.	50
Tableau 2-4 : Les vecteurs du secteur I.....	52
Tableau 2-5 : Les régions du secteur 1.....	54
Tableau 2-6 : Etat des interrupteurs pour la région 1.....	54
Tableau 2-7 : Etat des interrupteurs pour la région 2.....	54
Tableau 2-8 : Etat des interrupteurs pour la région 3.....	55
Tableau 2-9 : Etat des interrupteurs pour la région 4.....	55
Tableau 2-10 : Les paramètres de simulation.....	56
Tableau 2-11 : Région A secteur 1.....	59
Tableau 2-12 : Région B secteur 1.....	59
Tableau 2-13 : les paramètres de la simulation.	59
Tableau 2-15 : Sélection des régions et de l'ordre des vecteurs à utiliser.	64
Tableau 2-15 : Etat des interrupteurs pour la région 1.....	64
Tableau 2-17 : Etat des interrupteurs pour la région 1.....	65
Tableau 2-18 : les paramètres de la simulation.	65
Tableau 2-19 : Etat de commutation région A secteur 1 pendant Tx.....	68
Tableau 2-20 : Etat de commutation région A secteur 1 pendant Ty.	68
Tableau 2-21 : Etat de commutation région B secteur 1.....	69
Tableau 2-22 : Les paramètres utilisés pour la simulation.....	69
Tableau 2-23 : comparaison entre les deux méthodes de SVM.	73
Tableau 3-1 : Les types d'exception d'un Cortex-M.	79
Tableau 3-2 : Les catégories des timers.	81
Tableau 3-3 : la connexion des ITRs[37].	83
Tableau 4-1 : les caractéristiques de l'onduleur T-NPC pentaphasé à 3 niveaux.....	95
Tableau A-1 : secteur 1.	113
Tableau A-2: secteur 2.	113
Tableau A-3: secteur 3.	113
Tableau A-4: secteur 4.	113
Tableau A-5: secteur 5.	114
Tableau A-6: secteur 6.	114
Tableau A-7: Etat de commutation région c secteur 1.....	114
Tableau A-8: Etat de commutation région b secteur 1.....	115
Tableau A-9: Etat de commutation région a secteur 1.....	115
Tableau A-10 : Etat de commutation région c secteur 2.....	115
Tableau A-11: Etat de commutation région b secteur 2.....	115
Tableau A-12: Etat de commutation région a secteur 2.....	116
Tableau A-13 : Etat de commutation région c secteur 3.....	116
Tableau A-14: Etat de commutation région b secteur 3.....	116
Tableau A-15: Etat de commutation région a secteur 3.....	116
Tableau A-16: Etat de commutation région c secteur 4.....	117
Tableau A-17: Etat de commutation région b secteur 4.....	117

Tableau A-18: Etat de commutation région a secteur 4.....	117
Tableau A-19: Etat de commutation région c secteur 5.....	117
Tableau A-20: Etat de commutation région b secteur 5.....	118
Tableau A-21: Etat de commutation région a secteur 5.....	118
Tableau A-22: Etat de commutation région c secteur 6.....	118
Tableau A-23: Etat de commutation région b secteur 6.....	119
Tableau A-24: Etat de commutation région a secteur 6.....	119
Tableau A-25: Etat de commutation région c secteur 7.....	119
Tableau A-26: Etat de commutation région b secteur 7.....	119
Tableau A-27: Etat de commutation région a secteur 7.....	120
Tableau A-28: Etat de commutation région c secteur 8.....	120
Tableau A-29: Etat de commutation région b secteur 8.....	120
Tableau A-30: Etat de commutation région a secteur 8.....	120
Tableau A-31: Etat de commutation région c secteur 9.....	121
Tableau A-32: Etat de commutation région b secteur 9.....	121
Tableau A-33: Etat de commutation région a secteur 9.....	121
Tableau A-34: Etat de commutation région c secteur 10.....	121
Tableau A-35: Etat de commutation région b secteur 10.....	122
Tableau A-36: Etat de commutation région a secteur 10.....	122
Tableau A-37 : Etat de commutation région a secteur 1.....	122
Tableau A-38 : Etat de commutation région a secteur 2.....	122
Tableau A-39 : Etat de commutation région a secteur 3.....	123
Tableau A-40 : Etat de commutation région a secteur 4.....	123
Tableau A-41 : Etat de commutation région a secteur 5.....	123
Tableau A-42 : Etat de commutation région a secteur 6.....	123
Tableau A-43 : Etat de commutation région a secteur 7.....	124
Tableau A-44 : Etat de commutation région a secteur 8.....	124
Tableau A-45 : Etat de commutation région a secteur 9.....	124
Tableau A-46 : Etat de commutation région a secteur 10.....	125
Tableau C-1 : les caractéristique des IGBTs de type Infineon IKW30N60T [45].....	131
Tableau D-1 : Les pins d'entrée/sortie d'une ADC.....	134
Tableau D-2 : Les signaux internes Entrée/sortie d'une ADC.....	135

Introduction générale

INTRODUCTION GENERALE

Le monde industriel est en développement sans cesse dans le domaine de l'énergie, l'amélioration des moyens de transport (avions, les TGVs, véhicules électriques, ...etc.) et la distribution d'énergie dans les réseaux, est devenue un facteur principal pour l'évolution de l'électronique de puissance[1].

Le contrôle de l'énergie électrique est un défi dans plusieurs domaines de la recherche, avec la multiplication des appareils électroniques dans notre quotidien, la gestion de l'énergie de ces dispositifs est devenue fondamentale [2]. L'augmentation des sources d'énergies non renouvelables (polluantes) a un effet négatif sur l'environnement de l'être humain. En effet, les travaux sur l'amélioration du rendement énergétique des convertisseurs et des composants ouvrent des perspectives pour l'exploitation des énergies renouvelables de manière plus efficace.

Les systèmes polyphasés sont en cours de développement dans l'industrie, en raison de leur efficacité dans la génération, la transmission et la distribution de l'énergie électrique et ses avantages divers. Parmi les avantages des systèmes polyphasés [3], [4]:

- Une densité de puissance meilleur par rapport aux triphasés.
- Permet une meilleure tolérance aux défauts.
- Réduire les ondulations des courants.
- Réduire les ondulations du couple.
- Avec la consommation réduite du courant, on peut envisager que ce genre de convertisseur sont une solution idéale pour pouvoir maintenir plus longtemps le fonctionnement des dispositifs utilisant des batteries de condensateurs comme les véhicules électriques et les propulsions maritimes[5].

L'utilisation des convertisseurs dans les machines électriques est devenue un atout incontournable dans le fonctionnement de ces dernières. L'apparition des convertisseurs matriciels a rajouté la possibilité d'intégrer plus facilement les convertisseurs dans les machines électriques, due à l'absence du bus DC entre les deux étages de conversion, ce qui permet d'atténuer les perturbations CEM du convertisseur[6].

Ces convertisseurs matriciels peuvent être combinés avec des structures multiniveaux pour bénéficier des avantages suivants [6]:

- Permettre de réduire le volume du filtre d'entrée.
- Réduire les contraintes de tension sur les interrupteurs, ce qui facilite le choix des semi-conducteurs.
- Réduire les gradients de tension sur les interrupteurs, ce qui permet d'améliorer le rendement du convertisseur (les pertes par commutation diminuent).
- Améliorer les formes d'ondes de la tension et du courant.

L'objectif de ce travail est de concevoir un convertisseur matriciel multiniveau pentaphasé et le développement des modulations adaptées à cette structure, Ce travail a été divisé en 4 parties :

✓ Une recherche bibliographique a été établie pour la présentation de l'état de l'art sur les différentes structures matricielles indirectes et indirectes multiniveaux, afin de pouvoir mener une comparaison plus détaillée permettant de montrer les avantages de la structure matriciel multiniveaux, accompagné par un aperçu sur les différentes applications qui existent au niveau des convertisseurs matriciels multiniveaux, clôturé par une représentation des différentes techniques de modulation classiques.

✓ La seconde partie a été entamée par une modélisation de notre topologie, suivi par une Simulation MATLAB/SIMULINK pour la stratégie de modulation dédiée à notre convertisseur, qui est la modulation SVM à 2 vecteurs actifs et la modulation SVM à 4 vecteurs actifs. Nous poursuivrons cette étude par une comparaison entre la SVM appliqué à notre convertisseur matriciel multiniveau et le convertisseur matriciel à deux niveaux pour pouvoir identifier les points forts d'amélioration entre eux.

✓ Une présentation globale de la carte STM32 a été fait dans la troisième partie, expliquons ses périphériques utiliser dans notre projet, ainsi que ses performances. Clôturé par une représentation détaillée de timer à haute résolution et ses avantages pour la génération des signaux asymétriques dans notre travail.

✓ Finalement, une représentation des résultats pratique obtenue tout en validant les résultats de la simulation, ce qui conduire à des perspectives et recommandation pour notre travail.

CHAPITRE 1 :

**Etat de l'art sur les structures des
convertisseurs matriciels indirects et
indirects multiniveaux**

CHAPITRE 1. L'ETAT DE L'ART SUR LES STRUCTURES DES CONVERTISSEURS MATRICIELS

1.1 INTRODUCTION :

Le convertisseur matriciel (MC) est un réseau de commutateurs à semi-conducteurs contrôlés qui connecte directement la source triphasée à la charge triphasée. Au cours des dernières années, une augmentation des travaux de recherche a été observée, rapprochant cette topologie de l'application industrielle.

Il offre de nombreux avantages par rapport aux autres types des convertisseurs, il fournit : des formes courantes d'entrée et de sortie sinusoïdales, avec un minimum d'harmonique d'ordre supérieur et la capacité du contrôler le facteur de puissance. [2],[1]

Ce convertisseur a été proposé pour une utilisation dans de nombreuses applications différentes, telles que des entraînements de moteur, des systèmes de conversion d'énergie éolienne, un système d'énergie des vagues océaniques, des systèmes d'avions électriques et des systèmes de génération diesel à vitesse variable[3].

Il existe deux types de MC : le convertisseur matriciel direct (DMC) et le convertisseur matriciel indirect (IMC). Récemment, l'IMC a reçu plus d'attention en raison de ses avantages par rapport au DMC [1]:

- Commutation simple.
- La possibilité de réduire le nombre d'interrupteurs d'alimentation.
- La possibilité d'améliorer le rapport de transfert de tension en insérant le réseau de source Z entre les étages redresseur et onduleur.

La plupart des études précédentes liées au MC ont étudié le transfert d'une charge triphasée à partir d'une source triphasée. Actuellement, le moteur polyphasé a reçu plus d'attention en raison de ses avantages par rapport au moteur triphasé conventionnel [1]:

- ✓ L'amélioration de la qualité du couple.
- ✓ La réduction du courant stator par phase.
- ✓ L'amélioration de la densité de couple.
- ✓ L'augmentation de la tolérance aux pannes.

Dans ce chapitre, nous étudions les différentes structures matricielles de convertisseurs capables de délivrer des tensions ou des courants à plusieurs niveaux en faisant une comparaison entre ces topologies. Ainsi, nous allons terminer cette partie par un état de l'art sur les techniques de modulation.

1.2 LES STRUCTURES DE CONVERTISSEUR MATRICIEL INDIRECT :

Le convertisseur matriciel indirect est constitué de deux étages, le premier étage contient des interrupteurs commandables et bidirectionnels qui s'appelle étage redresseur, et qui est relié directement au l'étage onduleur, dont on peut varier la fréquence et l'amplitude du signal de sortie[7]. Quelques structures étant proposées :

1.2.1 LE CONVERTISSEUR MATRICIEL INDIRECT :

Le convertisseur matriciel indirect 3 phases vers penta phases, est composée de deux étages : un étage redresseur, qui contient six interrupteurs bidirectionnels quatre quadrants, chaque interrupteur contient deux IGBTs ou Transistors et deux diodes en antiparallèle. L'objectif principal de cette étape est de convertir le signal alternatif AC en un signal continu DC. Et un étage onduleur qui contient dix interrupteurs trois quadrants, chaque interrupteur est constitué d'un IGBT avec une diode de récupération en antiparallèle, il peut transmettre le courant dans les deux sens, donc il est réversible en courant. L'objectif global de ce convertisseur est de transmettre la puissance d'entrée alternative d'une forme d'onde sinusoïdale, vers une même puissance de sortie alternative avec une forme d'onde plus proche d'une sinusoïdale, avec une fréquence et une amplitude de phase désirables[8].




Figure 1-1 : La structure du convertisseur matriciel indirect (IMC conventionnel).

Dans ce qui suit quatre topologies différentes seront présentées, et qui ont comme objectif de réduire le nombre d'interrupteurs bidirectionnels de l'étage redresseur.

1.2.2 LE CONVERTISSEUR MATRICIEL « SPARSE » :

Cette topologie, représentée Figure 1-2, est engendrée par la mise en commun d'un premier interrupteur commandable de la cellule une, avec un second de la même cellule, au sein d'un même bras.




Figure 1-2 : La structure du convertisseur matriciel « Sparse ».

Cette structure permet de supprimer trois composants commandables du redresseur par rapport à la topologie précédente. En revanche, Les pertes par conduction de cette topologie seront par conséquent plus importantes que celles générées par le redresseur de la solution «matriciel indirect»[9], [10].

1.2.3 LE CONVERTISSEUR MATRICIEL « VERY-SPARSE » :

La topologie, nommée convertisseur matriciel «Very-Sparse» et présentée à la Figure 1-3, permet de limiter à six le nombre de composants commandables pour le redresseur, réduisant ainsi par deux leur nombre par rapport au redresseur de la topologie «indirect». Les pertes par conduction de cette topologie sont plus grandes[9].




Figure 1-3: La structure du convertisseur matriciel « Very-Sparse ».

1.2.4 LE CONVERTISSEUR MATRICIEL « ULTRA-SPARSE » :

Cette topologie limite le nombre d'interrupteur à son strict minimum, c'est-à-dire, un seul par phase d'entrée, comme le montre la Figure 1-4. Cette topologie requiert la conduction de deux diodes et d'un transistor par bras commandé. Le redresseur de la structure produit donc des pertes par conduction similaire à celle générées par le redresseur de la topologie "Very-Sparse". Contrairement aux solutions proposées précédemment, cette structure n'est pas réversible en puissance et ne permet donc pas le "mode freinage" du dispositif [9].




Figure 1-4: La structure du convertisseur matriciel « Ultra-Sparse ».

1.2.5 LE CONVERTISSEUR MATRICIEL A « ETAGE INVERSEUR » :

Le redresseur de la topologie du convertisseur matriciel dit à « Etage Inverseur » Figure 1-5, est composé d'un redresseur à interrupteurs unidirectionnels en courant, en cascade avec un second étage d'inversion. Il possède autant de composants commandables que la version "Sparse". Ce redresseur permet de récupérer l'énergie grâce à son étage inverseur, cette topologie engendre des pertes par commutation supplémentaires ainsi qu'une plus grande complexité de la commande [9].




Figure 1-5: La structure du convertisseur matriciel à « Etage inverseur ».

1.2.6 COMPARAISON ENTRE LES STRUCTURES :

Le tableau suivant représente la comparaison entre les différentes structures matricielles indirectes :

Tableau 1-1 : Comparaison entre les différentes topologies de IMC [9]

Topologie	Facilité de commande	Perte par conduction	Bidirectionnalité en puissance	Nombre de transistors (IGBT-Diode)	Nombre de diodes
IMC conventionnel	Normale	Plus élevé	Oui	22	0
Sparse	Normale	Elevé	Oui	19	13
Very-Sparse	Facile	Plus élevé	Oui	16	10
Ultra-Sparse	Facile	Moins élevé	Non	13	16
A étage inverseur	Complexe	Élevé	Oui	18	18

1.3 LES STRUCTURES DU CONVERTISSEUR MATRICIEL MULTINIVEAUX :

Le convertisseur matriciel multiniveaux est une nouvelle topologie de cette famille qui intègre le concept de convertisseur multiniveaux avec un convertisseur matriciel. Le convertisseur multiniveaux ayant la capacité de générer des tensions de sortie multiniveaux, est capable de générer des formes d'onde de sortie de meilleure qualité en termes de contenu harmonique, mais au prix d'une configuration de circuit et d'une stratégie de modulation plus compliquées[11]. Quelques topologies sont présentées dans ce qui suit :

1.3.1 LE CONVERTISSEUR MATRICIEL INDIRECT A TROIS NIVEAUX :

Cette structure a été proposée par J.W. Kolar[10]. Elle est similaire à celle de l'IMC conventionnel, où l'on relie l'étage redresseur avec un onduleur multiniveau à point neutre[12]. L'avantage de cet onduleur est peut-être modulé pour générer les formes d'onde de tension de sortie à trois niveaux[13], [14].




Figure 1-6: La structure du convertisseur matriciel indirect a trois niveaux (I3LMC) [13].

1.3.2 LE CONVERTISSEUR MATRICIEL « SPARSE » INDIRECT A TROIS NIVEAUX :

Le convertisseur matriciel « Sparse » indirect à trois niveaux (I3SMC) a un nombre réduit de commutateur [15], [16]. Cette topologie est une combinaison d'un VSI (Onduleur de source de tension) à trois niveaux à point neutre et d'un IMC (convertisseur matriciel indirect)[11]. Parmi les avantages de cette structure on trouve :

- Il peut générer une forme d'onde multiniveaux avec une distorsion harmonique moindre.
- Le gradient dv/dt est plus faible [17].




Figure 1-7: La structure du Convertisseur matriciel « Sparse » indirect à trois niveaux [11].

1.3.3 LE CONVERTISSEUR MATRICIEL INDIRECT « VIENNA » A TROIS NIVEAUX :

Cette topologie a un nombre réduit d'interrupteurs par rapport à celle de l'I3LMC, et est une structure unidirectionnelle à l'entrée et à la sortie du redresseur. Parmi les avantages de cette structure on trouve :[12]

- La connexion du point neutre ne se fait pas au niveau des capacités d'entrée.




Figure 1-8: La structure du convertisseur matriciel « Vienna » indirect à trois niveaux[12].

1.3.4 ONDULEUR DE TYPE T A TROIS NIVEAUX CONNECTES A L'ETAGE REDRESSEUR :

Cette topologie est composée de deux étages, l'étage onduleur et l'étage redresseur. Ce dernier est composé de deux redresseurs de source de courant à quatre quadrants[18].




Figure 1-9: la structure de l'IMC avec étage onduleur type T à trois niveaux[18].-

Comme la **Figure 1-9** le montre, la topologie IMC proposée peut réduire de six le nombre de diodes de puissance dans l'étage de l'onduleur et peut améliorer le rapport de transfert de tension par rapport à l'IMC conventionnel multiniveaux à point neutre[18].

1.3.5 LE CONVERTISSEUR MATRICIEL MULTI-MODULAIRE :

Cette topologie est basée sur des modules en blocks. L'ensemble du modèle est composé d'un redresseur commun, trois « transformateurs CC (TS1, TS2, TS3) » constituant l'étage d'isolation et d'une partie onduleur constituée de deux ensembles de sorties triphasées (A - B - C et A` - B` - C`). L'étage de redressement est identique à celui des IMC 3x3 classiques. Cette topologie est représentée dans la figure 1-10 [19].




Figure 1-10: La structure du convertisseur matriciel multi-modulaire [19].

1.3.5 CONVERTISSEUR MATRICIEL MULTINIVEAUX « DIODE-CLAMPED » :

Le MC à diodes à trois niveaux se compose d'un redresseur de source de courant bidirectionnel (CSR) et d'un onduleur à diodes à trois niveaux au lieu de l'onduleur traditionnel à deux niveaux. Une topologie clairsemée améliorée à trois niveaux est proposée avec quatre commutateurs actifs économisés, ce qui peut améliorer les performances de sortie en termes de contenu harmonique réduit [17].




Figure 1-11: La structure du convertisseur matriciel multiniveau « Diode-Clamped »[17].

1.3.6 COMPARAISON ENTRE LES STRUCTURES :

Le tableau suivant représente la comparaison entre les différentes structures matricielles indirectes multiniveaux :

Tableau 1-2: la comparaison entre les différentes topologies multiniveaux.

Topologie	Facilité de commande	Perte par conduction	Bidirectionnalité en puissance	Nombre de transistor (IGBT)	Nombre de diode
I3LMC	Normale	Moins élevé	Oui	24	6
I3SLMC	Normale	Moyen	Oui	20	20
Vienna IMC trois niveaux	Plus complexe	moyen	Non	15	24
Onduleur type T trois niveaux connecté à l'étage redresseur	Complexe	Elevé	Oui	36	0
IMMC « Diode-Clamped »	Complexe	Elevé	Oui	36	6
MMMC à trois niveaux	Complexe	Élevé	Oui	24	0

1.4 LA STRUCTURE MATRICIELLE MULTINIVEAUX T-TYPE PENTAPHASEE :

Cette structure est composée de deux étages principaux, comme le montre la figure 1-12 : un étage redresseur conventionnel avec six interrupteurs quatre quadrants, et un étage onduleur de type T-NPC multiniveaux, qui est composé de cinq bras, chaque bras contient deux interrupteurs trois segments, et cinq neutres sont reliés à chaque phase a deux interrupteurs trois segments. La figure 1-13 montre l'étage onduleur T-NPC à trois niveaux[20].




Figure 1-12: La structure du convertisseur matriciel indirect T-type à trois niveaux.

La figure suivante montre la structure T-NPC :




Figure 1-13: la structure de l'étage onduleur type T-NPC à trois niveaux.

1.4.1 LA STRUCTURE NPC :

Cette topologie est connue depuis les années 80 [21]. Le convertisseur pentaphasé à trois niveaux NPC présenté à la figure 1-14 utilise des interrupteurs quatre quadrant mis en série, et des diodes de clampe pour ajouter le niveau zéro [22].




Figure 1-14: Onduleur pentaphasé à trois niveaux NPC[23].

Les avantages de cette structure sont :

- La forme d'onde de la tension en sortie du convertisseur multiniveaux a un taux de distorsion harmonique plus faible que celui du convertisseur deux niveaux. Cette topologie est généralisable de façon à obtenir un plus grand nombre de niveaux de tension en sortie[22].

1.4.2 COMPARAISON ENTRE LA STRUCTURE T-NPC ET NPC :

Une comparaison montre les avantages de la structure T-NPC par rapport à la structure NPC :

- La capacité de générer une tension de sortie à trois niveaux avec un rapport de transfert de tension élevé [24].
- Les pertes par conduction sont moindres par rapport aux topologies NPC.
- La tolérance au défaut, en effet le convertisseur peut fonctionner à 2 niveaux en cas où il y a un défaut au niveau des interrupteurs du point milieu [5].
- Rendement supérieur, répartition symétrique des pertes, faible pollution harmonique et moins de signaux de commande[25].

Le tableau suivant résume la comparaison entre les deux topologies :

Tableau 1-3: la comparaison entre la structure T-NPC à trois niveaux et NPC à trois niveaux

Topologie	Fréquence de commutation	Perte par conduction	Nombre d'alimentations DC isolées du driver	Nombre de transistors (IGBT/Diode)	Nombre de diodes
T-NPC à trois niveaux	Moins élevée	Moins élevée	11	20	0
NPC à trois niveaux	Elevée	Elevée	16	20	10

1.4.3 CHOIX DE L'INTERRUPTEUR :

L'utilisation des convertisseurs matriciels indirects multiniveaux dans des applications pratiques nécessite des interrupteurs quatre segments, la bidirectionnalité doit être assurée pour pouvoir faire passer le courant dans les deux sens.

Dans certaines applications il est nécessaire d'avoir des interrupteurs discrets ou bien des diodes reliées à un MOSFET ou IGBT, pour former un interrupteur quatre segments. Quelques structures ont été proposées dans la figure 1-15 [26].




Figure 1-15: Montage d'interrupteur 4 segments à base de composants discrets (MOS ou IGBT et diode) : (a) Montage tête-bêche à sources/émetteurs communs reliés ; (b) Montage tête-bêche à drains/collecteurs communs reliés ; (c) (d) Montages avec diode série et mise en antiparallèle ; (e) Montage mono-transistor avec pont de diodes[26].

L'interrupteur dans l'assemblage donné par la figure 1-14.e est facile à commander. En effet, un seul interrupteur est utilisé dans ce pont de diodes. Mais son inconvénient est qu'il présente une chute de tension importante à l'état passant. Ceci est dû au fait que le courant, à l'état passant, traverse trois composants : deux diodes et un transistor[27].

Pour les cas (a) et (b), l'association peut être réalisée à base de deux MOSFET, ou bien deux IGBT avec des diodes en antiparallèle. Les cas (c) et (d) peuvent également être réalisés à base de deux MOSFET avec des diodes en série ou en anti série, mais on préfère l'association de deux RB-IGBT en antiparallèle [27].

Dans la littérature, ce sont généralement les associations (a) et (b) qui sont retenues avec une préférence. En effet, le montage (a) est plus préférable que le montage (b), car il ne nécessite qu'une seule alimentation DC isolée du driver [26].

1.4.4 APPLICATION DES CONVERTISSEURS MATRICIELS :

L'utilisation des convertisseurs matriciels indirects pour la conversion d'énergie AC/AC n'a cessé d'augmenter, ils sont exploités dans différents domaines dont on peut citer :

- Dans les avions : qui utilisent les convertisseurs matriciels indirects pour alimenter le moteur, afin d'entraîner la pompe hydraulique et actionner le vérin hydraulique [28].
- Dans les sources d'énergies renouvelables : comme les éoliennes, qui transforment l'énergie du vent (énergie mécanique), en énergie électrique à l'aide des machines électriques (des alternateurs ou des génératrices asynchrones). Pour relier ces dernières au réseau, nous allons avoir besoin d'un convertisseur matriciel indirect, afin d'établir une fréquence et une amplitude de la sortie du convertisseur identique à celle du réseau [29], [30].
- Dans l'alimentation des machines électriques : l'industrie a toujours besoin des machines électriques qui tournent à une certaine vitesse désirable. Néanmoins, l'utilisation directe de l'énergie du réseau pour alimenter la machine a des conséquences négatives sur la vitesse de rotation, le couple, ..., donc l'apparition des convertisseurs multiniveaux permet d'alimenter des machines électriques qui tournent à des vitesses désirables, et avec moins de fluctuations du couple de la machine [21].

1.5 ETAT DE L'ART SUR LES TECHNIQUES DE MODULATION APPLIQUEES AU CONVERTISSEUR MATRICIEL INDIRECT

L'existence de deux étages dans le convertisseur matriciel indirect permet l'emploi de techniques de contrôle conceptuellement différentes qui tirent parti du découplage présent dans le processus de conversion. La synchronisation des modulations CSR (redresseur) et VSI (onduleur) est nécessaire pour assurer l'équilibre de puissance et les courants d'entrée sinusoïdaux, car il n'y a aucun élément de stockage d'énergie entre les ponts doubles [25].

Plusieurs techniques de modulation ont été proposées pour le convertisseur matriciel indirect, mais la plupart des recherches sur l'IMC ont été effectuées en utilisant la modulation de largeur d'impulsion, la modulation vectorielle spatiale ou le contrôle prédictif [26].

Nous pouvons classer les stratégies de modulation en 2 catégories :

- Les stratégies scalaires.
- Les stratégies vectorielles.

1.5.1 MODULATIONS SCALAIRES (METHODE VENTURINI)

En 1980, Venturini et Alesina ont présenté un convertisseur, qui se compose de commutateurs de puissance bidirectionnels construits sous forme de matrice et qu'ils ont introduits sous le nom de « convertisseur matriciel ». En plus de ça, ils ont proposé une méthode de modulation PWM pour le contrôle du convertisseur matriciel. La méthode proposée par ces auteurs est connue sous le nom de méthode Venturini ou approche par fonction de transfert directe[27].

Cette méthode calcule une fonction de commutation faisant intervenir les rapports cycliques de chacun des neuf commutateurs bidirectionnels et génère les tensions de sortie triphasées par échantillonnage séquentiel à partir des tensions d'entrée à fréquence fixe et à amplitude fixe [26].

La tension de sortie triphasée ainsi obtenue doit de préférence suivre une forme d'onde de référence prédéfinie et lorsqu'une charge triphasée est connectée, les courants d'entrée d'amplitude I_i , de fréquence angulaire ω_i , doivent être en phase avec les tensions d'entrée.

Il existe plusieurs méthodes scalaires, parmi ces méthodes on peut citer :

- Méthode scalaire AV
- Méthode scalaire ROY
- Méthode scalaire Ph.D
- Méthode scalaire ISHIGURO
- Modulation MLI

Ces méthodes sont détaillées dans [32].

1.5.2 METHODES VECTORIELLES

1.5.2.1 MODULATION PAR VECTEUR SPATIAL :

La modulation vectorielle spatiale est une technique de contrôle PWM d'onduleur bien documentée qui produit un gain de tension élevé et moins de distorsion harmonique par rapport aux autres techniques de modulation.

Le concept de modulation vectorielle (SVM), connu et utilisé traditionnellement pour la commande des onduleurs, a été étendu aux convertisseurs matriciels par L. Huber et D. Borojević en 1989. Cette approche permet de visualiser spatialement et temporellement les tensions à appliquer sur la charge mais aussi les courants à prélever au réseau d'entrée [26].

Les étapes de cette méthode sont comme suit :

- ✓ Représentation des grandeurs de référence dans le plan vectoriel
- ✓ Représentation des états du convertisseur dans le plan vectoriel
- ✓ Choix des états utiles
- ✓ Calcul des rapports cycliques des vecteurs à utiliser.
- ✓ Création de la modulation

En 1989, Borojevića a proposé la modulation indirecte du vecteur spatial (indirect SVM), où le convertisseur matriciel est décrit par un circuit équivalent combinant un redresseur de courant à un onduleur de tension connecté par liaison continue virtuelle comme présenté dans la **Figure 1-16**. Les deux étages de puissance sont directement reliés par leurs côtés continus et sont bidirectionnels en puissance. Le principe de fonctionnement de la SVM indirecte est illustré par une approche graphique [27].




Figure 1-16: Schéma équivalent du convertisseur matriciel pour « modulation indirecte ».

L'idée de base de la technique de modulation indirecte est de dissocier le contrôle des courants d'entrée du contrôle des tensions de sortie [26].

1.6 CONCLUSION

Dans ce chapitre un état de l'art sur les structures des convertisseurs matriciels indirects a été présenté.

Cette partie a été commencée par la présentation des différentes structures matricielles indirectes, comme la structure de base 'IMC', puis les trois structures de « Sparse » : les convertisseurs matriciels indirects « Sparse », « Very Sparse », et « Ultra sparse », ensuite, la structure du convertisseur matriciel à étage inverseur, puis nous avons fait une comparaison entre les différentes structures.

Après cela, une proposition de quelque structure de convertisseurs matriciels indirects multiniveaux a été présentée, et nous avons montré les avantages des convertisseurs multiniveaux, tel que la forme d'onde qui est proche d'une sinusoïdale, les harmoniques qui sont réduites par rapport aux structures à deux niveaux et le facteur de puissance unitaire à l'entrée du convertisseur. Nous avons aussi fait une comparaison globale entre les topologies multiniveaux.

Ensuite, une représentation de la structure matricielle multiniveaux T-type pentaphasée a été abordée, puis une comparaison avec la structure NPC à trois niveaux a été effectuée. Ensuite nous avons montré les différentes possibilités de choix d'interrupteur bidirectionnel. En outre, nous sommes passés à l'application des convertisseurs matriciels dans plusieurs domaines comme l'alimentation des machines, l'utilisation dans le réseau et l'utilisation dans l'avionique.

Chapitre 2 :

**Modulation vectorielle du convertisseur
matriciel indirect multiniveaux penta
phasé I3LMC5P**

CHAPITRE 2. MODULATION VECTORIELLE DU CONVERTISSEUR MATRICIEL INDIRECT MULTINIVEAUX PENTA PHASE I3LMC5P

2.1 INTRODUCTION :

La technique de modulation utilisée pour contrôler les commutateurs bidirectionnels a un impact direct sur les performances et l'efficacité du convertisseur matriciel. Plusieurs techniques de modulation ont été proposées pour le convertisseur matriciel depuis la théorie du contrôle original proposée par Gyugyi et Pelly en 1976. La modulation du convertisseur matriciel a évolué à partir d'expressions de modulation compliquées basées sur des approches de fonction de transfert jusqu'à la modulation vectorielle spatiale moderne[28].

En 1989, à la suite des recherches effectuées par Huber et Borojevic, la première méthode de modulation vectorielle spatiale a été proposée pour les convertisseurs matriciels[28].

La SVM est généralement utilisée pour la commande des convertisseurs triphasés, le développement des convertisseurs multiniveaux pentaphasé conduit à l'apparition d'une nouvelle méthode de SVM pour la commande de ces nouvelles topologies.

Ce chapitre a été consacré pour la modélisation du convertisseur matriciel et la description de son fonctionnement, la présentation des différentes stratégies de modulations vectoriels (SVM) appliquées à les convertisseurs matriciels à trois niveaux pentaphasé avec l'illustration des différents résultats des simulations en utilisant Matlab/Simulink. La dernière partie de ce chapitre est réservée pour la comparaison entre les différentes techniques.

2.2 MODELISATION DU CONVERTISSEUR MATRICIEL :

2.2.1 MODELISATION DE L'ETAGE ONDULEUR :

Le schéma du convertisseur matriciel T-NPC penta-phasé à 3 niveaux est représenté dans la figure 2-1.

f_{ij} : représente la fonction de connexion d'un interrupteur situé à la phase i , et est définie comme suit :

$$f_{ij} = \begin{cases} 0, & K_{ij} \text{ ouvert} \\ 1, & K_{ij} \text{ fermé} \end{cases} \quad (2-1)$$

Puisque le fonctionnement K_{i1}, K_{i2} et K_{i3}, K_{i4} doit être complémentaire, on peut déduire que :

$$\begin{cases} f_{i1} = 1 - f_{i3} \\ f_{i2} = 1 - f_{i4} \end{cases} \quad (2-2)$$

Les fonctions des différents états sont définies comme suit :

$$\begin{cases} f_{ic1} = f_{i1}f_{i2} \text{ pour l'état P} \\ f_{ic2} = f_{i2}f_{i3} \text{ pour l'état O} \\ f_{ic3} = f_{i4}f_{i3} \text{ pour l'état N} \end{cases} \quad (2-3)$$

La matrice de conversion du convertisseur est la suivante :

$$[C_v] = \begin{pmatrix} f_{1c1} & f_{1c2} & f_{1c3} \\ f_{2c1} & f_{2c2} & f_{2c3} \\ f_{3c1} & f_{3c2} & f_{3c3} \\ f_{4c1} & f_{4c2} & f_{4c3} \\ f_{5c1} & f_{5c2} & f_{5c3} \end{pmatrix} \quad (2-4)$$

Les tensions des phases par rapport au point milieu sont définies par :

$$\begin{bmatrix} V_{ao} \\ V_{bo} \\ V_{co} \\ V_{do} \\ V_{eo} \end{bmatrix} = \begin{pmatrix} f_{1c1} & f_{1c2} & f_{1c3} \\ f_{2c1} & f_{2c2} & f_{2c3} \\ f_{3c1} & f_{3c2} & f_{3c3} \\ f_{4c1} & f_{4c2} & f_{4c3} \\ f_{5c1} & f_{5c2} & f_{5c3} \end{pmatrix} \cdot \begin{bmatrix} \frac{V_{dc}}{2} \\ 0 \\ -\frac{V_{dc}}{2} \end{bmatrix} \quad (2-5)$$

Les tensions composées sont données par les relations :

$$\begin{cases} U_{ab} = V_{ao} - V_{bo} \\ U_{bc} = V_{bo} - V_{co} \\ U_{cd} = V_{co} - V_{do} \\ U_{de} = V_{do} - V_{eo} \\ U_{ea} = V_{eo} - V_{ao} \end{cases} \quad (2-6)$$

On peut déduire la forme matricielle suivante :

$$\begin{bmatrix} U_{ab} \\ U_{bc} \\ U_{cd} \\ U_{de} \\ U_{ea} \end{bmatrix} = \begin{pmatrix} f_{1c1} - f_{2c1} & f_{1c2} - f_{2c2} & f_{1c3} - f_{2c3} \\ f_{2c1} - f_{3c1} & f_{2c2} - f_{3c2} & f_{2c3} - f_{3c3} \\ f_{3c1} - f_{4c1} & f_{3c2} - f_{4c2} & f_{3c3} - f_{4c3} \\ f_{4c1} - f_{5c1} & f_{4c2} - f_{5c2} & f_{4c3} - f_{5c3} \\ f_{5c1} - f_{1c1} & f_{5c2} - f_{1c2} & f_{5c3} - f_{1c3} \end{pmatrix} \cdot \begin{bmatrix} \frac{V_{dc}}{2} \\ 0 \\ -\frac{V_{dc}}{2} \end{bmatrix} \quad (2-7)$$

Les tensions simples par rapport au neutre peuvent être déterminées par :

$$\begin{cases} V_{An} = \frac{4 * V_{ao} - V_{bo} - V_{co} - V_{do} - V_{eo}}{5} \\ V_{Bn} = \frac{-V_{ao} + 4 * V_{bo} - V_{co} - V_{do} - V_{eo}}{5} \\ V_{Cn} = \frac{-V_{ao} - V_{bo} + 4 * V_{co} - V_{do} - V_{eo}}{5} \\ V_{Dn} = \frac{-V_{ao} - V_{bo} - V_{co} + 4 * V_{do} - V_{eo}}{5} \\ V_{En} = \frac{-V_{ao} - V_{bo} - V_{co} - V_{do} + 4 * V_{eo}}{5} \end{cases} \quad (2-8)$$

On remplace (2-5) dans (2-8), et on obtient :

$$\begin{bmatrix} V_{An} \\ V_{Bn} \\ V_{Cn} \\ V_{Dn} \\ V_{En} \end{bmatrix} = \frac{1}{5} \begin{bmatrix} 4 * f_{1c1} - f_{2c1} - f_{3c1} - f_{4c1} - f_{5c1} & 4 * f_{1c3} - f_{2c3} - f_{3c3} - f_{4c3} - f_{5c3} \\ 4 * f_{2c1} - f_{1c1} - f_{3c1} - f_{4c1} - f_{5c1} & 4 * f_{2c3} - f_{1c3} - f_{3c3} - f_{4c3} - f_{5c3} \\ 4 * f_{3c1} - f_{1c1} - f_{2c1} - f_{4c1} - f_{5c1} & 4 * f_{3c3} - f_{1c3} - f_{2c3} - f_{4c3} - f_{5c3} \\ 4 * f_{4c1} - f_{1c1} - f_{2c1} - f_{3c1} - f_{5c1} & 4 * f_{4c3} - f_{1c3} - f_{2c3} - f_{3c3} - f_{5c3} \\ 4 * f_{5c1} - f_{1c1} - f_{2c1} - f_{3c1} - f_{4c1} & 4 * f_{5c3} - f_{1c3} - f_{2c3} - f_{3c3} - f_{4c3} \end{bmatrix} \begin{bmatrix} \frac{V_{dc}}{2} \\ \frac{V_{dc}}{2} \\ -\frac{V_{dc}}{2} \\ -\frac{V_{dc}}{2} \end{bmatrix} \quad (2-9)$$

Les courants d'entrées :

$$\begin{bmatrix} I_p \\ I_o \\ I_N \end{bmatrix} = \begin{bmatrix} f_{1c1} & f_{2c1} & f_{3c1} & f_{4c1} & f_{5c1} \\ f_{1c2} & f_{2c2} & f_{3c2} & f_{4c2} & f_{5c2} \\ f_{1c3} & f_{2c3} & f_{3c3} & f_{4c3} & f_{5c3} \end{bmatrix} \cdot \begin{bmatrix} I_a \\ I_b \\ I_c \\ I_d \\ I_e \end{bmatrix} \quad (2-10)$$

2.2.2 MODELISATION DE L'ETAGE REDRESSEUR :

Les grandeurs d'entrée et de sortie sont liées entre elles avec la matrice de conversion comme suit [32]:

$$\begin{bmatrix} V_{po} \\ V_{no} \end{bmatrix} = [\text{Cv.red}] \cdot \begin{bmatrix} VA \\ VB \\ VC \end{bmatrix} \quad \text{et} \quad \begin{bmatrix} VA \\ VB \\ VC \end{bmatrix} = [\text{Cv.red}]^T \cdot \begin{bmatrix} V_{po} \\ V_{no} \end{bmatrix} \quad (2-11)$$

2.3 NOTIONS UTILES

2.3.1 LE TAUX DE DISTORSION D'HARMONIQUE :

Le taux de distorsion d'harmonique (THD) est un indicateur de la qualité du traitement du signal, il est donné par :

$$\text{THD}[\%] = 100 \cdot \frac{\left(\sqrt{V_{seff}^2 - V_{seff1}^2} \right)}{V_{seff1}} \quad (2.12)$$

Avec :

V_{seff} : Valeur efficace de la tension de sortie.

V_{seff1} : Valeur efficace de la fondamentale de la tension de sortie

2.3.2 EQUILIBRAGE DU POINT NEUTRE :

Dans le cas d'utilisation d'un convertisseur matriciel multiniveau, l'influence de charge et de décharge des capacités de filtre d'entrée qui sont reliées au point 'o' sur les tensions de sortie, a un effet de déséquilibre. A cause de la grandeur de charge et le décharge des capacités. Cependant, l'élimination de ce problème est appliquée dans notre stratégie de modulation[33].

Pour bien expliquer le problème on prend l'exemple illustré dans les **figures 2-2** et **2-3**.




Figure 2-1 : l'application de vecteur [0 1 0 0 1].




Figure 2-2 : l'application de vecteur [-1 0 -1 -1 0].

On applique plusieurs types de vecteurs et on voit leur influence sur la tension de point neutre V_{on} , le tableau ci-dessous résume tous les cas tel que V_z représente la tension au borne de condensateur :

Tableau 2-1 : l'influence de l'application des vecteurs de commutation sur la tension de point neutre cas secteur 1.

Vecteurs de commutation	V_z
[11111], [00000] [-1-1-1-1-1]	Il n'y a pas de changement
[1-1 0 0-1], [1 0-1 1-1], [0 0 0-1 1], [1 1 -1 1 0], [1-1-1 0-1], [1-1 0-1 0], [0 1-1 0 1], [1 0-1 0 0], [1 0 0-1 1], [0 0-1-1 1], [0 1-1-1 1], [1 1-1 0 1], [1-1-1-1 0], [1 0-1-1 0], [1 0-1-1 1]	Elle augmente ou diminue selon la charge
[-1 1-1-1 1], [1-1-1-1-1], [1 1-1-1 1]	Il n'y a pas de changement
[0 1 0 0 1], [1 0 0 0 0] [1 1 0 0 1]	Elle augmente
[-1 0-1-1 0], [0-1-1 -1-1] [0 0-1-1 0]	Elle diminue

Pour éliminer ce problème d'équilibrage, il y a d'autres stratégies qui sont proposées dans [33], [34]:

- L'application des vecteurs virtuels (NTV).
- Réglage de l'indice de modulation en boucle fermée (avec des régulateurs).
- L'application des vecteurs redondants.

2.3.3 LA TENSION DU MODE COMMUN :

La tension de mode commun est la différence de potentiel entre le neutre de la charge et le point milieu de la source DC de l'onduleur. Les commutations de l'onduleur génèrent une tension de mode commun présentant de forts gradients de tension (dv/dt). Par ailleurs, des capacités parasites sont naturellement présentes au niveau des câbles entre les phases et la terre. Il en résulte, à chaque variation de la tension de mode commun, un courant de mode commun (iMC) circulant au travers de ces éléments parasites, et se rebouclant par le réseau via le fil de terre. Ce courant de mode commun est susceptible de créer des interférences électromagnétiques nuisibles au bon fonctionnement des appareils électroniques, dans les applications de variation de vitesse de machines, une partie de ce courant peut circuler au travers des enroulements des machines, conduisant à leur détérioration prématurée [5]. La tension de mode commun est donnée par la relation suivante :

$$V_{no} = \frac{-V_{ao} - V_{bo} - V_{co} - V_{do} - V_{eo}}{5} \quad (2-13)$$

Tel que :

o : le point milieu du bus continu.

n : le point neutre de la charge.

2.4 COMMANDE DE L'ETAGE REDRESSEUR :

Pour pouvoir appliquer la commande SVM sur le redresseur, il faut tout d'abord respecter les règles de causalité pour ne pas court-circuiter une source de tension, et ne pas laisser une source de courant ouvert. Pour réaliser ça, nous présentons cette équation.

$$\begin{aligned} S_{AP} + S_{BP} + S_{CP} &= 1 \\ S_{AN} + S_{BN} + S_{CN} &= 1 \end{aligned} \quad (2-14)$$

Le vecteur de référence de courant doit être synchronisé avec le vecteur de tension d'entrée pour garder un facteur de puissance unitaire.

La modulation vectorielle se fait à l'aide de la transformation de Clark pour maintenir les amplitudes constantes. La représentation du vecteur d'espace de courant s'écrit comme suit :

$$I_{ref} = \frac{2}{3} (I_A + aI_B + a^2I_C) \quad (2-15)$$

Tel que $a = e^{j2\pi/3}$

Pour réaliser les états possibles de notre redresseur en respectant la formule (2-15), nous avons tracé un tableau qui englobe tous les vecteurs d'état.

Tableau 2-2 : Représentation des états possibles de fonctionnement de l'étage redresseur.

Vecteur	Etat	I _a	I _b	I _c	I	θ_{in}	U _{PN}
I ₁	1 0 0 0 1 0	I _{re}	-I _{re}	0	$\frac{2}{\sqrt{3}}I_{re}$	$-\frac{\pi}{6}$	U _{AB}
I ₂	1 0 0 0 0 1	I _{re}	0	-I _{re}	$\frac{2}{\sqrt{3}}I_{re}$	$\frac{\pi}{6}$	U _{AC}
I ₃	0 1 0 0 0 1	0	I _{re}	-I _{re}	$\frac{2}{\sqrt{3}}I_{re}$	$\frac{5\pi}{6}$	U _{BC}
I ₄	0 1 0 1 0 0	-I _{re}	I _{re}	0	$\frac{2}{\sqrt{3}}I_{re}$	$\frac{\pi}{2}$	U _{BA}
I ₅	0 0 1 1 0 0	-I _{re}	0	I _{re}	$\frac{2}{\sqrt{3}}I_{re}$	$-\frac{5\pi}{6}$	U _{CA}
I ₆	0 0 1 0 1 0	0	-I _{re}	I _{re}	$\frac{2}{\sqrt{3}}I_{re}$	$-\frac{\pi}{2}$	U _{CB}
I ₀	1 0 0 1 0 0	0					
I ₇	0 1 0 0 1 0	0					
I ₈	0 0 1 0 0 1	0					

Le **tableau (2-2)** montre qu'il y a six vecteurs actifs (I₁ à I₆), et trois vecteurs nuls (I₀, I₇, I₈), la représentation des vecteurs actifs dans l'espace se trouve dans la figure.




Figure 2-3 : la représentation des vecteurs d'états.

Pendant une période de commutation, le vecteur de référence I_{ref} est synthétisé par deux vecteurs adjacents I_γ , I_δ . Si les courants d'entrées sont considérés constants, le vecteur de référence I_{ref} est exprimé par la relation suivante :

$$I_{ref} = d_\gamma I_\gamma + d_\delta I_\delta \tag{2-16}$$

d_γ , d_δ sont les rapports cycliques pendant une période de commutation, et sont calculés par les relations suivantes :

$$\begin{cases} d_\gamma = m_c \sin(\theta_{in}) \\ d_\delta = m_c \sin(\frac{\pi}{3} - \theta_{in}) \\ d_0 = 1 - d_\delta - d_\gamma \end{cases} \tag{2-17}$$

Avec :

$$m_c = \frac{|I_{ref}|}{I_{re}} \tag{2-18}$$

$$0 < \theta_{in} \leq \frac{\pi}{3}$$

Nous avons l'intérêt de maximiser la tension du bus continu, le ratio de courant mc est pris égal à 1 et $\theta_{in} = 0$, ce qui conduit à l'élimination du vecteur nul. En conséquence, les nouveaux rapports cycliques ajustés de l'étage redresseur sont déterminés par la relation suivante :

$$\begin{cases} d_\gamma^* = \frac{d_\gamma}{d_\gamma + d_\delta} = \frac{\sin(\theta_{in})}{\cos\left(\frac{\pi}{6} - \theta_{in}\right)} \\ d_\delta^* = \frac{d_\delta}{d_\gamma + d_\delta} = \frac{\sin\left(\frac{\pi}{3} - \theta_{in}\right)}{\cos\left(\frac{\pi}{6} - \theta_{in}\right)} \\ d_0 = 0 \text{ et } d_\delta^* + d_\gamma^* = 1 \end{cases} \quad (2-19)$$

D’après les tableaux de séquencement que nous avons trouvé (l’Annexe A), le calcul des nouveaux rapports cycliques varie selon chaque secteur de séquencement.

Le calcul de la valeur moyenne du bus continue, est représenté par l’expression suivante :

$$V_{dc} = d_x v_x + d_y v_y \quad (2-20)$$

Tel que : V_{ab} , V_{ac} et V_{bc} sont les tensions composées de la source données par :

$$\begin{aligned} V_A &= V_{max} \sin(\omega t) \\ V_B &= V_{max} \sin\left(\omega t - \frac{2\pi}{3}\right) \\ V_C &= V_{max} \sin\left(\omega t + \frac{2\pi}{3}\right) \end{aligned} \quad (2-21)$$

2.4.1 4RESULTATS DE SIMULATION :

Les résultats obtenus pour la simulation de l’étage redresseur, avec un facteur de puissance unitaire, sont représentés dans la figure suivante :




Figure 2-4 : la tension redressée et sa valeur moyenne.

La **figure 2-5** représente la tension redressée par l'étage redresseur commandé par la SVM. D'après cette figure on constate que la tension V_{dc} varie entre deux valeurs :

$$\begin{cases} V_{dc(min)} = \frac{3V_{max}}{2} \\ V_{dc(max)} = \sqrt{3}V_{max} \end{cases} \quad (2-22)$$

Avec : V_{in} l'amplitude de tension d'entrée du redresseur.

2.5 COMMANDE DE L'ETAGE ONDULEUR :

L'étage onduleur est considéré comme étant un onduleur pentaphasé de tension à trois niveaux où la tension d'entrée de l'onduleur U_{pn} est supposée constante pendant la période T_s de commutation. La structure de T-NPC a été présentée dans la figure 1.13.

Ici, K_{11} e K_{13} sont complémentaires entre eux, K_{12} avec K_{14} aussi.

Les cas de commutation possible de chaque phase particulière sont [1 0 -1]. Le **tableau 2-3** montre les états de commutation possibles de chaque interrupteur (phase A) et la tension de la sortie de l'onduleur.

Tableau 2-3 : les états des commutations possibles.

Les états des interrupteurs (phase A)					
Les interrupteurs	K_{11}	K_{12}	K_{13}	K_{14}	La tension (V_{aN})
Les états de commutation	On	On	Off	Off	$V_{dc}/2$
	Off	On	On	Off	0
	Off	Off	On	On	$-V_{dc}/2$

Comme l'onduleur possède 5 bras, et que chacun possède 3 états possibles, donc l'onduleur à 3 niveaux possède $3^5=243$ états possibles (3 vecteurs nuls et 240 vecteurs actifs).

La transformation d'un système pentaphasé à un system biphasé se faire à l'aide d'une transformation de Clark, dans les deux plans (d-q) et (x-y) qui est définis par :

$$V_{dq} = \frac{2}{5}(V_{an} + aV_{bn} + a^2V_{cn} + a^3V_{dn} + a^4V_{en}) \quad (2-23)$$

$$V_{xy} = \frac{2}{5}(V_{an} + a^3V_{bn} + aV_{cn} + a^4V_{dn} + a^2V_{en}) \quad (2-24)$$

Avec $a = e^{\frac{j2\pi}{5}}$

La **figure 2-6** montre la représentation de ces vecteurs dans le repère d-q :




Figure 2-5 : représentation vectorielle des vecteurs de commutation de l'onduleur penta-phasé à trois niveaux dans le repère d-q.

On peut constater que les plans d-q et x-y sont divisés en 10 secteurs. Pour chaque secteur, on trouve le même ensemble de vecteurs, mais avec un décalage de $\frac{\pi}{5}$ entre chaque deux secteurs adjacents. Le tableau suivant définit en détail l'ensemble des vecteurs présents dans le premier secteur du plan d-q :

Tableau 2-4 : Les vecteurs du secteur I.

Vecteurs		Les états	Tension de sortie				Tension MC
			$\frac{ V_{réf} }{\frac{V_{dc}}{2}}$	θ_{out}	$\frac{ V_{réf} }{\frac{V_{dc}}{2}}$	θ_{out}	
			Plan d-q		Plan x-y		
Zéros	V ₀₁	[1 1 1 1 1]	0	-	0	-	$V_{dc}/2$
	V ₀₂	[0 0 0 0 0]	0	-	0	-	0
	V ₀₃	[-1 -1 -1 -1 -1]	0	-	0	-	$-V_{dc}/2$
Actifs	V _{1(I)}	[1-1 0 0-1]	0.1528	0°	1.0472	0°	$-V_{dc}/10$
	V _{2(I)}	[-1 0-1-1 0]	0.2472	0°	0.6472	180°	$-3V_{dc}/10$
	V _{3(I)}	[0 1 0 0 1]	0.2472	0°	0.6472	180°	$V_{dc}/5$
	V _{4(I)}	[1 0-1 1-1]	0.2906	18°	1.2311	54°	0
	V _{5(I)}	[0-1-1-1-1]	0.4000	0°	0.4000	0°	$-2V_{dc}/5$
	V _{6(I)}	[1 0 0 0 0]	0.4000	0°	0.4000	0°	$V_{dc}/10$
	V _{7(I)}	[0 0 0-1 1]	0.4702	18°	0.7608	234°	0
	V _{8(I)}	[-1 1-1-1 1]	0.4944	0°	1.2944	180°	$-V_{dc}/10$
	V _{9(I)}	[1 1 -1 1 0]	0.5313	9.73°	0.9989	85.61°	$V_{dc}/5$
	V _{10(I)}	[1-1-1 0-1]	0.5313	26.26°	0.9989	22.38°	$-V_{dc}/5$
	V _{11(I)}	[1-1 0-1 0]	0.6173	13.61°	0.8596	314.26°	$-V_{dc}/10$
	V _{12(I)}	[0 1-1 0 1]	0.6173	22.38°	0.8596	153.73°	$V_{dc}/10$
	V _{13(I)}	[0 0-1-1 0]	0.6472	0°	0.2472	180°	$-V_{dc}/5$
	V _{14(I)}	[1 1 0 0 1]	0.6472	0°	0.2472	180°	$3V_{dc}/10$
	V _{15(I)}	[1 0-1 0 0]	0.7608	18°	0.4702	54°	0
	V _{16(I)}	[1-1-1-1-1]	0.8000	0°	0.8000	0°	$-3V_{dc}/10$
	V _{17(I)}	[1 0 0-1 1]	0.8596	9.73°	0.6173	265.61°	$V_{dc}/10$
	V _{18(I)}	[0 0-1-1 1]	0.8596	26.26°	0.6173	202.38°	$-V_{dc}/10$
	V _{19(I)}	[0 1-1-1 1]	0.8944	0°	0.8944	180°	0
	V _{20(I)}	[1 1-1 0 1]	0.9989	13.61°	0.5313	134.26°	$V_{dc}/5$
	V _{21(I)}	[1-1-1-1 0]	0.9989	22.38°	0.5313	333.73°	$-V_{dc}/5$
V _{22(I)}	[1 0-1-1 0]	1.0472	0°	0.1528	0°	$-V_{dc}/10$	
V _{23(I)}	[1 0-1-1 1]	1.2311	18°	0.2906	234°	0	
V _{24(I)}	[1 1-1-1 1]	1.2944	0°	0.4944	180°	$V_{dc}/10$	

Le passage d'un secteur vers un autre secteur se faire par le décalage des éléments du vecteur deux fois à gauche et multiplier par (-1). Comme exemple le vecteur [0 0 1 -1 -1] qui est dans le secteur 2 est le résultat du décalage du vecteur [1 0 0-1 1] du secteur 1.

2.5.1 LA MODULATION VECTORIELLE (SVM) A 2 VECTEURS ACTIFS :

Le principe de cette méthode est l'utilisation de 2 vecteurs actifs V_a et V_b et un vecteur nul V_0 tel que V_a et V_b ont la même amplitude et déphasé de $\frac{\pi}{5}$ entre eux.

Le vecteur de référence est déterminé par l'équation suivante :

$$V_{réf} = d_a V_a + d_b V_b + d_0 V_0 \tag{2-25}$$

d_a , d_b et d_0 sont les rapports cycliques correspondant a V_a , V_b et V_0 respectivement et sont exprimés comme suit :

$$\begin{cases} d_a = m_v \cdot \sin\left(\frac{\pi}{5} - \theta_{out}\right) \\ d_b = m_v \cdot \sin(\theta_{out}) \\ d_0 = 1 - d_1 - d_2 \end{cases} \tag{2-26}$$

Avec $0 < \theta_{out} < \frac{\pi}{5}$ et $m_v = \frac{|V_{réf}|}{V_I \sin(\frac{\pi}{5})}$




Figure 2-6 : Vecteur tension de référence et sa projection.

Le tableau ci-dessous présente un résumé sur le choix des vecteurs actifs pour le cas d'un vecteur de référence situé au secteur I :

Tableau 2-5 : Les régions du secteur 1

	$r = \frac{ V_{réf} }{\frac{V_{dc}}{2}}$	Les vecteurs utilisé
Reg1	$0 < r \leq 0.5$	$V_{01} - V_{13(II)} - V_{14(I)} - V_{02}$
Reg2	$0.5 < r \leq 1.0472 \cos(\pi / 10)$	$V_{01} - V_{22(I)} - V_{22(II)}$
Reg3	$1.0472 \cos(\pi / 10) < r \leq 1.2311 \cos(\pi / 10)$	$V_{01} - V_{23(I)} - V_{23(II)}$
Reg4	$1.2311 \cos(\pi / 10) < r \leq 1.2944 \cos(\pi / 10)$	$V_{02} - V_{24(I)} - V_{24(II)} - V_{03}$

2.5.1.1 SEQUENCEMENT ET ETATS DE COMMUTATION :

Les tableaux suivants montrent le séquençement et les états de commutation des interrupteurs de l'onduleur penta-phasé à 3 niveaux commandé par la SVM à 2 vecteurs dans le secteur 1.

Tableau 2-6 : Etat des interrupteurs pour la région 1.

	T_s							
	$T_s/2$				$T_s/2$			
	$T_1/2$	$T_b/2$	$T_a/2$	$T_0/4$	$T_0/4$	$T_a/2$	$T_b/2$	$T_0/4$
K_{11}								
K_{12}								
K_{13}								
K_{14}								
K_{15}								
K_{41}								
K_{42}								
K_{43}								
K_{44}								
K_{45}								
	V_{01}	$V_{13(II)}$	$V_{14(I)}$	V_{02}		$V_{14(I)}$	$V_{13(II)}$	V_{01}

Tableau 2-7 : Etat des interrupteurs pour la région 2.

	T_s							
	$T_s/2$				$T_s/2$			
	$T_0/4$	$T_a/2$	$T_b/2$	$T_0/4$	$T_0/4$	$T_b/2$	$T_a/2$	$T_0/4$
K_{11}								
K_{12}								
K_{13}								
K_{14}								
K_{15}								

K_{41}								
K_{42}								
K_{43}								
K_{44}								
K_{45}								
	V_{01}	$V_{22}(I)$	$V_{22}(II)$	V_{01}	$V_{22}(II)$	$V_{22}(I)$	V_{01}	

Tableau 2-8 : Etat des interrupteurs pour la région 3.

	T_s							
	$T_s/2$				$T_s/2$			
	$T_0/4$	$T_a/2$	$T_b/2$	$T_0/4$	$T_0/4$	$T_b/2$	$T_a/2$	$T_0/4$
K_{11}								
K_{12}								
K_{13}								
K_{14}								
K_{15}								
K_{41}								
K_{42}								
K_{43}								
K_{44}								
K_{45}								
	V_{01}	$V_{23}(I)$	$V_{23}(II)$	V_{01}	$V_{23}(II)$	$V_{23}(I)$	V_{01}	

Tableau 2-9 : Etat des interrupteurs pour la région 4.


	T_s							
	$T_s/2$				$T_s/2$			
	$T_0/4$	$T_a/2$	$T_b/2$	$T_0/4$	$T_0/4$	$T_b/2$	$T_a/2$	$T_0/4$
K_{11}								
K_{12}								
K_{13}								
K_{14}								
K_{15}								
K_{41}								
K_{42}								
K_{43}								
K_{44}								
K_{45}								
	V_{02}	$V_{24}(I)$	$V_{24}(II)$	V_{03}	$V_{24}(II)$	$V_{24}(I)$	V_{02}	

2.5.1.2 RESULTATS DE SIMULATION :


Les résultats de simulation sont obtenus à partir de l'utilisation des paramètres suivants :

Tableau 2-10 : Les paramètres de simulation.


$r = \frac{ V_{réf} }{ V_{in} }$	0.3		
Ts (s)	10^{-4}		
V _{dc} (V)	600		
La fréquence (Hz)	50		
La charge	R	50 Ω	L 100 mH




(b) courant de sortie



(a) Tension simple



(d) spectre du courant



(c) spectre de tension




Figure 2-7 : Résultats de la simulation SVM à 2 vecteurs (f=50 Hz, r=0.3).

D’après les figures 2-8 (a,c) on remarque que la tension de sortie suit sa tension de référence et on peut constater aussi que la forme de tension est symétrique.

On constate aussi la présence de l’harmonique d’ordre (3) avec une valeur importante (28.9%). Les harmoniques principales de tension sont au voisinage de la fréquence de commutation (10 kHz) et ses multiples.

Le courant de sortie est presque sinusoïdal, avec un faible THD (16.1%) à cause de l’effet inductif de la charge RL qui filtre les harmoniques de hautes fréquences. Plus on augmente la valeur de L, plus le THD va diminuer. Si on prend L=200 mH, le THD va être égal à 11% et la forme du courant devient de plus en plus sinusoïdale.

D'après la courbe de réglage illustrée dans **la figure 2-8 (e)** on voit que pour les fréquences 25 Hz, 50 Hz et 75 Hz le taux maximal de régulation linéaire reste le même ($r_{\max}=1.23$). **La figure 2-8 (f)** représente la variation du THD en fonction de taux de modulation, on voit que le THD a des valeurs importantes pour des petites valeurs de r .

2.5.1.3 LA SYNCHRONISATION :

Dans cette partie nous allons décrire le modèle de modulation qui combine les états de commutation des deux étages de manière à obtenir un ordre correct des courants d'entrée et des tensions de sortie et pour ne pas avoir les harmoniques de faible fréquence.

Nous allons prendre $m_c=1$ et le facteur de déplacement contrôlé à zéro c-à-d $\cos(\phi_i)=1$ afin de maximiser la tension de bus DC. Ensuite, pour simplifier la modulation globale, seule la modulation sur l'étage d'onduleur produit les vecteurs nuls. Ainsi, le vecteur de courant nul de l'étage de redressement est éliminé et la séquence de commutation de l'étage de redressement est constituée que de deux vecteurs de courant adjacents (I_γ et I_δ). En déterminant les rapports cycliques d_γ et d_δ avec l'indice de modulation $m_c = 1$, les rapports cycliques de l'étage de redressement sont alors ajustés à l'aide de (2-19) pour occuper toute la période de commutation.

La **figure 2-9** représente un exemple de synchronisation entre l'onduleur et le redresseur.




Figure 2-8 : commutation synchronisée entre les étages.

$$\text{avec } \begin{cases} t_{r1} = d_\gamma^* \cdot Ts \\ t_{i1} = \frac{1}{2} d_\gamma^* \cdot d_0 Ts \\ t_{i2} = d_\gamma^* \cdot d_1 Ts \\ t_{i3} = d_\gamma^* \cdot d_2 Ts \end{cases} \quad \begin{cases} t_{i4} = \frac{1}{2} d_\delta^* \cdot d_0 Ts \\ t_{i5} = d_\delta^* \cdot d_2 Ts \\ t_{i6} = d_\delta^* \cdot d_1 Ts \end{cases} \quad (2-27)$$

Dans notre cas nous avons implémenté la SVM à 2 vecteurs en utilisant 2 régions (région A et B)

Les **tableaux 2-7 et 2-8** montrent les signaux de commutation :

Tableau 2-11 : Région A secteur 1.

	T_s									
	T_x					T_y				
	T_{b1/2}	T_{b1/2}	T_{a1/2}	T_{a1/2}	T01	T02	T_{a2/2}	T_{a2/2}	T_{b2/2}	T_{b2/2}
K₁₁										
K₁₂										
K₁₃										
K₁₄										
K₁₅										
K₄₁										
K₄₂										
K₄₃										
K₄₄										
K₄₅										
	V_{13(II)}	V_{14(II)}	V_{13(I)}	V_{14(I)}	V₀₂	V₀₂	V_{14(I)}	V_{13(I)}	V_{14(II)}	V_{13(II)}

Tableau 2-12 : Région B secteur 1.

	T_s					
	T_x			T_y		
	T_{a1}	T_{b1}	T₀₁	T₀₂	T_{b2}	T_{a2}
K₁₁						
K₁₂						
K₁₃						
K₁₄						
K₁₅						
K₄₁						
K₄₂						
K₄₃						
K₄₄						
K₄₅						
	V_{24(I)}	V_{24(II)}	V₀₃	V₀₃	V_{24(I)}	V_{24(II)}


2.5.1.4 RESULTATS DE SIMULATION :

Dans notre simulation nous avons utilisé les paramètres suivants :


Tableau 2-13 : les paramètres de la simulation.

$r = \frac{ V_{réf} }{ V_{in} }$	0.3			
Ts (s)	10^{-4}			
La tension d'entrée en (V)	310			
La fréquence (Hz)	50			
Le filtre d'entrée	C_f	180 μF	L_f	17.5 mH
La charge	R	50 Ω	L	100 mH


Selon les valeurs du tableau nous obtenons les résultats suivants :




(a) Tension simple




(b) Courant de sortie




(c) spectre de tension



(d) Spectre du courant



(e) la tension du mode commun



(f) La tension et le courant d'entrée

Figure 2-9 : Résultats de la simulation de la SVM à 2 vecteurs ($f=50$ Hz, $r=0.3$).

D'après les **figures 2-10** nous avons remarqué que la tension de sortie suit bien sa tension de référence.


On constate aussi la présence de l'harmonique d'ordre (3) avec une valeur importante (31%), les harmoniques principales de tension sont au voisinage de la fréquence de commutation (10 kHz) et ses multiples.

Comme le courant d'entrée est riche en harmonique autour de la fréquence de commutation et ses multiples, nous avons utilisé un filtre passe-bas LC pour filtrer ce courant.

Le courant de sortie n'est pas parfaitement sinusoïdal à cause de la présence de l'harmonique 3, avec une amplitude importante.

On voit aussi que la tension du mode commun varie entre -300 et 300 V qui est une valeur importante. Aussi, on remarque que les tensions et les courants d'entrée sont symétriques et bien équilibrés.

2.5.1.5 LA COURBE DE REGLAGE POUR LA SVM A 2 VECTEURS

**Figure 2-10** : la courbe de réglage et du THD pour la SVM à 2 vecteurs.

La **figure 2-11** représente les courbes de réglage et de THD pour le convertisseur matriciel T-NPC à trois niveaux. Pour la courbe de réglage, on remarque que la tension suit sa référence jusqu'au taux de modulation maximal ($r_{\max}=0.94$). Pour le THD on voit qu'il est très important pour les faibles taux de modulation et moins importants pour les taux de modulation plus élevés.

2.5.1.6 COMPARAISON AVEC LE CONVERTISSEUR MATRICIEL A 2 NIVEAUX :




Figure 2-11 : comparaison (a) : du taux de la fondamentale, (b) : du THD, en fonction du taux de modulation.

D'après la **figure 2-12 (a)** on peut remarquer que le convertisseur matriciel à 3 niveaux a une limite de linéarité ($r_{\max}=0.94$) supérieure au cas 2 niveaux ($r_{\max}=0.79$). Même pour le convertisseur à 3 niveaux la tension de sortie suit mieux sa référence par rapport à l'autre pour un taux de modulation supérieur à 0.4.

La **figure 2-12 (b)** montre que lorsque le taux de modulation augmente le taux de distorsion harmonique THD diminue. Pour les valeurs de taux de modulation inférieur à 0.8 le THD du convertisseur à 3 niveaux a une valeur faible par rapport au convertisseur à 2 niveaux, car l'utilisation des vecteurs d'état incluant le point milieu (O) rajout un degré de liberté supplémentaire permettant de se rapprocher de plus en plus à une sinusoïde. Et pour les valeurs supérieurs à 0.8 les deux THDs sont les mêmes car le point milieu (o) est de moins en moins sollicité ce qui nous ramène au cas à 2 niveaux.

2.5.2 LA MODULATION VECTORIELLE (SVM) A 4 VECTEURS ACTIFS :

Cette méthode permet de reconstituer le vecteur de référence dans le plan d-q et d'annuler le vecteur résultant dans le plan x-y en même temps, offrant ainsi des harmoniques de faibles fréquences réduites ou pratiquement nulles. Son principe consiste à sélectionner 4 vecteurs actifs, où nous avons deux paires de vecteurs qui sont en phase dans le repère d-q mais en opposition de phase dans le repère x-y, offrant ainsi la possibilité d'obtenir un vecteur nul dans le repère x-y en jouant sur le quotient des rapports cycliques entre chaque deux vecteurs[2].




Figure 2-12 : représentation de l'ensemble des vecteurs du secteur I dans le plan d-q.




Figure 2-13 : représentation de l'ensemble des vecteurs du secteur I dans le plan x-y.

Le vecteur de référence est déterminé par l'équation suivante :

$$V_{réf} = d_1V_1 + d_2V_2 + d_3V_3 + d_4V_4 + d_0V_0 \tag{2-28}$$

d_1, d_2, d_3, d_4 et d_0 sont les rapports cycliques correspondant à V_1, V_2, V_3, V_4 et V_0 respectivement.

On détermine les rapports cycliques à partir de la résolution du système d'équations suivant :

$$\begin{pmatrix} T_0 \\ T_1 \\ T_2 \\ T_3 \\ T_4 \end{pmatrix} = \begin{pmatrix} V_{d0} & V_{d1} & V_{d2} & V_{d3} & V_{d4} \\ V_{q0} & V_{q1} & V_{q2} & V_{q3} & V_{q4} \\ V_{x0} & V_{x1} & V_{x2} & V_{x3} & V_{x4} \\ V_{y0} & V_{y1} & V_{y2} & V_{y3} & V_{y4} \\ 1 & 1 & 1 & 1 & 1 \end{pmatrix}^{-1} \cdot \begin{pmatrix} V_{dref} \\ V_{qref} \\ V_{xref} \\ V_{yref} \\ 1 \end{pmatrix} \cdot T_s \quad (2-29)$$

Tel que V_{d1} , V_{q1} , V_{x1} et V_{y1} sont les composantes du vecteur V_1 dans le plan d-q et x-y respectivement avec :

$$\begin{aligned} V_{dref} &= V_{ref} \cos(\theta) \\ V_{qref} &= V_{ref} \sin(\theta) \\ V_{xref} &= V_{yref} = 0 \end{aligned} \quad (2-30)$$

2.5.2.1 LES REGIONS ET LES ETATS DE COMMUTATION :

Avec cette méthode les secteurs sont divisés en 2 régions, le choix des vecteurs est illustré dans les tableaux suivants :

Tableau 2-14 : Sélection des régions et de l'ordre des vecteurs à utiliser.

-Région 1-	0 0 0 0 0	0 0 0-1 1	1 0 0-1 0	1 0-1 0 0	0 1-1 0 0	0 0 0 0 0
$V_{ref}/\left(\frac{V_{dc}}{2}\right) \leq 0.618$	V_{01}	$V_5(I)$	$V_{14}(II)$	$V_{14}(I)$	$V_5(II)$	V_{01}
-Région 2-	0 0 0 0 0	1 0-1 0 0	1 1-1-1 0	1 0-1-1 1	1 0 0-1 0	0 0 0 0 0
$V_{ref}/\left(\frac{V_{dc}}{2}\right) > 0.618$	V_{01}	$V_{16}(I)$	$V_{24}(II)$	$V_{24}(I)$	$V_{16}(II)$	V_{01}

Tableau 2-15 : Etat des interrupteurs pour la région 1.

	T_s											
	$\frac{T_1}{4}$	$\frac{T_2}{2}$	$\frac{T_3}{2}$	$\frac{T_4}{2}$	$\frac{T_5}{2}$	$\frac{T_1}{4}$	$\frac{T_1}{4}$	$\frac{T_5}{2}$	$\frac{T_4}{2}$	$\frac{T_3}{2}$	$\frac{T_2}{2}$	$\frac{T_1}{4}$
K11												
K12												
K13												
K14												
K15												
K21												
K22												
K23												
K24												
K25												
	V01	V16(I)	V24(II)	V24(I)	V16(I)	V02	V02	V16(II)	V24(I)	V24(II)	V16(I)	V01

Tableau 2-16 : Etat des interrupteurs pour la région 1.

	Ts											
	$\frac{T_1}{4}$	$\frac{T_2}{2}$	$\frac{T_3}{2}$	$\frac{T_4}{2}$	$\frac{T_5}{2}$	$\frac{T_1}{4}$	$\frac{T_1}{4}$	$\frac{T_5}{2}$	$\frac{T_4}{2}$	$\frac{T_3}{2}$	$\frac{T_2}{2}$	$\frac{T_1}{4}$
K11												
K12												
K13												
K14												
K15												
K21												
K22												
K23												
K24												
K25												
V01	V5(I)	V14(II)	V14(I)	V5(II)	V02	V02	V5(II)	V14(I)	V14(II)	V5(I)	V01	

Les rapports cycliques :


$$\left\{ \begin{array}{l} D_3 = \frac{m_v \tau}{1+\tau^2} * \sin(\theta_{out}) \\ D_2 = \frac{m_v}{1+\tau^2} * \sin\left(\frac{\pi}{5} - \theta_{out}\right) \\ D_5 = \frac{m_v}{1+\tau^2} * \sin(\theta_{out}) \\ D_4 = \frac{m_v \tau}{1+\tau^2} * \sin\left(\frac{\pi}{5} - \theta_{out}\right) \\ D_1 = 1 - D_3 - D_2 - D_4 - D_5 \end{array} \right. \quad avec: m_v = \frac{V_{ref}}{|V_{l(I)}|_{dq}} \sin\left(\frac{\pi}{5}\right), \tau = \frac{|V_p(X)|_{dq}}{|V_{l(I)}|_{dq}} \quad (2-31)$$

2.5.2.2 LES RESULTATS DE LA SIMULATION :


Les figures (a,b,c,d) suivante représente les résultats de simulation, avec les paramètres qui est dans le tableau suivant :

Tableau 2-17 : les paramètres de la simulation.


$r = \frac{ V_{réf} }{ V_{in} }$	0.3			
Ts (s)	10^{-4}			
La tension d'entrée en (V)	310			
La tension du bus continu en (V)	600			
La fréquence (Hz)	50			
La charge	R	50 Ω	L	100 mH




(a) La tension de sortie




(b) Le courant de charge




(c) Spectre de tension
SVM 4 vecteurs




(d) Spectre du courant
SVM 4 vecteurs



(e) Courbe de réglage



(f) Courbe du THD



(g) La tension du mode commun

Figure 2-14 : Résultats de la simulation SVM à 4 vecteurs ($f=50$ Hz, $r=0.3$).

D’après les **figures 2-15 (a,b,c,d)** on remarque que la tension de sortie suit sa tension de référence.

On voit la disparition de l’harmonique (3) et les harmoniques de faible fréquence. Les harmoniques principales de tension sont aux voisinages de la fréquence de commutation (10 kHz) et ses multiples.

Le courant de sortie est purement sinusoïdal due à l’effet inductif de la charge (RL) qui filtre les harmoniques de hautes fréquences, le THD devient très petit (0.64%).

D’après les **figures 2-15 (e,f)** on peut remarquer que le taux maximal de régulation linéaire est égale à 0.98. Le THD diminue avec l’augmentation de taux de modulation r .

2.5.2.3 LA SYNCHRONISATION

Le travail est de même principe que la SVM à 2 vecteurs, mais la différence c’est que nous allons utiliser 4 vecteurs actifs au lieu de 2 vecteurs actifs. La figure ci-dessous montre comment se fait la synchronisation.




Figure 2-15 : commutation synchronisée entre les étages.

Avec :

$$\left\{ \begin{array}{l} t_{r1} = d_{\gamma}^* \cdot Ts \\ t_{i1} = \frac{1}{2} d_{\gamma}^* \cdot d_0 Ts \\ t_{i2} = d_{\gamma}^* \cdot d_1 Ts \\ t_{i3} = d_{\gamma}^* \cdot d_2 Ts \\ t_{i4} = d_{\gamma}^* \cdot d_3 Ts \\ t_{i4} = d_{\gamma}^* \cdot d_3 Ts \end{array} \right. \left\{ \begin{array}{l} t_{i6} = \frac{1}{2} d_{\delta}^* \cdot d_0 Ts \\ t_{i7} = d_{\delta}^* \cdot d_4 Ts \\ t_{i8} = d_{\delta}^* \cdot d_3 Ts \\ t_{i9} = d_{\delta}^* \cdot d_2 Ts \\ t_{i10} = d_{\delta}^* \cdot d_1 Ts \end{array} \right. \quad (2-33)$$

2.5.2.4 LES ETATS DE COMMUTATION :

Les tableaux suivants représentent les états de commutation :

Tableau 2-18 : Etat de commutation région A secteur 1 pendant Tx.

	Tx									
	$\frac{T1x}{2}$	$\frac{T2x}{2}$	$\frac{T2x}{2}$	$\frac{T3x}{2}$	$\frac{T3x}{2}$	$\frac{T4x}{2}$	$\frac{T4x}{2}$	$\frac{T5x}{2}$	$\frac{T5x}{2}$	$\frac{T1x}{2}$
S11										
S12										
S13										
S14										
S15										
S21										
S22										
S23										
S24										
S25										
	V02	V6(I)	V5(I)	V14(II)	V13(II)	V14(I)	V13(I)	V6(II)	V5(II)	V01

Tableau 2-19 : Etat de commutation région A secteur 1 pendant Ty.

	Ty									
	$\frac{T1y}{2}$	$\frac{T5y}{2}$	$\frac{T5y}{2}$	$\frac{T4y}{2}$	$\frac{T4y}{2}$	$\frac{T3y}{2}$	$\frac{T3y}{2}$	$\frac{T2y}{2}$	$\frac{T2y}{2}$	$\frac{T1y}{2}$
S11										
S12										
S13										
S14										
S15										
S21										
S22										
S23										
S24										
S25										
	V01	V5(II)	V6(II)	V13(I)	V14(I)	V13(II)	V14(II)	V5(I)	V6(I)	V02

Tableau 2-20 : Etat de commutation région B secteur 1.

	T_s											
	T_x					T_y						
	$T_{1x/2}$	T_{2x}	T_{3x}	T_{4x}	T_{5x}	$T_{1x/2}$	$T_{1y/2}$	T_{5y}	T_{4y}	T_{3y}	T_{2y}	$T_{1y/2}$
S11		■										
S12			■	■	■							
S13					■			■				
S14						■						
S15				■	■	■		■	■			
S21												
S22		■									■	
S23		■	■	■					■	■		
S24		■	■	■	■			■	■	■		
S25		■	■							■	■	
	V01	V16(I)	V24(II)	V24(I)	V16(II)	V02	V02	V16(II)	V24(I)	V24(II)	V16(I)	V01


2.5.2.5 LES RESULTATS DE LA SIMULATION :

Le tableau suivant représente les paramètres utilisés dans la simulation :


Tableau 2-21 : Les paramètres utilisés pour la simulation.

$r = \frac{ V_{réf} }{ V_{in} }$	0.3			
T_s (s)	10^{-4}			
La tension d'entrée en (V)	310			
La fréquence (Hz)	50			
Le filtre d'entrée	C_f	180 μ F	L_f	17.5 mH
La charge	R	50 Ω	L	100 mH


La figure suivante montre les résultats obtenus par la simulation :




(a) la tension simple




(b) le courant de sortie




(c) Spectre de tension




(d) Spectre du courant




(h) La tension du mode commun (V)



(i) La courbe de réglage



(j) La courbe de THD



(k) La tension et le courant d'entrée pour $C_f=25\mu\text{f}$ (le courant est multiplié par 10).

Figure 2-16 : Résultats de la simulation SVM à 4 vecteurs ($f=50$ Hz, $r=0.3$), cas convertisseur matriciel complet.

D'après les **figures 2-17 (a,c,e)** on remarque que la tension suit sa référence avec la présence d'un faible THD. On remarque aussi la présence des harmoniques d'ordre (3, 5 et 7) qui ont une faible valeur de THD (inférieur à 1%).

Les harmoniques importantes sont situées au voisinage de la fréquence de commutation (10 kHz) et ses multiples.

Les **figures 2-17 (b,d)** représentent le courant de sortie et son spectre, respectivement. On constate que la forme du courant est sinusoïdale et on remarque la présence d'une faible valeur de THD due à la charge RL qui a un effet de lissage du courant, ainsi que de filtrer les harmoniques à hautes fréquences.

Les **figures 2-17 (e,f)** représentent les courbes de réglage et du THD, respectivement. On remarque que la tension de sortie suit bien sa référence jusqu'au taux de modulation critique ($r_{\text{max}}=0.84$) pour n'importe quelle fréquence (25 Hz, 50 Hz ou 75 Hz). La tension du mode commun a une valeur importante qui oscille entre -300 et 250 V.

Les **figures 2-17** représentent les tensions et les courants d'entrée, on peut voir que nous avons un léger déphasage à cause de la valeur de capacité du filtre d'entrée choisis. En fait, on n'a pas utilisé une boucle fermée pour régler le déphasage du courant filtré ce qui a rendu son déphasage par rapport à la tension d'entrée affecté par les paramètres du filtre et le taux de modulation.

2.5.2.6 COMPARAISON AVEC LE CAS CONVERTISSEUR MATRICIEL A 2 NIVEAUX




Figure 2-17 : comparaison (a) : du taux du fondamental, (b) : du THD en fonction du taux de modulation.

Les **Figure 2-18 (a,b)** représentent la variation du taux de la fondamentale et le THD, respectivement, en fonction du taux de modulation r . D'après la comparaison entre les 2 courbes, on peut conclure que le convertisseur matriciel à 3 niveaux suit bien sa tension de référence par rapport au convertisseur à 2 niveaux lorsque le taux de modulation r varie entre 0 et 0.8.

D'après la **figure 2-18 (b)** on remarque que plus le taux de modulation augmente, plus le taux de distorsion d'harmoniques ne diminue.

Le THD du convertisseur à 3 niveaux est le plus faible, ce qui indique le manque de présence d'harmoniques. Par contre, le convertisseur à 2 niveaux a une valeur de THD importante.

2.5.3 COMPARAISON ENTRE LA SVM A 2 VECTEURS ET LA SVM A 4 VECTEURS :




Figure 2-18 : Les courbes de réglage et du THD pour la SVM à 4 et à 2 vecteurs.

D’après les deux courbes et les résultats précédents nous construisons le tableau suivant :

Tableau 2-22 : comparaison entre les deux méthodes de SVM.

Type de la SVM		À 2 vecteurs	À 4 vecteurs
Le taux de modulation maximal r_{max}	Cas onduleur	1.23	0.98
	Cas matriciel complet	0.94	0.84
Coté THD		Plus avantageux	Avantageux
L’harmonique (3) Pour $r=0.3$	Cas onduleur	28.9%	Moins de 2%
	Cas matriciel complet	31%	Moins de 3%

2.6 CONCLUSION

Dans ce chapitre, on a commencé par une modélisation du convertisseur matriciel T-NPC à 3 niveaux, suivie par une description détaillée des deux étages du convertisseur matriciel, en commençant par le redresseur et sa modulation vectorielle, y compris une simulation de la tension redressée.

En second lieu, on a étudié la commande de l'onduleur avec la modulation vectorielle (SVM) à 2 et à 4 vecteurs, ainsi qu'une simulation avec une charge RL pour déterminer les performances de chaque méthode.

Pour faire fonctionner le convertisseur matriciel, une synchronisation entre les deux étages (onduleur et redresseur) est essentielle pour éviter les harmoniques de faible fréquence.

Finalement, on a présenté la simulation pour les différents indices de modulation et fréquences du convertisseur matriciel, ainsi qu'une comparaison entre les différents types de convertisseur matriciel (à 2 et 3 niveaux), ainsi, qu'une comparaison entre les 2 méthodes de SVM. La valeur du taux maximal de régulation linéaire atteinte avec la SVM à 2 vecteurs $r_{\max}=0.94$, mais le THD de la SVM à 4 vecteurs est mieux avec des harmoniques de faibles fréquence (3, 7, 9) qui sont minimisés.

Chapitre 3 :

La présentation de la carte STM32H743

CHAPITRE 3. LA PRESENTATION DE LA CARTE STM32H743

3.1 INTRODUCTION :

L'utilisation des microcontrôleurs est devenue de plus en plus fréquente dans de nombreuses applications ayant besoin d'assurer le contrôle d'un dispositif ou un système et en même temps d'avoir la possibilité de communiquer avec l'environnement extérieur au microcontrôleur. Ces microcontrôleurs peuvent être soit seuls (i.e la puce seulement) ou bien intégrés dans des cartes de développement, capables de communiquer plus facilement avec plusieurs périphériques externes.

Nous retrouvons les microcontrôleurs dans plusieurs parties majeures des systèmes électroniques, souvent appliqués dans des systèmes embarqués comme la robotique, l'automobile, les transports aériens/maritimes/fluviaux, les machines électrique..., à moindre cout et à haute fiabilité (réduction des problématiques liées à la CEM). Elle permet aussi de s'affranchir des contraintes liées au volume et à la masse. De plus, ces microcontrôleurs possèdent un environnement de programmation très évolué et simple à utiliser (comme cubeIde pour la stm32) [35].

Les microcontrôleurs sont répartis en plusieurs familles, comme nous pouvons citer : la famille Atmel AT91, les familles ARM Cortex-M et ARM Cortex-R, la famille Atmel AVR, le C167 de Siemens/Infineon, la famille Hitachi H8, la famille des PIC de Microchip et la famille STM32 de STMicroelectronics. Dans notre projet, il sera objet d'exploiter la famille STM32 de ST electronics, et plus particulièrement la STM32H7xx, ayant des fonctionnalités supplémentaires au niveau des ADC, Timers, NVIC ..etc [36]. L'intérêt de cette carte va être porté surtout à la génération des signaux asymétriques présentés dans les résultats du chapitre 2.

Dans ce chapitre, une présentation globale de la carte stm32h7xx sera faite, ainsi que ses différents périphériques utilisés dans notre projet et les avantages du timer à haute résolution.

3.2 LE MICROCONTROLEUR STM32H7XX

STM32h7xx est une famille de microcontrôleurs pouvant fonctionner avec un processeur ARM cortex M7, 32 bits double précision, (il y a aussi ARM cortex M4), une fréquence maximale de 480 MHZ, réalisé par STMicroelectronics. La figure suivante représente la carte utilisée [37]:




Figure 3-1 : la carte STM32H743Vi.

3.3 LES PORTS GPIO :

. Une entrée / sortie est une broche (pin) sur laquelle plusieurs éléments électroniques externes sont reliés au microcontrôleur. Ces broches sont appelées GPIO, réparties sur 5 groupes de ports (GPIO A, B, C, D et E) où chaque groupe est composé de 16 pins. L'ensemble de ces pins peut être configuré sous différents modes :

- **Entrée (limites 0 / 3,3V) :** comme des entrées analogiques pour le cas d'utilisation d'une ADC (Analog to Digital Converter).
- **Sortie :** comme des sorties Push-Pull : les pins sont capables de fournir 0V ou 3,3V avec un courant maximum d'environ +/- 20mA.
- **Sortie :** PWM.
- **Entrée :** trigger externe.

3.4 LE GESTIONNAIRE D'INTERRUPTIONS (NVIC) :

Tous les microcontrôleurs fournissent une fonctionnalité appelée interruptions. Une interruption est un événement asynchrone qui provoque l'arrêt prioritaire de l'exécution du code en cours (plus l'interruption est importante, plus sa priorité est élevée, cela entraînera la suspension d'une interruption de moindre priorité). Le code qui traite l'interruption est appelé Interrupt Service Routine (ISR).

Les interruptions peuvent provenir à la fois du matériel et du logiciel lui-même. L'architecture ARM distingue les deux types : les interruptions provenant du matériel, les exceptions du logiciel (par exemple, un accès à un emplacement mémoire invalide). Dans la terminologie ARM, une interruption est un type d'exception [28].

Les processeurs Cortex-M fournissent une unité dédiée à la gestion d'exceptions. C'est ce qu'on appelle le contrôleur d'interruptions vectoriel imbriqué (NVIC).




Figure 3-2 : Organigramme d'exécution de l'interruption.

Le NVIC est une unité matérielle est dédiée à l'intérieur des microcontrôleurs basés sur Cortex-M qui est responsable de la gestion d'exceptions. **La figure 3-2** montre la relation entre l'unité NVIC, le cœur du processeur et les périphériques. Ici, nous devons distinguer deux types de périphériques : ceux externes au noyau Cortex-M mais internes au MCU STM32 (par exemple, timers, UARTS, etc.) et les périphériques externes au MCU[38], [39].

La source des interruptions provenant du dernier type de périphérique sont les E/S MCU, qui peuvent être à la fois configurées comme des E/S à usage général ou pour piloter un périphérique externe avancé. Un contrôleur programmable dédié, nommé External Interrupt/Event Controller (EXTI), est responsable de l'interconnexion entre les signaux d'E/S externes et le contrôleur NVIC, comme nous le verrons ensuite.

Le NVIC comprend les fonctionnalités suivantes [37] :

- 16 niveaux de priorités programmables (4 bits de priorité d'interruption sont utilisés).
- Gestion des exceptions et des interruptions à faible latence.
- Contrôle de la gestion de l'alimentation.

- Mise en place de registres de contrôle du système




Figure 3-3: La relation entre le contrôleur NVIC, le cœur cortex-M et les périphériques STM32.

Le tableau suivant donne un aperçu de l'ordre de priorité des interruptions :

Tableau 3-1 : Les types d'exception d'un Cortex-M.

Type d'exception	Priorité	La fonction
Reset	-3	Réinitialiser.
NMI	-2	Interruption non masquable.
Hard Fault	-1	Toutes les classes de défauts, lorsque le défaut ne peut pas s'activer en raison de la priorité ou que le gestionnaire de défauts configurable a été désactivé.
MemManage	0	Incompatibilité de MPU, y compris violation d'accès et aucune correspondance. Ceci est utilisé même si le MPU est désactivé ou absent.
Bus Fault	1	Défaut de prélecture, défaut d'accès à la mémoire et autres défauts liés à l'adresse/à la mémoire.
Usage Fault	2	Erreur d'utilisation, telle qu'une instruction non définie exécutée ou une tentative de transition d'état illégale.
SVCALL	3	Appel de service système avec instruction SVC.
Debug Monitor	4	Moniteur de débogage - pour le débogage basé sur le logiciel.
PendSV	5	Demande en attente de service système.
SysTick	6	La minuterie du système s'est déclenchée.

La figure suivante représente l'interruption d'un programme :




Figure 3-4 : interruption d'un programme.

3.5 CONVERTISSEUR ANALOGIQUE NUMERIQUE (ADC) :

Les convertisseurs analogiques numériques sont des circuits électroniques dont la fonction est de traduire un signal analogique en une valeur numérique codé sur un nombre de bits. Le signal converti est généralement une tension électrique entre (0 V et 3.3 V) dans le cas de la STM32h7.

La précision de la conversion dépend de la résolution de l'ADC, plus la résolution est grande plus l'ADC est précise. La majorité des microcontrôleurs fonctionnent sur 12 bits, par contre, dans notre carte l'ADC fonctionne sur 16 bits. Le convertisseur A/D a quatre modes de conversion[37], [40] :

- Conversion unique (single conversion)
- Conversion continue (Continuous conversion)
- Conversion de scannage (Scan conversion)
- Conversion discontinue (Discontinuous conversion)

Dans notre travail nous avons besoin de mesurer à chaque instant l'angle alpha pour pouvoir calculer les rapports cycliques de redresseur, contrôler le déphasage de l'entrée et le maintenir égale à zéro. Cependant, nous avons utilisé le mode de conversion continue. La figure suivante montre la conversion continue :




Figure 3-5: Le mode de conversion continue[38].

Ce mode convertit un seul canal en continu et indéfiniment en conversion de canal normale. La fonction mode continu permet à l'ADC de fonctionner en arrière-plan. L'ADC convertit les canaux en continu sans aucune intervention du CPU.

Chaque ADC avait plusieurs canaux et chaque canal a ses caractéristiques, comme la figure qui est dans l'annexe montre. Les tableaux représentés dans l'annexe montrent les pins de l'ADC et les signaux internes.

L'ADC enregistre les données de la conversion dans un registre de 32 bits, soit de la gauche vers le droit ou soit du droit vers la gauche[38].

3.6 LES TIMERS :

Le tableau suivant regroupe les timers selon le type et leurs caractéristiques.

Tableau 3-2 : Les catégories des timers.

Type du timer	Timer	La résolution du compteur	Le type du compteur	DMA	Les canaux	Les canaux complémentaires	Horloge max (MHz)	La synchronisation	
								master	slave
Avancé	TIM1 TIM8	16-bit	Up,down, Up/Down	Oui	4	3	240	Oui	Oui
General purpose	TIM2 TIM5	32-bit	Up,down, Up/Down	Oui	4	0	240	Oui	Oui
	TIM3 TIM4	16-bit	Up,down, Up/Down	Oui	4	0	240	Oui	Oui
	TIM12	16-bit	Up	Non	2	0	240	Non	Oui
	TIM13 TIM14	16-bit	Up	Non	1	0	240	Oui	Non
	TIM15	16-bit	Up	Oui	2	0	240	Non	Oui
	TIM16 TIM17	16-bit	Up	Oui	1	0	240	Oui	Non
De base	TIM6 TIM7	16-bit	Up	Oui	0	0	240	Oui	Non
Haute résolution	HRTIM1	16-bit	Up	Oui	10	10	480	Oui	Oui

Chaque timer possède 6 registres principaux pour son fonctionnement :

- **Registre Prescaler (TIMx_PSC)** : registre permettant de diviser la fréquence d'horloge.
- **Registre auto-recharge (TIMx_ARR)** : registre contenant le comptage maximal du timer avant la mise à zero. Ce registre définit aussi la période du timer.
- **Registre de répétition du compteur (TIMx_RCR)** : registre servant à ajouter le nombre de comptage nécessaire pour l'obtention du flag. Ce registre existe uniquement dans les timers avancés et son utilisation est primordiale pour pouvoir effectuer les interruptions durant chaque début de période.
- **Registre d'activation des canaux (TIMx_CCER)** : l'activation des canaux d'un timer est effectuée dans ce registre, il permet aussi de déterminer la polarité d'un canal du timer (High : Vcc ou Low : GND).

- **Registre de comparaison du compteur (TIMx_CCRy) :** ce registre contient la valeur limite du compteur pour le changement d'état de la polarité, l'état de la polarité pouvant être alterné selon le choix du mode PWM (mode 1 ou mode 2).
- **Registre de comptage (TIMx_CNT) :** registre de 16 ou 32 bit réservé pour le comptage du timer, associé dans sa valeur avec les registres d'auto-recharge et de comparaison. Ce compteur change de valeur selon 3 types de comptage illustrée ci-dessous par la figure 3-5 :




Figure 3-6 : Les différents modes de comptage [5].

Les registres de comptage peuvent s'incrémenter, se décrémenter, ou bien les deux. Ils se rechargent automatiquement à l'aide du registre TIMx_ARR.

➤ **Mode UP :**

Dans ce mode, le timer compte de 0 jusqu'à la valeur définie dans le registre TIMx_ARR. puis il recommence à 0 et génère un évènement d'overflow (Update Event - UEV).

➤ **Mode Down :**

Le timer décrémente de la valeur seuil (TIMx_ARR) jusqu'à 0, puis recommence si la répétition est activée (TIMx_RCR).

➤ **Mode UP/Down :**

Le timer dans ce mode s'incrémente de 0 jusqu'au la valeur max (TIMx-ARR), génère un évènement d'overflow puis décrémente jusqu'à la valeur 1 et génère un évènement d'underflow, ensuite recommence par le zéro.

La valeur de la période est calculée comme suite pour les différents modes :

- Pour les deux modes UP et Down : $T = \frac{ARR+1}{F_h}$ (3.1)

- Pour le mode UP/Down : $T = \frac{2*ARR+1}{F_h}$ (3.2)

3.6.1 SYNCHRONISATION MASTER/SLAVE :

La synchronisation Master/Slave (maitre /esclave) est une boite de communication interne ou externe pour but de démarrer tous les timers à la fois, le master envoie un signal de remise à zéro vers tous les timers slaves.

Master/Slave avait deux types de synchronisation :

- Une synchronisation interne ITR (internal trigger).
- Une synchronisation externe ETR (external trigger).

Pour la synchronisation interne tous les timers peuvent êtres des masters ou des slaves, l'opération se fait avec une certaine configuration. Le tableau suivant montre les timers qui peuvent être des slaves aux autres timers.

Tableau 3-3 : la connexion des ITRs[37].

Slave TIM	ITR0	ITR1	ITR2	ITR3	ITR4	ITR5	ITR6	ITR7	ITR8
TIM2	TIM1	TIM8	TIM3	TIM4	ETH PPS	USB1 OTG_HS_SOF	USB2 OTG_FS_SOF	-	-
TIM3	TIM1	TIM2	TIM15	TIM4	ETH PPS	-	-	-	-
TIM4	TIM1	TIM2	TIM3	TIM8	-	-	-	-	-
TIM5	TIM1	TIM8	TIM3	TIM4	-	-	fdcan1_soc	USB1 OTG_HS_SOF	USB2 OTG_FS_SOF
TIM1	TIM15	TIM2	TIM3	TIM4	-	-	-	-	-
TIM8	TIM1	TIM2	TIM4	TIM5	-	-	-	-	-

La synchronisation interne avait deux modes :

- Le mode Master/slave en cascade : ce dernier configuré tel qu'un timer peut être au même temps un Master et un Slave, la **figure 3-7** explique le fonctionnement.




Figure 3-7 : Synchronisation en mode cascade.

- Le mode Master/slave parallèle : ce dernier configuré tel qu'un timer est un Master de tous les autres timers (Slave), la figure suivante montre le principe de fonctionnement.




Figure 3-8 : Synchronisation en mode parallèle.

Dans notre travail nous avons utilisé le mode de synchronisation externe (ETR), car l'onduleur T-type à trois niveaux avait besoin de 10 signaux PWM pour les deux parties supérieures et inférieures. Pour la partie du point milieu nous avons utilisé un circuit (NOT) pour inverser les signaux et obtenir 10 signaux du point milieu. La figure suivante montre le mode de synchronisation externe.




Figure 3-9 : Synchronisation en mode déclencheur externe.

La synchronisation externe fonctionne à l'aide d'un signal extérieur (Impulsion) pour remettre tous les timers à zéro.

2.6.1 LES TIMERS DE BASE :

Les timers de cette catégorie représentent la forme la plus simple du timer dans les microcontrôleurs STM32. Ce sont des temporisateurs 16 bits utilisés comme générateur de base du temps et ils n'ont pas des broches de sortie/entrée.

Les timers de base sont également utilisés pour alimenter le périphérique DAC, car leur événement de mise à jour peut déclencher des requêtes DMA pour le DAC ; pour cette raison, ils sont généralement disponibles dans les microcontrôleurs STM32 fournissant au moins un DAC. Les timers de base peuvent également être utilisés comme "master" pour d'autres timers.

2.6.2 LES TIMERS A USAGE GENERAL (TIMX) :

Ces sont des timers 16/32-bits (selon la série STM32) fournissant les fonctionnalités classiques qu'un timer d'un microcontrôleur embarqué moderne devrait implémenter. Ils sont utilisés dans n'importe quelle application pour la comparaison de sortie (génération de temporisation et de retard), le mode One-Pulse, la capture d'entrée (pour la mesure de fréquence de signal externe), l'interface de capteur (encodeur, capteur à effet Hall), etc [41].

Évidemment, un timer à usage général peut être utilisé comme générateur de base de temps, comme un timer de base. Les timers de cette catégorie fournissent quatre canaux d'entrée/sortie programmables, des sorties PWMs.

2.6.3 LES TIMERS AVANCES :

Ces timers sont les plus complets d'un microcontrôleur STM32. En plus des caractéristiques trouvées dans un timer à usage général, ils incluent plusieurs caractéristiques liées aux applications de commande de moteur et de conversion de puissance numérique : trois signaux complémentaires avec insertion de temps mort, entrée d'arrêt d'urgence[37], [38].

Les timers avancé (TIM1, TIM8) peuvent être vus comme des générateurs PWM triphasés multiplexés sur 6 canaux. Ils ont des sorties PWM complémentaires avec des temps morts insérés programmables. Ils peuvent également être considérés comme des timers polyvalents complets.

Leurs 4 canaux indépendants peuvent être utilisés pour :

- Capture d'entrée
- Comparaison de sortie
- Génération PWM (modes alignés sur les bords ou au centre)
- Sortie en mode une impulsion

Le timer avancé peut fonctionner avec les timers TIMx via la fonction Timer Link pour la synchronisation ou le chaînage d'événements.

TIM1 et TIM8 prennent en charge la génération de requêtes DMA indépendantes.

2.6.4 LE TIMER A HAUTE RESOLUTION :

Le timer à haute résolution a été conçu spécifiquement pour contrôler les systèmes de conversion de puissance dans les systèmes d'éclairage à alimentation à découpage, les convertisseurs de puissance, le contrôle des machines électriques...etc. Bien qu'il excelle vraiment dans ce rôle, il peut bien sûr être utilisé dans d'autres applications nécessitant un timer à haute résolution [39].

Le HRTIM comporte jusqu'à 10 sorties qui peuvent être configurées dans divers modes couplés ou autonomes en utilisant cinq unités de timers liées à un maître (Master) commun à des fins de synchronisation. La synchronisation avec d'autres timers est également facilitée. Le HRTIM est fortement lié aux ADC et aux entrées de défaut à des fins de rétroaction[39].

Son architecture modulaire permet de générer des formes d'onde indépendantes ou couplées. La forme d'onde est définie par des timers autonomes (en utilisant des timers période et des unités de comparaison) et large éventail d'événements extérieurs, tels que des retours analogiques ou numériques et des signaux de synchronisation. Cela permet de produire une

grande variété de signaux de contrôle (PWM, Signal déphasé, constant Ton, ...) et d'adresser la plupart des topologies de conversion [27].

2.6.5 CARACTERISTIQUES PRINCIPALES :

Le timer à haute résolution avait plusieurs caractéristiques, nous allons présenter quelques-unes exploitées dans notre projet :

- La fréquence max est de 480 MHz.
- Unités des timers multiples de (A-D).
- Résolution complète disponible sur toutes les sorties, possibilité d'ajuster le rapport cyclique, la fréquence et la largeur d'impulsion.
- 4 unités des timers de 16 bits (chacune avec un timer indépendant et 4 unités de comparaison).
- 10 sorties qui peuvent être contrôlées par n'importe quelle unité de timer, jusqu'à 32 sources de set/reset par canal.
- Polarité et sensibilité des bords programmables.
- HRTIM peuvent être synchronisés avec des entrées/sorties de synchronisation externes [27].

Le timer à haut résolution peut être partitionné en plusieurs sous entités :

- Le timer Maître (Master).
- Les unités des timers (Timer A à Timer E).
- Les sorties.
- Le contrôleur de mode rafale.
- Une logique externe de conditionnement des signaux d'événement et de défaut partagée par tous les timers.

Le timer maître (Master) est de 16 bits basés sur un mode de comptage up. Il peut set/reset n'importe laquelle des 8 sorties via 4 unités de comparaison, et il fournit des signaux de synchronisation aux 5 unités des timers. Son objectif principal est d'avoir les unités des timers contrôlées par une source unique.

Les unités des timers fonctionnent soit indépendamment, soit couplées avec les autres timers, y compris le timer maître. Chaque timer contient les commandes de deux sorties. Les événements d'activation/désactivation des sorties sont déclenchés soit par les registres de comparaison des unités des timers, soit par des événements provenant du timer maître, des autres timers ou d'événements externes.

Une unité à barre transversale : une barre transversale permet de faire activer/réinitialiser les sorties non seulement par les unités des timers correspondantes, mais également par :

- ✓ Un événement extérieur.
- ✓ Les autres timers.
- ✓ Le timer Master.

La barre transversale est suivie par une fonction de gestion de sortie polyvalente capable de s'interfacer avec tout type de pilote et de logique :

- ✓ La polarité de sortie
- ✓ États sûrs
- ✓ Temps mort

2.6.5.1 TIMERS A-E :

Le HRTIMER embarque 5 unités de chronométrage identiques constituées de :

- ✓ Compteur 16 bits avec valeur de dépassement programmable pour ajuster la période de comptage.
- ✓ 2 registres de capture 16 bits.
- ✓ 4 registres de comparaison 16 bits.
- ✓ Chaque Timer avait 2 outputs.

Un événement de comparaison est généré lorsque le compteur correspond exactement à la valeur de comparaison : plusieurs événements de comparaison peuvent être générés au cours d'une même période pour plusieurs activations/réinitialisations.

La figure montre l'architecture des timers A-E ;




Figure 3-10 : Architecture de timer A-E [27].

2.6.5.2 LES MODES DE COMPTAGE DE TIMER A HAUTE RESOLUTION (HRTIM) :

Le timer à haute résolution avait trois modes de comptage[37], [42] :

- Single-shot Non-retriggerable.
- Single-shot Retriggerable.
- Le mode continu (Continuous mode).

Dans notre projet nous avons utilisé le mode de comptage continu afin de comparer à chaque période la valeur des unités de comparaison avec la valeur de timer. Cependant, ce mode compte de 0 à la valeur de PER (ARR) (up) et revient à zéro.

La figure suivante représente le mode continu de timer à haute résolution :




Figure 3-11 : Le mode de fonctionnement continu.

Le timer à haute résolution avait la possibilité de générer des signaux quelconques, asymétriques, déphasés. La figure suivante montre la génération de la sortie PWM :




Figure 3-12 : Génération de multiple de sortie PWM [43].

Dans notre projet nous avons utilisé 6 sorties de timer à haute résolution pour générer des signaux de commande de l'étage redresseur. Pour cela, la configuration des timers (A-C) est faite pour préserver la polarité des sorties.

Pour générer un signal de sortie aléatoire, nous pouvons utiliser les unités de comparaison, la période du timer et les évènements extérieurs. En effet, la sortie est activée ou désactivée selon la comparaison entre le compteur du timer et la valeur à comparer. Prenons l'exemple suivant :

- Activer la sortie lorsque la valeur de la période est atteinte (Set→PER).
- Désactiver la sortie lorsque la valeur CMP1 est atteinte (Reset→CMP1).
- Activer la sortie lorsque la valeur CMP2 est atteinte (Set→CMP2)

3.6 CONCLUSION :

Ce chapitre a été dédié à la présentation de la carte STM32H743 en décrivant les périphériques avec lesquels nous avons réalisé ce travail.

Les GPIO, les Timers, HRTIM et l'ADC et tous ce qui concerne leurs éléments, modes de fonctionnement et leurs configurations ont été présentés. La vitesse importante du microcontrôleur STM32H743, le nombre important des modules PWM disponibles et la bonne résolution de ses ADCs, étaient des critères essentiels dans le choix de cette carte pour l'implémentation des différentes modulations qui sont la SVM appliquée à l'onduleur et l'IMC (2 vecteurs et 4 vecteurs).

Dans le prochain chapitre, nous passerons à la présentation des résultats pratiques.

Chapitre 4 :

VALIDATION EXPERIMENTALE

CHAPITRE 4. VALIDATION EXPERIMENTALE

4.1 INTRODUCTION

In général, afin de réaliser l'implémentation d'un convertisseur de puissance, une étude appropriée est indispensable. Après la réalisation du convertisseur et l'implémentation de la SVM, une analyse appropriée des résultats est importante.

Dans ce chapitre nous présentons le prototype utilisé ainsi que la validation expérimentale des résultats théoriques présentés dans le chapitre (2).

Ce chapitre a été entamé par la description des différents éléments constituant notre onduleur. Ensuite, nous allons présenter la carte STM32H7 qu'on va l'utiliser pour générer des signaux de commande ce qui nous permet d'implémenter la SVM à 2 et à 4 vecteurs. Enfin, des résultats pratiques et des comparaisons avec les résultats théoriques vont être présentés pour valider le travail théorique.

4.2 PROTOTYPE DU CONVERTISSEUR :

La figure 4.1 ci-dessous représente le banc d'essai effectué.




Figure 4-1: Banc d'essai de l'onduleur.

Le banc d'essai est constitué pour l'essentiel des éléments suivants :

4.2.1 UN ONDULEUR PENTAPHASE T-NPC A 3NIVEAUX

Le prototype utilisé de l'onduleur T-NPC pentaphasé à 3 niveaux est illustrée dans la **figure 4-2**.

Les caractéristiques principales de l'onduleur T-NPC à 3 niveaux :

Tableau 4-1 : les caractéristiques de l'onduleur T-NPC pentaphasé à 3 niveaux.

La grandeur	La valeur
La tension d'alimentation Vdc	600 [V]
Le courant nominal I_n	10 [A]
La puissance nominale P_n	6 [kW]
La fréquence de commutation	10 [kHz]
La longueur	0.39 [m]
La largeur	0.37 [m]
La hauteur	0.4 [m]



Figure 44-2: l'onduleur T-NPC à 3 niveaux.

4.2.2 UN MICROCONTROLEUR STM32H743 :

Dans notre projet nous allons utiliser comme des périphériques de la carte :

- Pour l'étage redresseur :
 - ✓ Le timer à haute résolution a été utilisé, avec 6 sorties PWM.
 - ✓ La fréquence de CPU et le timer est de 480 MHz.
 - ✓ ADC1 de résolution 16 bits.
 - ✓ Un ADC1 pour la conversion d'un signal analogique à un signal numérique.
 - ✓ Une synchronisation master/slave interne.
- Pour la SVM à 2 vecteurs actifs, Le cas de l'onduleur T-NPC :
 - ✓ La fréquence d'horloge est de 240 MHz.
 - ✓ La fréquence de CPU est de 480 MHz.
 - ✓ Les timers utilisés sont :
 - Un timer avancé TIM1 avec 4 sorties PWM.
 - Un timer avancé TIM8 avec 4 sorties PWM.
 - Un timer à usage général TIM3 avec 2 sorties PWM.
 - Une synchronisation intérieure à l'aide de ITR.
 - Un circuit inverseur (NOT) externe pour les signaux du point milieu.
- Le cas du matriciel multiniveaux :

- ✓ La fréquence d'horloge est de 240 MHz.
- ✓ La fréquence de CPU est de 480 MHz.
- ✓ ADC1 de résolution 16 bits.
- ✓ Les timers utilisés sont :
 - Un timer avancé TIM1 avec 4 sorties PWM.
 - Un timer avancé TIM8 avec 4 sorties PWM.
 - Un timer à usage général TIM3 avec 2 sorties PWM.
 - Un timer à haute résolution avec 6 sorties.
 - Une synchronisation extérieure ETR1.
 - Un circuit inverseur (NOT) externe pour les signaux du point milieu.
- Pour la SVM à 4 vecteurs actifs, Le cas de l'onduleur T-NPC :
 - ✓ La fréquence d'horloge est de 240 MHz.
 - ✓ La fréquence de CPU est de 480 MHz.
 - ✓ Les timers utilisés sont :
 - Un timer avancé TIM1 avec 3 sorties PWM.
 - Un timer avancé TIM8 avec 3 sorties PWM.
 - Un timer avancé TIM4 avec 2 sorties PWM.
 - Un timer à usage général TIM3 avec 2 sorties PWM.
 - Une synchronisation extérieure à l'aide de ETR1.
 - Un circuit inverseur (NOT) externe pour les signaux du point milieu.
- Le cas du matriciel multiniveaux :
 - ✓ La fréquence d'horloge est de 240 MHz.
 - ✓ La fréquence de CPU est de 480 MHz.
 - ✓ ADC1 de résolution 16 bits.
- ✓ Les timers utilisés sont :
 - Un timer avancé TIM1 avec 3 sorties PWM.
 - Un timer avancé TIM8 avec 3 sorties PWM.
 - Un timer avancé TIM4 avec 2 sorties PWM.
 - Un timer à usage général TIM3 avec 2 sorties PWM.
 - Un timer à haute résolution avec 6 sorties.
 - Une synchronisation extérieure ETR1.

4.3 PRESENTATION DES RESULTATS :

Les résultats qui vont être présentés sont les fruits de l'implémentation des techniques simulées auparavant. Les résultats présentés ont été obtenus pour une tension de bus continu égale à 100 [V], une fréquence de 50 [Hz] et une charge R de 680 [Ω] montée en étoile.

Pour obtenir les spectres harmoniques, les courbes de réglage et celles du THD, les signaux ont été enregistrés avec l'oscilloscope numérique en format .csv, puis ils ont été traités par Matlab/Simulink.

Afin d'obtenir les valeurs réelles des tensions, il est nécessaire de multiplier les tensions mesurées par le rapport de transformation du capteur de tension qui vaut 0.02.

4.3.1 MODULATION VECTORIELLE (SVM)

4.3.1.1 LA COMMANDE DE L'ETAGE REDRESSEUR PAR LA SVM A 2 VECTEURS :

L'implémentation de la SVM sur le redresseur triphasé nous permet de obtenir le résultat illustré dans la figure 4-6 ci-dessous :



Figure 44-3 : La tension du bus continu.

Les résultats obtenus sont semblables aux résultats théoriques. La tension redressée ne présente pas le vecteur nul. Ce dernier n'a pas été utilisé pour maximiser la tension du bus continu.

4.3.1.2 LA SVM A 2 VECTEURS ACTIFS APPLIQUEE A ONDULEUR A 3 NIVEAUX :

Les figures ci-dessous représentent les résultats expérimentaux obtenus par l'implémentation de la méthode de la SVM à 2 vecteurs actifs pour différentes valeurs du taux de modulation r et pour fréquence $f = 50$ Hz et une tension du bus continu égale à 100 V.





(a) La tension de sortie $r=0.2$.(b) Le spectre de la tension de sortie $r=0.2$.(c) La tension de sortie $r=0.5$.(d) Le spectre de la tension de sortie $r=0.5$.

Figure 4-4 : les résultats expérimentaux de la SVM à 2 vecteurs à l'onduleur T-NPC à 3 niveaux.

La **figure 4-4** représente la tension de sortie prise par l'oscilloscope pour une fréquence de 50 Hz ($r = 0.2$ (Figure 4-4.a) et $r = 0.5$ (Figure 4-4.c)) et son spectre d'harmonique ($r = 0.2$ (Figure 4-4.b) et $r = 0.5$ (Figure 4-4.d)). Les formes obtenues sont identiques à ce qu'on a obtenu dans chapitre 2.

D'après les Figures (4-4.b et 4-4.d) qui représentent le spectre d'harmonique de la tension de sortie pour une fréquence de 50 Hz, pour ($r = 0.2$ et $r=0.5$ respectivement).

On remarque que les harmoniques de faible fréquence ont une très faible amplitude (inférieur à 3%) sauf l'harmonique 3 qui a une valeur de 30%.




Figure 44-5 : La courbe du réglage et du THD.

D'après la **figure 4-5 (a)** on constate que la courbe du réglage pratique est similaire à la courbe théorique pour le cas onduleur T-NPC à 3 niveaux. On remarque aussi que la courbe est linéaire de 0 à 1,2 puis elle ne suit plus la courbe de référence.

La **figure 4-5 (b)** représente la courbe de THD qui est pratiquement identique à la courbe théorique de la simulation **figure 2-5**, les valeurs de THD obtenu par la pratique sont inférieure à ce qui est obtenu par la simulation à cause du filtrage provoqué par le capteur de tension et l'oscilloscope.


4.3.1.3 LA SVM A 4 VECTEURS ACTIFS APPLIQUEE A L'ONDULEUR A TROIS NIVEAUX :

La figures de 4.6 représentent les résultats expérimentaux de l'implémentation de la SVM à 4vecteurs appliquée à l'IMC avec la même charge (résistive), la même tension d'alimentation et la même fréquence 50 Hz.


Les figures 4-6 (a et c) représentent la tension de la sortie du convertisseur pour un taux de modulation égale à 1 et 0.5 respectivement, leurs spectres d'harmonique est illustré dans les figures 4-6 (b et d).

D'après ces résultats on remarque que les formes de tension de sortie sont symétriques et proches des résultats théoriques vus dans le chapitre 2. La présence des harmoniques de faibles fréquences est due aux changements de polarité ce qui dirige vers une application des vecteurs non désirable.


Les figures 4-6 (e et f) représentent les courbes de réglage et de THD, on constate que le THD devient plus faible plus le taux de modulation augmente, aussi que la tension de sortie suit sa tension de référence jusqu'à la valeur critique du taux de modulation $r_{max}=1$. Les résultats obtenus sont pratiquement identiques aux résultats obtenus par la simulation.




(a) La tension de sortie $r=1$.




(b) Le spectre de la tension de sortie $r=1$.




(c) La tension de sortie $r=0.5$.



(d) Le spectre de la tension de sortie $r=0.5$.



(e) Courbe du réglage




(f) Courbe du THD


Figure 44-6 : les résultats expérimentaux de la SVM à 4 vecteurs à l'onduleur T-NPC à 3 niveaux.

4.3.1.4 LA SVM A 2 VECTEURS ACTIFS APPLIQUEE A LE CONVERTISSEUR MATRICIEL A 3 NIVEAUX :

La **figure 4-7** représente la forme de tension de sortie du convertisseur matriciel à trois niveaux pentaphasé visualisé à l'aide d'un oscilloscope numérique et son spectre d'harmonique en l'appliquant la SVM à 2 vecteurs.



(a) La tension de sortie




(b) Le spectre d'harmonique


Figure 44-7 : résultat expérimental de la tension de sortie de convertisseur matriciel multiniveaux et son spectre d'harmonique.

4.3.1.5 LA SVM A 4 VECTEURS ACTIFS APPLIQUEE A LE CONVERTISSEUR MATRICIEL A 3 NIVEAUX :

La **figure 4-7** représente la forme de tension de sortie du convertisseur matriciel à trois niveaux pentaphasé visualisé à l'aide d'un oscilloscope numérique et son spectre d'harmonique en l'appliquant la SVM à 4 vecteurs.



(c) La tension de sortie



(d) Le spectre d'harmonique

Figure 4-8 : résultat expérimental de la tension de sortie de convertisseur matriciel multiniveaux et son spectre d'harmonique.

D'après les figures (4-7) et (4-8) suivantes, on remarque pour la SVM appliquée sur le convertisseur matriciel multiniveaux donne des résultats qui sont presque similaires aux résultats obtenus par Matlab/Simulink, avec des perturbations sur la forme de la tension de sortie et l'apparition des harmoniques de faibles fréquences, dues au changement de polarité. Et les perturbations de tension du filtre, ce qui implique la perturbation du signal lu par l'ADC. En outre, le calcul des rapports cycliques est faux dans les zones de perturbation. En effet, on se retrouve avec des vecteurs et un temps d'application des vecteurs non désirables, ce qui explique l'apparition d'harmoniques de faibles fréquences.

4.4 CONCLUSION :

Ce chapitre a été destiné à la la mise en œuvre de la commande de convertisseur matriciel multiniveaux et l'onduleur T-NPC pentaphasé à 3 niveaux ainsi que la présentation des résultats pratiques.

Les résultats théoriques du chapitre 2 sont confirmés par les résultats obtenus dans ce chapitre, mais comme rien n'est parfait, il y a toujours une légère différence qui est la conséquence des différents types de pertes (pertes par conduction, pertes par commutation) ainsi que les erreurs d'appareillages et les erreurs de mesures.

Les stratégies de modulation vectoriels appliqué dans ce chapitre, la SVM à 2 vecteurs actifs pour le cas de l'onduleur T-NPC donne des résultats similaires aux résultats obtenue dans le chapitre 2, par contre pour Le cas du matriciel il y a la présence des harmoniques faibles fréquence dues aux signaux lus par le capteur, ce qui fausse les vecteurs appliquer et le calcul des rapports cyclique. Ensuite, pour l'application de la SVM 4 vecteurs donnent des résultats un peut perturber à cause de changement de polarité (dans le cas de l'onduleur T-NPC). Et polarité plus le signal lu de capteur (dans le cas de matriciel multiniveaux).

Enfin, ce chapitre a été clôturé par l'explication des problèmes rencontré dans notre projet, ce qui dirige vers des recommandation (des solutions) proposer dans la conclusion générale.

CONCLUSION GENERALE ET PERSPECTIVES

CONCLUSION GENERALE

Les travaux de recherche présentés dans cette mémoire ont porté sur l'étude et la commande et l'implémentation des modulations SVM appliquées à l'onduleur, puis au convertisseur matriciel T-NPC pentaphasé à trois niveaux.

Un prototype de l'onduleur pentaphasé à trois niveaux a été déjà élaboré au sein de l'ENP, et il a facilité l'atteinte du premier objectif souligné.

Le première chapitre de ce travail a été entamé par une description générale sur les convertisseurs matriciels indirects, suivie d'une description des convertisseurs matriciels indirects multiniveaux, y compris une présentation de leur état de l'art, de leurs topologies les plus connues et les modulations proposées dans le littérature.

Le deuxième chapitre a été consacré pour la modélisation du convertisseur en question, puis une simulation a été effectuée par MATLAB/SIMULINK utilisant plusieurs stratégies de modulation pour commander le redresseur et l'onduleur en effectuant la synchronisation entre les deux étages qui sont :

- La SVM à 2 vecteurs
- La SVM à 4 vecteurs

Les résultats de simulation nous ont montrés que la SVM à 2 vecteurs possède une zone linéaire de commande qui est large par rapport à la SVM à 4 vecteurs, atteignant un taux de modulation de 1.2 pour l'onduleur et 0.85 pour l'IMC. Cependant, cette technique fait apparaître l'harmonique 3 qui a un impact négatif sur le couple de la machine par contre la SVM à 4 vecteurs fait diminuer l'harmonique 3 avec un taux de modulation maximale égale à 0.98 pour l'onduleur et 0.8 pour l'IMC.

Pour le troisième chapitre, on a présenté la carte STM32H743Vi. Nous avons commencé par une description plus détaillée de la carte utilisée dans notre travail, ses caractéristiques, ses périphériques utilisés et leur relation avec notre travail. Enfin, on a cité les avantages de la STM32H743Vi par rapport à notre travail.

Et enfin dans le dernier chapitre, il y a eu présentation du montage réalisé ainsi que les différents résultats expérimentaux obtenus, suivie d'une comparaison avec les résultats théoriques (deuxième chapitre).

En résumé, les objectifs atteints dans ce travail sont :

- Le développement des différentes modulations vectoriels appliquées au convertisseur pentaphasé multiniveaux (la SVM à 2 et à 4 vecteurs).
- Faire la synchronisation entre les deux étages redresseurs et l'onduleur.
- L'implémentation en utilisant la carte STM32H743Vi les modulations SVM.

Les résultats obtenus pour ces objectifs étaient pratiquement identiques aux résultats obtenus par la simulation.

L'étude de leurs courbes de réglage et de leurs spectres harmoniques a montré la similitude des résultats expérimentaux aux résultats théoriques. Ceci confirme la réussite de l'implémentation de la SVM appliquée à ces convertisseurs à partir de la carte STM32H743Vi.

Des Perspectives et recommandations sont ouvertes pour l'amélioration de la commande :

- Utilisation d'un potentiomètre pour pouvoir changer l'indice de modulation en temps réel à travers l'ADC.
- Opter pour une carte STM32 qui peut générer 10 sorties de timer à haute résolution, Comme la STM32H745 Nucléo, pour pouvoir implémenter la commande SVM à 4 vecteurs actifs.
- Les deux cartes STM32 serviront à synchroniser l'étage redresseur et l'étage onduleur du convertisseur matriciel.
- Adopter la méthode virtuelle pour éliminer le problème du point O, comme la méthode NTVSVPWM (Nearest three virtuel Space Vector Pulse withd modulation).

BIBLIOGRAPHIE

BIBLIOGRAPHIE :

- [1] Guy Séguier, Francis Labrique, et Philippe Delarue, *Électronique de puissance*, DUNOD., vol. 30.
- [2] « L'électronique monte en puissance ». [En ligne]. Disponible sur: <https://www.usinenouvelle.com/article/l-electronique-monte-en-puissance.N1817562>
- [3] T. D. Nguyen et H.-H. Lee, « Development of a three-to-five-phase indirect matrix converter with carrier-based PWM based on space-vector modulation analysis », *IEEE Trans. Ind. Electron.*, vol. 63, n° 1, p. 13-24, 2015.
- [4] A. Lega, M. Mengoni, G. Serra, A. Tani, et L. Zarri, « General theory of space vector modulation for five-phase inverters », in *2008 IEEE International Symposium on Industrial Electronics*, 2008, p. 237-244.
- [5] N. BENNACER et M. BENTAFAT, « Mémoire de projet de fin d'études ». juillet 2021.
- [6] Eric Semail, « OUTILS ET MÉTHODOLOGIE D'ÉTUDE DES SYSTÈMES ÉLECTRIQUES POLYPHASÉS. GÉNÉRALISATION DE LA MÉTHODE DES VECTEURS D'ESPACE ». 21 mars 2008. [En ligne]. Disponible sur: <https://tel.archives-ouvertes.fr/tel-00266256>
- [7] J. W. Kolar, T. Friedli, J. Rodriguez, et P. W. Wheeler, « Review of Three-Phase PWM AC-AC Converter Topologies », *IEEE Trans. Ind. Electron.*, vol. 58, n° 11, p. 4988-5006, nov. 2011, doi: 10.1109/TIE.2011.2159353.
- [8] T. Friedli et J. W. Kolar, « Milestones in matrix converter research », *IEEJ J. Ind. Appl.*, vol. 1, n° 1, p. 2-14, 2012.
- [9] F. Gruson, « Modulation naturelle généralisée des convertisseurs matriciels pour la variation de vitesse », Ecole centrale de Lille, 2010.
- [10] J. W. Kolar, F. Schafmeister, S. D. Round, et H. Ertl, « Novel Three-Phase AC-AC Sparse Matrix Converters », *IEEE Trans. Power Electron.*, vol. 22, n° 5, p. 1649-1661, sept. 2007, doi: 10.1109/TPEL.2007.904178.
- [11] M. Y. Lee, P. Wheeler, et C. Klumpner, « Space-Vector Modulated Multilevel Matrix Converter », *IEEE Trans. Ind. Electron.*, vol. 57, n° 10, p. 3385-3394, oct. 2010, doi: 10.1109/TIE.2009.2038940.
- [12] A. Benachour, « Commande sans Capteur basée sur DTC d'une Machine Asynchrone alimentée par Convertisseur Matriciel », Alger, Ecole Nationale Polytechnique, 2017.
- [13] M. Y. Lee, « Three-level neutral-point-clamped matrix converter topology », University of Nottingham, 2009.
- [14] S. Raju et N. Mohan, « Indirect three level matrix converter », in *7th IET International Conference on Power Electronics, Machines and Drives (PEMD 2014)*, avr. 2014, p. 1-6. doi: 10.1049/cp.2014.0433.
- [15] M. Y. Lee, C. Klumpner, et P. Wheeler, « Experimental evaluation of the indirect three-level sparse matrix converter », in *2008 4th IET Conference on Power Electronics, Machines and Drives*, avr. 2008, p. 50-54. doi: 10.1049/cp:20080481.
- [16] C. Klumpner, M. Lee, et P. Wheeler, « A New Three-Level Sparse Indirect Matrix Converter », in *IECON 2006 - 32nd Annual Conference on IEEE Industrial Electronics*, nov. 2006, p. 1902-1907. doi: 10.1109/IECON.2006.347958.
- [17] Y. Sun, W. Xiong, M. Su, X. Li, H. Dan, et J. Yang, « Topology and modulation for a new multilevel diode-clamped matrix converter », *IEEE Trans. Power Electron.*, vol. 29, n° 12, p. 6352-6360, 2014.

- [18] T. D. Nguyen et H.-H. Lee, « Multilevel indirect matrix converter with carrier-based pulse width modulation », in *IECON 2014-40th Annual Conference of the IEEE Industrial Electronics Society*, 2014, p. 3318-3323.
- [19] J. Wang, B. Wu, D. Xu, et N. R. Zargari, « Indirect Space-Vector-Based Modulation Techniques for High-Power Multimodular Matrix Converters », *IEEE Trans. Ind. Electron.*, vol. 60, n° 8, p. 3060-3071, août 2013, doi: 10.1109/TIE.2012.2200215.
- [20] J. Wang, X. Mu, et Q.-K. Li, « Study of passivity-based decoupling control of T-NPC PV grid-connected inverter », *IEEE Trans. Ind. Electron.*, vol. 64, n° 9, p. 7542-7551, 2017.
- [21] C. de A. Martins, « Contrôle direct du couple d'une machine asynchrone alimentée par convertisseur multiniveaux à fréquence imposée », 2000.
- [22] F. Becker, « Contribution à la continuité de service des convertisseurs statiques multiniveaux », Université de Lorraine, 2017.
- [23] R. Palanisamy, K. Vijayakumar, K. Selvakumar, D. Karthikeyan, et G. Santhoshkumar, « Implementation of 5 Phase 3 Level NPC Inverter using Space Vector Modulation », *Indian J. Sci. Technol.*, vol. 9, n° 42, 2016.
- [24] H. Yu, B. Chen, W. Yao, et Z. Lu, « Hybrid seven-level converter based on T-type converter and H-bridge cascaded under SPWM and SVM », *IEEE Trans. Power Electron.*, vol. 33, n° 1, p. 689-702, 2017.
- [25] J. Wang, X. Mu, et Q.-K. Li, « Study of passivity-based decoupling control of T-NPC PV grid-connected inverter », *IEEE Trans. Ind. Electron.*, vol. 64, n° 9, p. 7542-7551, 2017.
- [26] L. Sterna, « Étude et mise en œuvre de nouveaux transistors GaN bidirectionnels au sein de structures d'électronique de puissance à hautes performances », Université Grenoble Alpes, 2018.
- [27] H. Rizk, « Conception et réalisation d'un interrupteur bidirectionnel silicium pour des applications secteur: le transistor BipAC », Université Paul Sabatier-Toulouse III, 2017.
- [28] C. Ledoux, « Conception par optimisation de convertisseurs statiques pour applications mono-convertisseur multi-machines séquentielles; contribution à l'optimisation du placement-routage. », Supélec, 2012.
- [29] X. Liu, P. C. Loh, P. Wang, F. Blaabjerg, Y. Tang, et E. A. Al-Ammar, « Distributed Generation Using Indirect Matrix Converter in Reverse Power Mode », *IEEE Trans. Power Electron.*, vol. 28, n° 3, p. 1072-1082, mars 2013, doi: 10.1109/TPEL.2012.2209205.
- [30] F. M. Savio, B. A. Kumaran, et C. A. Sekhar, « Performance analysis of an improved low harmonic indirect matrix converter for drive system in WECS », in *2014 IEEE National Conference on Emerging Trends In New & Renewable Energy Sources And Energy Management (NCET NRES EM)*, 2014, p. 214-220.
- [31] D. Varajão et R. E. Araújo, « Modulation methods for direct and indirect matrix converters: A review », *Electronics*, vol. 10, n° 7, p. 812, 2021.
- [32] A. BENACHOUR, « Thèse de doctorant LMD ». 04-07-20217.
- [33] N. Celanovic et D. Boroyevich, « A comprehensive study of neutral-point voltage balancing problem in three-level neutral-point-clamped voltage source PWM inverters », *IEEE Trans. Power Electron.*, vol. 15, n° 2, p. 242-249, 2000.
- [34] V. Jayakumar, B. Chokkalingam, et J. L. Munda, « A comprehensive review on space vector modulation techniques for neutral point clamped multi-level inverters », *IEEE Access*, 2021.
- [35] christophe Durand, « cours de microcontrôleurs basé sur l'utilisation du HCS12 ». 2010 2009.

- [36] « les microcontrôleurs ». [En ligne]. Disponible sur: <https://www.uvt.rnu.tn/resources-uvt/cours/microprocesseurs-microcontrôleurs/microcontrôleurs/chap4/Chapitre-0/index.html#:~:text=Il%20existe%20plusieurs%20famille%20de,Devices%2C%20PIC%20BASIC%20de%20Comfile%20Technology>.
- [37] « STM32H742, STM32H743/753 and STM32H750 Value line advanced Arm®-based 32-bit MCUs ». ST.life.augmented, 2020. [En ligne]. Disponible sur: www.st.com
- [38] N. Carmine, 2016. [En ligne]. Disponible sur: <https://leanpub.com/mastering-stm32>
- [39] « STM32H742xI/G STM32H743xI/G ». ST.life.augmented, 2022.
- [40] « STM32™'s ADC modes and their applications ». ST.life.augmented, 2020.
- [41] « General-purpose timer cookbook for STM32 microcontrollers ». ST.life.augmented, 2020.
- [42] « HRTIM cookbook ». ST.life.augmented, 2020.
- [43] « AN4539 Application note ». ST.life.augmented, 2020.
- [44] « SKM 100 GB 063 D ». SEMIKRON. [En ligne]. Disponible sur: <https://www.alldatasheet.com/datasheet-pdf/pdf/126754/SEMIKRON/SKM100GB063D.html>
- [45] « IKW30N60T ». Infineon. [En ligne]. Disponible sur: https://www.infineon.com/dgdl/Infineon-IKW30N60T-DS-v02_06-EN.pdf?fileId=db3a304412b407950112b42889a63e1d

ANNEXE

ANNEXE A

Les états des commutations pour la commande du redresseur :

La représentation de séquençage de chaque secteur a été effectuée dans les tableaux suivants :

	Ts	
	Tx	Ty
S1		
S2		
S3		
S4		
S5		
S6		
	I1	I2

Tableau A-1 : secteur 1.

	Ts	
	Tx	Ty
S1		
S2		
S3		
S4		
S5		
S6		
	I2	I3

Tableau A-2: secteur 2.

	Ts	
	Tx	Ty
S1		
S2		
S3		
S4		
S5		
S6		
	I3	I4

Tableau A-3: secteur 3.

	Ts	
	Tx	Ty
S1		
S2		
S3		
S4		
S5		
S6		
	I4	I5

Tableau A-4: secteur 4.

	T_s	
	T_x	T_y
S1		
S2		
S3		
S4		
S5		
S6		
	I5	I6

Tableau A-5: secteur 5.

	T_s	
	T_x	T_y
S1		
S2		
S3		
S4		
S5		
S6		
	I6	I1

Tableau A-6: secteur 6.

Les états des commutations de la SVM 2 à vecteurs sans la synchronisation :

Les tableaux suivants montrent les états de la commutation pour chaque secteur :

Le secteur 1 :

	T_s					
	$T_s/2$			T_{02}	$T_s/2$	
	T_b	T_a	T_{01}		T_a	T_b
S11						
S12						
S13						
S14						
S15						
S21						
S22						
S23						
S24						
S25						
	V14(I)	V13(X)	V0	V0	V13(X)	V14(I)

Tableau A-7: Etat de commutation région c secteur 1.

	T_s					
	$T_s/2$			T_{02}	$T_s/2$	
	T_{a1}	T_{b1}	T_{01}		T_{b2}	T_{a2}
S11						
S12						
S13						
S14						
S15						
S21						
S22						
S23						
S24						

ANNEXE

S25	V24(X)	V24(I)	V0	V0	V24(I)	V24(X)
-----	--------	--------	----	----	--------	--------

Tableau A-8: Etat de commutation région b secteur 1.

	T_s					
	$T_s/2$			$T_s/2$		
	T_{a1}	T_{b1}	T_{01}	T_{02}	T_{b2}	T_{a2}
S11						
S12						
S13						
S14						
S15						
S21						
S22						
S23						
S24						
S25						
	V22(X)	V22(I)	V0	V0	V22(I)	V22(X)

Tableau A-9: Etat de commutation région a secteur 1.

Le secteur 2 :

	T_s					
	$T_s/2$			$T_s/2$		
	T_{a1}	T_{b1}	T_{01}	T_{02}	T_{b2}	T_{a2}
S11						
S12						
S13						
S14						
S15						
S21						
S22						
S23						
S24						
S25						
	V24(I)	V24(II)	V03	V03	V24(I)	V24(II)

Tableau A-10 : Etat de commutation région c secteur 2.

	T_s					
	$T_s/2$			$T_s/2$		
	T_{a1}	T_{b1}	T_{01}	T_{02}	T_{b2}	T_{a2}
S11						
S12						
S13						
S14						
S15						
S21						
S22						
S23						
S24						
S25						
	V22(I)	V22(II)	V02	V02	V22(II)	V22(I)

Tableau A-11: Etat de commutation région b secteur 2.

	T_s					
	$T_s/2$			$T_s/2$		
	T_b	T_a	T_0	T_0	T_a	T_b
S11						
S12						
S13						
S14						
S15						
S21						
S22						

ANNEXE

S23						
S24						
S25						
	V14(II)	V13(I)	V01	V01	V13(I)	V14(II)

Tableau A-12: Etat de commutation région a secteur 2.

Le secteur 3 :

	T _s					
	T _s /2			T _s /2		
	T _{a1}	T _{b1}	T ₀₁	T ₀₂	T _{b2}	T _{a2}
S11						
S12						
S13						
S14						
S15						
S21						
S22						
S23						
S24						
S25	V24(II)	V24(III)	V0	V0	V24(III)	V24(II)

Tableau A-13 : Etat de commutation région c secteur 3.

	T _s					
	T _s /2			T _s /2		
	T _{a1}	T _{b1}	T ₀₁	T ₀₂	T _{b2}	T _{a2}
S11						
S12						
S13						
S14						
S15						
S21						
S22						
S23						
S24						
S25	V22(II)	V22(III)	V0	V0	V22(III)	V22(II)

Tableau A-14: Etat de commutation région b secteur 3.

	T _s					
	T _s /2			T _s /2		
	T _b	T _a	T ₀₁	T ₀₂	T _a	T _b
S11						
S12						
S13						
S14						
S15						
S21						
S22						
S23						
S24						
S25	V14(III)	V13(II)	V0	V0	V13(II)	V14(III)

Tableau A-15: Etat de commutation région a secteur 3.

Le secteur 4 :

	T _s					
	T _s /2			T _s /2		
	T _{a1}	T _{b1}	T ₀₁	T ₀₂	T _{b2}	T _{a2}
S11						
S12						
S13						

ANNEXE

S14						
S15						
S21						
S22						
S23						
S24						
S25						
	V24(III)	V24(IV)	V0	V0	V24(IV)	V24(III)

Tableau A-16: Etat de commutation région c secteur 4.

Ts						
Ts/2			Ts/2			
Ta1	Tb1	T01	T02	Tb2	Ta2	
S11						
S12						
S13						
S14						
S15						
S21						
S22						
S23						
S24						
S25						
	V22(III)	V22(IV)	V0	V0	V22(IV)	V22(III)

Tableau A-17: Etat de commutation région b secteur 4.

Ts						
Ts/2		Ts/2			Ts/2	
Tb	Ta	T01	T02	Ta	Tb	
S11						
S12						
S13						
S14						
S15						
S21						
S22						
S23						
S24						
S25						
	V14(IV)	V13(III)	V0	V0	V13(III)	V14(IV)

Tableau A-18: Etat de commutation région a secteur 4.

Le secteur 5 :

Ts						
Ts/2			Ts/2			
Ta1	Tb1	T01	T02	Tb2	Ta2	
S11						
S12						
S13						
S14						
S15						
S21						
S22						
S23						
S24						
S25						
	V24(IV)	V24(V)	V0	V0	V24(V)	V24(IV)

Tableau A-19: Etat de commutation région c secteur 5.

Ts	
Ts/2	Ts/2

ANNEXE

	T _{a1}	T _{b1}	T ₀₁	T ₀₂	T _{b2}	T _{a2}
S11						
S12						
S13						
S14						
S15						
S21						
S22						
S23						
S24						
S25						
	V22(IV)	V22(V)	V0	V0	V22(V)	V22(IV)

Tableau A-20: Etat de commutation région b secteur 5.

	T _s					
	T _s /2			T _s /2		
	T _b	T _a	T ₀₁	T ₀₂	T _a	T _b
S11						
S12						
S13						
S14						
S15						
S21						
S22						
S23						
S24						
S25						
	V14(V)	V13(IV)	V0	V0	V13(IV)	V14(V)

Tableau A-21: Etat de commutation région a secteur 5.

Le secteur 6 :

	T _s					
	T _s /2			T _s /2		
	T _{a1}	T _{b1}	T ₀₁	T ₀₂	T _{b2}	T _{a2}
S11						
S12						
S13						
S14						
S15						
S21						
S22						
S23						
S24						
S25						
	V24(v)	V24(VI)	V0	V0	V24(VI)	V24(V)

Tableau A-22: Etat de commutation région c secteur 6.

	T _s					
	T _s /2			T _s /2		
	T _{a1}	T _{b1}	T ₀₁	T ₀₂	T _{b2}	T _{a2}
S11						
S12						
S13						
S14						
S15						
S21						
S22						
S23						
S24						
S25						
	V22(V)	V22(VI)	V0	V0	V22(VI)	V22(V)

Tableau A-23: Etat de commutation région b secteur 6.

	T _s					
	T _{s/2}			T _{s/2}		
	T _b	T _a	T ₀₁	T ₀₂	T _a	T _b
S11						
S12						
S13						
S14						
S15						
S21						
S22						
S23						
S24						
S25						
	V14(VI)	V13(V)	V0	V0	V13(V)	V14(VI)

Tableau A-24: Etat de commutation région a secteur 6.

Le secteur 7 :

	T _s					
	T _{s/2}			T _{s/2}		
	T _{a1}	T _{b1}	T ₀₁	T ₀₂	T _{b2}	T _{a2}
S11						
S12						
S13						
S14						
S15						
S21						
S22						
S23						
S24						
S25						
	V24(VI)	V24(VII)	V0	V0	V24(VII)	V24(VI)

Tableau A-25: Etat de commutation région c secteur 7.

	T _s					
	T _{s/2}			T _{s/2}		
	T _{a1}	T _{b1}	T ₀₁	T ₀₂	T _{b2}	T _{a2}
S11						
S12						
S13						
S14						
S15						
S21						
S22						
S23						
S24						
S25						
	V22(VI)	V22(VII)	V0	V0	V22(VII)	V22(VI)

Tableau A-26: Etat de commutation région b secteur 7.

	T _s					
	T _{s/2}			T _{s/2}		
	T _b	T _a	T ₀₁	T ₀₂	T _a	T _b
S11						
S12						
S13						
S14						
S15						
S21						
S22						
S23						
S24						
S25						
	V14(VII)	V13(VI)	V0	V0	V13(VI)	V14(VII)

ANNEXE

Tableau A-27: Etat de commutation région a secteur 7.

Le secteur 8 :

	T_s					
	$T_s/2$			$T_s/2$		
	T_{a1}	T_{b1}	T_{01}	T_{02}	T_{b2}	T_{a2}
S11						
S12						
S13						
S14						
S15						
S21						
S22						
S23						
S24						
S25						
	V24(VII)	V24(VIII)	V0	V0	V24(VIII)	V24(VII)

Tableau A-28: Etat de commutation région c secteur 8.

	T_s					
	$T_s/2$			$T_s/2$		
	T_{a1}	T_{b1}	T_{01}	T_{02}	T_{b2}	T_{a2}
S11						
S12						
S13						
S14						
S15						
S21						
S22						
S23						
S24						
S25						
	V22(VII)	V22(VIII)	V0	V0	V22(VIII)	V22(VII)

Tableau A-29: Etat de commutation région b secteur 8.

	T_s					
	$T_s/2$			$T_s/2$		
	T_b	T_a	T_{01}	T_{02}	T_a	T_b
S11						
S12						
S13						
S14						
S15						
S21						
S22						
S23						
S24						
S25						
	V14(VIII)	V13(VII)	V0	V0	V13(VII)	V14(VIII)

Tableau A-30: Etat de commutation région a secteur 8.

Le secteur 9 :

	T_s					
	$T_s/2$			$T_s/2$		
	T_{a1}	T_{b1}	T_{01}	T_{02}	T_{b2}	T_{a2}
S11						
S12						
S13						
S14						
S15						
S21						
S22						
S23						

ANNEXE

S24						
S25						
	V24(VIII)	V24(VIII)	V0	V0	V24(VIII)	V24(VIII)

Tableau A-31: Etat de commutation région c secteur 9.

	T _s					
	T _s /2			T _s /2		
	T _{a1}	T _{b1}	T ₀₁	T ₀₂	T _{b2}	T _{a2}
S11						
S12						
S13						
S14						
S15						
S21						
S22						
S23						
S24						
S25						
	V22(VIII)	V22(VIII)	V0	V0	V22(VIII)	V22(VIII)

Tableau A-32: Etat de commutation région b secteur 9.

	T _s					
	T _s /2			T _s /2		
	T _b	T _a	T ₀₁	T ₀₂	T _a	T _b
S11						
S12						
S13						
S14						
S15						
S21						
S22						
S23						
S24						
S25						
	V14(VIII)	V13(VIII)	V0	V0	V13(VIII)	V14(VIII)

Tableau A-33: Etat de commutation région a secteur 9.

Le secteur 10 :

	T _s					
	T _s /2			T _s /2		
	T _{a1}	T _{b1}	T ₀₁	T ₀₂	T _{b2}	T _{a2}
S11						
S12						
S13						
S14						
S15						
S21						
S22						
S23						
S24						
S25						
	V24(VIII)	V24(X)	V0	V0	V24(X)	V24(VIII)

Tableau A-34: Etat de commutation région c secteur 10.

	T _s					
	T _s /2			T _s /2		
	T _{a1}	T _{b1}	T ₀₁	T ₀₂	T _{b2}	T _{a2}
S11						
S12						
S13						
S14						
S15						
S21						

ANNEXE

S22						
S23						
S24						
S25						
	V22(VIII)	V22(X)	V0	V0	V22(X)	V22(VIII)

Tableau A-35: Etat de commutation région b secteur 10.

	T_s					
	$T_s/2$			$T_s/2$		
	T_b	T_a	T_{01}	T_{02}	T_a	T_b
S11						
S12						
S13						
S14						
S15						
S21						
S22						
S23						
S24						
S25						
	V14(X)	V13(VIII)	V0	V0	V13(VIII)	V14(X)

Tableau A-36: Etat de commutation région a secteur 10.

Les états des commutations de la SVM 2 à vecteurs avec la synchronisation pour la région A :

Le secteur 1 :

	T_s									
	T_x					T_y				
	$T_{b1/2}$	$T_{b1/2}$	$T_{a1/2}$	$T_{a1/2}$	T_{01}	T_{02}	$T_{a2/2}$	$T_{a2/2}$	$T_{b2/2}$	$T_{b2/2}$
S11										
S12										
S13										
S14										
S15										
S21										
S22										
S23										
S24										
S25										
	V ₁₃ (II)	V ₁₄ (II)	V ₁₃ (I)	V ₁₄ (I)	V ₀₂	V ₀₂	V ₁₄ (I)	V ₁₃ (I)	V ₁₄ (II)	V ₁₃ (II)

Tableau A-37 : Etat de commutation région a secteur 1.

Le secteur 2 :

	T_s									
	T_x					T_y				
	$T_{b1/2}$	$T_{b1/2}$	$T_{a1/2}$	$T_{a1/2}$	T_{01}	T_{02}	$T_{a2/2}$	$T_{a2/2}$	$T_{b2/2}$	$T_{b2/2}$
S11										
S12										
S13										
S14										
S15										
S21										
S22										
S23										
S24										
S25										
	V ₁₃ (III)	V ₁₄ (III)	V ₁₃ (II)	V ₁₄ (II)	V ₀₃	V ₀₃	V ₁₄ (II)	V ₁₃ (II)	V ₁₄ (III)	V ₁₃ (III)

Tableau A-38 : Etat de commutation région a secteur 2.

Le secteur 3 :

T_s	
T_x	T_y

ANNEXE

	T _{b1/2}	T _{b1/2}	T _{a1/2}	T _{a1/2}	T01	T02	T _{a2/2}	T _{a2/2}	T _{b2/2}	T _{b2/2}
S11										
S12										
S13										
S14										
S15										
S21										
S22										
S23										
S24										
S25										
	V _{13(IV)}	V _{14(IV)}	V _{13(III)}	V _{14(III)}	V ₀₂	V ₀₂	V _{14(III)}	V _{13(III)}	V _{14(IV)}	V _{13(IV)}

Tableau A-39 : Etat de commutation région a secteur 3.

Le secteur 4 :

	T _s									
	T _x					T _y				
	T _{b1/2}	T _{b1/2}	T _{a1/2}	T _{a1/2}	T01	T02	T _{a2/2}	T _{a2/2}	T _{b2/2}	T _{b2/2}
S11										
S12										
S13										
S14										
S15										
S21										
S22										
S23										
S24										
S25										
	V _{13(V)}	V _{14(V)}	V _{13(IV)}	V _{14(IV)}	V ₀₃	V ₀₃	V _{14(IV)}	V _{13(IV)}	V _{14(V)}	V _{13(V)}

Tableau A-40 : Etat de commutation région a secteur 4.

Le secteur 5 :

	T _s									
	T _x					T _y				
	T _{b1/2}	T _{b1/2}	T _{a1/2}	T _{a1/2}	T01	T02	T _{a2/2}	T _{a2/2}	T _{b2/2}	T _{b2/2}
S11										
S12										
S13										
S14										
S15										
S21										
S22										
S23										
S24										
S25										
	V _{13(VI)}	V _{14(VI)}	V _{13(V)}	V _{14(V)}	V ₀₂	V ₀₂	V _{14(V)}	V _{13(V)}	V _{14(VI)}	V _{13(VI)}

Tableau A-41 : Etat de commutation région a secteur 5.

Le secteur 6 :

	T _s									
	T _x					T _y				
	T _{b1/2}	T _{b1/2}	T _{a1/2}	T _{a1/2}	T01	T02	T _{a2/2}	T _{a2/2}	T _{b2/2}	T _{b2/2}
S11										
S12										
S13										
S14										
S15										
S21										
S22										
S23										
S24										
S25										
	V _{13(VII)}	V _{14(VII)}	V _{13(VI)}	V _{14(VI)}	V ₀₃	V ₀₃	V _{14(VI)}	V _{13(VI)}	V _{14(VII)}	V _{13(VII)}

Tableau A-42 : Etat de commutation région a secteur 6.

Le secteur 7 :

ANNEXE

	T_s									
	T_x					T_y				
	$T_{b1/2}$	$T_{b1/2}$	$T_{a1/2}$	$T_{a1/2}$	T_{01}	T_{02}	$T_{a2/2}$	$T_{a2/2}$	$T_{b2/2}$	$T_{b2/2}$
S11										
S12										
S13										
S14										
S15										
S21										
S22										
S23										
S24										
S25										
	$V_{13}(VIII)$	$V_{14}(VIII)$	$V_{13}(VII)$	$V_{14}(VII)$	V_{02}	V_{02}	$V_{14}(VII)$	$V_{13}(VII)$	$V_{14}(VIII)$	$V_{13}(VIII)$

Le secteur 8 :

Tableau A-43 : Etat de commutation région a secteur 7.

	T_s									
	T_x					T_y				
	$T_{b1/2}$	$T_{b1/2}$	$T_{a1/2}$	$T_{a1/2}$	T_{01}	T_{02}	$T_{a2/2}$	$T_{a2/2}$	$T_{b2/2}$	$T_{b2/2}$
S11										
S12										
S13										
S14										
S15										
S21										
S22										
S23										
S24										
S25										
	$V_{13}(VIII)$	$V_{14}(VIII)$	$V_{13}(VIII)$	$V_{14}(VIII)$	V_{03}	V_{03}	$V_{14}(VIII)$	$V_{13}(VIII)$	$V_{14}(VIII)$	$V_{13}(VIII)$

Tableau A-44 : Etat de commutation région a secteur 8.

Le secteur 9 :

	T_s									
	T_x					T_y				
	$T_{b1/2}$	$T_{b1/2}$	$T_{a1/2}$	$T_{a1/2}$	T_{01}	T_{02}	$T_{a2/2}$	$T_{a2/2}$	$T_{b2/2}$	$T_{b2/2}$
S11										
S12										
S13										
S14										
S15										
S21										
S22										
S23										
S24										
S25										
	$V_{13}(X)$	$V_{14}(X)$	$V_{13}(VIII)$	$V_{14}(VIII)$	V_{02}	V_{02}	$V_{14}(VIII)$	$V_{13}(VIII)$	$V_{14}(X)$	$V_{13}(X)$

Tableau A-45 : Etat de commutation région a secteur 9.

Le secteur 10 :

T_s									
T_x					T_y				

ANNEXE

	T _{b1/2}	T _{b1/2}	T _{a1/2}	T _{a1/2}	T ₀₁	T ₀₂	T _{a2/2}	T _{a2/2}	T _{b2/2}	T _{b2/2}
S11										
S12										
S13										
S14										
S15										
S21										
S22										
S23										
S24										
S25										
	V _{13(I)}	V _{14(I)}	V _{13(X)}	V _{14(X)}	V ₀₃	V ₀₃	V _{14(X)}	V _{13(X)}	V _{14(I)}	V _{13(I)}

Tableau A-46 : Etat de commutation région a secteur 10.

ANNEXE B

- 1- Une fois Cubeide lancé, un écran de bienvenue s'affiche. Cliquer sur un nouveau projet fera apparaître la boîte de dialogue pour la sélection de la carte et le MCU comme illustré dans la figure suivante :




Figure B-1 : la sélection de la carte STM32H743Vi.

- 2- Nous sommes évidemment intéressés par les cartes **STM32H743Vi**. Alors, commencer par sélectionner le type de votre carte et cliquer sur ok.




Figure B-2 : La création d'un nouveau projet.

- Après avoir nommé le projet à exécuter, la fenêtre principale de Cubeide apparait, comme indiqué sur la **figure B-3**. Une belle représentation graphique du MCU STM32 domine la vue.




Figure B-3 : la vue de la carte sur Cubeide.

- La première étape à faire dans notre travail est la configuration des fréquences d'horloge des timers de telle sorte à avoir une fréquence maximale, ce qui veut dire une meilleure précision dans les signaux obtenus :




Figure B-4 : La vue de l'horloge Cubeide.

- 5- Pour assurer le bon fonctionnement de notre programme il faut vérifier que notre HSE est sélectionné en mode ‘Crystal/Ceramic Resonator’




Figure B-5 : configuration du HSE.

- 6- Dans l'étape suivante, on va configurer notre timer master.




Figure B-6 : configuration du timer master.

- 7- Après avoir terminé avec la configuration du timer master, nous passons aux timers slave. D'abord nous définissons les canaux à utiliser et les paramètres correspondants au master comme montré ci-dessous :




Figure B-7 : configuration globale du timer slave.

- 8- Nous pouvons changer la configuration d'un pin à partir de l'interface :





Figure B-8 : configuration d'un pin.

- 9- Une fois le travail est sauvegardé, il sera traduit sous forme d'un code. Puis, il nous reste juste de définir le programme à exécuter lors de l'interruption



```
workspace_19.0 - nazih ssss/Core/Src/main.c - STM32CubeIDE
File Edit Source Refactor Navigate Search Project Run Window Help
Projec... x
main.c x nazih ssss.ioc
1 /* USER CODE BEGIN Header */
2 /**
3  * @file          : main.c
4  * @brief         : Main program body
5  *
6  * @attention
7  *
8  * Copyright (c) 2022 STMicroelectronics.
9  * All rights reserved.
10
11  * This software is licensed under terms that can be found in the LICENSE file
12  * in the root directory of this software component.
13  * If no LICENSE file comes with this software, it is provided AS-IS.
14  *
15  *
16  */
17 /*
18  * USER CODE END Header */
19 /* Includes -----*/
20 #include "main.h"
21
22 /* Private includes -----*/
23 /* USER CODE BEGIN Includes */
24
25 /* USER CODE END Includes */
26
27 /* Private typedef -----*/
28 /* USER CODE BEGIN PTD */
29
30 /* USER CODE END PTD */
31
32 /* Private define -----*/
33 /* USER CODE BEGIN PD */
34 /* USER CODE END PD */
35
36 /* Private macro -----*/
37 /* USER CODE BEGIN PM */
38
39 /* USER CODE END PM */
```

Activer Windows
Accédez aux paramètres pour activer Windows.

Writable Smart Insert 1:1:0

Figure B-9 : génération du code.

ANNEXE C

Notre onduleur comporte :

- **Un module IGBT de type Semikron SKM100GB063D**

Nous avons choisi le module **Semikron SKM100GB063D**. Il est doté de deux IGBTs en série intégrant des diodes en antiparallèle comme le montre **la figure 4-4**.

Chaque interrupteur est caractérisé par [44] :

- Une tension inverse maximale de 1200 [V].
- Un courant nominal de 100 [A].




Figure C-1 : Module IGBT SKM100GB063D.

- **IGBTs du point milieu.**

Les interrupteurs du point milieu choisis sont des IGBTs de type **Infineon IKW30N60T**. les caractéristiques de cet IGBT sont présentées dans le tableau suivant :

Type	V_{CE}	I_C	$V_{CE(sat), T_j=25^\circ C}$	$T_{j,max}$	Marque
IKW30N60T	600V	30A	1.5V	175°C	K30T60

Tableau C-1 : les caractéristique des IGBTs de type Infineon IKW30N60T [45].




Figure C-2 : Module IGBT de type Infineon IKW30N60T.

- **Le radiateur :**

Dans la majorité des cas, la chaleur due aux pertes par commutation et par conduction dans les composants semi-conducteurs est la cause principale de l'endommagement de ces composants. Donc il est nécessaire de dissiper cette chaleur à travers des radiateurs. Le radiateur destiné aux modules est de type **SEMIKRON ID-No 41132240/00** , tandis que celui destiné aux IGBTs du point milieu est du type Aavid Thermalloy 6W-1 Heavy Duty Heatsink.

- **Le circuit note :**

Cet appareil contient six onduleurs indépendants. Chaque porte exécute la fonction booléenne $Y = \bar{A}$ en logique positive c-à-d l'inversement des signaux [].




Figure C-3 : schéma de circuit note.

Le capteur de tension LV25-P :

Pour la mesure électronique de tension : AC, DC, impulsionnel ..., avec une isolation entre le circuit primaire (haute tension) et le circuit secondaire (circuit électronique).

Caractéristiques électriques principales						
I_{PN}	Courant primaire efficace nominal		10		mA	
I_p	Courant primaire, plage de mesure		0 .. ± 14		mA	
R_M	Résistance de mesure		$R_{M \min}$	$R_{M \max}$		
		avec ± 12 V	@ ± 10 mA _{max}	30	190	Ω
			@ ± 14 mA _{max}	30	100	Ω
		avec ± 15 V	@ ± 10 mA _{max}	100	350	Ω
			@ ± 14 mA _{max}	100	190	Ω
I_{SN}	Courant secondaire efficace nominal		25		mA	
K_N	Rapport de transformation		2500 : 1000			
V_C	Tension d'alimentation (± 5 %)		± 12 .. 15		V	
I_C	Courant de consommation		10 (@ ± 15 V) + I_s		mA	
V_d	Tension efficace d'essai diélectrique ¹⁾ , 50 Hz, 1 mn		2.5		kV	

Figure C-4 : caractéristique du capteur de tension LV25-p[.]

ANNEXE D

A. HRtimer

La figure suivante présente l'architecture globale du timer à haute résolution :




Figure D-1 : Schéma fonctionnel du HRTIMER.

Tableau D-1 : Les pins d'entrée/sortie d'une ADC.

Le nom	Le type de signal	Description
VREF+	Entrée, référence analogique positive	La tension de référence supérieure/positive pour l'ADC.
VDDA	Entrée, alimentation analogique	Alimentation analogique égale V_{DDA} : $1.62\text{ V} \leq V_{DDA} \leq 3.6\text{ V}$
VREF-	Entrée, référence analogique négative	La tension de référence inférieure/négative pour l'ADC.
VSSA	Entrée, masse d'alimentation analogique	Masse pour alimentation analogique égale à V_{SS}

ADCx_INPy	Entrées analogiques externes	Jusqu'à 20 canaux d'entrée analogiques (x = numéro d'ADC = 1 à 3) : – Canaux rapides ADCx_INP[0:5] – Canaux lents ADCx_INP[6:19]
ADCx_INNy		Jusqu'à 20 canaux d'entrée analogiques (x = numéro d'ADC = 1 à 3) : – Canaux rapides ADCx_INN[0:5] – Canaux lents ADCx_INN[6:19]

Tableau D-2 : Les signaux internes Entrée/sortie d'une ADC.

Le nom de signal interne	Type du signal	Description
V _{INP} [y]	Entrée analogique	Canaux analogiques d'entrée positifs pour chaque ADC, connectés soit aux canaux externes ADCx_INPi, soit aux canaux internes.
V _{INN} [y]	Entrée analogique	Canaux analogiques d'entrée négatifs pour chaque ADC, connectés soit à VREF- soit à des canaux externes ADCx_INNi
adc_ext_trgy	Entrées	Jusqu'à 21 entrées de déclenchement externes pour les conversions régulières (peuvent être connectées à des minuteriers sur puce). Ces entrées sont partagées entre le maître ADC et l'esclave ADC.
adc_jext_trgy	Entrées	Jusqu'à 21 entrées de déclenchement externes pour les conversions injectées (peuvent être connectées à des minuteriers sur puce). Ces entrées sont partagées entre le maître ADC et l'esclave ADC
adc_awd1 adc_awd2 adc_awd3	Sorties	signal de sortie de chien de garde analogique interne connecté aux minuteriers sur puce. (x = chien de garde analogique numéro 1
adc_it	Sortie	Interruption ADC
adc_hclk	Entrée	Horloge AHB
adc_selk	Entrée	Entrée d'horloge synchrone ADC de RCC
adc_ker_ck_input	Entrée	Entrée d'horloge du noyau ADC de RCC
adc_dma	Sortie	Requêtes ADC DMA
adc_dat[15:0]	Sortie	Sorties de données ADC




Figure D-2 : architecture d'un ADC.