

14/83

Ecole Nationale Polytechnique

DEPARTEMENT D'ELECTRONIQUE ET D'ELECTROTECHNIQUE




PROJET DE FIN D'ETUDES

INGENIORAT D'ETAT EN ELECTRONIQUE

**Programmation des EPROMS
2708,2716 et 2516 Monotension
à l'aide du TEKTRONIX 8002 A**

Proposé et suivi par :
A. FARAH

Etudie par :
Abdelhalim BENOUARED
Nasr-Eddine KHORISSI



بِسْمِ اللَّهِ الرَّحْمَنِ الرَّحِيمِ

وَفَوْقَ كُلِّ ذِي عِلْمٍ
عَلَيْهِمْ

صَدَقَ اللَّهُ الْعَظِيمُ

سُورَةُ يُوسُفَ (٧٦)

— Remerciements —

Mus formulons en ces lignes l'expression de notre profonde et sincère gratitude à Monsieur FARAH pour ses précieux conseils qui n'a cessé de nous prodiguer tout au long de ce travail.

Mus remercions également MM. les membres de l'administration collégiale du C.E.M Benchiouchali - Blida - pour nous avoir épargné les problèmes de tirage .

Que tous ceux qui ont contribué de près ou de loin à notre formation trouvent ici l'expression de notre profonde reconnaissance

N. KHOISSI / A. BENOUARED.

- SOMMAIRE -

- Introduction.

Chapitre I : Introduction aux MEMOIRES

Chapitre II: Présentation des EFROM

2708 - 2716 - 2516

Chapitre III: Etude du Programmateur PROG.08/16.

Chapitre IV : Etude du Programmateur SIHQ.090.

Chapitre V : Présentation du Système

de développement - TEKTRONIX-8002A-

Chapitre VI : Réalisation d'un Interface entre
les Programmateurs et le système de développement

- Conclusion.

- INTRODUCTION -

Les mémoires sont, bien sûr, un élément fondamental dans l'électronique moderne. L'intégration à grande échelle LSI a augmenté leur rapport performances/couts.

Depuis l'avènement des microprocesseurs, les mémoires sont devenues indispensables à la conception des systèmes. Bien souvent, ce sont elles qui limitent l'expansion de l'électronique programmable auprès des amateurs, d'une part, à cause de leur prix et d'autre part à cause de la difficulté de programmation.

Le but de notre projet est de programmer ces mémoires par l'intermédiaire d'un microprocesseur accompagné d'un circuit d'E/S

On dispose au Laboratoire de deux programmeurs d'EPROM : le PROG 08/16 destiné à la programmation des mémoires tritension et le S.I.H.Q 090 destiné à la programmation des mémoires monotension.

Il suffit maintenant de concevoir un système qui permet de contrôler les 2 programmeurs.

. 2 .

La mise au point d'un tel système nécessite une réalisation matérielle (réalisation de l'interface) et l'élaboration d'un logiciel gérant le fonctionnement des 2 programmeurs. On Utilisera pour cela le TEKTRONIX 800 ZA qui est un outil aidant à la conception du système depuis l'écriture du programme jusqu'au produit fini

On essayera dans le 1^{er} chapitre de donner des généralités sur les mémoires. Dans le 2^{eme} chapitre nous présenterons les EPROM 2708, 2716, et 2516; L'étude des programmeurs fera l'objet des chapitres 3 et 4. Dans le chapitre 5 nous présenterons le système de développement (TEKTRONIX 800 ZA) Le chapitre 6 sera consacré à la réalisation pratique et l'élaboration des logiciels. Dans ce même chapitre on essayera d'exposer brièvement la structure et le fonctionnement de deux composants : le microprocesseur MC 6800 de MOTOROLA et le PIA MC 6821

. 3 .

CHAPITRE PREMIER

- INTRODUCTION AUX MEMOIRES

I. LES MEMOIRES VIVES

II. LES MEMOIRES MORTES

1°. ROM

2°. PROM

3°. REPROM

III. PHYSIQUE DES UVPROM

1°. ETUDE D'UN TRANSISTOR MOS

2°. FONCTIONNEMENT DE LA CELLULE
MEMOIRE

Comme leur nom l'indique, les mémoires servent à mémoriser de l'information, et, comme ce sont des circuits logiques, cette information est conservée en binaire.

Les Mémoires sont divisées en deux parties principales selon leurs possibilités de rétention de l'information

I-Les Mémoires Vives (RAM)

Les RAM (Random Access Memory) permettent l'écriture, la lecture ou la modification d'une information. Elles sont réalisées le plus souvent avec des circuits intégrés MOS, ou T.T.L.

II-Les Mémoires Mortes (ROM)

Les ROM (Read only Memory) sont à lecture seule. Elles contiennent les programmes que doit exécuter un M.P.

- La technologie bipolaire, et la technologie MOS :

des deux principales différences entre ces deux types de mémoires sont

- Le temps d'accès
- Le niveau d'intégration


Les mémoires bipolaires sont très rapides (temps d'accès de 50 à 90 ns) mais consomment beaucoup (de 10 mW à 700 mW par boîtier)

Les mémoires MOS sont lentes mais consomment moins, et possèdent un haut niveau d'intégration pouvant aller jusqu'à 16 K par boîtier.


On classe les mémoires à lecture seule comme suit :

1° - ROM (Read only Memory)

Une fois programmées par le fabricant, l'utilisateur ne pourra modifier le contenu (fig 1)



Programmation d'un "1"



Programmation d'un "0"


(fig. 1)

Ces mémoires sont appelées à être utilisées dans le cas où on aura besoin d'un nombre important de mémoires identiques (système de visualisation de texte, ou de T.V., calcul classique...).

2° - PROM (Programmable Read Only Memory)


Ce sont des mémoires programmables par l'utilisateur, mais non effaçables. Leur structure interne diffère de celle des ROM (MOS).

Les PROM appartiennent à la technologie bipolaire, la programmation s'effectue par rupture d'un fusible (fig 2). Selon l'information que l'on veut écrire, l'opération ci-dessous est appliquée ou non.



Programmation d'un "1"

(fig 2)



Programmation d'un "0"

3°- REPROM

On distingue les EPROM (Electrically Programmable ROM) appelés encore UVEPROM, et les EAROM (Electrically Alterable ROM)

- Les EAROM

Ils appartiennent à la dernière génération, on peut les programmer avec une seule tension située au environ de 21V, comme on peut les effacer électriquement par application de cette même tension dans des conditions de chronogrammes adéquats, ce qui justifie leur importance.

Remarque :

Les EAROM ont les mêmes avantages que les EPROM


- Les EPROM (UVEPROM)

Ce genre de mémoire est largement utilisé tant au niveau amateur que professionnel. Cela est certainement dû à leur enorme avantage, de plus, ce sont des produits récents, en évolution constante.

On peut les programmer électriquement de manière relativement simple, de telles mémoires permettent toutes les erreurs de programmation fréquentes. Dans la mis au point d'un système informatique, vu leur grande utilité, les fabricants se sont mis d'accord sur les points suivants :

- Brochage (fig 3)
- Caractéristiques de lecture
- Programmation
- La Racine ($\sqrt{08}$, $\sqrt{16}$, $\sqrt{32}$, ...)

avec : $\sqrt{ } = 2^7$
 $\sqrt{ } = 2^5$



Actuellement, il existe 3 grandes familles d'UV PROM

- les $1K \times 8$ bits (2708)
- les $2K \times 8$ bits (2716)
- les $4K \times 8$ bits (2732)

Sans oublier les $8K \times 8$ bits appelés (2764), et bientôt la 27128 avec $16K \times 8$ bits.

Dans certaines familles il existe 2 sous-ensembles :

- Les mémoires d'alimentation (-5, +5, +12 v) : tri-tensions
- Les mémoires mono-tension. (+5 v)

On connaît par exemple 2708 (à une racine près), toutes les mémoires tri-tensions de la famille $1K \times 8$ bits.

Exemples :

- la MCM 68 708 de Motorola
- la SFF 71.708 de Senco

Dans la famille $2K \times 8$ bits, les 2 versions peuvent exister (mono et tri tension)

Exemples :

- MCM 2716 mono-tension de Motorola
- TMS 2716 tri-tension de Texas
- MK 2716 mono-tension de Plastek.

Actuellement, les 2716 tri-tension sont appelés à disparaître assez rapidement du marché. Cela est dû à des raisons d'incompatibilité de brochages, bientôt la 2708 pour ne conserver que les mono-tensions.

La fig. 3 nous fait remarquer que seules le Pin 18-19-20-21 ont des rôles différents selon les modèles, rôles qui seront expliqués plus tard lors de la présentation des mémoires 2708 et 2716 (tri et mono-tension).

La programmation pouvant être réalisée octet par octet selon le bon vouloir de l'utilisateur et cela par application d'une haute tension adéquate.

L'effacement a lieu par exposition de la fenêtre à Quartz (disposée au dessus de la puce) à une source UV de longueur d'onde bien définie.

Quant au temps d'accès de ces mémoires, il est parfaitement adapté au µp puisqu'il se situe à 450 ns. A titre d'exemple la 2732 présente un temps d'accès de 200 ns.

- Une idée sur le coût de quelques EPROM

- La 2708 est évaluée à 36 FF
- La 2716 " " entre 25 FF et 40 FF.
- La 2732 " " 60 FF et 80 FF.
- La 2764 " " à 260 FF.

. Avantages des EPROM :

- Le faible coût
- La facilité de programmation
- La facilité d'effacement
- La disponibilité de produits identiques
- Le brochage assurant la compatibilité.
- La forte capacité.

. Malgré ces avantages, on distingue quelques défauts :

- La durée de rétention de l'information est limitée à 10 ans (elle diminue avec la température)
- La relative lenteur ($\approx 400 \text{ ns}$)


III. Physique des UV PROM:

- Fonctionnement de la cellule mémoire à transistor MOS -

1°. Etude d'un transistor MOS:

Les cellules des mémoires reprogrammables (REPROM) sont des transistors MOS à grille isolée. Ce transistor MOS ou (FAMOS). Float Avalanche injection MOS, est un élément dont la grille est flottante, c'est à dire à grille isolée.

Etant donné que les cellules des mémoires reprogrammables déjà citées sont du type NMOS, nous nous limiterons à l'étude d'un transistor MOS à canal N. (fig 4)



- Structure d'un transistor MOS à canal N -

En appliquant une tension entre la porte (gate) et la source de façon à rendre la première positive par rapport à la seconde, le gate se trouve positive par rapport à la plaquette de silicium P (substrat). Par conséquence les charges mobiles positives (trous) de silicium P sont repoussées vers l'intérieur de la plaquette, alors que les charges mobiles négatives (électrons) de la source sont attirées en surface, plus précisément sur la surface de la plaquette relative à la couche de dioxyde de silicium située sous la porte. Il se forme une couche de charges mobiles négatives établissant une liaison entre la source et le drain, et forme le canal N.

Ce canal présente une certaine résistance, que l'on peut réduire

en augmentant la tension appliquée au gate.

Le transistor MOS reste bloqué tant que la tension V_{GS} (gate-source) est inférieure à la tension de seuil V_s (tension nécessaire pour rendre le transistor conducteur). Lorsque $V_{GS} = V_s$ le canal commence à joindre les 2 électrodes.

Pour V_{GS} supérieur à V_s , le canal se renforce et le MOS conduit. Le problème important consiste à réduire la tension de seuil V_s (cette tension varie de 3V à 5V) qui est trop élevée pour permettre une compatibilité avec les circuits T.T.L qui ont un V_s de l'ordre de 0,7V.

La plus part des développements apportés au transistor MOS.FET ont pour but de réduire cette tension de seuil V_s , et, tous les efforts furent axés sur de nouvelles technologies, plus précisément sur la recherche de nouveaux matériaux isolants à constante diélectrique supérieure. Ainsi, trouvons-nous deux technologies utilisant :

- a) La structure au nitride de silicium.

Ce procédé mis au point par la G.I (General instrument) porte le nom de M.T.N.S (Metal . Thick . Nitride . Silicium = Métal épais de nitride de Silicium). Le diélectrique compris entre le gate et le substrat utilise du Nitride au silicium disposé en "sandwich" avec le dioxyde de silicium.

Cette structure confère au C.I les améliorations suivantes :

- Une tension de seuil abaissée à 2V
- La vitesse est multipliée par 2

La couche d'oxyde devait être suffisamment épaisse pour empêcher la diffusion des charges dans la couche Si_3N_4 , et suffisamment mince pour profiter


des courantages du Niture de Silicium par rapport au dioxyde de Silicium. Ainsi on obtient la compatibilité voulue.

- b) La Structure à gate (grille) au Silicium:

- Faisant suite à la première structure, Fairchild a mis au point une nouvelle technologie dite "MOS à GATE au Silicium".

Dans cette structure l'électrode de commande ou gate n'est plus en Aluminium mais en Si fortement dopé (fig 5), et, enrobé dans de l'oxyde de Si aussi parfaitement isolant que possible. Cette structure est à la base des cellules à mémoires reprogrammables (2708 - 2716...).

Fig. - 5 -



Structure FAIRCHILD - gate au Silicium -

2° - fonctionnement de la cellule mémoire :

- Le principe de la mémorisation consiste à charger électriquement ou non cette grille (gate), Selon que l'on souhaite mémoriser un "ZERO" ou un "UN".

Pour charger cette grille, il faut évidemment amener des charges électriques dessus ; cela se fait au moyen d'une tension relativement élevée située dans les environs de 25V, qui permet aux trous de franchir l'isolant et cela sans le détruire . Les trous accumulés sur la grille créent dans le silicium une zone de conduction entre le drain et la source . La présence ou l'absence de charges sur la grille provoque ou ne provoque pas une conduction , et permet de caractériser un état haut " 1 " ou un état bas " 0 "

- La charge acquise sur la grille sera conservée très longtemps car celle-ci est isolée électriquement de l'extérieur , ce qui permet de constituer une mémoire matrice programmable .

Pour effacer une telle mémoire , il faut réaliser l'opération inverse , qui consiste à éliminer les charges accumulées sur la grille isolée . Il suffit pour cela d'exposer la mémoire aux rayons Ultra-Violet , ainsi , l'énergie communiquée aux trous , leur permet de franchir à nouveau l'isolant sans le détruire .

Pendant cette opération la "puce" de Silicium est recouverte par une fenêtre transparente (généralement en Quartz)

Remarque :

- lors de l'effacement , toutes les cellules mémoires seront affectées , que la taille de la puce .

- 14 -
CHAPITRE II

- PRESENTATION DES EPROM. -

- I. PRESENTATION DE LA 2708 TRITENTION
 - II. PRESENTATION DE LA 2716 TRITENTION
 - III. PRESENTATION DE LA 2516 MONOTENTION.
-

I- Présentation de la 2708 :

Cette mémoire appartient à la technologie MOS (canal N, Grille Si)

1° - Brochage : (voir fig 3, Chp I) et tableau (N°1)

2° - Schéma fonctionnel :




fig - 1 .

Comme le montre cette figure, les lignes d'adresses de la mémoire passent dans un circuit de décodage, ce dernier les répartit sur les entrées lignes et colonnes de la matrice mémoire, proprement dite.

Les données issues de cette matrice mémoire passent dans des amplis, ces derniers réalisent l'isolation

des cellules mémoires du monde extérieur et l'adaptation aux circuit T.T.L, de plus ces amplis sont à 3 états.

Enfin on distingue une logique de contrôle qui permet d'activer le boîtier en mode lecture ou programmation.

■ Conditions statiques recommandées pour la lecture :

Ces conditions se trouvent résumées dans le tableau (N° 2 .)

Remarque :

la tension V_{SS} doit être appliquée avant V_{CC} et V_{AO} .

Pins	9-10-11-13...17	12	13	19	20	21	24
Lecture	sortie données	V _{SS}	V _{SS}	V _{DD}	V _{IIL}	V _{BB}	V _{CC}
programmation	entrée de données	V _{SS}	V _{IHP} Impulsion	V _{DD}	V _{IHW}	V _{BB}	V _{CC}

Tableau 1 "Brochage" (2708) -

Paramètres	Symbole	Min	Nom	Max	Unités
tension d'alimentation	V _{CC}	4,75	5	5,25	V
	V _{DD}	11,4	12	12,6	V
	V _{BB}	4,75	5,0	5,25	V
tension d'entrée à l'état haut	V _{IH}	3	-	V _{CC} +1	V
tension d'entrée à l'état bas	V _{IL}	V _{SS}	-	0,65	V

* tableau 2 * Conditions statiques de lecture (2708) -




Diagramme des temps pour la lecture . fig n° 2.

Diagramme des temps pour la lecture (fig.-8.)

Interprétation :

Pour lire dans une mémoire, on doit respecter les points suivants :

- Presentez l'adresse de la donnée que l'on souhaite lire.

- Positionner la ligne au niveau correspondant (effectué par CS/WE)

- activer le boîtier mémoire, en positionnant au bon niveau, les


lignes de sélection du boîtier (ce positionnement des lignes de donnée n'est pas immédiat il a lieu au bout d'un certain temps appelé temps d'accès à la mémoire)

- Programmation :

La procédure de programmation nécessite une connaissance approfondie des niveaux électriques (tableau-3-) et du timing (fig-3)

Paramètre	Symbole	Min	Max	Unité
Tension d'Alimentation	Vcc	4,75	5	5,25 V
	Vdd	11,4	12	12,6 V
	Vbb	-5,25	-5	-4,75 V
Tension d'entrée à l'état haut (pour l'adresse et donnée)	Vih	3,0	-	Vcc+1 V
Tension d'entrée à l'état bas (Sauv. prog)	Vil	Vss	-	0,65 V
Tension d'entrée à l'état haut (CS/WE)	Vihw	11,4	12	12,6 V
Tension à l'état haut de l'impulsion programme	Virp	25	-	27 V
Tension à l'état bas de l'impulsion programme	Vilp	Vss	-	1,0 V

- (tableau 3) - Conditions de programmation recommandées



- Fig-3 Diagramme des temps pour la programmation

B: la transition CS / WE doit se produire après celle de l'impulsion programmée et avant celle de l'adresse.

Interprétation de la figure 3 :

- En premier lieu il faut lancer l'impulsion CS/WE (pin 20), cette pin permet l'activation du boîtier en mode programmation

lorsque $V_{IHW} = 12V$

- La transition doit se produire avant l'impulsion programmée.

- On active l'adresse de la donnée que l'on souhaite écrire, ainsi que le bus de données

- Après un temps de préétablissement supérieur à 10微妙, on présente l'impulsion programme (sur la pin 18) que l'on maintient pendant t_{pw} (temps qui varie entre 0,1 ms et 1ms), sans oublier de conserver les valeurs de V_{cc} , V_{dd} et V_{ss} comme indiqués sur le tableau 1)

- On répète cette séquence jusqu'au remplissage de la mémoire, ce qui correspond à une boucle de programme.

Le temps de programmation est donné par :

$$t_{p\text{tot}} = N \times t_{pw} > 100 \text{ ms} \quad ①$$

t_{pw} : étant la largeur de l'impulsion programme

N : le nombre de boucles nécessaires

$$0,1 \text{ ms} \leq t_{pw} \leq 1 \text{ ms}$$

et comme : $N \geq \frac{100 \text{ ms}}{t_{pw}}$ d'après ①

on en déduit que : $100 \leq N \leq 1000$

Remarque :

- Le nombre de boucles N dépend de la largeur d'impulsion programme noté t_{pw} .

- Il est interdit d'appliquer plus de 1 impulsion programme à la même adresse.

Instruction d'effacement :

Le contenu des mémoires EF.2708 est effacé par exposition aux rayons ultra-violet de haute intensité à une longueur d'onde de 2537 Å.

II - Présentation de la 2716 (tri-tension)

- Elle possède les mêmes caractéristiques que la 2708, sauf que la capacité est de 1K x 8bit.

- La pin 20 de la 2708 qui avait un rôle d'activation du circuit pour être apte à la programmation, devient une adresse pour la 2716 (adresse supplémentaire nommée A₁₀)

- L'activation du boîtier pour la programmation va être assurée par une pin que nous allons détailler lors de l'étude de notre programmeur PROG-08/16 -

- Du point de vue Timing la programmation de la 2716 est la même que celle de la 2708.

III - Présentation de la 2516 Mono tension:

Comme pour la 2708 cette mémoire (2516) appartient à la technologie MOS (canal N grille au Si)

1° - Brochage (voir fig 3 chapitre 2)

Alimentation mono. tension +5V.

Les différents modes que l'on peut utiliser sont explicités dans le tableau suivant: (Tableau - 1 -)

Mode	Numéro des broches.					
	9, 10, 11 13 à 17 Données	12 V _{SS}	18 E/PAGE (C ₆)	20 G(C ₆)	21 V _{PP}	24 V _{CC}
Lecture	série des données	V _{SS}	V _{IL}	V _{IL}	V _{CC}	V _{CC}
Sorties déconnectées	Haute. Imp	V _{SS}	-	V _{IH}	V _{CC}	V _{CC}
Basse Consommation	Haute. Imp	V _{SS}	V _{IL}	-	V _{CC}	V _{CC}
Programmation	Entrée des données	V _{SS}	V _{EL} à V _{IH}	V _{IH}	V _{EH}	V _{CC}
Vérification de la progr.	série des données	V _{SS}	V _{IL}	V _{EL}	V _{EH}	V _{CC}
Validat. de la progr	Haute Imped	V _{SS}	V _{IL}	V _{EH}	V _{EH}	V _{CC}

- tableau 1 -

2° - Conditions statiques de lecture: elles sont résumées dans le tableau ci-dessous. (n° 2)

Paramètre	Symbol	Min	Nomi	Max	Unité
Tension d'alimentation	V _{CC}	4,75	5	5,25	V
	V _{PP}	V _{CC} -0,6	5	V _{CC} +0,6	V
Tension d'entrée à l'état bas	V _{IL}	0,1	-	0,8	V
Tension d'entrée à l'état haut	V _{IH}	2	-	V _{CC} +1	V

- tableau 2 -

Le Schema fonctionnel est presque identique à celui de la 2708. Cependant les différences se présentent au niveau des pins (18, 19, 20, 21). Nous préciserons les rôles de ces pins lors de la programmation.


- Diagramme des temps pour la lecture (voir fig 1)
- Programmation :

Pendant cette phase il faut respecter les conditions suivantes :

- 1- les indications du tableau -3- (conditions de programmation)
- 2- les indications du tableau -4- (fonctionnement dynamique)
- 3- le diagramme des temps pour la programmation (fig 2)


Paramètres	Symbol	Min	Nom	Max	Unités
tension d'alimentation	V _{cc}	4,75	5,0	5,25	V
	V _{pp}	34	25	26	V
tension d'entrée à l'état haut pour les données	V _{IH}	2,2	-	V _{cc} +1	V
tension d'entrée à l'état bas pour les données	V _{IL}	0,1	-	0,8	V

- tableau 3 -



Caractéristiques	Symbole	Min	Max	Unités
Temps de préétablissement des ad. resses	t_{AVEH}	2,0	-	μs
Validation de la sortie à l'état haut à l'impul. prog.	t_{GHEH}	2,0	-	μs
Temps de préétablissement des données	t_{TOVEH}	2,0	-	μs
Temps de maintient des ad. resses	t_{ELAX}	2,0	-	μs
Temps de maintient des données	t_{ELQZ}	2,0	-	μs
Temps de maintient de validation des sorties	t_{ELGL}	2,0	-	μs
Temps de validation des sorties au sortie en H.I	t_{GHQZ}	0	120	n.s
Temps de validation des sorties (état bas) au sorties des données validé (E/PROG = VIL)	t_{GLQV}		120	n.s.
LARGEUR de l'impulsion de programmation	t_{EHEL}	45	55	μs
Temps de montée de l'impulsion programme	t_{PR}	5	-	n.s.
Temps de descente de l'impulsion de programmation	t_{PF}	5	-	n.s.

- tableau 4 - Caractéristiques et Conditions de fonctionnement dynamique.



Interprétation du timing:

- Avant de passer à la programmation, il faut maintenir $V_{pp} = 25V$. La tension d'alimentation V_{cc} est la même que pour une opération de lecture, et \bar{G} est à V_{IH} . D'autre part, il faut valider les portes, c'est à dire activer le bus de données, il faut activer ensuite le bus d'adresses, enfin, introduire la donnée.

Après un temps de préétablissement de données et d'adresses, on introduit l'impulsion programme sur l'entrée \bar{E}/prog , que l'on maintient pendant $t_{EEL} = 50 \mu s$.

- Les adresses peuvent être programmées individuellement, séquentiellement, ou par accès aléatoire.

- Le mode "vérification" de la programmation avec $V_{pp} = 25V$ est utilisé pour vérifier si tous les bits programmés le sont correctement.

- Instruction d'effacement :

Comme pour la 2708, l'effacement s'effectue après exposition de la puce au U.V.

Remarque :

La programmation de la 2516 diffère de celle de la 2708 essentiellement au niveau de la largeur d'impulsion d'une part, d'autre part sur le nombre de boucles (une boucle pour la 2516).

- 25.

CHAPITRE III

- ETUDE DU PROGRAMMATEUR D'EDROM PROG 08/16

I - GENERALITES .

II . DESCRIPTION DU PROGRAMMATEUR .

III . FONCTIONNEMENT DU PROGRAMMATEUR .

ETUDE DU PROGRAMMATEUR DÉPROM - PROG 08/16 -

I- Generalités :

Le programmeur PROG-08/16 est destiné à la programmation des mémoires EPROM 2708 - 2716 tri-tension.

Il doit être lié à l'interface E/S, elle même liée à un PIA 6821 (20 pins), par l'intermédiaire d'un connecteur. Le programmeur a été fabriqué pour fonctionner avec le kit MOTOROLA MEK II, mais il peut être piloté par n'importe quel mini-système à base de 6800.

Le programme à enregistrer sera rangé à l'adresse choisie par l'utilisateur. Le programme enregistreur peut être fixé en RAM. Pour effectuer l'opération de programmation, il faut fournir à l'appareil une tension comprise entre 28 et 32 Volts. Cette tension doit être raccordée par 2 fiches Bananes. Il suffit ensuite de lancer le programme à l'adresse voulue.

Le programme enregistreur comprend une partie nommée « Testeur de Virginité » qui permet d'arrêter le programme dans les cas où la mémoire n'est pas entièrement effacée. Dans ces conditions, il faut exposer la mémoire aux rayons ultra-Violet de manière à assurer l'effacement total, puis de lancer à nouveau le programme à partir de l'adresse du début.

- En Général la durée de programmation est variable, située aux environs de 3 minutes, néanmoins, pour certains boîtiers particuliers, elle peut atteindre une dizaine de minutes.

II - Description du Programmateur:

En se reportant au schéma-1- du programmeur,
on distingue les parties suivantes :

1° - de régulateur électronique:

- C'est un régulateur classique avec en entrée un filtre de nivellation R, C, une diode zener pour la stabilisation, et un transistor pour la régulation. C'est ce circuit qui génère l'impulsion programme.

2° - L'interrupteur électronique: (7314)

- C'est un circuit intégré de technologie CMOS commandé par 4 entrées en pin (1, 2, 3) et 6.

Ces commandes vont servir à la programmation, la lecture, et le test.

3° - Le Compteur: (4040)

- C'est un compteur binaire 12 bits. (technologie MOS)
son rôle est de sélectionner les adresses des mémoires.

Il est commandé par une horloge en pin 10. Le changement d'adresse aura lieu lors des fronts descendants de l'impulsion d'horloge ($\overline{K_{11}}$).


4° - Les interrupteurs manuels: (I₁, I₂)

Ils sont au nombre de deux, ces interrupteurs permettent de sélectionner l'une des 2 mémoires (2708 ou 2716).

- I₁ (en position 2) et I₂ (en position 1) : sélection de la 2708 car dans ce cas V_{cc} se trouve raccordé à +5V et le CS_{WE} à 12V

- I₁ (en position 1) et I₂ (en position 2) : sélection de la 2716 car

- Schéma du programmeur d'EPROM 2708 / 2716 (très tension - 1 -)



dans ce cas la Pin 20. de la 2716 devient une adresse nommée A10.

III - Fonctionnement du Programmateur:

1° - Identification des Commandes:

- Pour contrôler le programmateur,

on doit utiliser les E/S du P.I.A

- PB₀ : cette commande permet la validation de l'adresse, il faut pour cela que Reset = 0

- PB₁ : Horloge programmable servant à commander le compteur

- PB₂ : Cette commande sert à activer l'interrupteur électronique (lié à CS)

- PB₃ : cette ligne sert à commander l'impulsion programme, et permet le maintien pendant "tpw"

- PA₀ → PA₇ Bus de données.


2° - Test de Virginité:

- Pour s'assurer qu'une mémoire

est entièrement effacée (tous les bits sont à "1"), on procède à un test de virginité. Ce test consiste à programmer le port A en entrée, ce qui permet tout transfert de donner de l'EPROM vers le P.I.A,

programmer le port B en sortie pour commander ce test. on charge l'accumulateur par FF H (c'est à dire que tous les bits de l'Acc sont à "1" car FF = 1111.1111), puis on procède à une comparaison successive du contenu de l'accumulateur avec chaque octet de l'EPROM. Ces étapes sont décrites sur

l'organigramme de la fig ①



- Test de Virginio -

3° Programme enregistreur:

- Dans ce mode les ports A et B sont programmés en sortie. Il est nécessaire en premier lieu de sélectionner l'interrupteur électronique à l'aide de $PB_2 = 1$. Dans ce cas il faut mettre le bit b_2 de ORB à "1", pour cela il suffit de stocker $\phi 4H$ dans l'ORB.


Lorsque le reset passe de l'état "1" à l'état "0" l'adresse présente est activée au niveau de l'EPROM, à ce moment là on doit valider le bus de données. Après un temps de préétablissement supérieur à $10\mu s$ on met PB_3 à l'état haut (c'est à dire le bit b_3 de ORB doit être égal à 1) il suffit pour cela de charger l'Acc A par $\phi 8$ puis stocker son contenu dans l'ORB. Dans notre programme on a chargé A par $\phi C.H$, car dans ce cas il faut avoir simultanément

- $PB_3 = 1$ - lancement de l'impulsion programme
- $PB_2 = 1$ - cs de l'interrupteur électronique (7914).
- $PB_5 = 1$ - la lampe doit rester allumée (led rouge)

Ceci étant, il faut maintenir l'impulsion programme pendant un temps t_{pw} avec : $0,1ms < t_{pw} < 1ms$

Dans notre cas $t_{pw} = 640\mu s$, pour l'obtenir, il faut charger Acc A par $\phi 5\phi H$, puis le décrémenter jusqu'à l'obtention d'un zéro. (voir fig ci-dessous)

Remarque:
1 cycle = $1\mu s$



- DéCREMENTATION → 2 cycles.
- BRANCHEMENT → 4 cycles.
- COMP. IMD → 2 cycles.


$$t_{pw} = (8 + 2 + 4) \cdot 80$$

$$\text{J'eu } t_{pw} = 640 \text{ cycles}$$

$$t_{pw} = 640\mu s$$

$$\text{Ainsi: } (80)_{10} = (50)_{16}$$

- Organigramme de temporisation -



On doit répéter la même opération pour chaque byte de l'EPROM. Pour cela on chargera le registre d'indexe par $(2000)_{16}$, par la suite on utilisera deux mémoires M_1 et M_2 dont les contenus sont respectivement $(2800)_{16}$ et $(2400)_{16}$ (ce qui permet de sélectionner la 2716 ou la 2708).

Après chaque incrémentation du registre d'indexe, on compare le contenu de ce dernier avec le contenu de l'une des deux mémoires M_1 ou M_2 suivant le type d'EPROM utilisée.

Enfin on doit boucler le tout. Le nombre de boucles N est donné par la relation suivante :

$$N \geq \frac{100 \text{ ms}}{t_{pw}}$$
 avec: t_{pw} : largeur de l'impulsion programme.

100ms: temps maximal de programmation.

comme: $t_{pw} = 0,640 \text{ ms}$

$$N \geq \frac{100}{0,64} \Rightarrow N \geq 157$$

On prendra par exemple: $N = 160$

$$(160)_{10} = (A\phi)_{16}$$

La séquence s'effectue en chargeant l'ACC B par zéro, on l'incrémente après chaque comparaison à $A\phi$.

L'organigramme de la figure 2 schématisé les différentes étapes citées ci-dessus.

- CHAPITRE IV -

- ETUDE DU PROGRAMMATEUR D'EPROM S.I.H.Q 090

I. Caractéristiques.

II. Fonctionnement du Programmateur.


ETUDE DU PROGRAMMATEUR S.I.HQ090 DE LA 2516 (T.I.)

I. Caractéristiques:

Le programmeur S.I.HQ090 est destiné à la programmation de l'EPROM en connexion avec la carte université TM 390 de Texas Instrument. Les EPROM doivent être du type : 2K x 8 bits ou 4K x 8 bits, mono-tension (+5V). Son utilisation nécessite uniquement 3 piles de 9V et le raccord de l'alimentation +5V à l'alimentation générale de la carte université. Il peut être utilisé sur toute carte en version de base sans aucune adjonction.

II. Fonctionnement: Figures 1 et 2.

- Sous contrôle de la mémoire programme, le µP vient commander les E/S à l'aide de l'interface parallèle 7401. Des lignes de données sont bidirectionnelles permettant la lecture et l'écriture assurées par le 74LS245



\bar{E}	DIR	opération.
L (état bas)	L	les données partent de
L	H	les données partent de
H (état haut)	X quelconque	isolation. (HAUTE impédance)


- table de vérité -

Brochage externe.

- DIR : direction . input. register.


Quant aux lignes d'adresses elles sont unidirectionnelles et du type série-parallèle. L'adressage de l'eprom se fait grâce aux 2 circuits intégrés 74LS164, que nous allons détailler par la suite. Il existe aussi des lignes de contrôles qui ont pour rôle de piloter ce circuit ainsi que l'EPROM.

(fig-1-)



- SCHEMA SYNOPTIQUE DU PROGRAMMATEUR -

- Schéma de câblage du PROGRAMMATEUR d'EPROM -



a) Fonctionnement du registre à décalage : (74LS164)


Ce registre à 8 bits est prévu pour une entrée périodique et une remise à zéro asynchrone. Les entrées périodiques E_1 et E_2 (A et B) permettent le contrôle complet des données.

- Un "zéro" pour l'une (ou pour les deux) des entrées interdit l'entrée de nouvelles données et remet la 1^{re} bascule à l'état bas au top d'horloge suivant.

- Un niveau haut à l'une des entrées, permet à l'autre entrée de déterminer l'état de la première bascule. Le basculement s'effectue pendant l'état haut de l'horloge, mais seul les informations qui satisfont les conditions d'entrées seront prises en considération.

Le décalage s'effectue lors de la transition du niveau bas au niveau haut de l'horloge.

b) Étude de l'interrupteur électronique :



- Un niveau haut en P_g rend le transistor T_1 saturé, ce qui permet le blocage du 2nd transistor (T_2). Ainsi le courant collecteur de T_2 s'annule, dans ce cas la diode D_1 conduit et les 5V de l'alimentation se trouvent appliquées aux bornes de R_4 . Ce qui correspond au mode lecture et test pour l'EPRoM (au $V_{pp} = 5V$).

Un niveau bas de P_9 permet le blocage de T_1 et la saturation de T_2 . Dans ce cas la cathode de D_1 se trouve à un potentiel plus élevé que celui de son anode vu que les 27V se trouvent appliqués au niveau du collecteur de T_2 . Ainsi la diode sera bloquée, et les 27 Volt s'appliqueront aux bornes de R_4 . D'où le Mode programme pour l'EPROM. (car $V_{pp} = 27V$)

c) Identification du connecteur :

Commandes	connecteur
$P_0 : R/W$	9
$P_{10} : clock$	27
$P_{11} : clear$	26
$P_{12} : pulse 2516$	25
$P_{13} : CS (G)$	9

Adresses

$P_{14} : address input (2^{\text{e}} \text{ registre})$	17
$P_{15} : address input (1^{\text{er}} \text{ registre})$	15

Données

$P_2 : D_0$	31
$P_3 : D_1$	35
$P_4 : D_2$	38
$P_5 : D_3$	39
$P_6 : D_4$	37
$P_7 : D_5$	33
$P_8 : D_6$	29
$P_9 : D_7$	27

d) Identification des commandes : (fig-2-)

Pour bien contrôler le programmeur, on aura besoin de 7 commandes.

CA_2 : - Utilisé en mode set/reset, pert à commander l'horloge des 2 deus 74 LS 164.

CB_2 : - Utilisé aussi en mode set/reset, pert à commander l'interrupteur

électronique, ainsi que l'activation des circuits E/S du 74LS245

- PB_0 : entrée de l'adresse reliée à E_1 registre 1 \leftarrow
- PB_1 : entrée de l'adresse reliée à E_2 registre 2 \leftarrow
- PB_2 : elle permet pour la remise à zéro des 2 registres "clear" \leftarrow
- PB_3 : elle est utilisée pour valider les sorties (G en pin 20)
- PB_4 : impulsion programme ($E/PROG$ en pin 18)
- PB_5 : commande la led Rouge (mode progr.)
- PB_6 : commande la led Verte (mode test)
- PB_7 : commande la led Jaune (mode lecture).

e) Méthode d'adressage:

- D'après le schéma de câblage, les connexions entre les sorties des 2 registres à décalage et le bus d'adresses de l'EPRON se présentent comme indiqué sur le tableau ci-dessous :

Registre	EPRON.
Q_D	A_0
Q_E	A_1
Q_C	A_2
Q_F	A_3
Q_B	A_V
Q_G	A_5
Q_H	A_6
$Q_{H'}$	A_7
$Q_{E'}$	A_8
Q_G'	A_9
Q_E'	A_{10}

- Nous remarquons que les 2 registres à décalage sont commandés par une même horloge, et une même remise à zéro.

Dès lors cette disposition d'adresse nous a conduit à mettre au point un programme de rerangement d'adresses qui va nous transformer cette disposition en une autre forme ordonnée.

Soit : - $Q_E, Q_G, Q_H, Q_H', Q_E, Q_F, Q_E, Q_D, Q_C, Q_B, Q_A$ -

- pour cela il suffit de charger M_2 par $-Q_H, Q_F, Q_B, Q_C, Q_E, Q_D-$ puis une autre mémoire M_1 par Q_E, Q_G, Q_H- et par l'intermédiaire du programme obtenir dans $M_5 : Q_H, Q_C, Q_F, Q_E, Q_D, Q_B, Q_H$ transformé de M_2 et $M_1 : Q_E, Q_G, 0, Q_H, 0, 0, 0, 0$ transformé de M_1

La méthode d'arrangement se résume dans les tableaux qui suivent. On commence en premier lieu par stocker dans M_3 le contenu de M_2 .

carry	A ₇	A ₆	A ₅	A ₄	A ₃	A ₂	A ₁	A ₀
① 0	H	A	G	B	F	C	E	D

On voit que H et C (correspondant respectivement au bit b₇ et b₂ de M₃) sont bien arrangeés, pour les sélectionner il suffit de faire une multiplication logique (AND) de la M₃ avec 1000.0100 = (84)₁₆ et de stocker le résultat dans M₄.

②	H	A	G	B	F	C	E	D	O
---	---	---	----------	---	---	---	---	---	---

Pour sélectionner G on fait une rotation à gauche de M₃, puis une multiplication logique de M₃ avec 0100.0000 = (40)₁₆, enfin une addition logique avec M₄, et le résultat sera stocké dans cette même mémoire.

③	A	G	B	F	C	E	D	O	H
④	G	B	F	C	E	D	O	H	A
⑤	B	F	C	E	D	O	H	A	G

Pour sélectionner F on fait une mult. log. avec 0010.0000 = (20)₁₆
- Sélection de E,D,A par multiplicat.
logique de M₃ avec 0001.1001 = (19)₁₆

Quant à la sélection de B elle se fait par test du bit carry. si C = 1, il suffit de faire une addition logique de M₄ avec 0000.0010 = (02)₁₆ puis stocker le résultat en M₅.

Quant au rearrangement de M₁, on commence par stocker le contenu de M₁

①	0	0	0	0	0	0	E'	G'	H'
---	---	---	---	---	---	---	----	----	----

carry dans M₆, puis on fait des rotations à droite. H', G', E' s'obtiennent par test du bit carry.


②	H'	0	0	0	0	0	=	E'	G'
---	----	---	---	---	---	---	---	----	----


Pour ② si C=1 addition logique de M₇ avec 1000.0000 d'où sélection de H'

③	E'	H'	0	0	0	0	0	=	E'
---	----	----	---	---	---	---	---	---	----

le résultat étant stocké dans M₇, et ainsi de suite pour G', et E'.

La procédure est résumée dans l'organigramme de rearrangement.






ORGANIGRAMME DE
REARRANGEMENT D'ADRESSES

- de transfert d'adresse :


Le circuit d'adressage est composé de 2 registres à décalage à entrées séries. L'tre interface possède des E/S parallèles, nous sommes donc contraint d'élaborer un programme, qui permet d'offrir cette possibilité.

Le programme consiste à charger le bit b_0 de l'accumulateur A par les contenus des bits b_{7-i} de M_5 et M_8 . On réalise ce transfert à l'aide de 2 rotations successives à gauche, l'une pour la mémoire, l'autre pour l'accumulateur (voir schéma ci-dessous). On commence par la M_8 , puis la M_5 .



Le résultat sera stocké dans l'ORB (6006), ce qui permet à PB_0 et PB_1 de commander les entrées des 2 registres. Une remise à zéro de l'horloge ($CA_2=1$) permet à QA et Q'_A de prendre l'état de PB_0 et PB_1 et ainsi de suite. Cette procédure permet le transfert bit par bit du contenu des mémoires M_5 et M_8 vers les entrées E, de V, et V_2 . Pour cela il faut utiliser 8 impulsions d'horloge dans des conditions de chronogrammes adéquates. À la fin de la huitième impulsion l'EPROM est adressé avec les contenus de M_5 et M_8 .

Ces étapes sont schématisées dans l'organigramme qui suit.



ORGANIGRAMME D'ADRESSAGE

- Programme de temporisation :

Comme l'impulsion programme doit être maintenue pendant 50ms, on doit élaborer un programme de temporisation.

Pour cela on utilise la méthode des boucles imbriquées, on utilisera pour notre cas 2 boucles de temporisation nommées t_{p_1} et t_{p_2} .

- Calcul du temps t_{p_1} :

P_2 LDA A ≠ FF ; charger A au A par FF
 DEC A ; décrementer l'ace.
 CMP A Ø11 ; comparer A avec (M_{10}) = 0
 BNE P₂ ; Brancher si A est pas égal à 0

comme 1 cycle comprend 1μs on a avec $(FF)_{16} = (255)_{10}$.

$$t_{p_1} = (2 + 3 + 4) \times 255 = 2295 \mu s. \text{ soit } 2295 \text{ ms.}$$


- Calcul du temps t_{p_2}

P_3 LDA A ≠ FF
[
 INC B
 CMP B Ø10 (M_{10}) contient $(16)_{16} = (22)_{10}$
 BLE P₃

$$t_{p_2} = (t_{p_1} + 2 + 2 + 3 + 4) \times 22$$

$$t_{p_2} = (2295 + 11) \times 22 = 50732 \mu s. \text{ soit } 50,73 \text{ ms.}$$

qui est un temps compris entre 45 et 55 ms conforme aux instructions de programmation de la 2576 mono-tension.



ORGANIGRAMME DE TEMPORISATION.

- Programme enregistreur :

On commence par initialiser le PIA en programmant le port A en sortie (transfert de données), et le port B en sortie (commande de programmation). On arrangera les mémoires M_1 et M_2 en utilisant la méthode décrite précédemment (fig.), on exécute la phase d'adressage déjà explicité (fig.) ceci étant, on valide l'EPROM en mettant à "1" PB_3 (ce qui correspond à $\bar{G}=1$). Une fois l'EPROM adressée, on active l'ampli bidirectionnel en mettant $CA_2=0$, ceci s'obtient par stockage de la valeur $(30)_16$ dans CRA, ce qui correspond à $b_5=1$, $b_4=1$, $b_3=0$. À ce moment là $PB_2=1$ et $CA_2=0$ assurent le maintien des sorties des registres à décalage tant qu'il n'y a pas de transition de l'horloge.


On valide le bus de données en mode écriture en positionnant $CB_2=0$, tout en gardant la sélection de l'ORB (il suffit de stocker $(34)_16$ dans CRB).


On charge le registre d'index par $(2000)_16$ (adresse du début de la RAM) puis on effectue le transfert du contenu de l'adresse 2000 vers le bus de données de l'EPROM via ORA $(6004)_16$.


On lance l'impulsion programme en mettant $PB_4=1$ que l'on maintient pendant 50 ms. On remet $PB_4=0$, on incrémente le registre d'index, et on le compare avec $(2800)_16$, si il est différent on passe à l'adresse suivante.

Ce passage se fait en incrementant tout d'abord la mémoire M_2 et après comparaison avec FF on recommence le cycle précédent. Ainsi pour remplir toute la mémoire ($2k \times 8$) il faut incrementer M_1 de "1" et cela jusqu'à la valeur "8" chaque fois que M_2 ait atteint la valeur "FF".

Tous ces étapes se trouvent schématisées dans l'organigramme qui suit.







- TEST DE VIRGINITE

DE L'EPROM - 2516 -

- 53.
CHAPITRE VI

- PRÉSENTATION DU TEKTRONIX 8002A -

I - INTRODUCTION

II - PRÉSENTATION DU TEKDOS

III - L'ÉDITEUR DE TEXTE

IV - PROCESSEUR ASSEMBLEUR

V - DÉTERMINAGE

VI - PROCÉDURE DE MISE AU POINT D'UNE MAQUETTE

PROTOTYPE

- 54 -
LE TEKTRONIX - 8002 A

- SYSTEME DE DEVELOPPEMENT -

I - INTRODUCTION :

C'est un outil essentiel pour la réalisation d'un prototype de produit à base de µp. Ce système permet d'une part, l'élaboration du logiciel, d'autre part, la mise au point du matériel correspondant.

Le développement de la partie "HARD" de la maquette prototype se fait par étapes en parallèle avec la mise au point des programmes correspondants. Ainsi, toute partie réalisée, sera connectée au précurseur emulateur via la "SONDE", puis testée à l'aide de programmes stockés sur disque. Quand tous les différents modules matériels et logiciels sont testés, et, éventuellement corrigés, on câble toute la maquette, et on charge le logiciel en entier pour un test global. Si le fonctionnement de l'ensemble est satisfaisant, on charge le code objet dans la mémoire prototype, et on remplace la puce par un µp indépendant du système. La procédure de mise au point est schématisée par l'organigramme de la fig ①.

II - PRÉSENTATION DU "TEKDOS" :

- TEKDOS assure la gestion des disques et des fichiers, le contrôle des périphériques du système et le transfert des données.

Une ligne de commande de TEKDOS est composée du nom de la commande et de ses paramètres souvent spécifiés. On sépare toujours la commande de son paramètre par des espaces ou par une virgule. Le caractère ">" nous renseigne sur l'exécution de toute commande et l'autorisation de faire entrer cette commande.




fig. 1 : Organigramme Schématisant la procédure de mise au point de maquettes à micro-processeurs par le Tektronix 8002A.

Utilisation du TEKDOS : procédure

- On met sous tension le système (power on)
- On introduit le disque
- Après chargement de tekdos dans la mémoire du système un son retentit, et il apparaît un message sur la console.

> TEKDOS 6800 VERSION 3.1

> -

à ce moment Tekdos est prêt à recevoir les commandes.

- Ecriture d'un programme Source :

- à l'aide d'instruction mnémonique du 6800, un programme source est mis au point.

a) Pagination:

Chaque ligne de programme source peut contenir jusqu'à 128 caractères dont 4 colonnes peuvent être utilisées au niveau de chaque ligne.

① Colonne Etiquette:

Elle commence au premier caractère de la ligne et se termine par une tabulation. En général elle représente les adresses de branchements, de sauts, ou apel à des sous-programmes.

② Colonne opération:


Elle contient les instructions du 6800, soit une directive d'assemblage.

③ Colonne opérande

Elle contient, les adresses ou les valeurs requises pour les différentes instructions du 6800 telle que : A, B spécifie les noms des accumulateurs A ou B, X spécifie le registre d'index, ≠ indique que l'adressage est immédiat.

exemple:

- 57 -



Remarque:

le point virgule ";" termine la colonne opérande, en indiquant le début de la colonne commentaire qui servit à faciliter la lecture d'un programme pour l'utilisateur.

III - L'ÉDITEUR de TEXTE :

L'éditeur de Texte réside en mémoire programme, il permet la correction des programmes écrits en code source, il réalise les fonctions suivantes :

- Impression de texte
- Insersion de nouvelles lignes à des emplacements quelconques
- Effacement de texte
- Modification au sein d'une ligne de texte.
- Déplacement de certaines lignes de programmes vers l'avant ou vers l'arrière...

pour faire appel à l'éditeur de texte il faut tout abord passer par le TEKDOS en écrivant : || > EDIT (nom d'un fichier).

Il apparaît : || ** EDIT VERSION 3.01
* -

Le caractère "*" indique que l'éditeur de texte, est prêt à accepter une ligne de commande, et à exécuter ses programmes.

IV - PROCESSEUR ASSEMBLEUR :

C'est un traducteur de programme qui permet de traduire le mnémonique en programme source exécutable, il s'effectue par la commande
> ASM (code objet). (code listing). (nom du programme source)

V-DEVERMINAGE:

Le programme debug permet de contrôler le fonctionnement de la maquette prototype du point de vu Logiciel et Materiel. Ce programme est chargé en mémoire Système à l'aide de la commande "DEB". Ce qui permet :

- 1° - Lancement des programmes à des adresses quelconques.
- 2° - Le listing et la modification des contenus des registres de travail.
- 3° - L'exécution d'un programme pas à pas.
- 4° - L'arrêt de l'exécution à des adresses quelconques.

La commande "GO" assure l'exécution du code objet, qui se fera en temps réel dans le cas où la commande "TRACE OFF" est utilisée.

Après exécution, il apparaît :

LOC	INST	MNEM	R	ORER	x/pc	FADD	RA	RB	XREG	SP	CC
.
BREAK.											

VI-PROCEDURE de mise au point d'une MAQUETTE:(PROTOTYPE)

Le système de développement (tecktronix) possède 3 modes d'émulations que nous allons schématiser brièvement :

① Mode émulation φ:(zero)

Il permet de tester le programme (logiciel) au niveau du Système de développement, c'est à dire tester les programmes d'applications afin de détecter les erreurs de logiques (fig.a.)




fig. a-

② Mode emulation 1: (un)

Ce mode utilise l'horloge du prototype, la mémoire de la maquette (par exemple celle du PIA) ainsi que les mémoires du 8082 A. Sous contrôle du TEKDOOS, il permet aussi de tester progressivement le logiciel de façon conjointe au matériel. (fig b)




fig (b)

③ Mode emulation 2: (Deux)

Il se résume suivant le schéma ci-dessous, dans ce mode toutes les opérations se déroulent dans le système prototype (la mémoire du système n'est pas accessible) (fig c)




fig.(c)

Remarque:

la sonde du tektronix est constituée :

- de deux câbles
 - d'un circuit d'interface
 - d'une fiche mâle de 40 pattes
-
-

REALISATION DE L'INTERFACE ENTRE LE TEKTRONIX ET LES PROGRAMMATEURS

I - POSITION DU PROBLEME :

Le problème qu'on se pose ici est celui du contrôle des 2 programmeurs d'EPROM (PROG 08/₁₆ et SIHQ 090)

Ce contrôle consiste : à tester l'eprom


- à lire l'eprom
- à programmer l'eprom.

Le système à mettre en œuvre nécessite une partie matérielle (HARD) et une partie logicielle (SOFT)

II - CONCEPTION DE LA MAQUETTE :

La partie matérielle comporte les éléments suivants.

A - Une Horloge biphasée : (6871 A)



- Le µp demande une horloge à 2 phases Φ_1 et Φ_2 aux caractéristiques particulières permettant au système de se synchroniser et d'avoir une fréquence stable de l'ordre de 1 MHz (et cela à l'aide d'un oscillateur à Quartz intégré). Elle permet en outre de contrôler les circuits d'interfaces, ralentissement du µp lors de vol de cycle, et permet l'utilisation de mémoire lentes ou dynamiques.

B.- Un microprocesseur : (6800)

Ce produit est relativement bien connu de part son impact sur le marché depuis 1975, aussi nous nous contenterons dans ce paragraphe de le présenter rapidement.

1° - Caractéristiques générales :

Le μp 6800 est un μp à 8 bits utilisant une seule alimentation de 5V ; ses caractéristiques électriques externes sont compatibles à T.T.L.

Le MC 6800 ne dispose pas de générateur d'horloge interne, aussi il doit être piloté par un oscillateur externe qui délivre deux fréquences identiques mais déphasées et sans recouvrement (par exemple le 6870 ou le 6871). De même il dispose de 72 instructions différentes dont chacune peut être définie selon un ou plusieurs modes d'adressages (implicite, direct immédiat, relatif, indexé).

Le MC 6800 ne fait pas la distinction entre une adresse mémoire, et celle d'E/S.

2° - Structure interne du μ.p :

Il comprend 6 registres internes dont

- 2 Accumulateurs A et B de 8 bits chacun

- 1 Compteur ordinal de 16 bits (noté PC) qui contient l'adresse de la prochaine instruction.

- 1 Compteur de pile de 16 bits (noté SP), la pile étant externe (située dans la RAM).

- 1 registre d'index de 16 bits, X qui peut être incrémenté ou décrémenté

- 1 registre d'état de 8 bits (noté C.C) qui comprend les indicateurs

retenue, débordement, zero, n° négatif ; masque d'interruption, retenue intermédiaire.

- 1 unité Arithmétique et Logique, une unité de Commande.
- les commandes avec l'extérieur sont établies à l'aide des bus.

3° Structure externe du 6800 :

- Afin de clarifier les signaux utilisés nous les avons classés en 4 catégories:

a) Alimentation et Horloge

Assurée par la pin 1 et 21 pour la masse et la pin 8 pour $V_{cc} = 5V$. Quant à l'horloge elle nécessite 2 phases ϕ_1 et ϕ_2 d'une fréquence de 1 MHz.
Remarque :

On peut dire que ce sont les seules entrées qui ne sont pas compatibles avec T.T. L

b) liaison bus.

1. bus d'adresse de 16 fils noté ($A_0 \div A_{15}$)

1. bus de donnée de 8 fils noté ($D_0 \div D_7$)

les 2 bus ont 3 états électriques, ce qui permet d'isoler le chip des mémoires


c) Signaux de Commande

les signaux de bus de commande sont réparties en deux groupes

* les signaux entrants :

- Reset : il sert à l'initialisation du 6800 au moment de la mise sous tension. ainsi le compteur ordinal (P.C) sera chargé par le contenu des deux derniers octets de la mémoire (FFF E - FFFF) qui contiennent l'adresse du début de programme d'initialisation.

- NMI : appelé demande d'interruption non mémorable. Un front descendant de NMI du μp entraîne automatiquement l'exécution d'une séquence d'interruption une fois l'instruction en cours terminée, tout en sauvegardant au préalable le contenu de tous ses registres dans la pile, et cela en chargeant le compteur de programme avec le contenu des adresses FFFC et FFFD.



• Sauvegarde le contenu de ses registres, met I = 1, et charge le compteur programme avec le contenu des FFF8 - FFF9. Donc il est possible d'introduire ou non la prise en compte de ce signal grâce au registre d'état (qui comprend M.I.)

- TSC : commande de la mise à l'état haute impedance du 6800. Ainsi le control des adresses se fait par l'extérieur.

- IRQ : appelé demande d'interruption mémorable. Le niveau zéro de cette entrée correspond à une demande d'interruption. Avant de finir cette demande, le μp finit l'instruction en cours.

Elle est d'origine externe au système, elle peut servir au μp, afin de le faire dérouler une séquence d'instructions spécifique à l'application. Cette instruction est prise en compte que si le bit I(interrupt) = 0. Dans ce cas le μp termine l'instruction en cours,

- DBE : activation du bus de données. Ce signal à "1" active les émetteurs sur le bus données si le μp déclenche une opération d'écriture dans une mémoire ou un périphérique.

- HALT : activation de la mise à l'arrêt du μp . Lorsque cette commande passe à "0" le μp s'arrête à la fin de l'instruction en cours.

* Les Signaux Sortants :

- BA : précise que le bus d'adresse est disponible.

c'est une entrée qui permet de "débrancher" de l'intérieur les pins du bus d'adresses (accessibles) A₀ à A₁₅. (donc pour BA = 1 on peut faire ce que nous voulons avec les adresses)

- VMA : indique que les signaux présents sur le bus d'adresses sont stables.

R/W : opération de lecture ou d'écriture. Le μp effectue une lecture si R/W = 1 et une écriture si R/W = 0

Remarque :

- Classification des instructions du μp (Annexe) : on distingue

- Les instructions de manipulation d'information (opérations effectuées par le μp U.A.L, transfert, E/S)


- Les instructions d'organisation de programmes (rupture de séquence, branchement, les sauts, SBR,..)

- Les instructions spéciales : IRQ, pointeur et indicateur de pile, matrice d'arrêt, le contexte programme qui comprend : le contenu de C.O, et le contenu de certains registres (Accumulateurs : A, B ; registre d'état ; registre d'index).

C- Un P.I.A : (6820)

Ce circuit d'interface a été conçu pour des applications générales, il assure la liaison entre le µp et les périphériques qui ne sont pas synchronisés par l'horloge de cette carte. C'est un circuit programmable, destiné pour des transmissions et réceptions parallèles. La souplesse d'emploi viennent en grande partie, des nombreuses possibilités des circuits P.I.A, que nous allons étudier.

En effet la connaissance des registres internes du P.I.A est indispensable pour pouvoir programmer conformément à nos souhaits. Tout d'abord on commence par voir la structure externe du P.I.A puis les différentes (fig b) liaisons qui existent avec ce dernier et enfin la structure interne et pour terminer, on donnera un exemple de programmation de ce circuit.



- Côté micro-processeur -

On distingue les lignes suivantes.

- 2 lignes RS₀, RS₁ : utilisées pour la sélection des registres internes

- 3 lignes CS₀, CS₁, CS₂ : utilisées pour la sélection du portier, donc il faut avoir simultanément CS₂=0, CS₀=1 et CS₁=1 pour activer le PIA

- R/W lecture écriture, le PIA étant vu par le 6800 comme un ensemble de mémoires que nous allons définir ultérieurement.


- Programmation du P.I.A.

Nous rappelons au préalable que le P.I.A est considéré par le 6800 comme un ensemble de mémoires.

RS ₁	RS ₀	Registre sélectionné
0	0	ORA ou DDRA
0	1	CRA
1	0	ORB ou DDRB
1	1	CRB

Par RS₀ et RS₁ sont liés respectivement à A₀ et A₁ ce qui justifie le nombre de positions mémoires occupées par le P.I.A, c'est à dire 4 positions mémoires.

Quant à la programmation, celle-ci est résumée brièvement à la fig 3.



- fig 3 -

Elle montre le rôle des bits du registre de contrôle et son importance vis à vis de ORA et DDR.

La fig 4 est le détail de la fig 3.

elle explicite le rôle de tous les bits du C.R ; ce qui montre la puissance "C.R" pour la programmation de OR et DDR.

Nous aurons l'occasion de comprendre le fonctionnement du PIA lors de la mise au point du logiciel de notre interface.

- IRQA, IRQB : 2 sorties qui permettent (ou non) d'être reliées à la ligne IRQ du µP autorisant ainsi le PIA à déclencher les interruptions.

- Côté « monde extérieur »

Le P.I.A est divisé en 2 grandes parties A et B identiques. Chaque mortier dispose d'une partie d'interruption, et des lignes suivantes :

- CA₁ (CB₁) : est toujours une entrée dont la fonction est programmable, elle peut gérer une interruption via IRQA (IRQB)
- CA₂ (CB₂) : est programmable en entrée ou en sortie, la fonction de ces lignes est également programmable, elle peut déclencher une interruption via IRQA (B).

- 8 lignes PA₀ (PB₀) à PA₇ (PB₇) qui peuvent être programmées indépendamment les unes des autres en sorties ou en entrées. Cette programmation peut être modifiée à tout moment.

- Structure interne du PIA

La fig "c" va nous aider à comprendre le pourquoi de la programmation de celui-ci, on remarque :


- Une logique de contrôle qui permet de gérer les lignes IRQA (B) à partir de CA₁ et CA₂ (CB₁ et CB₂).

Les éléments les plus importants de cette présentation sont les 6 registres internes : - 3 pour la partie A (CRA, ORA, DDR.A)

- 3 pour la partie B (CRB, ORB, DDR.B)

- CRA (B) : est un "Control Register" qui comme son nom l'indique va contrôler le fonctionnement du PIA.

- ORA (B) : est un "Output Register" qui n'est autre que le reflet des lignes PA₀ à PA₇ (PB₀ à PB₇).



- fig c -

- DDRA(B) : Data Direction Register, il présente la particularité suivante : son contenu décide quelles lignes sont des sorties ou entrées parmis PA₀ à PA₃ (PB₀ à PB₃). Par exemple le fait de mettre à "1" un bit correspondant, programme la ligne en sortie.

- Ainsi toute la "science" de la P.I.A repose sur la manipulation du contenu de ces divers registres.




fig4 - Role détaillé des bits du registre de contrôle.

- Exemple d'application :

Avant de commander un circuit extérieur à l'aide d'un PIA il faut tout d'abord initialiser ce dernier. Par exemple :

Port A est programmé en entrée

Port B en Sortie avec CA₂ et CB₂ en Sortie commandées par b₃.

8004 contient DDRA ou ORA	LD A	A	#30H
8005 contient CRA	ST A	A	8005H
8006 Contient DDRB ou ORB	ST A	A	8007H
8007 Contient CRB	LD A	A	#38H
	ST A	A	8008H
Commentaire:	ST A	A	8007H

- Comme nous voyer on a chargé l'Acc. A par 30 ce qui correspond à $\begin{cases} b_5 = 1 \\ b_4 = 1 \\ b_3 = 0 \\ b_2 = 0 \end{cases}$ de A. quand on les stock dans 8005 et 8007 CA₂ et CB₂ deviennent programmés en sorties de façon que CA₂ et CB₂ soient à l'état bas (car b₃ = 0)

- Pour le second changement (A) = 38 ce qui correspond à

$$b_5 = 1$$

$$b_4 = 1$$

$$b_3 = 1$$

$$b_2 = 0$$

d'une part CA₂ et CB₂ sont programmés

en sorties mais CA₂ (CB₂) passe à "1". D'autre part on a sélectionné DDR (A et B).

D. Le Connecteur Ps:

c'est un connecteur à 40 broches, il assure la liaison entre le P.I.A et le programmeur S1H2 90 (voir schéma de câblage), il contient les E/S $PA_0 \div PA_7$, CA_2 , CB_2 ainsi que $PB_0 \div PB_4$.

E. Le Support-connecteur PROG 08/16:

c'est un support à 24 broches qui assure la liaison entre le PIA et le programmeur PROG 08/16, il contient les E/S $PA_0 \div PA_7$ ainsi que $PB_0 \div PB_3$.

F. Les diodes électroluminescentes (LED)

- elles sont au nombre de trois, une diode doit s'allumer pour chaque mode.

- LED Verte pour le Test de virginité (relié à PB_6 à travers une résistance)
- LED Rouge pour le Mode programme (relié à PB_5 " " "
- LED JAUNE pour le Mode Lecture (" " PB_7 " " ")

Il suffit maintenant de câbler tout le système en respectant les différentes interconnexions.

Pour cela les broches du PIA et du micro-processeur sont reliés comme suit:

- Le Bus de Données du MPU ($D_0 \div D_7$) est relié respectivement au bus de données du PIA ($D_0 \div D_7$)

- les pins d'adresses du MP ($A_0, A_1, A_3, A_{14}, A_{15}$) seront respectivement reliés aux pins ($RS_0, RS_1, CS_0, CS_1, \bar{CS}_2$) du PIA.

- A_0, A_1 ont pour rôle de sélectionner les registres internes du PIA (il y a au moins deux autres (A_3, A_{14}, A_{15}), permettant à l'activation du PIA quand $A_{15}=0, A_{14}=1, A_{13}=1$)

C'est cette raison qui nous a amené à choisir l'adresse 600 x du PIA

Remarques:

- \overline{IRQ} , \overline{NMI} sont reliés à +5V via une résistance car ces lignes sont activées à l'état bas.

- le Reset sera connecté à +5V à travers une résistance. Elles servent à l'initialisation du MPU lorsqu'il passe à l'état bas.

- \overline{HALT} est relié à +5V, il est activé à l'état bas.

- le TSC est relié à la masse car on n'utilise pas l'accès direct à la mémoire.

G- Supports (LECTURE DIRECTE)

- On dispose aussi de 3 supports de 24 pins, l'un prévu pour la lecture directe de la 2708/2716. L'autre pour la lecture directe de la 2516 (mono-tension). Cette méthode consiste à faire une liaison directe entre le MPU et l'EPROM sans passer par le PIA. (voir fig. 6). Quant au 3^{em}, il supportera la mémoire du programme enregistrateur.

Pour le cas de la 2708, tri tension on doit réaliser les interconnexions suivantes :

- Les lignes de données (D_0, \dots, D_7) du MPU sont liées avec les lignes de même nom de l'EPROM.

- Les lignes d'adresses (A_0, \dots, A_{10}) du MPU sont liées avec les lignes de même nom de l'EPROM.

on doit respecter les conditions de lecture d'une 2516 tri tension. Il faut pour cela appliquer $V_{CC} = +5V$, activer \overline{CS} (pin 18) et mettre A_{12} du MPU à qui permet la sélection du boîtier grand $A_{12} = 0$. On prendra soin aussi de ne pas oublier les connexions suivantes :

V_{BB} (pin 21) relié à -5V

V_{DD} (pin 19) reliée à +12V

- Procédure de lecture directe à l'aide du TEKTRONIX : (Fig-2)

- Après avoir brancher la sonde pour le support 6800, et respecter les conditions précédentes d'alimentations (tri-tension pour la 2716 - 18V tension +5V pour la 2516), l'exécution pour contrôle du 8002A s'effectue en Mode d'émulation 1. On choisit la pagination mémoire en agissant sur la commande MAP, tout en indiquant le début et la fin d'adresse de la mémoire externe. Pour obtenir le résultat voulu, on agit sur la Commande DUMP (début d'adresse - fin d'adresse) : d'où

> EM 1 "RET"
 > MA U DEBUT d'adresse - Fin d'adresse
 > D Début d'adresse Fin d'adresse.

et les résultats commencent à défilier.

xxxx
 xxxx
 xxxx
 xxxx
 xxxx
 . . .
 . . .

Remarque :

- La commande "DUMP" correspond au transfert de données, dans ce sens, elle permet le transfert du contenu de la MÉMOIRE EPROM vers le fichier ou la console. Ainsi on pourra lire le contenu d'une mémoire externe.

- Le tableau qui suit résume les adresses des mémoires pour la lecture directe:

type de Mémoire	A ₁₅	- A ₁₄	A ₁₃	A ₁₂	A ₁₁	début adresse - fin adresse
2716 mono-t	1	1	1	1	0	F000 - FFFF
2716 ① tri-t	1	1	1	0	1	E800 - EFFF
2716 ② tri-t	1	1	0	1	1	D800 - DFFF

SCHÉMA de
L'INTERFACE

P5

40 39

38 37

36 35

34 33

32 31

30 29

28 27

26 25

24 23

22 21

20 19

18 17

16 15

14 13

12 11

10 9

8 7

6 5


4 3

2 1

MC - 6821 -

SUPPORT - MC . 6800

MC 681A




+5V

+5V

4.7kΩ

330Ω



- fig. 2 -

- SCHÉMA DE CABLAGE POUR LECTURE DIRECTE -

LISTING DU PROGRAMME - TEST - Tritension

0001	100	>	ORG	0100H
0002	0100	4F	CLR	A ;
0003	0101	B1 6005	STA	A 6005H ;
0004	0104	B7 6007	STA	A 6007H ;
0005	0108	B7 6004	STA	A 6004H ;
0006	010A	86 FF	LDA	A ≠ 0FFH ;
0007	010C	B7 6006	STA	A 6006H ;
0008	011F	C6 04	LDA	B ≠ 04H ;
0009	0111	F7 6005	STA	B 6005H ;
0000	0114	F7 6007	STA	B 6007H ;
0011	0117	86 45	LDA	A ≠ 45H ;
0012	0119	B7 6006	STA	A 6006H ;
0013	011C	C6 40	LDA	B ≠ 40H ;
0014	011E	F7 6006	STA	B 6006H ;
0015	0121	CE 2000	LDX	≠ 2000H ;
0016	0124	86 FF	LDA	A ≠ 0FFH ;
0017	0126	B1 6004	CMP	A 6004H ;
0018	0129	27 01	BEQ	T ₃ ;
0019	012B	20 1C	BRA	T ₅ ;
0020	012D	08	INX	;
0021	012E	86 42	LDA	A ≠ 42H ;
0022	0130	B7 6006	STA	A 6006H ;
0023	0133	F7 6006	STA	B 6006H ;
0024	0136	8C 2800	CPX	≠ 2800H ;

025	0439	26 E9	BNE	T4
026	0138	86 DA	LDA	A + 0AH
027	013D	CE FFFF	D3 LDX	#FFFFH
028	0140	09	D2 DEX	
029	0141	9C.0000	Cpx	+ 0H
030	144	26 FA	BNE	D2
031	146	4A	DEC	A
032	147	26 F4	BNE	D3
033	149	7F 60.06	TS CLR	6006H
034	14C	3F	SWI	
035				

Listing du programme enregistreur.(tri tension)."PROGM"

tektronix M6800 V2.3
0001 ORG . 100H ;

0002 100 7F.60 05 CLR . 60 05.H ; b₂ de CRA=0 \Rightarrow selection de DDR.A

0003 103 7F 60 07 CLR 6007H ; b₂ de CRB=0 \Rightarrow selection de DDR.B

0004 106 86 FF LDA A #FFFH ;

0005 108 B7 60 04 STA A 60 04H ; tous les bits de DDR.A sont à "un" \Rightarrow sortie

0006 108 B7 60 06 STA A 60 06H ; " " " DDR.B " " " un" \Rightarrow sortie

0007 10E 86 0F LDA A #0FH ;

0008 110 B7 60 05 STA A 6005H ; b₂ de CRA=1 \Rightarrow selection de l'ORA

0009 113 B7 0007 STA A 6007H ; b₂ de CRA=1 \Rightarrow selection de l'ORB

0010 116 86 24 LDA A #24H ; charger l'Acc.A par (0010.0100)₂

0011 118 B7 60 06 STA A 6006H ; PB₅=1, PB₂=1 selection du boitier,
et PB₃=0 : remise à zéro de l'hallage du Compteur

0012 11B 5F CLR B ;

0013 11C 86 25 T₁ LDA A #25H ; charger l'Acc.A par (0010.0101)₂

0014 11E B7 60 06 STA A 6006H ; remise à 1 du Registre : PB₀=1, PB₂=1, PB₁=0;

0015 121 CE 20 00 LDX #2000H ; (0000)₁₆ correspond à la 1^{ère} adresse de la RAM

0016 124 A6 00 T₂ LDA A 0,X ; transferer le contenu de X vers l'Accu. A.

0017 126 B7. 60.04 STA A 6004H ; stocker A dans l'ORA

0018 129 01 NOP ;

0019 12A 86.2C LDA A #2CH ; PB₃=1 : lancement de l'impulsion programme

0020 12C B7 60 06 STA A 6006H ;

0021 12F 86 5A LDA A #5AH ;

0022 131 4A T₃ DEC A ; } temporisation pour le maintient de l'impulsion programme t_p = 2,54ms.


0023 132 26 FD BNE T₃ ; }

0024	134	86 26	LDA	A ≠ 26H ;
0025	136	87 6006	STA	A 6006H ; clock=1, PB ₃ =0 fixe l'impulsion PB ₃ .
0026	139	86 24	LDA	A ≠ 24H ;
0027	138	87 6006	STA	A 6006H ; remise à zéro de l'heure ; référence à l'adresse.
0028	13E	08	INX	;
0029	13F	8C 2800	Cpx	≠ 2800H ;
0030	142	26 EO	BNE	T ₂ ;
0031	144	5C	INC	B ; Programme de rebouclage.
0032	145	C1 C8	CMP	B ≠ C8H ; dans notre N = (C8) ₁₆ ≡ (200) ₁₀
0033	147	26 D3	BNE	T ₁ ;
0034	149	7F 6006	CLR	6006H ; mettre à zéro PB ⇒ PB ₇ = PB ₆ = ... ?
0035	14C	3F		"
0036				

• Listing Du Programme "READ." à tension

0001			ORG	900H ;
0002	900	86 00	LDA	A ≠ 0H ;
0003	902	B7 60 05	STA	A 6005H ; b_2 de CRA = 0 \Rightarrow Selection de DDRA
0004	905	B7 60 07	STA	A 6007H ; b_2 de CRB = 0 \Rightarrow Selection de DDRB
0005	908	B7 60 04	STA	A . 6004H ; bits de DDRA = 0 \Rightarrow A programme en entrée port
0006	908	86 FF	LDA	≠ OFFH ;
0007	90D	B7 60 06	STA	A 6006H ; bit de DDRB = 1 \Rightarrow B programme en sortie port
0008	910	C6 04	LDA	B ≠ 04H ;
0009	912	F7 60 05	STA	B 6005H ; b_2 = CRA = 1 \Rightarrow Selection de l'ORA
0010	915	F7 60 07	STA	B 6007H ; b_2 de CRB = 1 \Rightarrow Selection de l'ORB .
0011	918	86 85	LDA	A ≠ 85H ;
0012	91A	C6 80	LDA	B ≠ 80H ;
0013	91C	B7 60 06	STA	A 6006H ; P_{b_1} = 1, P_{b_2} = 1, P_{b_3} = 1 (cs du 7914).
0014	91F	F7 60 06	STA	B 6006H ; P_{b_1} = 0, P_{b_2} = 0, P_{b_3} = 0
0015	922	CE 20 00	LDX	≠ 2000H ;
0016	925	B6 60 04	T10 LDA	A 6004H ; charger l'Acc A par le contenu de l'ORA
0017	928	A7 00	STA	A 0, X ; stocker A à l'adresse indiquée par le registre valeur.
0018	92A	86 82	LDA	A ≠ 82H ; charger (1000.0010 ₂) dans l'Acc A
0019	92C	B7 60 06	STA	A 6006H ;
0020	92F	F7 60 06	STA	B 6006H ; } initialisation du Compteur. - 4040 -
0021	932	08	INX	incrémenter le registre d'index
0022	933	8C 28 00	Cpx	≠ 2800H ; comparaison immédiate de registre d'index (2800)
0023	936	26 ED	BNE	T10 ; brancher si l'est différent de 0800.
0024	938	86 0A	LDA	A ≠ 0AH

0025	93A	CE.F.F.FF	D ₃ LDX	+ 0FFFFH
0026	93D	09	D2 DEX	
0027	93E	8C 00 00	Cpx	±0H
0028	941	26 FA	BNE	D3
0029	943	4A	DEC	A
0030	944	26 F4	BNE	D3
0031	946	7F 60 06	CLR	6006 H
0032	949	3F	SWI	
0033				
0034				



- CHRONOGRAMME DU Logiciel -

LISTING DU PROGRAMME ENREGISTREUR DE LA
MONO-TENSION

			ORG	100H
0001			LDS	#1FFFH; charger le stack pointeur par (1FFP).
0002	0100	8E 1F FF	CLR	A ;
0003	0103	4F	STA	A 6005H; b ₂ de CRA=0 => selection de DDRA
0004	0104	B7 60 05	STA	A 6007H; b ₂ de CRB=0 => selection de DDRB
0005	0107	B7 60 07	LDA	A #0FFH;
0006	010A	86 FF	STA	A 6004H; port A est programme en sortie
0007	10C	B7 60 04	STA	A 6006H; port B est programme en sortie
0008	10F	B7 60 06	LDA	A #04H ;
0009	112	86 04	STA	A 6005H; selection de l'ORA
0010	114	B7 60 05	STA	A 6007H; selection de l'ORB
0011	0117	B7 60 07	LDA	A #84H ;
0012	011A	86 84	STA	A 20H; charger (84) ₁₆ dans M ₂₀
0013	011C	97 20	LDA	A #40H ;
0014	011E	86 40	STA	A 21H ; charger (40) ₁₆ dans M ₂₁
0015	0120	97 21	LDA	A #20H ;
0016	0122	86 20	STA	A 22H ; charger (20) ₁₆ dans M ₂₀
0017	0124	97 22	LDA	A #19H ;
0018	0126	86 19	STA	A 23H ; charger (19) ₁₆ dans M ₂₃
0019	0128	97 23	LDA	A #80H ;
0020	012A	86 80	STA	A 24H ; charger (80) ₁₆ dans M ₂₄
0021	012C	97 24	LDA	A #40H ;
0022	012E	86 40	STA	A #25H ; charger (40) ₁₆ dans M ₂₅ .
0023	0130	97 25	LDA	A #10H ;
0024	0132	86 10		

0025	0134	97 26		STA	26H ; charge(10) ₁₆ dans M ₂₆
0026	0136	7F 00 01		CLR	01H ; mettre la memoire M ₁
0027	0139	7F 00 08		CLR	08H ; " " M ₈
0028	013C	7F 00 07		CLR	07H ; " " M ₇
0029	013F	96 01	T ₆	LDA	A 01H ; charger l'Acc A par le contenu de M ₁
0030	0141	97 06		STA	A 06H ; stocker le contenu de M ₁ dans M ₆
0031	0143	7F 00 02		CLR	02H ; mettre la M ₂ à zero
0032	0146	7F 00 05		CLR	05H ; " " M ₅ " "
0033	0149	96 02	T ₇	LDA	A 02H ; charger le contenu de M ₂ dans l'acc. A
0034	014B	97 06		STA	A 03H ; stocker le contenu de M ₂ dans M ₃
0035	014D	CE 09 20		LDX	#20H ;
0036	0150	A6.00		LDA	A 0px ; charger (84) ₁₆ dans l'acc.
0037	0152	97 03		AND	A 03H ; multiplication logique de M ₃ avec (84) ₁₆
0038	0154	97 04		STA	A 04H ; stocker le resultat dans M ₄
0039	0156	08	T ₁	INX	; ;
0040	0157	79 00 03		ROL	03H ; rotation à gauche de #3
0041	015A	A6.00		LDA	A 0x ; charger l'Acc A par le contenu indiqué par le registre d'index
0042	015C	94 03		AND	A 03H ; multiplication logique
0043	015E	9A 04		ORA	A 04H ; addition logique avec le resultat précédent
0044	0160	97 04		STA	A 04H ;
0045	0162	8C 00 24		CPX	#24H ;
0046	0165	26 EF		BNE	T ₁ ; Brancher si l'différent de 24 (Registre index)
0047	0167	24 05		BCC	T ₂ ; Brancher en T ₂ si le bit carry=1.
0048	0169	8C		CLC	; mettre à zero le bit carry.

0049	016A	86 02	LDA	A ≠ 02H ; charger(02) dans l'acc. A
0050	016C	9A 04	ORA	A 04H ; addition logique avec M4
0051	016E	97 05	T ₂ STA	A 05H ; stocker le résultat M5
0052	0170	A6 00	T ₄ LDA	A 0, X ; charge A par le contenu du Reg indéfini
0053	0172	76 00 06	ROR	06H ; rotation à droite de M6
0054	0175	24 06	BCC	T ₃ ; Brancher à T ₃ si le bit carry = 0
0055	0177	9A 07	ORA	A 07H ; addition logique du contenu.
0056	0179	97 07	STA	A 07H ;
0057	017B	97 08	STA	A 08H ;
0058	017D	08	T ₃ INX	;
0059	017E	8C 08 27	Cpx	≠ 27H ; comparer le Reg d'indéf avec 27.
0060	0181	26 ED	BNE	T ₄ ; brancher en T ₄ si la condition n'est pas marquée.
0061	0183	7F 00 0A	CLR	0AH ; clear 0AH
0062	0186	5F	CLR	B ;
0063	0187	87 50 06	STA	B, 60, 06H ; remise à zéro du clear des 2 registres.
0064	018A	96 0C	LDA	B ≠ 0CH ;
0065	018C	87 60 07	STA	B 60, 06H ; PB ₃ =1, PB ₂ =1 (clear=1)
0066	018F	5F	T ₇ CLR	B ;
0067	0190	4F	CLR	A ;
0068	0191	0C	CLC	; mettre à zero le bit carry.
0069	0192	79 00 08	ROL	08H ; } transfert du bit b7 de T ₈ vers
0070	0195	49	ROL	A ; } bit b0 de l'accumulateur.
0071	0196	0C	CLC	; mettre à zero le bit carry.
0072	0197	79 00 05	ROL	05H ; rotation à gauche de la T ₅

0073	19A	49.	ROL	A ; introduire le bit carry dans A
0074	19B	BA 6006	ORA	A 6006H ; addition logique avec DRB
0075	19E	B7 6006	STA	A 6006H ; stocker le résultat dans d'ORB
0076	1A1	86 30	LDA	A + 30H ;
0077	1A3	B7 6005	STA	A 6005H ; mettre CA ₂ = 0 car 30H stocké dans R'ORA
0078	1A6	8638	LDA	A ≠ 38H ;
0079	1A8	B7 6005	STA	A 6005H ; stocker 38 dans CRA $\Rightarrow CA_2 = 1$
0080	1AB	7C 000A	INC	0AH ; } incrémenter M ₁₀ :
0081	1AE	36 08	LDA	A ≠ 08H ; } programme de bouclage qui permet de déterminer le 1er pulsation
0082	1B0	91 0A	CMP	A 0AH ; } d'halage (CA ₂) pour transférer bit pour lire le contenu de M ₅ et M ₁ .
0083	1B2	26.D9	BNE	T ₇ ; } à cet instant l'EPROM est activée
0084	1B4	86 2C	LDA	A ≠ 2CH ;
0085	1B6	BA 6006	ORA	A 6006H ; Pb ₅ = 1 les coefficients restent constant
0086	1B9	B7,6006	STA	A 6006H ; stocker le résultat dans l'ORB
0087	1BC	86 34	LDA	A ≠ 34H ;
0088	1BE	B7 6005	STA	A 6005H ; Pb ₅ , Pb ₄ = 1 $\Rightarrow CA_2 = 0$ Pb ₃ = 0 $\Rightarrow CA_2 = 0 \Rightarrow$ Select ORA
0089	1C1	B7 6007	STA	A 6007H ; CA ₂ = 0 $\Rightarrow V_{pp} = 25V$.
0090	1C4	30	TSX	; transférer SP dans Rx.
0091	1C5	A6 08	LDA	A 0,x ; charger A par l'adresse indiquée par Rx
0092	1C7	B7 60 04	STA	A 6004H ; stocker le contenu de l'Rx dans l'ORA
0093	1CA	A6 38	LDA	A ≠ 38H ;
0094	1CC	BA 6006	ORA	A 6006H ; Pb ₄ = 1 lancement de l'impulsion phgr.
0095	01CF	B7 6006	STA	A 6006H ; stocker le résultat dans d'ORB .
0096	01D2	5F	CLR	B

ϕ_{107}	ϕ_{1D3}	86 16	LDA	A \neq 16H;	
ϕ_{108}	ϕ_{1D5}	97 10	STA	A 10H;	
ϕ_{109}	ϕ_{1D7}	7F 00 11	CLR	$\phi_{11H};$	
ϕ_{100}	ϕ_{1DA}	86 FF	P3 LDA	A \neq $\phi_{FFH};$	Programme de
ϕ_{101}	ϕ_{1DC}	4A	P2 DEC	A ;	temporisation
ϕ_{102}	ϕ_{1DD}	91 11	CMP	A $\phi_{11H};$	pour l'obtention
ϕ_{103}	ϕ_{1DF}	26 FB	BNE	P2 ;	des 50 ms
ϕ_{104}	ϕ_{1E1}	5C	INC	B ;	necessaires à
ϕ_{105}	ϕ_{1E2}	D1 10	CMP	B 10H;	l'impulsion programmée.
ϕ_{106}	ϕ_{1E4}	26 F4	BNE	P3 ;	
ϕ_{107}	ϕ_{1EG}	86 2F	LDA	A \neq 2FH;	
ϕ_{108}	ϕ_{1EB}	B4 60 06	AND	A 6006H; multiplication logique avec (A)	
ϕ_{109}	ϕ_{1D3}	86 16	LDA	A \neq 16H;	
ϕ_{109}	ϕ_{1EB}	B7 60 06	STA	A \neq 6006H; mise à zéro de l'impulsion	
ϕ_{110}	ϕ_{1D5}	97 10	STA	A 10H;	programmée.
ϕ_{110}	ϕ_{1EE}	31	INS	A \neq 10H;	INCREMENTATION du SP
ϕ_{111}	ϕ_{1D1}	7F 00 11	CLR	$\phi_{1AH};$	
ϕ_{111}	ϕ_{1EF}	P8	INX		INCREMENTATION du Rx
ϕ_{112}	ϕ_{1DA}	86 FF	P3 LDA	A \neq 4FFH;	
ϕ_{112}	ϕ_{1F0}	8C 28 00	CPX	\neq 2800H;	Programme de
ϕ_{113}	ϕ_{1DC}	6A	P2 DEC	A ;	temporisation
ϕ_{113}	ϕ_{1F3}	26 07	BNE	T9 ;	
ϕ_{114}	ϕ_{1D0}	91 11	CMP	A $\phi_{11H};$	pour l'obtention
ϕ_{114}	ϕ_{1F5}	4F	CLR	A ;	
ϕ_{115}	ϕ_{1D6}	26 FB	BNE	P8 ;	des 50 ms
ϕ_{115}	ϕ_{1F6}	B7 60 06	STA	A 6006H; P8 = 0, ainsi que tous	
ϕ_{116}	ϕ_{1E1}	5C	INC	les autres bits 0.	
ϕ_{116}	ϕ_{1F9}	2019	BRA	T10 ;	Branchement en T10
ϕ_{117}	ϕ_{1E2}	D1 10	CMP	A \neq 10H;	
ϕ_{117}	ϕ_{1F8}	86 38	T9 LDA	A \neq 38H;	l'impulsion programmée.
ϕ_{118}	ϕ_{1E4}	26 F4	BNE	P3 ;	
ϕ_{118}	ϕ_{1FD}	B7 60 05	STA	A 6005H;	$CA_2 = 1$ et Haut impédance
ϕ_{119}	ϕ_{1E6}	86 2F	LDA	A \neq 2FH;	du bus de données car $E=1$
ϕ_{119}	ϕ_{200}	86 28	LDA	A \neq 28H	
ϕ_{119}	ϕ_{1EB}	B4 60 06	AND	A 6006H; multiplication logique avec (A)	
ϕ_{119}	ϕ_{1D3}	86 16	LDA	A \neq 16H;	
ϕ_{119}	ϕ_{1ED}	B7 60 06	STA	A \neq 6006H;	mise à zéro de l'impulsion
ϕ_{119}	ϕ_{1EE}	31 10	STA	A 10H;	programmée.
ϕ_{119}	ϕ_{1EF}	31	INS	A \neq 10H;	INCREMENTATION du SP
ϕ_{119}	ϕ_{1D1}	7F 00 11	CLR	$\phi_{1AH};$	
ϕ_{119}	ϕ_{1F0}	28	INX		

0120	0202	B7 6006	STA	A 6006H ;	$PB_2 = 0$ (clear) \Rightarrow mise à zéro des registres à décalage
0121	0205	1C.00 02	INC	02H ;	Programme qui permet
0122	0208	5A	DEC	B ;	le passage à l'adresse suivante
0123	0209	26 0A	BNE	T ₁₁ ;	qui consiste à remplir la
0124	020B	1C.00.01	INC	01H ;	M ₂ jusqu'à FF, une fois remplie
0125	020E	D6 01	LDA	A 01H ;	on nivelle M ₁ de 1H
0126	0210	C1 08	CMP	A \neq 08H ;	et par comparaison
0127	0212	26 04	BNE	T ₁₂ ;	de (T ₁) avec 8 on arrive
0128	0214	3F	T ₁₀ SWI	;	à remplir la Mémoire EPROM
0129	0215	FE 0149	T ₁₁ JMP	T ₅ ;	
0130	0218	FE013F	T ₁₂ JMP	T ₆ ;	
0131					

- Commandes utilisées pour l'exécution des différents programmes
sur la maquette :

a) EPROM 2708 - 2716 :

Pour des raisons de commodité, on a choisi 3 fichiers différents :

- un Fichier pour le mode lecture nommé "READ"

- un Fichier pour le mode Test nommé "TEST"

- un Fichier pour le mode programmation nommé "PROGM"

On met sous tension le TEKTRONIX, puis on introduit le disque.

On attend que TEKDOS réponde par :

> TEKDOS 6800 version 3.1

> -

on assemble le mode que l'on désire utiliser

> ASM READ0 READA READ (Mode lecture) < RC >

> ASM TEST0 TESTA TEST (Mode test) < RC >

> ASM PROGMO PROGMA PROGM (Mode programme) < RC >

Après un retour du chauiot, on attend que :

>>> No assembly errors detected <<<

apparaît sur l'écran.

on met sous tension la maquette (+5V, -5V, +12V) et on procède comme suit :

> EM 1 < RC >

le tektronix répond par : * EMULATE * EOJ

> MA .U. 6ΦΦ4 - 6ΦΦ5

> LO (READ0 ou TEST0 ou PROGMO)

TRANSFER ADDRESSE : ΦΦΦΦ

* LOAD * EOJ.

suivant le type de mémoire qu'on a, on exécute pour les différents modes les opérations suivantes :

MODE Lecture

> E φ 934

φ 934 = xx - 28 - (pour la 2716)

φ 934 = xx - 24 - (pour la 2708)

MODE TEST

> E φ 137

φ 137 = xx - 28 - (pour la 2716)

φ 137 = xx - 24 - (pour la 2708)

MODE PROGRAMME

> E φ 14φ

φ 14φ = xx - 28 (pour la 2716)

φ 14φ = xx - 24 (pour la 2708)

on passe ensuite à la phase de "exécution" :

> DEB

> TR OFF

> BKPT { φ 949 (pour le mode lecture)
φ 14C (pour le mode Test)
φ 14C (pour le mode programme)

> G { φ 90φ (pour le mode lecture)
10φ (pour le mode Test)
1φφ (pour le mode programme)

fin

Après un retour du chariot, le programme s'exécute.

- Pour le mode lecture la LED jaune doit s'allumer pendant l'exécution. Ainsi le contenu de l'EPROM sera stocké dans le mémoire du système à partir de l'adresse 2000.
 - Pour le mode TEST la LED verte s'allume dans le cas où l'EPROM est vierge.
 - Pour le mode programme la LED rouge doit s'allumer pendant l'exécution. le temps de programmation est de l'ordre de 4 minutes.
- À la fin de l'exécution, la LED s'éteint.

b) - EPROM 2516 :

Pour ce type de mémoire, on utilisera un fichier nommé SOS qui contiendra le programme enregistré.

On commence par assembler le programme

```
> ASM SOSO SOSA SOS
```

Après un retour du chariot, on attend que :

```
>>> No assembly errors detected <<<
```

apparaît sur l'écran.

On met sous tension la maquette (+5V seulement) et on procède comme suit :

```
> EM 1
```

```
* EMULATE * EOJ
```

```
> MA .U. 6004 - 6006
```

```
> LO SOSO
```

```
TRANSFER ADDRESS : 0000
```

```
* LOAD * EOJ
```

```
> DEB
```

```
> TR OFF
```

```
> BKPT 214
```

```
> G 100
```

Après un retour du chariot, la LED rouge s'allume et le programme s'execute.

Le temps de programmation est d'environ 1 minute 50 secondes.

Après execution, la LED s'éteint.


- CONCLUSION -

Par le biais de cette étude, nous avons essayé de montrer l'importance et l'utilisation d'un système de développement pour la réalisation d'un prototype à base de Microprocesseur.

D'autre part la commande des deux programmeurs nécessite une connaissance approfondie du logiciel et du timing de programmation. Ce qui nous a amené à axer le travail sur l'élaboration des différents programmes (Virginité, écriture, lecture), en s'inspirant bien entendu des caractéristiques de lecture et de programmation des EPROM utilisées.


Enfin, l'étude du PROG-08/_{AC} et du SIHQP-090- nous a permis d'établir un schéma de principe (chapitre IV) qui servira d'une part à la compréhension, d'autre part à la conception de certains programmeurs d'EPROM.

Structure, Brochage, table de vérité du SN 74L164



→ entrée dynamique; elle est activée lors de la transition haut vers le bas niveau

- Structure Interne du C.I. 74L164 -




input			out put		
clear	clock	A	B	Q_A	Q_B ... Q_H
L	X	X	X	L	... L
H	L	X	X	Q_A, Q_B, ...	Q_H
H	↑	H	H	H	Q_H, ... Q_H
H	↑	L	X	L	Q_H, ... Q_H
H	↑	X	L	L	Q_H, ... Q_H

table de Vérité'

- Brochage

reference	Fabricant	1024 x 8	2048 x 8	+ 5 V	+ 12 V	- 5 V	utilisable
2708	Intel	X		X	X	X	X
2758	Intel	X		X			X
2716	Intel		X	X			X
MCM2708	Motorola	X		X	X	X	X
MCM68708	Motorola	X		X	X	X	X
MCM2716	Motorola		X	X			X
TMS2708	Texas	X		X	X	X	X
TMS2716	Texas		X	X	X	X	Non
TMS2516	Texas		X	X			X
MK2716	Mostek		X	X			X
2708	Tous fabricants	X		X	X	X	X
2716/2516	/		X	X			X
2716			X	X	X	X	Non

type de Mémoire	appellation	capacité	n° de pin	J ₁
ROM	MK34000	8K·8	24Pin	NC
ROM	MK37000	8K·8	28Pin	A11
ROM		32K·8	28Pin	A11
RAM	MK4802	2K·8	24Pin	WE
RAM		4K·8	28Pin	A11
RAM	MK9118A 4802A	1K·8	24Pin	WE
EPROM	MK2716	2K·8	24Pin	Vec
EPROM	MK2764	8K·8	28Pin	AM



1410/A	4902	34000	2746	4K x 8	37000	32K x 8	2764
1003A				NC	NC	A14	NC
				NC	A12	A12	A12
7	A7	A7	A7	A7	A7	A7	A7
6	A6	A6	A6	A6	A6	A6	A6
5	A5	A5	A5	A5	A5	A5	A5
4	A4	A4	A4	A4	A4	A4	A4
3	A3	A3	A3	A3	A3	A3	A3
2	A2	A2	A2	A2	A2	A2	A2
1	A1	A1	A1	A1	A1	A1	A1
0	A0	A0	A0	A0	A0	A0	A0
D	D0	D0	D0	D0	D0	D0	D0
1	D1	D1	D1	D1	D1	D1	D1
2	D2	D2	D2	D2	D2	D2	D2
S	VSS	VSS	VSS	VSS	VSS	VSS	VSS



Le Système BYTENIDE de MOSTEK (représenté par de nombreux fabricants) Compatibilité de Brochages entre RAM, ROM et UV PROM.

- BIBLIOGRAPHIE -

- Livres:

D. GIROD et R. DUBOIS

- Au cœur des Microprocesseurs -

BERNARD, HUGON et LE CORVEC

- DE La Logique câblée aux Microprocesseurs -

- Manuels:

- Manuels TEKTRONIX

- Data book (TEXAS et MOTOROLA)

- Revues:

Haut Parleur (N° 1630, 1634, et 1674)

- Projets:

- Microprocessor Based EPROM-PROGRAMMER
(INELEC - BOUMERDES)

- Procédure de mise au point de Systèmes

à Microprocesseurs sur Le Tektronix 8002A
(E.N.P - juin 81)
