Veuillez utiliser cette adresse pour citer ce document : http://repository.enp.edu.dz/jspui/handle/123456789/2089
Affichage complet
Élément Dublin CoreValeurLangue
dc.contributor.authorDjellad, Imene-
dc.contributor.otherMourad Adnane, Directeur de thèse-
dc.date.accessioned2020-12-22T20:13:17Z-
dc.date.available2020-12-22T20:13:17Z-
dc.date.issued2017-
dc.identifier.otherP000023-
dc.identifier.urihttp://repository.enp.edu.dz/xmlui/handle/123456789/2089-
dc.descriptionMourad Adnane, Directeur de thèsefr_FR
dc.description.abstractDans ce mémoire, nous aborderons le problème de la classification des chiffres manuscrits, nous verrons comment les réseaux de neurones artificiels traitent ce pro-blème et nous en proposerons des modèles que nous implémenterons sur FPGA. Puis nous explorerons les possibilités d’accélération matérielle afin d’optimiser les calculs réalisés dans les FPGA par ces réseaux.fr_FR
dc.language.isofrfr_FR
dc.subjectRéseaux de neuronesfr_FR
dc.subjectFPGAfr_FR
dc.subjectImplantationfr_FR
dc.subjectAccélérationfr_FR
dc.titleUtilisation de l’apprentissage profond pour la classificationfr_FR
dc.title.alternativeintégration de la solution sur Pynq et développement d’accélérateurs matérielsfr_FR
dc.typeThesisfr_FR
Collection(s) :Département Electronique

Fichier(s) constituant ce document :
Fichier Description TailleFormat 
DJELLAD.IMENE.pdfPN009176.66 MBAdobe PDFVoir/Ouvrir


Tous les documents dans DSpace sont protégés par copyright, avec tous droits réservés.