Veuillez utiliser cette adresse pour citer ce document :
http://repository.enp.edu.dz/jspui/handle/123456789/3919
Affichage complet
Élément Dublin Core | Valeur | Langue |
---|---|---|
dc.contributor.author | Metref, Adel | - |
dc.contributor.author | Gacem, Youcef | - |
dc.contributor.other | Sadoun, Rabah, Directeur de thèse | - |
dc.date.accessioned | 2020-12-30T13:52:27Z | - |
dc.date.available | 2020-12-30T13:52:27Z | - |
dc.date.issued | 2004 | - |
dc.identifier.other | PN01204 | - |
dc.identifier.uri | http://repository.enp.edu.dz/xmlui/handle/123456789/3919 | - |
dc.description | Mémoire de Projet de Fin d'Etudes: Electronique: Alger, Ecole Nationale Polytechnique: 2004 | fr_FR |
dc.description.abstract | Ce travail traite trois algorithmes du problème du chemin algébrique a savoir: la fermeture transitive d'un graphe, la longueur du plus court chemin dans un graphe et l'arbre couvrant de poids minimum. Une architecture systolique inspirée de l'algorithme de Warshall-Floyd a été élaborée, implémentée pour un circuit FPGA de la famille Virtex-II et testée au niveau fonctionnel et au niveau post-placement et routage pour différentes dimensions du problème. Le temps d'exécution de cette architecture est N cycles d'horloge, N étant la taille de la matrice qui représente le graphe. | fr_FR |
dc.language.iso | fr | fr_FR |
dc.subject | Problème du chemin algébrique | fr_FR |
dc.subject | Architectures systoliques | fr_FR |
dc.subject | Algorithme de Warshall-Floyd | fr_FR |
dc.subject | FPGA | fr_FR |
dc.title | Implémentation d'algorithmes du problème de chemin algébrique | fr_FR |
dc.type | Thesis | fr_FR |
Collection(s) : | Département Electronique |
Fichier(s) constituant ce document :
Fichier | Description | Taille | Format | |
---|---|---|---|---|
METREF.Adel_GACEM.Youcef.pdf | PN01204 | 8.46 MB | Adobe PDF | Voir/Ouvrir |
Tous les documents dans DSpace sont protégés par copyright, avec tous droits réservés.