Veuillez utiliser cette adresse pour citer ce document :
http://repository.enp.edu.dz/jspui/handle/123456789/3971
Affichage complet
Élément Dublin Core | Valeur | Langue |
---|---|---|
dc.contributor.author | Djeghlaf, Samia | - |
dc.contributor.author | Dedjel, Samir | - |
dc.contributor.other | Sadoun, Rabah, Directeur de thèse | - |
dc.date.accessioned | 2020-12-30T20:53:50Z | - |
dc.date.available | 2020-12-30T20:53:50Z | - |
dc.date.issued | 2002 | - |
dc.identifier.other | PN00702 | - |
dc.identifier.uri | http://repository.enp.edu.dz/xmlui/handle/123456789/3971 | - |
dc.description | Mémoire de Projet de Fin d’Études : Électronique : Alger, École Nationale Polytechnique : 2002 | fr_FR |
dc.description.abstract | Notre travail consiste à la conception de trois microprocesseurs de type CISC, que nous avons choisi un ordre de complexité croissant et leur implémentation sur un circuit FPGA. Nous avons étudié les principales caractéristiques des microprocesseurs: modèle, structure et la relation avec le soft. Ensuite nous avons illustré la méthode de conception en commençant par le langage de description VHDL, l'outil de synthèse et le circuit cible FPGA. Comme finalité, nous avons décris, synthétisé et simulé les trois modèles CISC: un modèle de base, un modèle à séquenceur microprogrammée le troisième modèle a une architecture pipeline. | fr_FR |
dc.language.iso | fr | fr_FR |
dc.subject | Microprocesseur -- Structure | fr_FR |
dc.subject | VHDL | fr_FR |
dc.subject | FPGA | fr_FR |
dc.subject | XILINX | fr_FR |
dc.title | Conception de microprocesseur | fr_FR |
dc.type | Thesis | fr_FR |
Collection(s) : | Département Electronique |
Fichier(s) constituant ce document :
Fichier | Description | Taille | Format | |
---|---|---|---|---|
DJEGHLAF.Samia_DEDJEL.Samir.pdf | PN00702 | 5.23 MB | Adobe PDF | Voir/Ouvrir |
Tous les documents dans DSpace sont protégés par copyright, avec tous droits réservés.