Veuillez utiliser cette adresse pour citer ce document :
http://repository.enp.edu.dz/jspui/handle/123456789/3975
Affichage complet
Élément Dublin Core | Valeur | Langue |
---|---|---|
dc.contributor.author | Bounoua, Amine | - |
dc.contributor.author | Bousbia, Hind | - |
dc.contributor.other | Bousbia Salah, Hicham, Directeur de thèse | - |
dc.date.accessioned | 2020-12-30T21:08:42Z | - |
dc.date.available | 2020-12-30T21:08:42Z | - |
dc.date.issued | 2002 | - |
dc.identifier.other | PN00502 | - |
dc.identifier.uri | http://repository.enp.edu.dz/xmlui/handle/123456789/3975 | - |
dc.description | Mémoire de Projet de Fin d’Études : Électronique : Alger, École Nationale Polytechnique : 2002 | fr_FR |
dc.description.abstract | Ce projet est consacré à l'étude et à l'implémentation de l'algorithme de la transformée de fourier rapide (FFT) basée sur l'algorithme CORDIC sur circuits programmables de types (FPGA), la réalisation de projets sur ce type de circuits étant très récente, notamment des outils de description comme le VHDL que nous tenions à maîtriser ainsi que tous les autres outils de développement: simulateur, schématique ou machine d'état. La partie simulation temporelle a aussi été aborder. | fr_FR |
dc.language.iso | fr | fr_FR |
dc.subject | CORDIC | fr_FR |
dc.subject | FFT | fr_FR |
dc.subject | FPGA -- Circuit | fr_FR |
dc.subject | VHDL | fr_FR |
dc.title | Implémentation d'une FFT basée sur l'algorithme CORDIC sur le circuit FPGA | fr_FR |
dc.type | Thesis | fr_FR |
Collection(s) : | Département Electronique |
Fichier(s) constituant ce document :
Fichier | Description | Taille | Format | |
---|---|---|---|---|
BOUNOUA.Amine_BOUSBIA.Hind.pdf | PN00502 | 3.17 MB | Adobe PDF | Voir/Ouvrir |
Tous les documents dans DSpace sont protégés par copyright, avec tous droits réservés.