Veuillez utiliser cette adresse pour citer ce document :
http://repository.enp.edu.dz/jspui/handle/123456789/3989
Affichage complet
Élément Dublin Core | Valeur | Langue |
---|---|---|
dc.contributor.author | Aïssa El bey, Abdeldjallil | - |
dc.contributor.author | Grebici, Mimi El Saghira | - |
dc.contributor.other | Belouchrani, Adel, Directeur de thèse | - |
dc.date.accessioned | 2020-12-31T07:43:26Z | - |
dc.date.available | 2020-12-31T07:43:26Z | - |
dc.date.issued | 2003 | - |
dc.identifier.other | PN00103 | - |
dc.identifier.uri | http://repository.enp.edu.dz/xmlui/handle/123456789/3989 | - |
dc.description | Mémoire de Projet de Fin d'Etudes: Electronique: Alger, Ecole Nationale Polytechnique: 2003 | fr_FR |
dc.description.abstract | Dans le cadre de la transmission numérique à haut débit, la propagation induit une dispersion des impulsions dans le temps en particulier par des trajets de grande durée par rapport au trajet le plus court. Il faut alors introduire un traitement, l'égalisation, pour réduire l'effet des interférences entre symboles. Quand cela est possible le réglage de l'égaliseur est effectué à l'aide d'une séquence de symboles connus d'avance du récepteur dite séquence d'apprentisage. On peut alors vouloir supprimer cette séquence et traiter le problème en aveugle. Il existe plusieurs algorithmes d'égalisation aveugle qui exploitent la diversité spatio-temporelle permettant ainsi l'utilisation des statistiques d'ordre deux. L'un de ces algorithmes est l'algorithme des relations-croisées (CR). Cet algorithme a fait l'objet d'une étude approfondie et d'une amélioration de son coût de calcul, ainsi que d'une implémentation d'une architecture adaptée de cet algorithme sur circuit FPGA Virtex II de Xilinx en utilisant le langage VHDL. | fr_FR |
dc.language.iso | fr | fr_FR |
dc.subject | Communications numériques | fr_FR |
dc.subject | FPGA | fr_FR |
dc.subject | VHDL | fr_FR |
dc.subject | Virtex II | fr_FR |
dc.title | Techniques d'identification aveugle multicapteurs | fr_FR |
dc.title.alternative | étude algorithmique, réalisation d'une plate forme logicielle et implémentation sur circuit FPGA | fr_FR |
dc.type | Thesis | fr_FR |
Collection(s) : | Département Electronique |
Fichier(s) constituant ce document :
Fichier | Description | Taille | Format | |
---|---|---|---|---|
AISSA-EL-BEY.Abdeldjallil_GREBICI.Mimi.pdf | PN00103 | 4.78 MB | Adobe PDF | Voir/Ouvrir |
Tous les documents dans DSpace sont protégés par copyright, avec tous droits réservés.