Implementation d'un classificateur neuronal base sur l'algorithme RPG des rythmes cerebraux sur FPGA

Veuillez utiliser cette adresse pour citer ce document : http://repository.enp.edu.dz/jspui/handle/123456789/4192

Affichage complet

Élément Dublin Core	Valeur	Langue
dc.contributor.author	Salhi, Dalila	-
dc.contributor.other	Mehenni, Mohamed, Directeur de thèse	-
dc.date.accessioned	2020-12-31T13:16:14Z	-
dc.date.available	2020-12-31T13:16:14Z	-
dc.date.issued	2009	-
dc.identifier.other	M006709	-
dc.identifier.uri	http://repository.enp.edu.dz/xmlui/handle/123456789/4192	-
dc.description	Mémoire de Magister: Électronique : Alger, École Nationale Polytechnique: 2009.	fr_FR
dc.description.abstract	Le travail présenté dans ce mémoire, consiste à concevoir et implémenter un classificateur neuronal basé sur l’algorithme de la rétro propagation du gradient RPG, des rythmes cérébraux en utilisant l’enregistrement EEG. L’architecture globale de notre classificateur est implémentée sur le circuit VIRTEX-II XC2V3000 de XILINX, cette architecture a consommé 83% des ressources internes du circuit FPGA avec un fonctionnement piloté par une horloge de l’ordre de 35 MHz.	fr_FR
dc.language.iso	fr	fr_FR
dc.publisher	Ecole nationale polytechnique	fr_FR
dc.relation.ispartofseries	Electronique;	-
dc.subject	Implementation	fr_FR
dc.subject	Classificateur neuronal	fr_FR
dc.subject	RPG FPGA	fr_FR
dc.subject	Rythmes cerebraux	fr_FR
dc.title	Implementation d'un classificateur neuronal base sur l'algorithme RPG des rythmes cerebraux sur FPGA	fr_FR
dc.type	Thesis	fr_FR
Collection(s) :	Département Electronique

Fichier(s) constituant ce document :

Fichier	Description	Taille	Format
SALHI.Dalila.pdf	M006709	7.49 MB	Adobe PDF	Voir/Ouvrir

DSpace ENP