Veuillez utiliser cette adresse pour citer ce document :
http://repository.enp.edu.dz/jspui/handle/123456789/4337Affichage complet
| Élément Dublin Core | Valeur | Langue |
|---|---|---|
| dc.contributor.author | Belaifa, Salah Salim | - |
| dc.contributor.other | Farah, Ahcene, Directeur de thèse | - |
| dc.date.accessioned | 2021-01-03T10:29:24Z | - |
| dc.date.available | 2021-01-03T10:29:24Z | - |
| dc.date.issued | 1998 | - |
| dc.identifier.other | PN01098 | - |
| dc.identifier.uri | http://repository.enp.edu.dz/xmlui/handle/123456789/4337 | - |
| dc.description | Mémoire de Projet de Fin d’Études : Électronique : Alger, École Nationale Polytechnique: 1998 | fr_FR |
| dc.description.abstract | Ce travail comporte deux parties: * La première partie a pour but de donner les fondements de base de la fiabilité, test, et vérification des circuits intégrés en particulier les systèmes VLSI. * La deuxième partie consiste à réaliser un logiciel de simulation des méthodes de tests et de vérifications. L'objectif essentiel est de vérifier la fonctionnalité d'un circuit intégré en un temps optimal (gain en temps), en utilisant différentes méthodes et techniques de vérifications | fr_FR |
| dc.language.iso | fr | fr_FR |
| dc.subject | Circuit intégré | fr_FR |
| dc.subject | Système VLSI | fr_FR |
| dc.subject | Temps optimal | fr_FR |
| dc.title | Fiabilité des systèmes VLSI | fr_FR |
| dc.title.alternative | test, testabilité et vérification des machines séquentielles | fr_FR |
| dc.type | Thesis | fr_FR |
| Collection(s) : | Département Electronique | |
Fichier(s) constituant ce document :
| Fichier | Description | Taille | Format | |
|---|---|---|---|---|
| BELAIFA.Salah-Salim.pdf | PN01098 | 14.85 MB | Adobe PDF | Voir/Ouvrir |
Tous les documents dans DSpace sont protégés par copyright, avec tous droits réservés.