Veuillez utiliser cette adresse pour citer ce document :
http://repository.enp.edu.dz/jspui/handle/123456789/5921Affichage complet
| Élément Dublin Core | Valeur | Langue |
|---|---|---|
| dc.contributor.author | Berkani, M. | - |
| dc.contributor.author | Tiaïbia, K. | - |
| dc.contributor.other | Tedjini, H., Directeur de thèse | - |
| dc.date.accessioned | 2021-01-13T10:59:57Z | - |
| dc.date.available | 2021-01-13T10:59:57Z | - |
| dc.date.issued | 1978 | - |
| dc.identifier.issn | PN00578 | - |
| dc.identifier.uri | http://repository.enp.edu.dz/xmlui/handle/123456789/5921 | - |
| dc.description | Mémoire de Projet de Fin d’Études : Électronique : Alger, Université des Sciences et de la Technologie Houari Boumedienne. École Nationale Polytechnique : 1978 | fr_FR |
| dc.description.abstract | Ce projet fait l'étude d'un analyseur, on se limite au niveau d'entrée TTL à une certaine rapidité de sortie des mots, à un certain nombre de bits (ou voies d'entrées) et enfin à un certain nombre de mots à recueillir. | fr_FR |
| dc.language.iso | fr | fr_FR |
| dc.subject | Analyseur logique | fr_FR |
| dc.subject | Synchronisation | fr_FR |
| dc.subject | Mémorisation | fr_FR |
| dc.subject | Visualisation | fr_FR |
| dc.title | Réalisation d'un analyseur logique | fr_FR |
| dc.type | Thesis | fr_FR |
| Collection(s) : | Département Electronique | |
Fichier(s) constituant ce document :
| Fichier | Description | Taille | Format | |
|---|---|---|---|---|
| BERKANI.M_TIABIA.K.pdf | 10.94 MB | Adobe PDF | Voir/Ouvrir |
Tous les documents dans DSpace sont protégés par copyright, avec tous droits réservés.