Veuillez utiliser cette adresse pour citer ce document :
http://repository.enp.edu.dz/jspui/handle/123456789/6199Affichage complet
| Élément Dublin Core | Valeur | Langue |
|---|---|---|
| dc.contributor.author | Teghbit, Saliha | - |
| dc.contributor.author | Laadjal Adjal, Atika | - |
| dc.contributor.other | Ghettache, F., Directeur de thèse | - |
| dc.date.accessioned | 2021-01-17T14:30:06Z | - |
| dc.date.available | 2021-01-17T14:30:06Z | - |
| dc.date.issued | 1984 | - |
| dc.identifier.other | PN03584 | - |
| dc.identifier.uri | http://repository.enp.edu.dz/xmlui/handle/123456789/6199 | - |
| dc.description | Mémoire de Projet de Fin d'Etudes : Electronique : Alger, Ecole Nationale Polytechnique : 1984 | fr_FR |
| dc.description.abstract | La structure multiprocesseur à bus partagé engendre des conflits d’accès au bus qui doivent être résolus par un dispositif spécialisé appelé "allocateur de bus", cet allocateur doit pouvoir déterminer le processeur le plus prioritaire. Pour assurer un partage équitable des ressources communes, il travaille selon une technique de résolution de priorité tournante, en plus de la gestion des conflits d’accès au bus, la carte réalisée assure la gestion d’accès direct en mémoire. | fr_FR |
| dc.language.iso | fr | fr_FR |
| dc.subject | Traitement d'information | fr_FR |
| dc.subject | Mode de transfert | fr_FR |
| dc.subject | Carte maitre | fr_FR |
| dc.subject | Carte allocateur | fr_FR |
| dc.title | Conception et réalisation d'un allocateur de bus avec DMA pour systèmes multiprocesseurs | fr_FR |
| dc.type | Thesis | fr_FR |
| Collection(s) : | Département Electronique | |
Fichier(s) constituant ce document :
| Fichier | Description | Taille | Format | |
|---|---|---|---|---|
| TEGHBIT.Saliha_LAAJAL-ADJAL.Atika.pdf | PN03584 | 25.1 MB | Adobe PDF | Voir/Ouvrir |
Tous les documents dans DSpace sont protégés par copyright, avec tous droits réservés.