Veuillez utiliser cette adresse pour citer ce document : http://repository.enp.edu.dz/jspui/handle/123456789/6207
Affichage complet
Élément Dublin CoreValeurLangue
dc.contributor.authorMouzali, Fatima-
dc.contributor.authorRamda, Merzak-
dc.contributor.otherBessalah, Hamid, Directeur de thèse-
dc.date.accessioned2021-01-17T14:42:07Z-
dc.date.available2021-01-17T14:42:07Z-
dc.date.issued1984-
dc.identifier.otherPN04884-
dc.identifier.urihttp://repository.enp.edu.dz/xmlui/handle/123456789/6207-
dc.descriptionMémoire de Projet de Fin d’Études : Électronique : Alger, École Nationale Polytechnique : 1984fr_FR
dc.description.abstractL'objectif de cette étude est la réalisation d'un processeur rapide spécialisé, orienté vers la résolution des algorithmes de la FFT. CE projet s'articule en cinq chapitres: * Le premier est consacré à l'étude de la transformée de Fourier afin de faire apparaitre les domaines d'application. * Le deuxième est consacré à l'étude des différents algorithmes de FFT et le choix d'un algorithme répondant à une structure Hardware. * Dans le troisième on étudie les aspects algorithmiques et les principes du parallélisme et de la simultanéité. * Le quatrième a été consacré à une étude comparative des différentes architectures que peut avoir ce processeur FFT et à la présentation de la solution choisie. * Le cinquième est réservé à la conception du processeur FFT et la réalisation de certains de ses modules.fr_FR
dc.language.isofrfr_FR
dc.subjectTransformée de Fourierfr_FR
dc.subjectAlgorithmes FFTfr_FR
dc.subjectSystème rapidefr_FR
dc.subjectTraitement de donnéesfr_FR
dc.subjectProcesseur parallèle de FFTfr_FR
dc.subjectProcesseur pipelinefr_FR
dc.titleConception et réalisation d'un processeur pipeline de FFTfr_FR
dc.typeThesisfr_FR
Collection(s) :Département Electronique

Fichier(s) constituant ce document :
Fichier Description TailleFormat 
MOUZALI.Fatima_RAMDA.Merzak.pdfPN0488415.6 MBAdobe PDFVoir/Ouvrir


Tous les documents dans DSpace sont protégés par copyright, avec tous droits réservés.