Veuillez utiliser cette adresse pour citer ce document : http://repository.enp.edu.dz/jspui/handle/123456789/6897
Affichage complet
Élément Dublin CoreValeurLangue
dc.contributor.authorMouhoubi, Oualid-
dc.contributor.otherTaghi, Mohamed Oussaid, Directeur de thèse-
dc.date.accessioned2021-01-24T09:13:36Z-
dc.date.available2021-01-24T09:13:36Z-
dc.date.issued2016-
dc.identifier.otherMs14116-
dc.identifier.urihttp://repository.enp.edu.dz/xmlui/handle/123456789/6897-
dc.descriptionMémoire de Master : Electronique : Alger, Ecole Nationale Polytechnique : 2016fr_FR
dc.description.abstractLow-density parity-check (LDPC) codes font partie des codes correcteurs d’erreur les plus performant, puisque ils permettent d’atteindre une performance de correction d’erreur très proche de la limite de Shanon pour des codes en block très larges. Nous avons consacré notre travail à la conception d’une architecture semi parallèle, flexible d’un décodeur LDPC basée sur l’ de décodage Min-sum. Les performances de cet algorithme de décodage ont été validé dans un premier temps par le biais d’une simulation. La conception de l’architecture du décodeur a été ensuite implémentée sur la carte FPGA après réduction de la taille du code LDPC considéré pour ce travail, à cause des exigences de test. Les schémas générés par la description HDL de cette architecture ont été associé aux résultats de synthèse.fr_FR
dc.language.isofrfr_FR
dc.subjectLDPCfr_FR
dc.subjectFPGAfr_FR
dc.subjectHDLfr_FR
dc.subjectMin-Sumfr_FR
dc.subjectDécoderfr_FR
dc.subjectArchitecturefr_FR
dc.subjectImplémentationfr_FR
dc.titleLe rôle des réseaux de benes dans l'implémentation d’un décodeur LDPC flexiblefr_FR
dc.typeThesisfr_FR
Collection(s) :Département Electronique

Fichier(s) constituant ce document :
Fichier Description TailleFormat 
MOUHOUBI.Oualid.pdfMs14116843.34 kBAdobe PDFVoir/Ouvrir


Tous les documents dans DSpace sont protégés par copyright, avec tous droits réservés.