Etude et simulation des amplificateurs de lecture des mémoires MOS - DRAM

Abstract

Notre objectif est de trouver une fonction de commande de l'amplificateur de lecture qui puisse assurer pour une variation de V entre 50 mv et 200 mv les conditions suivantes: 1/ Le temps de saturation doit être court afin d'avoir une lecture rapide et le plus stable possible pour avoir une lecture uniforme pour toutes les cellules-mémoires. 2/ Il faut veuiller à ne pas avoir une chute de potentiel du nœud à plus haut niveau supérieur à 20% du signal de précharge Vp de départ sinon l'amplification de ce nœud après le basculement demanderait beaucoup de temps et pénaliserait de ce fait la vitesse de fonctionnement de l'amplificateur. En outre celle-ci doit être la plus stable possible. 3/ On doit enfin pour le schéma final du S/A consommer le moins de surface possible car en général les amplificateurs occupent prés de 30% de la surface totale de la puce et l'intérêt des DRAM est bien justement le taux d'intégration élevé. La thèse s'articule autour de dix chapitres: le premier consiste en un rappel sur le transistor MOS suivi d'une description des mémoires dynamiques qui constitue le chapitre 2. Le troisième passe à l'étude de la commande du S/A de base à une tension Vs(t) qui passe brusquement du niveau VDD à 0 Volt et ce pour tester la réponse de notre système. Néanmoins la commande précédente conduit à une dégradation très importante du potentiel Vb; afin de garder le potentiel de l'un des nœuds constant on passera alors au quatrième chapitre qui consiste à trouver la tension Vs(t) qui puisse garder un des deux transistors du S/A bloqué; malheureusement cette commande entraîne un temps de saturation instable à l'extrême; toutefois en laissant conducteur un des deux transistors, nous constaterons que les résultats sont nettement améliorés et satisfaisants et on déterminera Vs(t) correspondante; ce qui fera l'objet du chapitre 5. Cependant du fait que l'expression de Vs(t) trouvée dans ce chapitre est fort complexe et qu'il est difficile de concevoir des générateurs capables de reproduire rigoureusement la forme de Vs(t), on a pensé à commander l'amplificateur de lecture par un niveau de courant constant au niveau de la source commune des transistors constituant l'amplificateur puisque celle-ci ne fait appel pour cela qu'à un simple transistor saturé, ce qui constitue le sixième chapitre. Dans le souci d'améliorer les performances, le septième chapitre s'occupera de la commande du S/A par deux niveaux de courants constants, le deuxième niveau de courant entrant en action après un temps ts et ce après que la différence (V1(t)-V2(t)) atteint un certain seuil choisi de sorte que tsat soit le plus faible possible. Le huitième chapitre concernera la simulation par le simulateur SPICE universel des commandes par un et deux niveaux de courants constants afin de discuter de la véracité des résultats analytiques suivi en cela par la recherche à l'aide de la simulation du ou des éléments pouvant servir comme sources de courants constants, leur dimensions et les tensions auxquels ils doivent être soumis. Le neuvième chapitre sera consacré à l'étude du schéma complet du S/A qui sera divisée en quatre parties à savoir la précharge des lignes de bit, suivi en cela par le basculement du S/A et enfin l'amplification du niveau "1". Finalement on aboutira au schéma global de l'amplificateur de lecture qui occupe le moins de surface possible. Le dixième chapitre traitera de la sensibilité du S/A qui est un critère critique pour les DRAM.