Veuillez utiliser cette adresse pour citer ce document : http://repository.enp.edu.dz/jspui/handle/123456789/7095
Affichage complet
Élément Dublin CoreValeurLangue
dc.contributor.authorAdnane, Ayoub-
dc.contributor.otherTaghi, Mohamed Oussaid, Directeur de thèse-
dc.date.accessioned2021-01-25T10:58:12Z-
dc.date.available2021-01-25T10:58:12Z-
dc.date.issued2019-
dc.identifier.otherEP00014-
dc.identifier.urihttp://repository.enp.edu.dz/xmlui/handle/123456789/7095-
dc.descriptionMémoire de Projet de Fin d’Études : Électronique : Alger, École Nationale Polytechnique : 2019fr_FR
dc.description.abstractCe mémoire porte sur l’implémentation d’un turbo décodeur itératif basé sur l’algorithme de Viterbi a sortie douce (SOVA) dans le cadre des communications sans fils métropolitains (WiMAX). L’algorithme SOVA est une des nombreuses techniques de d´e-codage des codes convolutifs utilisés très souvent dans le codage de canal. Le décodeur utilisé est un décodeur itératif à quantification souple, il est amélioré par l’approximation de la probabilité a posteriori (APP). Grâce à cette approche, on arrive à concilier les performances en correction d’erreurs, la latence, et le haut débit de fonctionnement. Le prototype vise à valider les résultats de simulation, ainsi que la précision de correction que l’on peut atteindre sur la carte Xilinx FPGA Nexys-2 et ceci pour différents types d’erreurs.fr_FR
dc.language.isofrfr_FR
dc.subjectCorrection des erreursfr_FR
dc.subjectSOVAfr_FR
dc.subjectWiMAXfr_FR
dc.subjectCodeurfr_FR
dc.subjectDécodeurfr_FR
dc.subjectTurbofr_FR
dc.titleImplémentation sur FPGA d’un turbo décodeur SOVA pour le wimaxfr_FR
dc.typeThesisfr_FR
Collection(s) :Département Electronique

Fichier(s) constituant ce document :
Fichier Description TailleFormat 
ADNANE.Ayoub.pdfPN002196.67 MBAdobe PDFVoir/Ouvrir


Tous les documents dans DSpace sont protégés par copyright, avec tous droits réservés.