

REPUBLIQUE ALGERIENNE DEMOCRATIQUE ET POPULAIRE
MINISTERE DE L'ENSEIGNEMENT SUPERIEUR ET DE LA RECHERCHE SCIENTIFIQUE

Ecole Nationale Polytechnique



Département d'Electronique

Laboratoire des Dispositifs de Communication et de Conversion Photovoltaïque

Mémoire de Magister

Option : Electricité solaire

Présenté par

BENARROUDJ Marouane

Ingénieur d'Etat en Electronique

Thème :

Etude et réalisation d'un filtre actif monophasé en utilisant un DSP

Soutenue le 2 Juillet 2006

devant le jury :

Mr. IBTIOUEN Rachid	Professeur ENP	Président
Mr. HADDADI Mourad	Professeur ENP	Rapporteur
Mr. CHOUDER Aissa	Attaché de recherches CDER.	Rapporteur
Mr. MALEK Ali	Maître de recherches CDER.	Examineur
Mr. LARBES Cherif	Maître de conférences ENP.	Examineur
Mr. TERRA Zidane	Chargé de cours ENP.	Examineur

ملخص

يهدف هذا العمل إلى دراسة وإنشاء مرشح الطاقة الفعالة الذي يقوم بإزالة التيار المشوش و تصحيح معامل الإستطاعة في الشبكة الكهربائية. و لقد قمنا بإعطاء نبذة سريعة على مختلف الإستراتيجيات المستعملة في هذا الميدان تخللتها دراسة و هندسة لمختلف العناصر المكونة لمرشح الطاقة الفعالة. هذه الدراسة سمحت لنا بمحاكات النظام (الشبكة الكهربائية و المرشح و المستقبل) وذلك بإستعمال برنامج MATLAB. و إنطلاقا من النتائج المتحصل عليها بالمحاكاة، قمنا بإنشاء المرشح وذلك بإدخال خوارزمية المراقبة الخاصة به في معالج الإشارة الرقمية dsPIC30F2010. وقمنا في الأخير بإستعراض و التعليق على نتائج تجريب الوحدة المنشأة.

الكلمات المفتاحية: مرشح الطاقة الفعالة، APF, APLC، معامل الإستطاعة، dsPIC, IIR، محول الطاقة،

Abstract

This work is the designs and realizes a active filter. The latter makes it possible to cancel the harmonic currents and to correct the power-factor in the electrical supply network. For that, we initially present a fast outline on the various techniques used in this field. We give then a study and a design of the various blocks which constitute the single-phase shunt active filter. We carry out afterwards with MATLAB® a simulation of the system (compensator, network supply, load). From the results obtained by simulation; we produce the compensator by implementing its control on the dsPIC30F2010 of MICROCHIP®. A compensator test and a discussion on the results obtained are given.

Keywords: APF, APLC, DSP, Active filter, Power factor, dsPIC, IIR filter, Inverter, Hysteresis.

Résumé

L'objectif de ce travail est l'étude et la réalisation d'un filtre actif. Ce dernier permet d'annuler les courants harmoniques et de corriger le facteur de puissance dans le réseau électrique. Pour cela, nous présentons en premier lieu un aperçu rapide sur les différentes techniques utilisées dans ce domaine. Nous proposons ensuite une étude et une conception des différents blocs qui constituent le filtre actif parallèle monophasé. Nous effectuons après avec MATLAB® une simulation du système (réseau compensateur charge) et à partir des résultats obtenus par la simulation, nous réalisons le compensateur en implémentant sa commande sur le dsPIC30F2010 de MICROCHIP®. Nous présentons à la fin un test du compensateur réalisé et une discussion sur les résultats obtenus.

Mots-clés : APF, APLC, DSP, Filtre actif, Facteur de puissance, dsPIC, filtre IIR, Onduleur, Hystérésis.

Table des matières

Introduction générale	1
1 Généralités	3
1.1 Effets des harmoniques	3
1.1.1 Introduction	3
1.1.2 Interférences dans les communications	3
1.1.3 L'échauffement	4
1.1.4 Disfonctionnement des équipements	4
1.1.5 Résonance	4
1.2 Facteur de puissance	4
1.2.1 Cas des charges linéaires	5
1.2.2 Cas de charges polluantes	6
1.2.3 Importance du facteur de puissance	7
2 Les filtres actifs, Principe et Stratégies	9
2.1 Principe du filtre actif parallèle	9
2.2 Structure générale d'un filtre actif	9
2.2.1 Partie onduleur	11
2.2.2 Partie commande	12
2.3 Stratégies de fonctionnement des filtres actifs	13
2.3.1 Calcul des références courant	13
2.3.2 Compensation du bus continu	21
2.3.3 Contrôle du courant (Commande de l'onduleur)	23
3 Etude et conception du filtre actif	31
3.1 Introduction	31
3.2 Description du compensateur à étudier	31
3.3 Description de la commande de la compensation	32
3.3.1 Partie d'estimation de la référence courant compensateur	33
3.4 Conception du filtre passe-bas	40
3.4.1 Aperçu sur les filtres numériques	40

3.4.2	Choix du type de filtre	42
3.4.3	Optimisation du filtre IIR	43
3.4.4	Synthèse du filtre passe-bas	47
3.5	Selection de l'inductance	49
4	Simulation du filtre avec Matlab Simulink	51
4.1	Effets des charges polluantes	51
4.2	Effet du compensateur du réactif et des harmoniques	52
4.3	Conclusion	54
5	Réalisation et test du filtre	61
5.1	Implémentation de la commande APLC dans le DSP	61
5.1.1	Aperçu sur les dsPICs	61
5.1.2	Configuration du circuit DSP pour la commande APLC	67
5.1.3	Implémentation de l'estimateur du courant compensateur	68
5.1.4	Implémentation de la commande par Hystérésis	76
5.2	Réalisation du filtre actif	79
5.2.1	Schématique du filtre actif	79
5.2.2	Partie détecteur de passage par zéro	79
5.2.3	Réalisation de la capture des courants	79
5.2.4	Partie Onduleur	82
5.3	Conclusion	82
	Conclusion générale	85
	Bibliographie	87
	A Schémas	91
	B Programmes correspondants à la simulation et à l'implémentation	97
B.1	Programmes M File de la simulation	97
B.1.1	Programme de la routine	97
B.1.2	Routine mag	98
B.1.3	Routine mag	99
B.1.4	mag	100
B.1.5	Routine detection du MAX	101
B.1.6	Routine de sin_T() et cos_T()	101
B.2	Programmes relatives à l'implémentation sur dsPIC	102
B.2.1	Programme du filtre passe-bas	102

Table des figures

1.1	Résonance série	5
1.2	Résonance parallèle	5
1.3	Puissance active et réactive	5
1.4	Forme du courant dans une charge linéaire	6
1.5	Forme du courant dans une charge non linéaire	6
2.1	Schéma de principe d'un filtre actif	10
2.2	Structure générale d'un filtre actif [3]	10
2.3	Filtre actif en onduleur de tension	11
2.4	Filtre actif en onduleur de courant	12
2.5	Schéma bloc de la partie commande d'un filtre actif	12
2.6	Génération de la référence courant compensateur par la méthode fréquentielle	14
2.7	Schéma d'obtention des références harmoniques pour le filtre actif. . .	16
2.8	Schéma d'acquisition des harmoniques basé sur la transformation d-q	16
2.9	Extraction des composantes harmonique et réactive en utilisant deux blocs PLL	19
2.10	Filtre actif dans un Système monophasé	20
2.11	Schéma synoptique de la compensation par la detection de l'optimum de puissance de sortie	22
2.12	Régulation des pertes du bus continu	22
2.13	Principe du contrôle par MLI	24
2.14	Contrôle du courant par la technique MLI	24
2.15	Principe du contrôle par hystérésis	25
2.16	Contrôle du courant par Hystérésis	26
2.17	Schéma d'un APF parallèle	26
2.18	Circuit simplifié	26
2.19	Génération d'un signal par la technique dead beat	28
2.20	Commande de courant par la technique dead beat	28
3.1	Schéma du compensateur à étudier	32

3.2	Schéma synoptique de partie d'estimation de la référence courant compensateur	34
3.3	Schéma bloc du détecteur de passage par zéro	35
3.4	Principe du détecteur de passage par zéro	36
3.5	Schéma bloc du générateur de signal rampe	36
3.6	Principe de la génération du signal phase par le générateur de rampe	37
3.7	Schéma en bloc de la fonction Sinus	37
3.8	Schéma en bloc du filtre passe-bas	38
3.9	Schéma en bloc du détecteur de pic	38
3.10	Principe de traîtememnt du détecteur de pic	39
3.11	Schéma en bloc du détecteur déphasage	39
3.12	Principe de calcul du bloc détecteur de déphasage	40
3.13	Filtre FIR en architecture Direct Form	41
3.14	Filtre IIR en structure Forme directe	42
3.15	Organigramme d'un filtre IIR direct form I	44
3.16	Organigramme d'un filtre IIR après la commutation	45
3.17	Organigramme d'un filtre IIR direct form II	45
3.18	Fonction de transfert en structure cascade	46
3.19	Gabarit d'un filtre passe-bas	47
3.20	Représentation fréquentielle du filtre passe-bas $H(z)$	48
3.21	(a) Représentation des pôles et des zéro de $H(z)$ dans le cercle unitaire.(b) Visualisation des pôles de $H(z)$ à l'intérieur du cercle unitaire	49
3.22	Placement du condensateur C_F	50
4.1	Bloc Simulink des charge I et charge II	51
4.2	Bloc Simulink d'un système (réseau + charge) monophasé non compensé	52
4.3	Représentation temporelle et fréquentielle du courant de charge I	53
4.4	Représentation temporelle et fréquentielle du courant de charge II	53
4.5	Bloc Simulink du système (réseau + charge + compensateur) monophasé	55
4.6	Courants $i_{ch}(t)$, $i_s(t)$ et $i_o(t)$ dans le cas de la charge I	56
4.7	Courants $i_{ch}(t)$, $i_s(t)$ et $i_o(t)$ dans le cas de la charge II	57
4.8	Graphe représentant $i_s(t)$ et $v_s(t)$ en phase.	57
4.9	Comparaison entre $i_o^*(t)$ et $i_o(t)$	58
4.10	Signal de commande généré par le bloc de contrôle de courant par hystérésis	58
4.11	Spectre $i_s(t)$ avant et après la compensation. Cas de la charge I	59
4.12	Spectre $i_s(t)$ avant et après la compensation. Cas de la charge II	59
5.1	Rapport performances/prix de la famille dsPIC30F	62
5.2	Architecture interne du circuit dsPIC30F2010	64
5.3	Architecture interne du module DSP du circuit dsPIC30F2010	64

5.4	Architecture de la mémoire de données du dsPIC30F2010	65
5.5	Architecture du convertisseur A/D du dsPIC30F2010	66
5.6	Représentation en virgule fixe d'un nombre fractionnel binaire	66
5.7	Organigramme représentant l'implémentation du générateur de rampe	68
5.8	Evolution du registre phase dans le temps	69
5.9	Table d'un quart de sinus échantillonnée à 25kHz	70
5.10	Programmation de $\sin_T()$ et $\cos_T()$ depuis la table $\sin_table()$	71
5.11	Répartition des coefficients du filtre pass-bas sur la RAM du dsPIC	73
5.12	Organigramme représentant l'implémentation du détecteur de max	75
5.13	Organigramme représentant l'implémentation du calculateur de déphasage	75
5.14	Signaux de sortie de la commande par hystérésis	77
5.15	Organigramme du contrôle de courant par hystérésis	78
5.16	Illustration du temps mort dans les signaux de commutations	78
5.17	Schéma électrique du dsPIC30F2010	79
5.18	Schéma électrique du détecteur de passage par zéro	80
5.19	Signal de sortie par le détecteur de passage par zéro	81
5.20	Schéma synoptique du capteur du courant	82
5.21	Schéma électrique du capteur de courant	83
5.22	Schéma électrique de l'onduleur	84
A.1	Circuit imprimé de la carte de commande (coté composants)	92
A.2	Implémentation des composants de la carte de commande	92
A.3	Circuit imprimé de la carte de l'onduleur (coté composant)	93
A.4	Implémentation des composants de la carte de l'onduleur	93
A.5	Dispositif de filtre actif réalisé	94
A.6	Carte de commande du filtre actif à base du dsPIC30F2010	94
A.7	Etage de puissance du filtre actif	95

Liste des tableaux

3.1	Modèles de filtres analogiques utilisés pour la synthèse des filtres IIR	43
5.1	Jeu d'instructions de la classe DSP de la série dsPIC30F	63
5.2	Exemple de quelque nombres entiers et leurs correspondants en format fractionnel 16 bits	66
5.3	Cycles d'exécutions de $\sin()$ et $\cos()$ de <code>math.h</code>	69
5.4	cycles d'executions de $\sin_T()$ et $\cos_T()$	70
5.5	Coefficients du filtre-passe-bas $H(z)$ adaptés au circuit dsPIC30F2010	74

Introduction générale

L'utilisation d'électronique de puissance a contribué ces dernières années, à l'amélioration des performances des procédés ainsi qu'à une diminution du coût de fonctionnement des équipements [1]. Les convertisseurs statiques absorbent des courants non sinusoïdaux et consomment généralement de la puissance réactive.

Le réseau quant à lui est parfaitement adapté à des courants sinusoïdaux et préfère ne pas échanger d'énergie réactive. Ces deux phénomènes nouveaux sur le réseau ont engendré un certain nombre de perturbations allant du dysfonctionnement jusqu'à la destruction d'une partie des équipements connectés [2].

La progression constante en unité et en puissance des équipements d'électronique de puissance connectés (31% de l'énergie consommée par les industriels)[3] a rendu nécessaire des actions afin de réduire les perturbations.

Les harmoniques rencontrés sur les réseaux industriels ont un grand nombre d'effets, différents selon qu'ils sont en courant ou en tension mais dans tous les cas négatifs pour le fonctionnement harmonieux du réseau. La liste suivante des conséquences de la présence des harmoniques sur le réseau est non exhaustive : échauffement des transformateurs, perturbation des systèmes de commande par courants porteurs, perturbation du fonctionnement de certains convertisseurs, surcharge des moteurs alternatifs, destruction de batterie de condensateurs, antiresonance menant à des surtensions et des interférences avec les réseaux de télécommunications [1].

La consommation d'énergie réactive entraîne des surcharges des équipements de transport et de conversion d'énergie ainsi qu'une augmentation des chutes de tension en ligne.

Une solution utilisée jusqu'à présent est le filtre passif. Le filtre passif fournit de l'énergie réactive et piège les harmoniques. Cependant son utilisation n'est pas simple et ses performances dépendent des caractéristiques du réseau sur lequel il est connecté. De plus, il peut occasionner une résonance parallèle importante qui, excitée par une harmonique présente sur le réseau, conduit à des surtensions importantes pouvant aller jusqu'à la destruction d'équipements.

Des recherches ont été menées avec pour objectif l'élimination des problèmes intrinsèques des filtres passifs. Le filtre actif a été développé avec le souci d'éviter les problèmes dus à la variation de la fréquence réseau, les antiresonance et les déclenchements dus aux surcharges du filtre. Le principe du filtre actif parallèle ou encore A.P.L.C. (*Active Power Line Conditionner*) consiste à générer des harmoniques en opposition de phase à ceux existant sur le réseau. Alors que le courant absorbé par la charge polluante est non sinusoïdal, le courant créé par le filtre actif est tel que le courant absorbé par le réseau soit sinusoïdal.

Dans ce mémoire nous allons étudier ce type de filtre et le réaliser sur le contrôleur DSP dsPIC30F de Microchip.

Le travail présenté dans ce mémoire comprend cinq chapitres. Après avoir discuté sur la problématique des réseaux électriques dans la présente introduction, nous allons introduire dans le CHAPITRE 1 quelques notions fondamentales qui nous permettront de comprendre et d'entamer le CHAPITRE 2 là où nous allons discuter sur les méthodologies et les différentes stratégies utilisées dans le filtrage actif. Le CHAPITRE 3 comprend une étude détaillée sur les différents blocs à implémenter sur le DSP pour constituer le système, la commande est testée par simulation et les résultats sont discutés dans le CHAPITRE 4. Nous implémentons dans le CHAPITRE 5 notre commande sur le Microchip dsPIC30F avec un test du système ainsi réalisé, et nous terminons notre travail par donner une conclusion et une perspective pour les travaux futurs.

Chapitre 1

Généralités

1.1 Effets des harmoniques

1.1.1 Introduction

Tout dispositif ayant des caractéristiques non linéaires et qui consomme une puissance à partir d'une source électrique sinusoïdale peut être responsable de la création des harmoniques de tension et de courant dans le réseau[1]. Parmi les dispositifs qui causent ces harmoniques indésirables on trouve les convertisseurs d'énergie tel que les redresseurs, les alimentations à découpage et les onduleurs. Les systèmes avec de telles charges sont des candidats principaux à générer les problèmes d'harmoniques et sont, donc, également des candidats principaux à être des systèmes de mesure et d'analyse des harmoniques.

Une harmonique peut être définie comme une composante sinusoïdale d'une onde ou une quantité périodique ayant des fréquences multiple de la fréquence fondamentale[4].

Les problèmes des systèmes de puissance tels que l'interférence dans les communications, l'échauffement, et les dysfonctionnement des dispositifs à semi-conducteurs peuvent être la conséquence directe des harmoniques. Ces problèmes sont classés par catégorie et énumérés ci-dessous avec une brève explication de chacun.

1.1.2 Interférences dans les communications

Le couplage magnétique (ou électrostatique) entre les circuits électriques de puissance et les circuits électriques de communication peut causer ce qu'on appelle *interférence de communication*. La circulation du courant dans les circuits de puissance produit un champ magnétique (ou électrostatique) qui va induire un courant (ou une tension) dans les conducteurs voisins des circuits de communication. Le taux d'interférences dépendra de l'importance du courant (ou la tension) induit, de la fréquence et du rendement de couplage électromagnétique (ou électrostatique).

1.1.3 L'échauffement

Il est commun de se rapporter à l'échauffement en tant que pertes **Joule** RI^2 . En utilisant le principe de la superposition, toutes les pertes peuvent être exprimées comme une somme des différentes pertes harmoniques.

$$RI^2 = R_{50Hz} \cdot I_{50Hz}^2 + R_{150Hz} \cdot I_{150Hz}^2 + R_{250Hz} \cdot I_{250Hz}^2 + \dots$$

1.1.4 Disfonctionnement des équipements

Les harmoniques peuvent influencer sur le fonctionnement des dispositifs à semi-conducteurs. Si l'équipement est sensible au passage par zéro, un état de résonance peut produire une forme d'onde de courant qui effectue plus qu'un passage par zéro chaque demi-cycle, ce qui mènera à un disfonctionnement du dispositif. Les problèmes avec les dispositifs à semi-conducteurs se développent également avec l'équipement qui fonctionne par la détection des valeurs maximales de la tension. Autres défauts de fonctionnement de dispositif à semi-conducteurs sont :

- Erreurs dans l'équipement de mesure
- Déclenchement indésirables des relais et des contacteurs,
- Fonctionnement instable des circuits d'allumages par le passage de la tension par zéro.
- Interférence avec des contrôleurs de moteurs.

1.1.5 Résonance

L'utilisation des condensateurs sur un système d'alimentation en présence d'équipement polluant produit un état de résonance harmonique. L'impédance capacitive diminue directement avec la fréquence et l'impédance inductive augmente avec la fréquence.

A la fréquence de résonance de tout circuit L'impédance inductive égalera l'impédance capacitive. Dans les systèmes électriques réels employant des condensateurs de compensation de phase, une résonance série, parallèle ou une combinaison des deux peut se produire. Dans le cas de la résonance série, l'impédance totale à la fréquence de résonance est réduite à la composante résistive du système. Si cette composante est faible, un fort courant va être engendré par cette fréquence.

1.2 Facteur de puissance

Le facteur de puissance d'un dispositif est une mesure de la façon dont laquelle il consomme ou génère de la puissance active depuis/au réseau électrique.

Cette section expliquera la théorie de facteur de puissance et de son importance pour les fournisseurs et les consommateurs d'énergie.




FIG. 1.1 – Résonance série




FIG. 1.2 – Résonance parallèle

Le facteur de puissance se calcule de deux manières différentes selon le type de charges utilisé, on distingue deux types de charges :

1.2.1 Cas des charges linéaires

Un dispositif qui est considéré comme linéaire consomme un courant sinusoïdal pur depuis le réseau à la même fréquence de la tension d'alimentation, ceci étant établi par une différence dans la phase (exprimé par ϕ) entre les formes d'onde courant et




FIG. 1.3 – Puissance active et réactive




FIG. 1.4 – Forme du courant dans une charge linéaire




FIG. 1.5 – Forme du courant dans une charge non linéaire

tension de réseau voir la figure 1.4.

Le schéma 1.3 montre une illustration de 'la puissance complexe' fournie à un circuit linéaire. Notez que l'unité de la puissance active est le WATT, cette composante est responsable de n'importe quel travail réel ou de transfert d'énergie effectué. La composante imaginaire de la puissance complexe présente une conséquence importante de la façon dont la puissance active est transférée.

Dans le cas d'un dispositif linéaire :

$$\text{Facteur de puissance} = \cos \phi \quad (1.1)$$

1.2.2 Cas de charges polluantes

Les charges polluantes ou non linéaires sont des dispositifs qui consomment un courant dont la forme n'est pas sinusoïdale comme illustré sur la figure 1.5. Il y aura évidemment une présence de composantes de courant ayant d'autres fréquences dans le courant de charge.

Le facteur de puissance pour ces dispositifs peut être calculé en utilisant les formules

suivantes [5] :

$$PF = \frac{1}{\sqrt{1 + THD_i^2}} \quad (1.2)$$

Où :

PF=Facteur de puissance

THD=Taux des harmoniques

Le taux de distorsion des harmoniques est une mesure de la proportionnalité entre la composante fondamentale du courant et la somme du reste de ces composantes harmoniques. Ceci est exprimé par :

$$THD = \frac{\sqrt{I_s^2 - I_{s1}^2}}{I_{s1}} \quad (1.3)$$

Où : I_s est le courant total et I_{s1} le fondamental du courant.

Le déplacement du facteur de puissance DPF est égal à $\cos \phi_1$ où ϕ_1 est la différence de phase entre le fondamental du courant et la tension du réseau électrique.

1.2.3 Importance du facteur de puissance

On peut facilement observer l'importance du facteur de puissance par la limite de $\cos \phi$ dans l'équation de la puissance réelle pour les circuits linéaires.

Pour deux dispositifs consommant des quantités égales de puissance active et effectuant de ce fait la même quantité de travail, le dispositif qui consomme ou produit une puissance plus imaginaire exigera un plus grand courant de fonctionnement pour transférer la puissance active voulue.

Par conséquent, des niveaux de courants plus élevés seront exigés sans aucun avantage supplémentaire pour le consommateur. Ces courants élevés signifieront que le fournisseur doit ajouter la capacité au réseau de distribution sans bénéficier d'un avantage réel. En général seulement la puissance active est comptée au consommateur. En outre, les courants auront comme conséquence de très grandes pertes ohmiques dans le réseau.

Chapitre 2

Les filtres actifs, Principe et Stratégies

2.1 Principe du filtre actif parallèle

Le filtre actif parallèle de puissance est un système électronique qui compense les harmoniques de courant en réagissant comme une source de courant qui injecte des harmoniques égales en amplitude mais opposés en phase avec les harmoniques générées par la charge.

Ce principe est appliqué à n'importe quel type de charge considérée comme non linéaire ou polluante. En outre et avec une commande appropriée, le filtre actif peut également corriger le facteur de puissance de charge, et de cette façon le réseau de distribution d'énergie voit l'ensemble (charge + filtre actif) comme une résistance idéale. La figure 2.1 montre le schéma de principe d'un filtre actif dans un réseau d'énergie. Alors que le courant absorbé par la charge polluante est non sinusoïdal, le courant créé par le filtre actif est tel que le courant absorbé du réseau est sinusoïdal.

Le concept de l'APF (*Active Power Filter*) a été proposé en 1971 par H. Sasaki and T. Machida [11] et il a été concrétisé pour la première fois en 1982 en réalisant un filtre active de 800kVA à base d'un onduleur MLI en source de courant utilisant des commutateurs GTO dans le but de compenser les harmoniques [6].

2.2 Structure générale d'un filtre actif

Un filtre actif est composé de quatre parties comme le montre la figure 2.2. La partie puissance est constituée d'un circuit de stockage d'énergie, d'un onduleur destiné à répartir le courant dans les différentes phases et un filtre d'entrée destiné à




FIG. 2.1 – Schéma de principe d'un filtre actif




FIG. 2.2 – Structure générale d'un filtre actif [3]




FIG. 2.3 – Filtre actif en onduleur de tension

réaliser l'interface entre le réseau et l'onduleur. La partie contrôle tient compte du circuit de stockage d'énergie, du filtre d'entrée et des harmoniques sur le réseau et permet d'actionner le circuit onduleur.

2.2.1 Partie onduleur

Le filtre actif utilise un onduleur et une source continue pour produire avec précision le signal nécessaire pour corriger le courant distordu d'un système. La source doit être branchée positivement ou négativement ou débranchée une manière très rapide pour pouvoir absorber ou injecter comme voulu de la puissance dans le réseau. Les deux types de base des convertisseurs utilisés dans les filtres actifs sont les onduleurs de tension et les onduleurs de courant comme il est illustré respectivement sur les figures 2.3 et 2.4.

Dans les onduleurs de tension, la source continue de tension est réalisée par un condensateur qui résiste aux changements de tension, alors que dans les onduleurs de courant on utilise une inductance pour former une source continue de courant. Dans les deux cas, la source continue absorbe de la puissance active depuis le réseau à travers les circuits de commutation de l'onduleur (le fonctionnement en redresseur du convertisseur) ou tout simplement depuis une source continue externe et séparée. C'est l'exemple des onduleurs connectés aux réseaux qui utilisent des piles photovoltaïques pour fournir de la puissance active à la source continue de l'onduleur.

Dans le cas de l'onduleur de tension, une simple inductance peut servir de filtre d'entrée.




FIG. 2.4 – Filtre actif en onduleur de courant




FIG. 2.5 – Schéma bloc de la partie commande d'un filtre actif

2.2.2 Partie commande

La partie commande (boucles de régulation), est le bloc qui agit sur l'onduleur pour imposer la valeur instantanée du courant de telle sorte que le courant fourni par le réseau soit sinusoïdal et en phase avec la tension de réseau.

Généralement, la partie commande du filtre actif est constituée de trois sous blocs :

- Bloc pour l'estimation et la génération de la référence courant onduleur (courant de filtre).
- Bloc pour le contrôle du courant onduleur (commande de l'onduleur).
- Bloc pour la compensation des pertes du bus continu dans le cas d'utilisation d'un condensateur comme stockeur d'énergie.

2.3 Stratégies de fonctionnement des filtres actifs

2.3.1 Calcul des références courant

Plusieurs facteurs influent sur la performance d'un filtre de puissance actif, l'un des principaux étant le choix de la stratégie de la génération de la référence courant [6]. Le bloc de la génération de référence doit acquérir l'information de l'amplitude et la phase du courant de charge pour pouvoir engendrer la référence courant compensateur d'harmoniques et de réactif.

Toutefois quelques nouvelles méthodes surgissent, on cite les techniques adaptatives et celles à base de la logique floue et les réseaux de neurones qui sont assez précis et qui ont, naturellement, une réaction bien meilleure. Malheureusement, le matériel de contrôle actuellement disponible n'est pas approprié à l'exécution de ces techniques.

Méthode spectrale

La correction dans le domaine spectral (fréquentiel) est basée sur le principe de l'analyse de Fourier et la périodicité de la tension ou le courant à vouloir corriger [7]. Ce concept est illustré sur la figure 2.6.

Supposons que $x(t)$ est une séquence finie de longueur N . La DFT (*Discret Fourier Transform*) de $x(t)$ est définie comme suit :

$$X(k) = DFT[x(t)] = \sum_{n=0}^{N-1} x(n) \cdot W_N^{kn} \quad k = 0, 1, \dots, N-1 \quad (2.1)$$

IDFT (*Inverse DFT*) de $x(t)$ est définie par :

$$x(n) = IDFT[X(k)] = \frac{1}{N} \sum_{k=0}^{N-1} X(k) \cdot W_N^{-kn} \quad n = 0, 1, \dots, N-1 \quad (2.2)$$

où $W_N = e^{-j2\pi/N}$, et N la dimension du signal $X(k)$.

L'équation(2.1) peut se présenter aussi comme suit :

$$X(k) = \sum_{n=0}^{N-1} x(n) \cos\left[\left(\frac{2\pi}{N}\right)nk\right] - j \sum_{n=0}^{N-1} x(n) \sin\left[\left(\frac{2\pi}{N}\right)nk\right] \quad (2.3)$$

L'équation(2.3) est constituée de deux parties :

- Partie réelle qui est représentée par la somme des cosinus.




FIG. 2.6 – Génération de la référence courant compensateur par la méthode fréquentielle

- Partie imaginaire représentée par la somme des sinus.

Le coefficient k représente les composantes continue, fondamentale et harmoniques du signal $X(k)$. Par exemple $k = 0$ correspond à la composante continue, $k = 3$ correspond à la composante de troisième harmonique.

La DFT est la seule méthode qui permet la compensation d'une partie spécifiée des harmoniques.

Vu le déphasage entre le sinus et le cosinus, on peut obtenir la puissance active et la puissance réactive.

Par exemple, si $x(n)$ est un signal sinus, la composante fondamentale en cosinus de sa transformée de Fourier représentera sa composante réactive. S'il y a besoin de compenser toutes les harmoniques de courant, on soustrait du signal courant de charge sa composante fondamentale. Si on demande de compenser à la fois les composantes réactive et harmoniques, on soustrait uniquement la composante fondamentale active à partir du courant de charge pour avoir la référence courant compensateur, cette opération est montrée sur la figure 2.6.

Il est à remarquer qu'il n'y a pas compensation de la composante continue du courant, donc il est nécessaire de supprimer cette composante durant les calculs[7].

Méthode p-q

En 1984, la théorie de la puissance réactive instantanée a été publiée [8]. Basée sur cette théorie, l'intitulée 'méthode de p-q' peut être appliquée avec succès dans le filtrage de la puissance active.

Ce principe consiste à séparer le fondamental du reste du signal [9]. Ceci est réalisé en le mettant dans le " domaine continu " alors que les harmoniques sont dans " le domaine fréquentiel ". les tensions et les courants sont placés dans le système d'axes

α, β par la transformation de Concordia.

$$\begin{bmatrix} I_\alpha \\ I_\beta \end{bmatrix} = \sqrt{\frac{2}{3}} \begin{bmatrix} 1 & -\frac{1}{2} & -\frac{1}{2} \\ 0 & \frac{\sqrt{3}}{2} & -\frac{\sqrt{3}}{2} \end{bmatrix} \begin{bmatrix} I_1 \\ I_2 \\ I_3 \end{bmatrix} \quad (2.4)$$

et

$$\begin{bmatrix} V_\alpha \\ V_\beta \end{bmatrix} = \sqrt{\frac{2}{3}} \begin{bmatrix} 1 & -\frac{1}{2} & -\frac{1}{2} \\ 0 & \frac{\sqrt{3}}{2} & -\frac{\sqrt{3}}{2} \end{bmatrix} \begin{bmatrix} V_1 \\ V_2 \\ V_3 \end{bmatrix} \quad (2.5)$$

Il est ainsi possible de calculer les grandeurs P et Q telles que :

$$\begin{bmatrix} P \\ Q \end{bmatrix} = \begin{bmatrix} V_\alpha & V_\beta \\ -V_\beta & V_\alpha \end{bmatrix} \begin{bmatrix} I_\alpha \\ I_\beta \end{bmatrix} \quad (2.6)$$

Les harmoniques de même fréquence, courant et tension, vont générer une composante continue alors que les produits de fréquences différentes vont donner une composante alternative. Si la tension est initialement sinusoïdale, la composante continue des puissances est relative au courant fondamental. Filtrer cette composante continue revient à ne conserver que les composantes harmoniques du courant :

$$\begin{bmatrix} I_{ref \ \alpha} \\ I_{ref \ \beta} \end{bmatrix} = \frac{1}{V_\alpha^2 + V_\beta^2} \begin{bmatrix} V_\alpha & V_\beta \\ -V_\beta & V_\alpha \end{bmatrix} \begin{bmatrix} \tilde{P} \\ \tilde{Q} \end{bmatrix} \quad (2.7)$$

Les références de courant dans le repère triphasé sont donc :

$$\begin{bmatrix} I_{ref \ 1} \\ I_{ref \ 2} \\ I_{ref \ 3} \end{bmatrix} = \frac{2}{3} \begin{bmatrix} 1 & 0 \\ -\frac{1}{2} & \frac{\sqrt{3}}{2} \\ -\frac{1}{2} & -\frac{\sqrt{3}}{2} \end{bmatrix} \begin{bmatrix} I_{ref \ \alpha} \\ I_{ref \ \beta} \end{bmatrix}. \quad (2.8)$$

Le schéma d'obtention des références harmoniques pour le filtre actif est donné à la figure 2.7. Il est à noter qu'en présence d'une tension non sinusoïdale, le courant de référence est quelque peu déformé. En fait, ceci s'explique par la présence d'harmoniques de tension de même rang que les harmoniques de courant faisant disparaître une partie de ces derniers lors du filtrage des puissances P et Q . En filtrant la tension, le résultat est donc plus satisfaisant.

Cette méthode néglige la relation qui lie les courants d'un système triphasé, de ce fait elle devient non précise quand le système triphasé est déséquilibré [3].

Méthode d-q

Le diagramme en bloc détectant les harmoniques basé sur la transformation d-q [10] est montré sur la figure 2.8.




FIG. 2.7 – Schéma d'obtention des références harmoniques pour le filtre actif.




FIG. 2.8 – Schéma d'acquisition des harmoniques basé sur la transformation d-q

Le signal courant triphasé $\vec{i}(i_a, i_b, i_c)$ est transformé en signal $\vec{i}_{dq0}(i_d, i_q)$ par l'équation ci-dessous (2.9)

$$i_{dq} = \begin{bmatrix} i_d \\ i_q \\ i_0 \end{bmatrix} = C \begin{bmatrix} i_a \\ i_b \\ i_c \end{bmatrix} = \begin{bmatrix} \bar{i}_a + \tilde{i}_d \\ \bar{i}_q + \tilde{i}_q \\ i_0 \end{bmatrix} \quad (2.9)$$

où

$$C = \sqrt{\frac{2}{3}} \begin{bmatrix} \cos \omega t & \cos(\omega t - 2\pi/3) & \cos(\omega t + 2\pi/3) \\ -\sin \omega t & -\sin(\omega t - 2\pi/3) & \sin(\omega t + 2\pi/3) \\ 1/\sqrt{2} & 1/\sqrt{2} & 1/\sqrt{2} \end{bmatrix} \quad (2.10)$$

Après la transformation d-q, la composante fondamentale du courant de charge triphasé devient une composante continue (\bar{i}_d, \bar{i}_q) dans le repère d-q, et la composante harmonique devient $(\tilde{i}_d, \tilde{i}_q, i_0)$.

Un filtre passe-bas est utilisé pour séparer le signal continu des composantes harmoniques et de la composante réactive.

Puis, la composante fondamentale $\vec{i}_f(i_{af}, i_{bf}, i_{cf})$ est obtenue par rotation d-q inverse. La composante harmonique $\vec{i}_h(i_{ah}, i_{bh}, i_{ch})$ est calculée par soustraction de la composante fondamentale déjà obtenue avec le courant de charge. De de (2.10) on obtient la fonction de transfert comme suit :

$$\vec{i}_h = \vec{i} - \vec{i}_f = (1 - C.L(s).C^{-1})\vec{i} \quad (2.11)$$

Méthode SRF (Synchronous Reference Frame)

Les références [14, 15] présentent une méthode de deux étapes pour déterminer la référence courant compensateur qui assure un courant de source sinusoïdal et en phase avec la tension de réseau.

Dans cette approche, les courants de charge dans l'espace $a-b-c$ subissent un changement de repère vers l'espace $\alpha-\beta$ par l'équation(2.12). Après, utilisant l'équation(2.13), les références stationnaires sont transformées par une rotation à des références synchrones, où θ est la position angulaire des références stationnaires.

Le vecteur courant résultant de(2.13) est ensuite filtré par un filtre passe-bas pour récupérer ses composantes continues, ces dernières se transforment à des références stationnaires par rotation inverse comme l'indique l'équation(2.14).

Les composantes fondamentales du courant de charge dans l'espace $a-b-c$ sont déterminées par l'équation(2.15), et qui vont être les courants de source désirés. Donc, les références des courants compensateurs peuvent être obtenues par soustraction des composantes fondamentales calculées dans(2.14) à partir des courants de charge, comme il est indiqué par l'équation(2.16)

$$\begin{bmatrix} i_q^s \\ i_d^s \end{bmatrix} = \sqrt{\frac{2}{3}} \begin{bmatrix} 1 & -\frac{1}{2} & -\frac{1}{2} & i_{la} \\ 0 & \frac{\sqrt{3}}{2} & -\frac{\sqrt{3}}{2} & i_{lb} \\ & & & i_{lc} \end{bmatrix} \quad (2.12)$$

$$\begin{bmatrix} i_q^e \\ i_d^e \end{bmatrix} = \begin{bmatrix} \cos \theta & -\sin \theta \\ \sin \theta & \cos \theta \end{bmatrix} \begin{bmatrix} i_q^s \\ i_d^s \end{bmatrix} \quad (2.13)$$

$$\begin{bmatrix} i_{qd}^s \\ i_{dd}^s \end{bmatrix} = \begin{bmatrix} \cos \theta & \sin \theta \\ -\sin \theta & \cos \theta \end{bmatrix} \begin{bmatrix} i_{qd}^e \\ i_{dd}^e \end{bmatrix} \quad (2.14)$$

$$\begin{bmatrix} i_{la}^1 \\ i_{lb}^1 \\ i_{lc}^1 \end{bmatrix} = \sqrt{\frac{3}{2}} \begin{bmatrix} 1 & 0 \\ -\frac{1}{2} & \frac{\sqrt{3}}{2} \\ -\frac{1}{2} & -\frac{\sqrt{3}}{2} \end{bmatrix} \begin{bmatrix} i_{qd}^s \\ i_{dd}^s \end{bmatrix} = \begin{bmatrix} i_{sa} \\ i_{sb} \\ i_{sc} \end{bmatrix} \quad (2.15)$$

$$i_{fk}^* = i_{lk} - i_{sk}, \quad k = a, b, c. \quad (2.16)$$

Méthode DTC (Direct testing and calculing method)

La caractéristique principale de cette méthode est le calcul direct de la composante compensatrice du courant de charge, sans utilisation d'une quelconque transformation de repère. En outre cette méthode délivre les références de courant harmonique et réactif séparément. Elle est à base de la PLL[21]. La PLL est un bloc qui reçoit un signal d'entrée périodique $u(t)$ et délivre en temps réel une estimation des signaux suivants :

- La composante fondamentale synchronisée $y(t)$.
- L'amplitude $A(t)$ de $y(t)$.
- La phase $\phi(t)$ de $y(t)$.

Le signal d'erreur $u(t) - y(t)$ exprime la distorsion du signal $u(t)$.

Bien qu'elle PLL soit prévue pour extraire les composantes réactif est harmoniques du courant, elle extrait également d'autres informations telles que la valeur maximale, l'angle de phase et la fréquence de la composante fondamentale, le (THD) et le facteur de puissance.

On suppose que $v(t) = v^f(t) + v^h(t)$ est la tension distordue de charge et

$$v^f(t) = V_1 \sin(\phi_v) \quad (2.17)$$

sa composante fondamentale extraite par le bloc PLL. Ainsi, le THD, amplitude, l'angle de phase et fréquence de la composante fondamentale sont également extraites et rendues disponibles. Le courant de charge peut s'exprimer comme suit :

$$i(t) = i^f(t) + i^h(t) \quad (2.18)$$




FIG. 2.9 – Extraction des composantes harmonique et réactive en utilisant deux blocs PLL

où

$$i^f(t) = I_1 \sin(\phi_i) \quad (2.19)$$

représente la composante fondamentale de courant de charge et $i^h(t)$ sa composante harmonique. L'amplitude et la phase du courant de charge sont aussi calculées par un autre bloc PLL.

En outre, la composante fondamentale de courant de charge peut être écrite comme suit :

$$i^f(t) = I_1 \sin(\phi_i) = i_a^f(t) + i_r^f(t) \quad (2.20)$$

où $i_a^f(t)$ et $i_r^f(t)$ représentent les composantes active et réactive de $i^f(t)$. Les composantes active et réactive s'expriment comme suit :

$$i_a^f = I_1 \cos(\phi_i - \phi_v) \sin \phi_v \quad (2.21)$$

$$i_r^f = I_A \sin(\phi_i - \phi_v) \cos \phi_v \quad (2.22)$$

Il est à remarquer que les composantes I_1 , ϕ_v , ϕ_i , $\cos \phi_v$, et $\sin \phi_v$ sont toutes extraites par les deux blocs PLL, et les calculs supplémentaires nécessaires sont : une soustraction pour produire le déphasage entre la tension et le courant de charge $\phi_i - \phi_v$, une fonction \sin et deux multiplications.

La figure 2.9 montre le diagramme en blocs d'un extracteur des composantes réactive/harmonique d'une phase de courant de charge. Deux blocs PLL identiques sont utilisés pour le traitement des signaux tension et courant de charge. La liaison entre les deux blocs est pour le calcul de la composante fondamentale réactive du courant de charge. Cette structure délivre aussi les harmoniques de la tension de




FIG. 2.10 – Filtre actif dans un Système monophasé

source $v^h(t)$, les valeurs crêtes des composantes fondamentales de tension et de courant A_i et A_v ; leurs phases ϕ_v et ϕ_i et le déphasage entre la tension et le courant de charge.

Méthode de détection du pic de la puissance de charge

Dans cette méthode, le calcul de la référence courant réactif et harmonique revient à estimer le courant actif consommé par la charge.

La figure 2.10 illustre en détail la compensation des harmoniques par cette méthode dans un réseau monophasé.

Pour faire une compensation d'harmoniques en utilisant cette méthode, P_i doit être égal à la puissance moyenne P_o consommée par la charge. En considérant que le système est à l'état d'équilibre, la conservation de puissance donne :

$$P_i = \frac{1}{2} V_s \cdot I_{L1} \cdot \cos \phi = P_o \quad (2.23)$$

où V_s , I_s et I_{L1} sont respectivement les amplitudes maximales de $v_s(t)$, $i_s(t)$ et $i_{L1}(t)$, ϕ est le déphasage entre la tension de la source $v_s(t)$ et le courant $i_{L1}(t)$. De l'équation 2.23, on remarque que I_s est proportionnel à P_o .

La loi des nœuds donne :

$$i_h(t) = i_L(t) - i_s(t) \quad (2.24)$$

$i_h(t)$ contient toutes les harmoniques de $i_L(t)$ et la composante fondamentale de $i_{h1}(t)$ qui est la différence entre $i_{L1}(t)$ et $i_s(t)$. Puisque le côté alternatif du filtre est la

tension de réseau avec la fréquence fondamentale, $i_{h1}(t)$ doit être en quadrature de phase avec la source de tension $v_s(t)$ pour que le compensateur ne manipule que la puissance réactive. Cela peut être prouvé comme suit :

$$\begin{aligned}
 i_{h1}(t) &= i_{L1}(t) - i_s(t) \\
 &= I_{L1} \sin(\omega t + \phi) - I_s \sin \omega t \\
 &= I_{L1} \sin(\omega t + \phi) - I_{L1} \sin \omega t \cdot \cos \phi \\
 &= I_{L1} \sin \phi \cdot \cos \omega t
 \end{aligned} \tag{2.25}$$

où ω est la pulsation fondamentale en radians par seconde. Dans le côté continu du système (en aval de la charge), les harmoniques apparus dans la tension $v_o(t)$ et le courant $i_o(t)$ sont du 2^e ordre. Donc la puissance de sortie peut être exprimée comme :

$$\begin{aligned}
 p_o(t) &= v_o(t) \cdot i_o(t) \\
 &\cong V_o(1 + r_v \sin(2\omega t)) \cdot I_o(1 + r_i \sin(2\omega t)) \\
 &\cong V_o I_o (1 + r_v \sin(2\omega t) + r_i \sin(2\omega t)) \\
 &= P_o(1 + r_p \sin(2\omega t))
 \end{aligned} \tag{2.26}$$

où V_o , I_o sont respectivement les composantes continues de $v_o(t)$ et $i_o(t)$, r_v , r_i et r_p sont dans l'ordre les coefficients des harmoniques de V_o , I_o et P_o .

Il a été conclu que l'amplitude $i_s(t)$ est proportionnel à P_o qui est la composante continue de la puissance de sortie $p_o(t)$. Au lieu de filtrer le signal $p_o(t)$, la valeur crête de $p_o(t)$ est détectée et ajustée par les détecteurs de crêtes pour avoir la valeur de P_o .

La commande de l'amplitude de $i_s(t)$ est donc le produit de P_o par un gain propre K_2 . Cette amplitude est multipliée par la référence du sinus afin d'avoir la valeur instantanée du courant $i_s(t)$ qui est en phase avec la tension du réseau $v_s(t)$. La référence du sinus est produite par la normalisation de la tension de source $v_o(t)$ par un facteur K_1 . Le diagramme en bloc exprimant cette stratégie est illustrée sur la figure 2.11. Cette méthode peut être appliqué pour un système monophasé comme elle peut aussi être appliquée pour le système triphasé.

2.3.2 Compensation du bus continu

Les références harmoniques étant calculées, le pont qui va générer ces courants va avoir des pertes faisant décroître la tension de boucle. Il est donc nécessaire de les compenser. Pour cela, une régulation de la tension (ou plutôt le carré de celle-ci) permet le calcul simple d'un courant correspondant à la puissance active nécessaire pour compenser les pertes.

La figure 2.12 représente la commande qui sert à compenser les pertes par le bus continu.




FIG. 2.11 – Schéma synoptique de la compensation par la détection de l'optimum de puissance de sortie




FIG. 2.12 – Régulation des pertes du bus continu

2.3.3 Contrôle du courant (Commande de l'onduleur)

Une fois obtenue la référence du courant compensateur, il est nécessaire de commander le pont de puissance afin de générer effectivement les courants souhaités.

La performance d'un filtre actif est sensiblement liée au choix des techniques de contrôle de courant.

Pour compenser la distorsion du courant due aux redresseurs, le filtre actif et son contrôle de courant doivent avoir la capacité à poursuivre les variations soudaines de la référence courant qui s'expriment par la grandeur di/dt .

Par conséquent, dans les applications des filtres actifs, le choix de la stratégie de contrôle de courant s'avère plus important pour l'obtention d'un niveau des performances satisfaisant.

Pour cela différentes techniques sont utilisées.

Contrôle par MLI

Cette version du contrôle de courant utilise une modulation sinus-triangle MLI pour commander un onduleur, cela en considérant comme signal modulant l'erreur du courant compensé par un régulateur proportionnel intégral.

Cette technique assure au système la réponse la plus rapide. En effet, un changement soudain du signal modulant est instantanément transformé en variation du rapport cyclique.

L'application de ces techniques de modulation peut réduire la vitesse de réaction du système. Néanmoins, la technique de contrôle du courant par MLI est très simple à être concrétisée par des circuits analogiques. Bien qu'elle soit facilement implémentable, cette technique fournit une performance plutôt insuffisante en ce qui concerne des applications des filtres actifs[16], ce qui est principalement dû à la limitation de la largeur de bande du régulateur qui joue un rôle d'un filtre et bloque une partie non négligeable du signal modulant.

Contrôle par Hystérésis

Le bloc du contrôleur courant par hystérésis délivre les signaux de commutation par la comparaison de l'erreur du courant avec une bande fixe d'hystérésis.

La figure 2.15 montre le principe de base du contrôle par hystérésis.

Cette méthode consiste à mesurer le courant généré par le filtre actif, ce dernier est comparé avec la signal de référence calculé par le bloc de d'estimation de la consigne. La figure 2.15 illustre la commande du courant par méthode d'hystérésis. Bien qu'elle soit simple et extrêmement robuste, cette commande présente plusieurs insuffisances, la principale produit une fréquence de modulation variable pour l'onduleur




FIG. 2.13 – Principe du contrôle par MLI




FIG. 2.14 – Contrôle du courant par la technique MLI




FIG. 2.15 – Principe du contrôle par hystérésis

ce qui mène en général à différents problèmes, allant de la difficulté de la conception des filtres d'entrées et jusqu' à la génération de résonances indésirables sur le réseau. Un autre inconvénient du contrôle par hystérésis est que sa performance est négativement affectée par l'interaction des courants de phase dans les systèmes triphasés. Les applications industrielles ont suggéré beaucoup d'améliorations à la structure originale de contrôle. Tout d'abord, des techniques de découplage en phase de courant ont été conçus, deuxièmement, une fréquence modulation fixe de a été réalisée par une largeur variable de la bande d'hystérésis comme fonction de sortie instantanée, ceci est réalisé au moyen d'une commande par une (PLL) ou par une action de feedforward fonctionnant sur les seuils de contrôle [18].

Contrôle par Dead Beat

La commande Dead Beat ou prédictive appliquée au contrôle de courant a pour objectif de choisir la tension de l'onduleur qui fera atteindre le courant à une valeur désirée dans la fin de la prochaine période de modulation[17].

Considérons le circuit de la figure 2.18 comme étant le schéma simplifié du filtre actif présenté sur la figure 2.17. L'application de la loi de Kirchohff sur les deux mailles




FIG. 2.16 – Contrôle du courant par Hystérésis




FIG. 2.17 – Schéma d'un APF parallèle




FIG. 2.18 – Circuit simplifié

1 et 2 donne :

$$I_s = I_L - I_v \quad (2.27)$$

$$I_s = \frac{1}{Z_s + Z_v} \cdot V_s + \frac{Z_v}{Z_s + Z_v} \cdot I_L - \frac{1}{Z_v + Z_s} \cdot V_v \quad (2.28)$$

$$Z(s) = R + sL_s \quad (2.29)$$

$$Z_v = sL_f \quad (2.30)$$

Considérons que le courant de charge provient d'une source de courant, l'ensemble des équations ci-dessus(2.27) à (2.30) donnent :

$$I_s = \frac{1}{s(L_s + L_f) + R} \cdot V_s(s) + \frac{sL}{s(L_s + L_f) + R} \cdot I_L(s) - \frac{1}{s(L_s + L_f) + R} \cdot V_v(s) \quad (2.31)$$

La prochaine étape est de discretiser l'équation(2.31) Elle est obtenue par l'application de la transformation bilinéaire, qui est une méthode simple et qui présente une bonne stabilité sans causer les effets de recouvrements [20]. Par remplacement du terme s dans l'équation (2.31) on obtient l'équation suivante :

$$I_s(z)[(A+1)z^{-1} + (A-1)] = V_s(z) \cdot [(B)z^{-1} + (B)]I_s(z) \cdot [(Cz^{-1} - C)] - V_v \cdot [z^{-1}B + B] \quad (2.32)$$

où A, B, C, p_1, p_2, p_3 sont des constantes. L'équation aux différences relative à l'équation (2.32) est comme suit :

$$I_s = p_1 \cdot I_L(k) - p_1 \cdot I_L(k-1) - p_2 \cdot V_v(k) - p_2 \cdot V_v(k-1) - p_3 I_s(k-1) + p_2 \cdot V_s(k) + p_2 \cdot V_s(k-1) \quad (2.33)$$

On exploite maintenant la technique Dead Beat appliquée sur les onduleurs par Gokhale et Kawamura [19], Voir la figure 2.19.

$$T_1 = T(k) + \frac{T}{2} - \frac{\Delta T}{T}, \quad T_2 = T(k) + \frac{T}{2} + \frac{\Delta T}{2} \quad (2.34)$$

La figure 2.19 montre que la tension de sortie de l'onduleur peut prendre les valeurs $E, -E$ ou zéro. La largeur d'impulsion ΔT est précédemment calculé pour forcer le courant de charge à suivre une référence sinusoïdale.

Pour une fréquence d'échantillonnage élevée, la tension de sortie de l'onduleur peut être considérée égale à sa valeur moyenne donnée comme suit :

$$V_v = \pm E \cdot \frac{\Delta T}{T} \quad (2.35)$$




FIG. 2.19 – Génération d'un signal par la technique dead beat




FIG. 2.20 – Commande de courant par la technique dead beat

Le courant de source désiré est égale à la reference courant.

$$I_s(k) = I_{ref}(k + 1) \quad (2.36)$$

En remplaçant (2.35) et(2.36) dans (2.33) on obtient :

$$\begin{aligned} \Delta T = \left[\frac{T}{p_2 E} \right] [p_1 \cdot I_L(k) - p_1 \cdot I_L(k - 1) - p_3 \cdot I_s(k - 1) + p_2 \cdot V_s(k) + \\ + p_2 \cdot V_s(k - 1) - I_{ref}(k + 1) - \left[\frac{T}{p_2 E} \right] \Delta T(k - 1)] \end{aligned} \quad (2.37)$$

Donc, à partir de l'équation(2.3.3), la compensation du courant de charge est produite. Le schéma illustré dans la figure 2.20 permet cette commande.

L'algorithme du contrôle de deadbeat effectue une estimation de la valeur instantanée de la tension de l'onduleur, qui est donc également employé pour le contrôle de la référence de courant. Ce pendant, le temps de calcul occupé pour cette estimation est en effet un inconvénient sérieux pour cette technique. Et vu qu'on exige toujours que la réponse du système soit rapide, cette commande peut impliquer une insuffisance dans les applications APLC.

Chapitre 3

Etude et conception du filtre actif

3.1 Introduction

Dans ce chapitre, nous allons décrire en détail le principe de fonctionnement du système de compensation des harmoniques et de correction du facteur de puissance, qui va être par la suite concrétisé en utilisant un DSP. Cette description comprendra un développement mathématique avec le dimensionnement de chaque élément constituant le compensateur.

3.2 Description du compensateur à étudier

Notre travail portera sur l'étude d'un compensateur formé d'un onduleur de tension monophasé 2 niveaux, alimenté par une source d'énergie supposée de puissance infinie, et d'une commande avec la partie estimation de la référence courant compensateur qui dérive de la méthode DTC développée dans le chapitre 2 et dont le bloc contrôle du courant compensateur utilise la méthode d'hystérésis. La figure 3.1 montre le système (réseau + compensateur + charge polluante) à étudier.

La source de tension connectée sur le bus continu de l'onduleur joue le rôle d'une source renouvelable, elle peut être un réseau de panneaux solaires ou une source redressée issue d'une éolienne. . .etc. ce choix est expliqué par le fait que le compensateur est dimensionné pour être intégré dans un onduleur connecté au réseaux. Remarquons que le fait de supposer que la source continue étant de puissance fournie infinie nous permettra d'omettre le contrôle du bus continu.




FIG. 3.1 – Schéma du compensateur à étudier

3.3 Description de la commande de la compensation

La charge polluante qui peut être par exemple, une maison, une alimentation à découpage ou un moteur, génère des harmoniques dans le courant qui la traverse tout en dégradant le facteur de puissance (chapitre 1). Le courant de charge $i_{ch}(t)$ subira alors une déformation dans son allure, il n'est plus sinusoïdal mais il demeure toujours périodique de la même période que celle de la tension du réseau $v_s(t)$. En supposant que la tension du réseau est :

$$v_s(t) = V_S \cdot \sin(\omega t) \quad (3.1)$$

Le courant de charge $i_{ch}(t)$ est périodique et non-linéaire, il peut être exprimé en série de Fourier comme suit :

$$i_{ch}(t) = \sum_{n=1}^{\infty} I_n \sin(n\omega t + \theta_n) \quad (3.2)$$

donc la puissance totale appliquée à la charge est :

$$\begin{aligned} P_{ch} &= v_s(t) * i_{ch}(t) \\ &= V_S \sin(\omega t) * \sum_{n=1}^{\infty} I_n \sin(n\omega t + \theta_n) \\ &= I_1 \cdot V_S \sin^2(\omega t) \cos \theta_1 + I_1 V_S \sin(\omega t) \cos(\omega t) \sin \theta_1 + \sum_{n=2}^{\infty} I_n \sin(n\omega t + \theta_n) * V_S \sin(\omega t) \end{aligned}$$

On peut extraire les composantes de la puissance de charge comme suit :

$$P_{active} = I_1 \cdot V_S \sin^2(\omega t) \cos \theta_1 \quad (3.3)$$

$$P_{reactive} = I_1 V_S \sin(\omega t) \cos(\omega t) \sin \theta_1 \quad (3.4)$$

$$P_{harmonique} = \sum_{n=2}^{\infty} I_n \sin(n\omega t + \theta_n) V_S \sin(\omega t) \quad (3.5)$$

Les composantes de courant de charge correspondantes à chaque composante de la puissance de charge sont :

$$i_{active}(t) = I_1 \cos \theta_1 \sin(\omega t) \quad (3.6)$$

$$i_{reactive}(t) = I_1 \sin \theta_1 \cos(\omega t) \quad (3.7)$$

$$i_{harmonique}(t) = \sum_{n=2}^{\infty} I_n \sin(n\omega t + \theta_n) \quad (3.8)$$

Ces trois composantes de courant de charge sont imposées par la charge polluante. Donc pour avoir un courant de source $i_s(t)$ sinusoïdal et en phase avec la tension du réseau $v_s(t)$, il est impératif que notre filtre actif parallèle génère le courant

$$i_o(t) = i_{reactive}(t) + i_{harmonique}(t) \quad (3.9)$$

$$= I_1 \sin \theta_1 \cos(\omega t) + \sum_{n=2}^{\infty} I_n \sin(n\omega t + \theta_n) \quad (3.10)$$

3.3.1 Partie d'estimation de la référence courant compensateur

Comme nous l'avons vu précédemment, la dépollution de la source d'énergie revient à générer un courant compensateur :

$$i_o(t) = I_1 \sin \theta_1 \cos(\omega t) + \sum_{n=2}^{\infty} I_n \sin(n\omega t + \theta_n)$$

Pour estimer instantanément la valeur du courant compensateur $i_o(t)$, nous avons choisit la méthode DTC discutée dans le chapitre 2.

Le choix de la méthode DTC revient à sa compatibilité et sa puissance dans les systèmes monophasés. En outre, cette méthode semble pour un premier travail, la plus facile à implémenter sur un calculateur.




FIG. 3.2 – Schéma synoptique de partie d'estimation de la référence courant compensateur




FIG. 3.3 – Schéma bloc du détecteur de passage par zéro

L'idée principale de cette méthode pour l'estimation du courant compensateur $i_o(t)$ est de calculer le courant actif $i_s(t)$ et le soustraire instantanément du courant de charge composé $i_{ch}(t)$

La méthode DTC est schématisée comme le montre la figure 3.2. Elle se compose de :

1. Détecteur de passage par zéro.
2. Générateur de rampe.
3. Filtre passe-bas.
4. Fonctions trigonométriques.
5. Détecteur de pic.
6. Calculateur de déphasage.
7. Additionneurs et multiplieurs.

Nous allons détailler, dans ce qui va suivre, ces différents sous blocs constituant la partie d'estimation du courant compensateur.

Détecteur de passage par zéro

Comme le montre la figure 3.3, le bloc du détecteur de passage par zéro (Zero crossing detector) est un bloc qui reçoit à son entrée la tension du réseau et qui délivre à sa sortie une impulsion ou un front (montant ou descendant) à chaque passage du négatif au positif de la tension d'entrée. Le but de ce bloc est de donner au compensateur l'information de l'état de la tension du réseau, cette information est utilisée pour synchroniser le compensateur avec le réseau de distribution de l'énergie. La figure 3.4 explicite le principe de fonctionnement du bloc détecteur de passage par zéro.

Générateur de signal rampe

Le bloc Générateur du signal rampe est un bloc qui vient juste en aval du bloc du détecteur de passage par zéro. Il permet de donner un signal linéaire avec le temps, le signal de sortie est initialisé à chaque excitation en provenance de son entrée (bloc détecteur de passage par zéro). La figure 3.5 donne le schéma en bloc du générateur




FIG. 3.4 – Principe du détecteur de passage par zéro



FIG. 3.5 – Schéma bloc du générateur de signal rampe




FIG. 3.6 – Principe de la génération du signal phase par le générateur de rampe




FIG. 3.7 – Schéma en bloc de la fonction Sinus

du signal rampe. Ce bloc permet donc de générer un signal ayant une pente ω qui exprime la variation de la phase $\varphi(t) = \omega.t$ de la tension du réseau $v_s(t) = V_S \cdot \sin(\varphi(t))$. La figure 3.6 montre la génération du signal exprimant la variation de la phase de la tension du réseau $v_s(t)$ de fréquence 50Hz par le bloc du générateur de signal rampe.

Fonctions trigonométriques

Comme il est montré sur la figure 3.7, le bloc trigonométrique donne à sa sortie le sinus (ou le cosinus) de l'angle reçu à son entrée. Remarquons que les trois blocs détecteur de passage par zéro, générateur de rampe et la fonction Sinus() réunis permettent d'extraire un signal sinusoïdal d'amplitude unitaire et variant en phase avec la tension du réseau $v_s(t)$.

Cet ensemble de blocs réalise une fonction qui peut visiblement être effectuée par une simple division de la tension du réseau $v_s(t)$ par son amplitude maximale V_S comme le montre l'équation (3.11)

$$\sin(\varphi(t)) = \frac{v_s(t)}{V_S} \quad (3.11)$$

mais cette méthode est désormais irrésistible à l'influence des harmoniques de la tension du réseau, ceci nous pousse à favoriser la première méthode bien quelle soit




FIG. 3.8 – Schéma en bloc du filtre passe-bas




FIG. 3.9 – Schéma en bloc du détecteur de pic

relativement compliquée.

Filtre passe-bas

Le filtre passe bas montré sur la figure 3.8 est utilisé pour extraire la composante fondamentale du courant de charge, en d'autres termes il permet d'éliminer la composante harmonique du courant de charge tout en laissant passer les composantes active et réactive du courant de charge $i_{ch}(t)$. Ce bloc, comme nous allons le voir, est la partie qui nécessite le plus un processeur de calcul remarquablement poussé tel que les DSP.

Détecteur de pic

Ce bloc calcule la valeur maximale positive du courant de charge filtré $i_{chF}(t)$. le résultat est actualisé à chaque excitation en provenance du signal de synchronisation. La figure 3.9 montre le schéma en bloc du détecteur de pic et la figure illustre le fonctionnement de ce bloc.

Le calcul de la valeur maximale du courant de charge filtré $i_{chF}(t)$ à chaque période donne au compensateur la capacité de suivre instantanément (avec un retard d'une période) la variation de la charge non-linéaire, cela en fournissant le courant compensateur $i_o(t)$ convenable.




FIG. 3.10 – Principe de traitement du détecteur de pic




FIG. 3.11 – Schéma en bloc du détecteur déphasage

Détecteur de déphasage

Ce bloc permet de calculer le déphasage θ_1 entre le fondamental du courant de charge $i_{chF}(t)$ et la tension du réseau $v_s(t)$. Le déphasage θ_F causé par le filtre passe-bas est pris en compte lors du calcul de θ_1 .

Comme le montre la figure 3.11, le calculateur de déphasage reçoit à son entrée le courant de charge filtré $i_{chF}(t)$, la phase $\varphi(t) = \omega t$ et le signal de synchronisation.

La phase au moment où $i_{ch}(t) = 0$ représente le déphasage absolue Θ causé par la charge et par le filtre numérique passe-bas. donc

$$\Theta = |\theta_1| + |\theta_F| \quad (3.12)$$

θ_F étant constant et connu lors de la conception du filtre passe-bas. On a

$$|\theta_1| = \Theta - |\theta_F| \quad (3.13)$$




FIG. 3.12 – Principe de calcul du bloc détecteur de déphasage

La mesure du déphasage se fait en considérant que la tension $v_s(t)$ est en avance par rapport à $i_{ch}(t)$. On a donc

$$\theta_1 = 2\pi - |\theta_1| \quad (3.14)$$

Dans le cas d'une charge capacitive (où le courant doit être en avance de phase par rapport à la tension $v_s(t)$), θ_1 sera compris entre $\pi \leq |\theta_1| < 2\pi$

3.4 Conception du filtre passe-bas

Notre objectif est de réaliser un bloc (une fonction) qui permet d'extraire le fondamental d'un signal composé, et vu que la commande de notre compensateur est destinée à être implémentée sur une cible numérique, nous avons décidé d'utiliser les filtres numériques.

3.4.1 Aperçu sur les filtres numériques

La plupart des filtres numériques qui existent sont des systèmes LTI (linéaires invariants dans le temps). La sortie de ces systèmes est égale à la convolution du signal d'entrée avec leur réponse impulsionnelle. Le procédé de la convolution linéaire est donné dans l'équation suivante :

$$y[n] = x[n] * h[n] = \sum_k x[k]h[n-k] = \sum_k h[k]x[n-k]. \quad (3.15)$$




FIG. 3.13 – Filtre FIR en architecture Direct Form

Les filtres numériques LTI sont généralement classés en :

- Filtres à réponse impulsionnelle finie (FIR).
- Filtres à réponse impulsionnelle infinie (IIR).

Le signal de sortie d'un filtre FIR d'ordre L est donnée comme suit :

$$y[n] = x[n] * a[n] = \sum_{k=0}^{L-1} x[k]a[n-k] \quad (3.16)$$

où $a[i]$ sont les coefficients du filtre qui correspondent aussi aux valeurs de la réponse impulsionnelle du filtre.

Pour les systèmes LTI, il est parfois plus pratique de traiter dans le domaine z . On a :

$$Y(z) = A(z)X(z) \quad (3.17)$$

où $A(z)$ est la représentation de $a[n]$ dans le domaine z . elle peut être exprimé comme suit :

$$A(z) = \sum_{k=0}^{L-1} a[k]z^{-k} \quad (3.18)$$

Le filtre FIR d'ordre L est graphiquement représenté dans la figure 3.13.

Le filtre non-récurif n'incorpore pas, comme son nom l'indique, un retour. Sa réponse à une impulsion est finie, c'est le cas des filtres FIR.

Le filtre récursif possède par contre un retour, il a généralement une réponse infinie à une impulsion, c'est le cas du filtre IIR. La figure 3.14 illustre le filtre IIR avec les deux parties séparées, récursive et non-récursive. La fonction de transfert du filtre à partir de la figure 3.14 est exprimée comme :

$$F(z) = \frac{\sum_{l=0}^{L-1} a[l]z^{-l}}{1 - \sum_{l=1}^{L-1} b[l]z^{-l}} \quad (3.19)$$




FIG. 3.14 – Filtre IIR en structure Forme directe

L'équation aux différences pour un tel système s'exprime comme suit :

$$y[n] = \sum_{l=0}^{L-1} a[l]x[n-l] + \sum_{l=1}^{L-1} b[l]y[n-l] \quad (3.20)$$

Pour les conceptions classiques des filtres IIR, un filtre numérique est approximé à un filtre analogique. Le model mathématique du filtre analogique est discrétisé en utilisant la transformée bilinéaire donnée par :

$$s = \frac{z-1}{z+1} \quad (3.21)$$

Les modèles mathématiques des filtres analogiques : Butterworth, Chebyshev ou Elliptique qui sont donnés dans la table 3.1 sont utilisés pour synthétiser un filtre numérique IIR par la transformée bilinéaire.

3.4.2 Choix du type de filtre

Les filtres IIR et les filtres FIR sont des systèmes qui présentent des avantages et des inconvénients. Les filtres FIR sont des systèmes stables et capables d'être synthétisés à partir de n'importe quel gabarit tout en donnant une phase linéaire dans le domaine spectral, mais elles se présentent avec un grand nombre de coefficients donc elles réclament un grand calcul ce qui menace le traitement en temps réel. Les filtres IIR requièrent, par contre, beaucoup moins de coefficients pour un même gabarit mais leur phase n'est pas linéaire et leur stabilité n'est pas garantie.

Dans notre commande, nous avons opté pour les filtres IIR, car ils sont d'abord rapides et leur programme n'occupe pas trop d'espace mémoire contrairement aux filtres FIR.

Le problème de la stabilité que posent les filtres IIR est surmonté par l'utilisation des logiciels de conception des filtres numériques tel que MATLAB. La non-linéarité

TAB. 3.1 – Modèles de filtres analogiques utilisés pour la synthèse des filtres IIR

Modèle	Expression mathématique
Butterworth	$ F(\omega) ^2 = \frac{1}{1+(\frac{\omega}{\omega_0})^{2N}}$
Chebtychev I	$ F(\omega) ^2 = \frac{1}{1+\varepsilon^2 V_N^2(\frac{\omega}{\omega_0})}$
Chebtychev II	$ F(\omega) ^2 = \frac{1}{1+(\varepsilon^2 V_N^2(\frac{\omega}{\omega_0})^{-1})}$
Elliptique	$ F(\omega) ^2 = \frac{1}{1+\varepsilon^2 U_N^2(\frac{\omega}{\omega_0})^{-1}}$

de la phase du filtre IIR ne nous pose aucun problème du moment que le filtre ne laisse passer qu'une seule harmonique qui est le fondamental et non pas une bande de fréquences, donc nous connaissons à priori le déphasage constant causé par le filtre passe-bas.

3.4.3 Optimisation du filtre IIR

Le filtre IIR DIRECT FORM I décrit dans la figure 3.14, possède L+M coefficients et demande une allocation de L+M+1 cases mémoire. Il a besoin de L + M multiplications et L + M -1 additions pour l'implémentation DSP. Prenons l'exemple d'un filtre IIR 2ème ordre :

$$H(z) = \frac{b_0 + b_1 z^{-1} + b_2 z^{-2}}{1 + a_1 z^{-1} + a_2 z^{-2}} \quad (3.22)$$

L'équation aux différences correspondante à ce filtre est :

$$y[n] = b_0 x[n] + b_1 x[n-1] + b_2 x[n-2] - a_1 y[n-1] - a_2 y[n-2] \quad (3.23)$$

Cette équation est illustrée dans l'organigramme 3.15

Le filtre IIR peut être représenté comme il est montré dans 3.15 comme une cascade de deux fonctions $H_1(z)$ et $H_2(z)$ avec :

$$H(z) = H_1(z).H_2(z) \quad (3.24)$$




FIG. 3.15 – Organigramme d'un filtre IIR direct form I

où $H_1(z) = b_0x[n] + b_1x[n - 1] + b_2x[n - 2]$ et $H_2(z) = 1/(1 + a_1z^{-1} + a_2z^{-2})$
 Comme la multiplication est commutative on peut écrire

$$H(z) = H_2(z).H_1(z) \quad (3.25)$$

Donc la figure peut être redessinée comme 3.16.

On note dans la figure que le signal intermédiaire $D[n]$ et ses versions retardées sont communs entre les deux blocs $H_1(z)$ et $H_2(z)$. On a plus besoin d'utiliser deux buffers séparés, ces deux buffers peuvent être donc fusionnés pour être partagés par les deux blocs $H_1(z)$ et $H_2(z)$ comme montré sur la figure 3.17 Remarquons dans cette réalisation, qu'on a seulement besoin de 3 cases mémoire pour implémenter un filtre IIR 2ème ordre contre 6 cases pour la réalisation direct form I donné en 3.15. Pour cette raison, la structure direct form II est appelée *structure canonique*[26], car elle offre une fonction de transfert avec un minimum de variables de retard et un minimum d'additionneurs et de multiplieurs. Dans le cas d'un filtre d'ordre N , le calcul du signal de sortie par la structure canonique s'effectue comme suit :

$$D[n] = x[n] - \sum_{m=1}^M a_m D[n - m] \quad (3.26)$$

$$y[n] = \sum_{l=0}^{L-1} b_l D[n - l] \quad (3.27)$$

La valeur $D[n]$ calculée par l'équation (3.26) est utilisée dans l'équation (3.27) pour le calcul de $y[n]$.




FIG. 3.16 – Organigramme d'un filtre IIR après la commutation




FIG. 3.17 – Organigramme d'un filtre IIR direct form II




FIG. 3.18 – Fonction de transfert en structure cascade

Structure en cascade

Les structures directes sont totalement inadaptées lorsque l'unité de calcul a une précision faible (par exemple un DSP de type 'fixed point'). De fait, le bruit de calcul est très important dans ce type de structure, et ce particulièrement si plusieurs pôles sont proches l'un de l'autre. Une structure nettement plus adaptée est la structure en cascade illustrée par la Figure (3.18)

Un filtre en structure cascade se présente comme un produit filtres cellules, ces cellules sont appelées "Sections", elles peuvent être en 1er ou en 2ème ordre. Les sections sont engendrées par factorisation polynômiale du numérateur et du dénominateur de la fonction de transfert $H(z)$ on a :

$$H(z) = b_0 H_1(z) H_2(z) \cdots H_K(z) = b_0 \prod_{k=1}^K H_k(z), \quad (3.28)$$

avec :

$$H_k(z) = \frac{z - z_i}{z - p_j} = \frac{1 + b_{1k}z^{-1}}{1 + a_{1k}z^{-1}} \quad (3.29)$$

ou :

$$H_k(z) = \frac{(z - z_i)(z - z_j)}{(z - p_l)(z - p_m)} = \frac{1 + b_{1k}z^{-1} + b_{2k}z^{-2}}{1 + a_{1k}z^{-1} + a_{2k}z^{-2}} \quad (3.30)$$

Si on suppose que tous les $H_k(z)$ sont des filtres IIR du 2ème ordre comme il est montré dans (3.30), les équations qui décrivent les opérations de la réalisation en cascade dans le domaine temporel sont données comme suit :

$$D_k[n] = x_k[n] - a_{1k}D_k[n-1] - a_{2k}D_k[n-2], \quad (3.31)$$

$$y_k[n] = D_k[n] + b_{1k}D_k[n-1] + b_{2k}D_k[n-2], \quad (3.32)$$

$$x_{k+1}[n] = y_k[n] \quad (3.33)$$

pour $k = 1, 2, 3, \dots, K$ et :

$$x_1[n] = b_0 x[n] \quad (3.34)$$

$$y[n] = y_K[n] \quad (3.35)$$




FIG. 3.19 – Gabarit d'un filtre passe-bas

On remarque qu'il est possible d'obtenir différentes réalisations en cascade avec une même fonction de transfert $H(z)$ cela en changeant les paires pôles-zéros ou en permutant les sections. Ces différentes réalisations sont mathématiquement égales. En pratique, chaque réalisation se comporte différemment aux autres, cela revient au bruit de calcul numérique dû à la limitation de la longueur du mot. Dans les implémentations DSP, les multiplications internes de chaque section va causer une certaine imprécision qui vont se propager dans la section suivante. Le meilleur ordonnancement est de mettre en premier la section qui génère le moins de bruit.

Dans les réalisations direct form, la variation d'un seul paramètre va affecter les lieux de tous les pôles. Dans les réalisations en cascade, la variation d'un paramètre n'affectera que les lieux des pôles de la même section du paramètre. Donc, la structure cascade est moins sensible aux variations de paramètres (due à la quantification des coefficients...etc) que la structure direct form. Dans les implémentations pratique des filtres numériques IIR, la forme en cascade est préférée [26]

3.4.4 Synthèse du filtre passe-bas

Dans cette partie, nous allons synthétiser la fonction de transfert en z du filtre passe-bas utilisé dans le bloc d'estimation du courant compensateur.

La figure suivante donne le gabarit du filtre à étudier. Les caractéristiques de notre filtre sont :

- Modèle mathématique du filtre : Chebychev II.
- Fréquence d'échantillonnage $F_s = 25kHz$.
- $F_{passe} = 50Hz$, $F_{stop} = 150Hz$.
- $A_{passe} = 1dB$, $A_{stop} = 50dB$.




FIG. 3.20 – Représentation fréquentielle du filtre passe-bas $H(z)$

Généralement, pour obtenir une fonction de transfert d'un filtre IIR, les développements mathématiques fastidieux sont à éviter surtout quand on dispose d'un logiciel de conception des filtres numériques tel que MATLAB de MathWorks.

La fonction de transfert $H(z)$ du filtre passe-bas avec les caractéristiques citées ci-avant est calculée donc en utilisant le Toolbox `Filter Design` de MATLAB. On trouve

$$H(z) = 10^{-3} \frac{0,2135 - 0,6398z^{-1} + 0,4263z^{-2} + 0,4263z^{-3} - 0,6398z^{-4} + 0,2135z^{-5}}{1 - 4,9521z^{-1} + 9,8096z^{-2} - 9,7160z^{-3} + 4,8118z^{-4} - 0,9532z^{-5}} \quad (3.36)$$

La factorisation de $H(z)$ en produits de sections de 2ème ordre est comme suit

$$H(z) = 0,0018 \cdot \left(\frac{0,4122z^{-1} - 0,8240z^{-2}}{1 - 1,9921z^{-1} + 0,9923z^{-2}} \right)^* \cdot \left(\frac{8,6842 - 17,3493z^{-1} + 8,6842z^{-2}}{1 - 1,9763z^{-1} + 0,9765z^{-2}} \right) \left(\frac{0,0337 + 0,0337z^{-1}}{1 - 0,9837z^{-1}} \right) \quad (3.37)$$

La représentation fréquentielle en amplitude et en phase du filtre passe-bas $H(z)$ est donnée sur la figure 3.20




FIG. 3.21 – (a) Représentation des pôles et des zéros de $H(z)$ dans le cercle unitaire. (b) Visualisation des pôles de $H(z)$ à l'intérieur du cercle unitaire

Le filtre $H(z)$ est stable car tous ses pôles sont à l'intérieur du cercle unitaire comme le montre la figure 3.21


3.5 Selection de l'inductance

L'inductance L doit être dimensionnée pour que la chute de tension $L\omega \cdot I_{oef}$ soit de l'ordre de 20% de la tension réseau (pour le courant onduleur maximal)[24]. L'inductance L transforme l'ensemble "source continue + onduleur" en source de courant et réalise le lissage du courant onduleur $i_o(t)$ [13].

La méthode utilisée pour le contrôle de courant est la méthode d'hystérésis, cette méthode délivre comme nous l'avons discuté dans le chapitre 2 une fréquence de découpage variable qui dépend de la largeur de la bande d'hystérésis et de la nature de la charge polluante. Dans ce cas, la sélection de l'inductance peut se faire par tâtonnement cela en simulant le fonctionnement du filtre actif et le comportement de la charge polluante pour pouvoir mesurer la période de découpage la plus grande et la remplacer dans la formule suivante [23] :

$$L \geq \frac{1}{2} \cdot \eta \cdot T_s \cdot \frac{\max(V_{srms}^2)}{\max(P_0)} \quad (3.38)$$

Au moment des commutations, la tension de sortie de l'onduleur $v_o(t)$ subit des discontinuités importantes. Le gradient de tension $dv_o(t)/dt$ est alors très élevé (plus de 1000V/ms). Ces dV/dt génèrent des surintensités à travers la capacité parasite de l'inductance L et du transformateur ($i(t) = C \cdot dv/dt$). Pour éviter que ces surintensités n'affectent le courant réseau, on place un condensateur, câblé en anti-parallèle avec l'inductance L , au secondaire du transformateur. comme le montre la figure 3.22 C_F et L réalisent un filtre passe bas du 2° ordre. On fixe la pulsation propre à une décade

FIG. 3.22 – Placement du condensateur C_F

au dessous de la fréquence de découpage

$$C_F \geq \frac{100}{(2\pi f_d)^2 \cdot L} \quad (3.39)$$

Chapitre 4

Simulation du filtre avec Matlab Simulink

Ce chapitre présente une simulation du système étudié en Chapitre 3. Cette simulation est effectuée avec **SIMULINK** **MATLAB** de MathWorks et les résultats fournis sont discutés à la fin de ce chapitre.

4.1 Effets des charges polluantes

Il ya plusieurs classifications des ponts redresseurs et des charges non linéaires[22], Chaque type de charge non linéaire impose une forme au courant qui l'a traverse. Pour tester le bon fonctionnement de notre système, nous allons utiliser deux types de charges non linéaires qui vont être nommées Charge I et Charge II comme le montre la figure 4.1.

Nous avons vu dans le chapitre 1 que les charges polluantes génèrent des courants harmoniques. Le bloc **SIMULINK** de la figure 4.2 permet de visualiser les formes d'onde des courants harmoniques générés par la charge I et la charge II.

Les graphes des figures 4.3 et 4.4 représentent les formes d'onde et harmoniques




FIG. 4.1 – Bloc Simulink des charge I et charge II




FIG. 4.2 – Bloc Simulink d'un système (réseau + charge) monophasé non compensé

de courant de source générés par les charges I et II.

Remarquons dans les figures 4.3 et 4.4 que les courants générés par les charges non linéaires perdent totalement leurs formes sinusoïdales mais gardent leur périodicité qui est la même que celle de la tension du réseau. Leurs spectres montrent clairement l'apparition des harmoniques de courant au niveau de la source, ces harmoniques ont des fréquences multiples et impaires avec la fréquence fondamentale. L'existence de la troisième harmonique revient au fait que le système est monophasé.

La disposition de ces harmoniques justifie le choix de $F_{passe} = 50Hz$ et $F_{stop} = 150Hz$ pour les critères du filtre qui sert à extraire le courant fondamental du courant harmonique global.

4.2 Effet du compensateur du réactif et des harmoniques

Dans cette partie, nous allons mettre notre compensateur des harmoniques en parallèle avec la charge polluante pour simuler les courants $i_s(t)$, $i_{ch}(t)$ et $i_o(t)$ et visualiser leurs comportements dans le domaine temporel et dans le domaine fréquentiel. La figure 4.5 montre le schéma en bloc SIMULINK du système global (réseau + charge polluante + compensateur).

Les programmes MATLAB relatifs au schéma SIMULINK de 4.5 sont donnés en Annexe B.




FIG. 4.3 – Représentation temporelle et fréquentielle du courant de charge I




FIG. 4.4 – Représentation temporelle et fréquentielle du courant de charge II

Les figures 4.6 et 4.7 présentent respectivement les courants $i_{ch}(t)$, $i_s(t)$ et $i_o(t)$ dans le cas des charges I et II.

Les figures 4.6 et 4.7 montrent le bon fonctionnement de notre compensateur, cela en visualisant l'allure du courant de source $i_s(t)$ qui devient quasi sinusoïdal pour deux charges polluantes différentes.

La figure 4.8 montre que le courant de source $i_s(t)$ est en phase avec la tension du réseau $v_s(t)$. Cela nous mène à dire que le facteur de puissance a été corrigé par notre filtre actif.

Le bloc de contrôle par hystérésis comme le montre la figure 4.9 force l'onduleur à générer un courant compensateur $i_o(t)$ identique au courant de référence $i_o^*(t)$ estimé par le bloc de calcul de la référence du courant compensateur.

Les signaux de sortie du bloc de commande de l'onduleur sont donnés dans la figure 4.10.

Les figures 4.11 et 4.12 donnent respectivement dans les cas de charge I et charge II, le courant de source $i_s(t)$ avant et après la compensation par notre filtre actif. Remarquons clairement dans ces figures l'élimination des harmoniques proches de la composante fondamentale par l'emplacement du filtre actif.

4.3 Conclusion

Nous venons de simuler les différents blocs de la commande APLC. Les résultats donnés par la simulation prouvent le bon fonctionnement de notre filtre actif et permettent de valider les stratégies choisies pour notre commande. Il nous reste maintenant d'implémenter les fonctions écrites en MATLAB sur le DSP. Le chapitre 5 présente en détail le passage de la simulation MATLAB à l'implémentation sur DSP et la réalisation du système global.







FIG. 4.5 – Bloc Simulink du système (réseau + charge + compensateur) monophasé

FIG. 4.6 – Courants $i_{ch}(t)$, $i_s(t)$ et $i_o(t)$ dans le cas de la charge I

FIG. 4.7 – Courants $i_{ch}(t)$, $i_s(t)$ et $i_o(t)$ dans le cas de la charge IIFIG. 4.8 – Graphe représentant $i_s(t)$ et $v_s(t)$ en phase.





FIG. 4.9 – Comparaison entre $i_o^*(t)$ et $i_o(t)$ 

FIG. 4.10 – Signal de commande généré par le bloc de contrôle de courant par hystérésis

FIG. 4.11 – Spectre $i_s(t)$ avant et après la compensation. Cas de la charge IFIG. 4.12 – Spectre $i_s(t)$ avant et après la compensation. Cas de la charge II

Chapitre 5

Réalisation et test du filtre

Ce chapitre comporte deux grandes parties, Une consacrée à l'implémentation des différents blocs de contrôle étudiées dans le chapitre 3 sur le dsPIC30F2010 de Microchip et une seconde qui comporte une étude sur les capteurs de courant et le détecteur de passage de tension par zéro (Zero crossing detector) utilisés dans notre filtre actif. On présente aussi Un test du système ainsi réalisé.

5.1 Implémentation de la commande APLC dans le DSP

5.1.1 Aperçu sur les dsPICs

Architecture des dsPIC

Les dsPIC30F présentent une architecture Harvard modifiée incluant un support DSP. Le CPU dispose un registre d'instructions de 24bits.

Les dsPIC30F comportent 16 registres de travaux, chaque registre pouvant se comporter comme des registres d'adresses ou des registres de données. Le jeu d'instruction des dsPIC30F se répartit en 2 classes :

1. Classe des instructions MCU.
2. Classe des instructions DSP.

Le jeu d'instruction inclut plusieurs modes d'adressages

La mémoire de données peut être adressée comme une RAM de 32k mots ou 64ko (mais seulement 256ko pour le dsPIC30F2010). Elle se divise en deux blocs, appelés mémoire de données X (X-DATA Space) et mémoire de données Y (Y-DATA Space) comme on le montre sur la figure 5.4. chaque bloc possède son propre AGU (Address Generation Unit) et un registre cyclique pour effectuer l'adressage circulaire, cette architecture permet de supprimer les boucles dans les algorithmes DSP.




FIG. 5.1 – Rapport performances/prix de la famille dsPIC30F

Les instructions de la classe MCU accède à la mémoire donnée comme étant un seul bloc linéaire, certaines instructions DSP fonctionnent à travers les AGUs des parties X-DATA et Y-DATA afin d'effectuer la recherche duale (DUAL FETCH). Le compteur programme (PC) est sur 24bits. La plupart des instructions s'exécutent en 1 cycle à l'exception des instructions de sauts et les instructions qui manipulent des données du type (Double Word).

Le dsPIC dispose d'une gestion vectorielle des interruptions avec 54 sources d'interruptions dont chacune peut prendre une priorité allant de 1 à 7.

Support DSP

Le moteur DSP comprend un multiplieur 17 bits x 17 bits très rapide, un registre décaleur et un additionneur (soustracteur) 40bits. Le module DSP traite les données en RAM en les considérant comme étant des entiers 16bits ou des nombres fractionnels en format Q15.

Périphériques du dsPIC

Le circuit 30F2010 possède un convertisseur A/D permettant de convertir un signal analogique à l'entrée en un nombre digital de 10 bits. Ce module utilise l'architecture des approximations successives, avec un débit de numérisation qui arrive à 500ksps. Le convertisseur retourne le (les) résultat(s) sur une RAM de 16 x 16

TAB. 5.1 – Jeu d'instructions de la classe DSP de la série dsPIC30F

Instruction	Opération algébrique
CLR	$A = 0$
ED	$A = (x - y)^2$
EDAC	$A = A + (x - y)^2$
MAC	$A = A + (x * y)$
MAC	$A = A + x^2$
MPY	$A = x * y$
MPY.N	$A = -x * y$
MSC	$A = A - x * y$

bits. Le déclenchement de la conversion peut se faire manuellement, au débordement du timer, à un évènement externe, ou automatiquement après la fin de la dernière conversion. La capture des signaux analogiques peut être effectués sequentiellement, ou simultanément.

Représentation et arithmétique du format 16bits-fractional

Il y a différentes méthodes de représentation des nombres réels en binaire. Dans les représentations en virgule-fixe, le bit de la virgule a une position fixe dans un registre, les représentations en virgule flottante ne le sont pas. En général, les processeurs (DSP) en virgule flottante sont plus cher et moins rapide que ceux en virgule fixe[26]. Le support DSP des dsPIC30F manipule des données représentées en format fractionnel 16 bits.

Dans les implémentations en représentation fractionnel en virgule fixe, on suppose que toute les données sont factorisées pour être compris -1 et 1 . En multipliant les données avec une telle échelle, le resultat sera toujours inférieur à un.

Un nombre fractionnel x en représentation virgule fixe est illustré dans la figure 5.6. Dans la figure, M est le nombre de bits de la donnée. Le bit le plus signifiant représente le bit de signe, il est appelé bit de signe. Le bit le plus à droite est le bit de poids le plus faible (LSB). La longueur du mot est $B(= M + 1)$ bits, c-à-d, que l'amplitude de la donnée est représentée sur $B - 1$ bits et un bit de signe.

Comme il est montré sur la figure 5.6, la valeur décimale un nombre fractionnel x binaire B -bits peut être exprimée comme :

$$(x)_{10} = b_1.2^{-1} + b_2.2^{-2} + \dots + b_M.2^{-M} = \sum_{m=1}^M b_m.2^{-m} \quad (5.1)$$

Par exemple, le nombre fractionnel 16 bits positif le plus large est $x = 0111\ 1111\ 1111$




FIG. 5.2 – Architecture interne du circuit dsPIC30F2010




FIG. 5.3 – Architecture interne du module DSP du circuit dsPIC30F2010




FIG. 5.4 – Architecture de la mémoire de données du dsPIC30F2010

1111. La valeur décimale de ce nombre peut être obtenue comme suit :

$$\begin{aligned}
 x &= \sum_{m=1}^{15} 2^{-m} = 2^{-1} + 2^{-2} + \dots + 2^{-15} = \sum_{m=0}^{15} \left(\frac{1}{2}\right)^m - 1 = \frac{1 - (1/2)^{16}}{1 - (1/2) - 1} \\
 &= 1 - 2^{-15} \simeq 0.999969.
 \end{aligned}$$

En général, la valeur décimale qu'elle soit positive ou négative d'un nombre fractionnel 16 bits est calculée comme suit :

$$(x)_{10} = -b_0 + \sum_{m=1}^{15} b_m 2^{-m}. \quad (5.2)$$

Par exemple, le nombre fractionnel 16 bits le plus petit (négatif) est $x = 1000\ 0000\ 0000\ 0000$ qui est égale d'après (5.2) à -1 . Donc l'intervalle des nombres fractionnels 16 bits est

$$-1 \leq x \leq (1 - 2^{-15}).$$




FIG. 5.5 – Architecture du convertisseur A/D du dsPIC30F2010

$$x = b_0 \cdot b_1 b_2 \dots b_{M-1} b_M$$

FIG. 5.6 – Représentation en virgule fixe d'un nombre fractionnel binaire

TAB. 5.2 – Exemple de quelques nombres entiers et leurs correspondants en format fractionnel 16 bits

Nombre hexadécimal	0x0000	0x2000	0x4000	0xE000	0xC000	0x8000
Valeur décimale	0,00	0,25	0,50	-0,25	-0,50	-1

5.1.2 Configuration du circuit DSP pour la commande APLC

Le circuit dsPIC30F2010 est configuré au mode PRIMARY OSCILLATOR XT w/PLL 16x” avec un quartz de 7,37MHz. Ce qui nous donne une vitesse de travail de 29,49 MIPS soit (98,3%) de la vitesse maximale que peut supporter notre circuit. Cette vitesse correspond à un cycle d’instruction de $T_i \simeq 34ns$.

Le module DSP est activé en mode de traitement des nombres fractionnels 16 bits. Les accumulateurs sont configurés au mode 9.31 SATURATION.

Le module de conversion A/D est activé pour numériser les signaux correspondants aux courant de charge $i_{ch}(t)$ et courant onduleur $i_o(t)$. Ce module est configuré avec les options suivantes :

- Les tensions de références VREF+ et VREF- de ce module sont configuré respectivement à AVDD et AVSS, voir la figure 5.5.
- Les pins AN0 et AN1 sont configurées comme des entrées analogiques tout en correspondant le canal CH0 à AN1 et CH1 à AN0.
- Mode de Conversion : CH0 et CH1 en simultanée.
- Format de données en sortie : fractionnel signé.
- Déclenchement automatique de l’échantillonnage après la fin de la dernière conversion.
- Source de déclenchement de la conversion est le timer interne.
- Activation de la routine d’interruption correspondante à ce module.

L’interruption du Timer1 est activée pour faire exécuter une routine à chaque $40\mu s$. Pour cela, nous mettons dans le registre TIMER1 la valeur $[40\mu s/34ns]=1179=0x49B$.

Une interruption externe est réservée (parmi les 3 sources que possède le circuit dsPIC30F2010) à la réaction aux excitations du signal de synchronisation. Cette source est configurée pour faire exécuter une routine chaque front montant à l’entrée de la pin correspondante. Nous avons attribué la priorité la plus élevée à cette routine d’interruption pour assurer à ne pas rater les excitations en provenance du détecteur de passage ar zéro.

Le développement et la simulation des programmes s’effectue avec MPLAB IDE et la compilation avec MPLAB C30.




FIG. 5.7 – Organigramme représentant l'implémentation du générateur de rampe

5.1.3 Implémentation de l'estimateur du courant compensateur

Nous allons montrer dans cette partie, comment implémenter les blocs : générateur de rampe, les fonctions trigonométriques, le détecteur de max et le calculateur de déphasage sur notre DSP.

Implémentation du générateur de rampe

Etant donné que les signaux d'entrée (courant de charge $i_{ch}(t)$ et le courant compensateur $i_o(t)$) débitent à $25k$ *echantillons/s*, une période d'un signal sinusoïdal de 50Hz sera représenté sur 500 points avec un tel débit d'informations ($500 = (1/50)/(1/25000)$). Donc l'intervalle $[0, 2\pi]$ où varie la phase de la tension du réseau $\varphi(t)$ sera aussi porté sur 500 points.

Et vu que la variation de la phase $\varphi(t)$ est linéaire avec le temps, nous avons décidé d'utiliser un registre compteur d'entiers sur 16 bits que nous appelons **phase** pour représenter la phase $\varphi(t)$.

Le registre **phase** incrémente chaque $40\mu s$ et s'initialise à chaque front montant en provenance du signal de synchronisation. L'organigramme représentant l'implémentation du générateur de rampe est montré sur la figure 5.7. L'évolution du registre **phase** est illustrée sur la figure 5.8.

Implémentation des fonctions trigonométriques

Le but dans cette partie, est de d'écrire la routine permettant d'exécuter les fonctions $y = \sin(x)$ et $y = \cos(x)$.

Nous avons d'abord effectué un test sur les fonctions `sin()` et `cos()` contenues dans la librairie `math.h` délivrée avec le compilateur MPLABC 30 de Microchip et nous avons obtenu le tableau 5.3 :




FIG. 5.8 – Evolution du registre phase dans le temps

TAB. 5.3 – Cycles d'exécutions de `sin()` et `cos()` de `math.h`

Fonction	Cycles	Temps d'exécution (30MIPS)
<code>sin()</code>	2291	$76,36667\mu s$
<code>cos()</code>	2906	$96,86667\mu s$

Ces fonctions s'avèrent inadaptées à notre cas, car, premièrement elles ne sont pas compatibles avec le générateur de rampe qui donne des nombres entiers et non pas des angles en (rad). Deuxièmement, le temps qu'elles occupent pour être exécutées est supérieur à $40\mu s$: le temps entre deux échantillons.

Pour surmonter le problème de compatibilité et le problème de traitement en temps réel, nous avons implémenté une table contenant un quart de période d'un signal sinus à 50Hz échantillonné à 25kHz et codé en nombre fractionnel 16 bits. Cette table est appelée `sin_table[]`.

La table `sin_table[]` est déclarée comme étant un tableau de 126 constantes. Elle est sauvegardée dans la mémoire programme car elle occupe 252 Octets ce qui est assez grand pour la mémoire de données RAM (cas du 30F2010), cela ne nous pose aucun problème vu que la table `sin_table[]` est en lecture seule. La table `sin_table[]` est illustrée sur la figure 5.9

La deduction des fonctions sinus `sin_T()` et cosinus `cos_T()` à partir de la table `sin_table[]` se fait comme suit :

$$\sin_T(x) = \begin{cases} \sin_table[x] & \text{si } 0 \leq x < 125 \\ \sin_table[250 - x] & \text{si } 125 \leq x < 250 \\ -\sin_table[x - 250] & \text{si } 250 \leq x < 375 \\ -\sin_table[500 - x] & \text{si } 375 \leq x < 500 \\ 0 & \text{sinon} \end{cases} \quad (5.3)$$




FIG. 5.9 – Table d'un quart de sinus échantillonné à 25kHz

Fonction	Cycles	Temps d'exécution (30MIPS)
sin()	41	1,367ms
cos()	40	1,333ms

TAB. 5.4 – cycles d'executions de $\sin_T()$ et $\cos_T()$


$$\cos_T(x) = \begin{cases} \sin_table[125 - x] & \text{si } 0 \leq x < 125 \\ -\sin_table[x - 125] & \text{si } 125 \leq x < 250 \\ -\sin_table[375 - x] & \text{si } 250 \leq x < 375 \\ \sin_table[x - 375] & \text{si } 375 \leq x < 500 \\ 1 & \text{sinon} \end{cases} \quad (5.4)$$

La figure 5.10 illustre la relation entre les fonctions $\sin_T()$ et $\cos_T()$ avec la table $\sin_table[]$.

Remarquons, que ces fonctions présentent une compatibilité avec le registre `phase` vu qu'elles reçoivent le signal à leurs entrées en format entier. En outre, elles permettent d'éviter le temps perdu dans le calcul par développement limité de la fonction sinus (ou cosinus), cela par une simple lecture au niveau de la table $\sin_table[]$. Cette dernière est optimisée pour ne prendre que les valeurs de sinus utiles.

Le test des fonctions $\sin_T()$ et $\cos_T()$ nous a permis de remplir le tableau 5.4

Cette méthode semble résoudre le problème de compatibilité et le problème de traitement en temps réel. Donc nous l'avons adopté pour le calcul de la référence courant compensateur.

FIG. 5.10 – Programmation de $\text{sin_T}()$ et $\text{cos_T}()$ depuis la table $\text{sin_table}()$

Implémentation du filtre passe-bas

Dans cette partie, nous allons écrire la routine de notre filtre passe-bas $H(z)$ synthétisé dans le chapitre 3. On a

$$H(z) = 0,0018 \cdot \underbrace{\left(\frac{0,41 - 0,82z^{-1} + 0,41z^{-2}}{1 - 1,99z^{-1} + 0,99z^{-2}} \right)}_{\text{Section1}} \underbrace{\left(\frac{8 - 17,34z^{-1} + 8,68z^{-2}}{1 - 1,98z^{-1} - 0,97z^{-2}} \right)}_{\text{Section2}} \underbrace{\left(\frac{0,03 + 0,03z^{-1}}{1 - 0,98z^{-2}} \right)}_{\text{Section3}}$$

La fréquence d'échantillonnage choisie pour la capture de courant de charge est 25kHz. Donc la routine de filtrage doit retourner un résultat dans un temps très inférieur à 40us.

L'utilisation de la représentation float IEEE 754 pour l'élaboration de la routine de filtrage n'est pas satisfaisante, car avec la vitesse de travail de 30MIPS, la routine de filtrage prend 53us pour retourner le résultat d'un seul échantillon (testé avec MPLAB Sim), soit donc nettement supérieur au temps réservé entre deux échantillons. C'est un autre problème de traitement en temps réel qui s'impose!. Il est donc impératif de passer au module DSP intégré dans notre circuit dsPIC30F pour pouvoir surmonter ce problème.

D'un autre côté, la fonction de transfert $H(z)$ possède des coefficients supérieurs à 1. Cela nous pose un autre problème, car il n'est pas possible de manipuler des coefficients plus grands que 1 avec notre circuit DSP du type "fixed point". De plus, il faut garantir qu'aucune valeur intermédiaire ne va saturer!.

Le passage des coefficients de $H(z)$ à la représentation des nombres fractionnel 16 bits devient impératif. Un grand soin doit donc être apporté à l'implémentation. A noter encore que le gain total peut être distribué sur les trois cascades.

La normalisation des coefficients du filtre passe-bas pour le passage à la représentation des fractionnels 16 bits nécessite une modification au niveau de l'algorithme de calcul donné en (3.31). Les formules de calcul d'une section de 2eme ordre de notre filtre passe bas devient alors :

$$x_k[n] = x_k[n]/2, \quad (5.5)$$

$$D_k[n] = 2(x_k[n] - a_{1k}D_k[n-1] - a_{2k}D_k[n-2]), \quad (5.6)$$

$$y_k[n] = (D_k[n] + b_{1k}D_k[n-1] + b_{2k}D_k[n-2]) * 256, \quad (5.7)$$

$$x_{k+1}[n] = y_k[n] \quad (5.8)$$

pour $k = 1, 2, 3$ et :

$$x_1[n] = b_0x[n], \quad (5.9)$$

$$y[n] = y_K[n]/\alpha, \quad (5.10)$$

Cet algorithme n'est correct que si on divise à priori les coefficients $a^i[j]$ par 2. Cette division permet de rendre tous les coefficients du denominateur de $H(z)$ inférieurs à un.

Le gain de notre filtre passe-bas b_0 est distribué sur les trois cascades pour assurer d'abord, que tous les coefficients $b^i[j]$ soient inférieurs à 1. Ce gain est réduit aussi à l'entrée de telle sorte à n'avoir aucune saturation des coefficients $D^i[j]$ durant le calcul du signal de sortie par le nouveau algorithme.

La constante α permet d'ajuster le gain du filtre à 0_{dB} à la fréquence 50Hz. Cette constante peut être déterminée pratiquement en mettant à l'entrée du filtre passe-bas un signal sinus unitaire de 50Hz et de mesurer l'amplitude du signal sinus filtré à la sortie.

Le tableau 5.5 donne les nouveaux coefficients de notre filtre passe-bas. La figure 5.11 représente la distribution des coefficients du filtre et la table des délais $D^i[k]$ dans la mémoire de donnée ainsi que les registres de travaux utilisés pour l'exécution de la routine de filtrage.

Une telle distribution de données (les valeurs intermédiaires $D[k]$ dans la mémoire Y et les coefficients du filtre pass-bas dans la zone mémoire X) permet une bonne exploitation du circuit dsPIC, car elle permet d'utiliser l'instruction niveau bas MAC [29].

L'instruction assembleur **MAC** (Multiply and ACumulate) est une instruction très puissante dédiée pour le traitement de signal. Cette instruction exploite le coprocesseur DSP pour effectuer une série d'opérations et retourner le resultat dans l'accumulateur DSP dans un seul cycle d'instruction. L'exemple suivant montre le fonctionnement de l'instruction **MAC** :

```
MAC W5*W6,A,[W8] +=2,W5,[W10] -=2,W6
```




FIG. 5.11 – Répartition des coefficients du filtre pass-bas sur la RAM du dsPIC

TAB. 5.5 – Coefficients du filtre-passe-bas $H(z)$ adaptés au circuit dsPIC30F2010

		Avant	Après	Format Q15
Gain		0,0018	6,10352e-5	0x0002
Section 1	a[1]	-1,9921	-0,9961	0x8080
	a[2]	0,9923	-0,4962	0x3F83
	b[0]	0,4122	0,4122	0x34C2
	b[1]	-0,8240	-0,8240	0x9688
	b[2]	0,4122	0,4122	0x34C2
Section 2	a[1]	-1,9763	-0,9882	0x8183
	a[2]	0,9765	0,4883	0x3E80
	b[0]	8,6842	0,4825	0x3DC2
	b[1]	-17,3493	-0,9638	0x84A3
	b[2]	8,6842	0,4825	0x3DC2
Section 1	a[1]	-0,9837	-0,4919	0xC10A
	a[2]	0	0	0x0000
	b[0]	0,0337	0,0543	0x06F3
	b[1]	-0,0337	0,0543	0x06F3
	b[2]	0	0	0x0000

En un seul cycle instruction, cette ligne assembleur effectue les opérations suivantes :

1. $AccA = AccA + (Wreg5 * Wreg6)$
2. $Wreg5$ reçoit le contenu de l'adresse contenue dans le registre $Wreg8$
3. $Wreg6$ reçoit le contenu de l'adresse contenue dans le registre $Wreg10$
4. $Wreg8 = Wreg8 + 2$
5. $Wreg10 = Wreg10 - 2$

A base de l'instruction **MAC** et **MSC**, on a réécrit l'algorithme (5.5) de la routine du filtre pass-bas. le programme assembleur de la routine de filtrage est donnée en Annexe B.

Détecteur du Max

Ce bloc déjà discuté dans le chapitre 3 délivre l'amplitude maximale du courant de charge filtré $i_{chf}(t)$ au debut de la prochaine période de la tension du réseau. Chaque échantillon en provenance du filtre passe-bas contenu dans le registre I_ch_f est comparé avec le registre **Max** initié à zéro au début du programme. A chaque débordement du timer1 (chaque $40\mu s$), le test suivant s'effectue :




FIG. 5.12 – Organigramme représentant l'implémentation du détecteur de max




FIG. 5.13 – Organigramme représentant l'implémentation du calculateur de déphasage

Si la valeur du registre I_{ch_f} est supérieure à celle du registre Max , il y aura affectation de la valeur du registre I_{ch_f} au registre Max . Dans le cas contraire, c-à-d que si la valeur du registre I_{ch_f} est inférieure à la valeur du registre Max , la valeur du registre Max est maintenue. Ainsi, le registre Max contiendra à la fin de la période de la tension du réseau, l'amplitude positive maximale du courant de charge filtré $i_{chf}(t)$. Au niveau de la routine de l'interruption externe, la valeur contenue dans le registre Max est mise à zéro après l'avoir affectée au registre $Amplitude$. Ce dernier est utilisé pour la génération du courant compensateur.

L'implémentation du détecteur de max est schématisé dans l'organigramme 5.12.

Implémentation du calculateur de déphasage

Le principe de calcul de ce bloc est traité dans le chapitre 3. Le déphasage entre la tension du réseau $v_s(t)$ et le fondamental du courant de charge $i_{ch1}(t)$ est contenu dans le registre **dephasage**.

Le processus de calcul du bloc de calculateur de déphasage est schématisé dans l'organigramme de la figure 5.13. Dans cet organigramme, l'indicateur **Action** nous informe si un passage par zéro depuis le négatif du courant de charge filtré $i_{chf}(t)$ a eu lieu

durant la période actuelle. L'indicateur `Action` est mis à zéro au début de la prochaine période (dès la réception du signal de synchronisation). Il sert à faire éviter le test du passage par zéro de `I_ch_f` dès le premier passage par zéro de `I_ch_f`.

La donnée contenue dans le registre `phase` représente au moment du passage par zéro de `I_ch_f` la valeur absolue du déphasage global entre $v_s(t)$ et $i_{chf}(t)$ dû à l'effet de la charge non pure et au filtre passe-bas que nous avons implémenté en amont de ce bloc de calcul.

La déphasage réel entre $v_s(t)$ et $i_{chf}(t)$ délivré par ce bloc est obtenu en mettant d'abord un signe négatif au déphasage global précédemment calculé en retranchant cette dernière de 500 (2π), ensuite nous soustrayons du résultat de cette opération, le déphasage du filtre passe-bas `ph_filtre` calculé lors de la conception du filtre passe-bas. Et pour s'assurer que le résultat final soit toujours compris entre 0 et 500, nous avons procédé comme suit :

$$\text{dephasage} = \begin{cases} \text{phase} - \text{ph_filtre} & \text{si } \text{phase} \geq \text{phase_filtre} \\ 500 - (\text{ph_filtre} - \text{phase}) & \text{si } \text{phase} < \text{phase_filtre} \end{cases} \quad (5.11)$$

5.1.4 Implémentation de la commande par Hystérésis

La commande que nous avons implémentée précédemment, nous permet d'estimer le courant compensateur $i_o(t)^*$ qui doit être généré par l'onduleur pour que le filtrage actif a lieu.

Le choix de la méthode de contrôle par hystérésis pour la commande de l'onduleur est fait pour les raisons discutées dans le chapitre 3.

Dans le cas de notre système monophasé, il suffit de générer deux signaux de commande complémentaires à notre onduleur de tension. Chaque signal de commande attaque un commutateur pour chaque bras comme le montre la figure 5.14.

Bien que le programme de la commande par hystérésis décide de la qualité de la forme d'onde du courant compensateur $i_o(t)$ et donc du courant de source $i_s(t)$, il est le programme le moins prioritaire à être exécuté parmi les routines de la commande globale APLC. Ceci est expliqué par le fait que la routine de contrôle par hystérésis s'exécute continuellement et indépendamment des événements externes comme le signal de synchronisation. Pour cette raison, nous avons préféré mettre le programme du contrôle de courant dans la routine principale et non pas à l'intérieur d'une routine de service d'interruption. La figure 5.15 donne l'organigramme de la commande par hystérésis.

Nous devons assurer que la routine de commande par hystérésis s'exécute plusieurs fois pour une même valeur consigne i_o^* .




FIG. 5.14 – Signaux de sortie de la commande par hystérésis

Afin de réduire le temps d'exécution de cette routine, nous avons configuré le module de conversion A/D intégré dans notre circuit à démarrer la conversion automatique et continue des signaux d'entrée dès la fin de la conversion précédente. Cette option nous évite d'attendre le délai des conversions A/D à chaque exécution de notre routine de commande de l'onduleur.

Les signaux de commutation générés par la commande de l'onduleur ne doivent pas être parfaitement complémentaires. Un délai qu'on appelle temps mort (Dead time) doit être ajouté entre les moments de transition des deux signaux pour forcer le blocage du courant avant de passer à l'autre état, cela nous évite de tomber dans un court circuit transitoire pouvant provoquer la destruction des circuits commutateurs de notre onduleur.

Un autre délai T_2 est ajouté à chaque basculement d'état, pour s'assurer que la fréquence de commutation ne dépassera jamais la fréquence $f_{max} = 1/2T_2$ que supporte notre circuit commutateur.

L'implémentation de la commande de l'onduleur est représenté par l'organigramme sur la figure A.7




FIG. 5.15 – Organigramme du contrôle de courant par hystérésis




FIG. 5.16 – Illustration du temps mort dans les signaux de commutations




FIG. 5.17 – Schéma électrique du dsPIC30F2010

5.2 Réalisation du filtre actif

5.2.1 Schématisation du filtre actif

5.2.2 Partie détecteur de passage par zéro

Le schéma électrique du détecteur de passage par zéro est présentée sur la figure 5.18.

Dans ce schéma, nous utilisons un transformateur abaisseur 220V-12V pour nous délivrer la forme d'onde de la tension du réseau, ce transformateur est suivi par un bloc de redressement et de filtrage qui sert à extraire les niveaux de tension -5V, 0V et 5V qui vont être utilisés pour l'alimentation du comparateur LM311. Ce dernier nous donne le signal de comparaison entre l'image de la tension $v_s(t)$ par le transformateur et le potentiel 0V. Un optocoupleur est placé entre le comparateur et notre circuit dsPIC30F2010 pour permettre l'isolation entre les deux blocs et la mise en forme du signal de synchronisation généré par le comparateur.

Le circuit électrique du détecteur de passage par zéro présenté sur la figure 5.18 a été réalisé et testé. La figure 5.19 donne le signal de sortie généré par le circuit du détecteur de passage par zéro en utilisant l'oscilloscope numérique en utilisant l'oscilloscope numérique Tectronix 340A.

5.2.3 Réalisation de la capture des courants

La partie qui mesure les courants $i_{ch}(t)$ et $i_o(t)$ est subdivisée en trois sous blocs :




FIG. 5.18 – Schéma électrique du détecteur de passage par zéro




FIG. 5.19 – Signal de sortie par le détecteur de passage par zéro

- Transformateur d'intensité.
- Additionneur.
- Filtre anti-repliement.

La figure 5.20 montre le schéma synoptique du capteur de courant.

Le transformateur d'intensité permet de prélever un courant image à celui qui passe par sa bobine primaire, ce courant image se transforme en tension image en passant par une résistance shunt. La valeur de la résistance shunt a été choisit de telle sorte à faire correspondre une variation du courant primaire $i_{ch}(t)$ (et $i_o(t)$) dans l'intervalle $[-10A;10A]$ à une variation de tension image dans l'intervalle $[-1V, 1V]$.

L'additionneur réalise le décalage de 2,5V à la tension image du courant d'entrée. Le but de ce décalage est de faire correspondre la valeur 0A du courant d'entrée à 2,5V à l'entrée du convertisseur A/D du dsPIC30F2010, car pour le format de données Signed fractional avec , $V_{REF+}=5V$ et $V_{REF-}=0V$, le convertisseur A/D délivre la valeur 0x0000 à 2,5V.

Le filtre anti-repliement est placé en amont du convertisseur A/D. C'est un filtre passe-bas RC du 1er ordre avec une fréquence de coupure $f_c = 10kHz$. Le but de mettre ce filtre est de limiter le spectre du signal d'entrée à 10kHz pour que la




FIG. 5.20 – Schéma synoptique du capteur de courant

condition de Shannon

$$f_s \geq 2 * f_{max} \quad (5.12)$$

soit toujours satisfaite pour la fréquence d'échantillonnage de $f_s = 25kHz$.

La valeur f_c du filtre RC est obtenue par la relation

$$f_c = \frac{1}{2\pi RC} \quad (5.13)$$

5.2.4 Partie Onduleur

L'onduleur utilisé est formé de deux bras, chacun comporte 2 commutateurs comme on le montre sur la figure 3.10. Le circuit commutateur utilisé dans cette réalisation est le MOSFET 20N60. Les circuits MOSFET sont placés sur un dissipateur de chaleur surdimensionné pour dégager l'énergie due à commutation. L'adaptation des signaux logiques générés par le dsPIC30F02010 avec les grilles des circuits commutateurs est assurée par le circuit driver IR2110.

5.3 Conclusion

Durant ce chapitre, nous avons donné les détails qui ont permis le passage de la simulation à l'implémentation sur le circuit dsPIC30F2010. Les schémas et les routines des différents blocs constituant la commande du filtre actif ont été testés. Le circuit dsPIC a montré ses performances par la puissance des modules qu'il intègre et aussi par son architecture qui permet d'effectuer des calculs énormes dans un temps relativement réduit. Ce travail se poursuit dans le cadre d'un autre sujet de Magister qui a été proposé.




FIG. 5.21 – Schéma électrique du capteur de courant




FIG. 5.22 – Schéma électrique de l'onduleur

Conclusion générale

Ce travail avait pour but la réalisation d'un filtre actif pour dépolluer le réseau électrique et corriger le facteur de puissance quelque soit la nature de la charge connectée. Le prototype réalisé et testé (voir l'Annexe A) répond à ce cahier de charges.

Pour la conception de ce filtre actif, nous avons choisi la méthode DTC comme stratégie d'estimation du réactif et des harmoniques, et la méthode de contrôle par hystérésis pour asservir le courant compensateur à sa consigne estimée. Tout au long de ce rapport, nous avons exposé les différentes étapes de la conception du filtre actif et l'implémentation de sa commande sur le dsPIC30F2010 de Microchip.

Le logiciel MATLAB a été utilisé pour la simulation du système (réseau, compensateur, charge), l'environnement MPLAB IDE, MPLAB C30 et le kit MPLAB ICD2 ont été utilisés pour l'implémentation et le débogage des programmes sur le dsPIC30F2010.

L'implémentation de la commande du filtre actif sur le dsPIC30F02010 a nécessité une maîtrise de son architecture et une familiarisation avec son environnement de développement.

La qualité d'un filtre actif ne dépend pas seulement de la performance du processeur ou du type de la stratégie de contrôle mais aussi de la qualité et de la précision des capteurs de courant à utiliser dans le contrôle.

Le circuit dsPIC30F2010 semble très intéressant par son rapport qualité/prix, car il a prouvé bien qu'il soit le moins cher dans sa série, sa puissance d'exécution des routines DSP telles que la routine du filtre IIR, ses performances dans la commande des systèmes de l'électronique de puissance et sa capacité de contenir encore d'autres blocs complémentaires, par exemple le bloc MPPT, le bloc de contrôle du bus continu et le bloc d'estimation de la référence active du courant à fournir dans les systèmes PV connectés au réseau.

Les dsPIC30F possèdent une architecture dédiée pour le traitement de signal qui contient des modules comme le bit-reverse et l'adressage circulaire qui facilite et rend possible l'implémentation de l'algorithme *fft*. Il serait donc intéressant de tester la méthode spectrale avec ce type de processeur.

Le dsPIC semble pouvoir mieux contrôler le courant compensateur par la méthode MLI car il possède un module MLI intégré qui peut gérer un onduleur jusqu'à 3 bras en générant les signaux de commande et les délais morts (dead time) automatiquement et d'une manière cablée sans que le processeur ne soit dérangé. Il serait donc aussi intéressant de tester le contrôle du courant par MLI par les dsPIC.

On voit donc que les dsPIC sont bien adaptés pour ce travail. Des modifications mineurs à notre onduleur lui permettent d'injecter au réseau de la puissance active produite par une source renouvelable (PV - éolienne), ce qui étant un des buts de notre laboratoire. Ce travail se poursuit.

Bibliographie

- [1] J.S., Jr.; McQuilkin, J.S. "Harmonics-causes, effects, measurements, and analysis : an update Subjak" ; Industry Applications, IEEE Transactions on Volume 26, Issue 6, Nov.-Dec. 1990 Page(s) : 1034–1042, Digital Object Identifier 10.1109/28.62384
- [2] B. Szabados, "Répercussion sur le réseau électrique de l'alimentation des convertisseurs de grande puissance", RGE 12 (1984), page(s) : 791–796.
- [3] C. Lott, O,Lapierre, H,Pouliquen et S.Saadate, "Filtrage actif des harmoniques en courant et en tension des réseaux électriques : *Modélisation, simulation numérique et expérimentation* J.Phys 3 France 7 (1997) page(s) : 2433–2457.
- [4] IEEE Standard Dictionary of Electrical and Electronic Terms.
- [5] Ned Mohan, T.U., William Robbins, Power Electronics. 2nd ed. 1995 : John Wiley and Sons, Inc.
- [6] Donghua Chen, Shaojun Xie : "Review of the control strategies applied to active power filters" 2004 IEEE International Conference on Electric Utility Deregulation, Restructuring and Power Technologies (DRPT2004) April 2004 Hong Kong page(s) : 666–670.
- [7] Li.H.Y., Zhuo, Junfei Hu, and Zhaoan Wang Z.A, *control system of multiple large power rate active power filter*, Advanced Technology of Electrical Engineering and Energy, Vol.23, No.1 Jan.2004.
- [8] H Akagi, et. al, "*Instantaneous Reactive Power Compensators Comprising Switching Devices without Energy Storage Components*", IEEE Trans. on IA, v01.20, no.3, page(s) : 625–630, 1984.
- [9] H Akagi, et al, "*Control Strategy of Active Power Filters Using Multiple Voltage-Source PWM Converters*", IEEE Trans. on IA, v01.22, no.3, page(s) : 460–465, 1986
- [10] Wenxi Yao; Zhengyu Lu; Guozhu Chen; Zhaoming Qian; "Dual sample-rate scheme for d-q harmonic acquisition of active power filter" Power Electronics Specialists Conference, 2002. pesc 02. 2002 IEEE 33rd Annual Volume 3, 23–27 June 2002 Page(s) : 1213–1216 vol.3 Digital Object Identifier 10.1109/PSEC.2002.1022341

- [11] H. Sasaki and T. Machida : " *A New Method to Eliminate AC Harmonic Currents by Magnetic Compensation—Considerations on Basic Design*", IEEE Trans on PAS vol.PAS-90,page(s) : 2009, 1971.
- [12] H. Partl : *German T_EX*, TUGboat Volume 9, Issue 1 (1988).
- [13] Guy Séguier *Electronique de puissance Les fonctions de base et leurs principales applications*, DUNAUD 7^{es} édition,page(s) : 411, 1999.
- [14] S. Bhattacharya, D. M. Divan, and B. Banerjee, " *Synchronous frame harmonic isolator using active series filter*", in Proc 4th Eur. Power Electronics Conf., vol. 3, 1991, page(s) : 030–035. S.
- [15] S. Bhattacharya and D. Divan, " *Synchronous frame based controller implementation for a hybrid series active filter system*", in Conf. Record 30th IEEE Ind. Applicat. Soc. Annu. Meeting, vol. 3, 1995, page(s) : 2531—2540.
- [16] S. Buso, L. Malesani and P. Mattalevi " *Comparaison of current control techniques for active filter applications*" IEEE TRANSACTIONS ON INDUSTRIAL ELECTRONICS, VOL.45, NO. 5, OCTOBER 1998, page(s) : 722–729.
- [17] Allmeling, J.H. : " *A control structure for fast harmonic compensation in active filters*". Proc. IEEE Power Electronics Specialist Conf. (PESC), Cairns, Australia, 2002, page(s) : 376–381.
- [18] L. Malesani, P. Mattavelli, and P. Tomasin, " *Improved constant frequency hysteresis current control of VSI inverters with simple feedforward bandwidth prediction*", in Conf. Rec. IEEE-IAS Annu. Meeting, Lake Buena Vista, FL, Oct. 1995, Page(s) : 2633–2640.
- [19] K. P. Gokhale, A. Kawamura, and R. G. Hoft, " *Dead Beat microprocessor control of PWM inverter for sinusoidal output waveform synthesis*", IEEE Trans. on Ind. Appl., vol. IA-23, 110.5, page(s) : 901–910, SepJOct. 1987.
- [20] Claro, C.A. ; Kaffka, J. ; Campos, A. ; " *Analysis and design of a shunt active power filter employing a dead beat control technique*", Industrial Electronics Society, 1999. IECON '99 Proceedings. The 25th Annual Conference of the IEEE Volume 3, 29 Nov.-3 Dec. 1999 Page(s) : 1427–1433 vol.3 Digital Object Identifier 10.1109/IECON.1999.819434
- [21] Karimi-Ghartemani, M. ; Iravani, M.R. ; Katiraei, F. ; " *Extraction of signals for harmonics, reactive current and network-unbalance compensation*" ; Generation, Transmission and Distribution, IEE Proceedings- Volume 152, Issue 1, Jan 2005 Page(s) : 137–143, Digital Object Identifier 10.1049/ip-gtd :20041198
- [22] T.C. Green, J.H. Marks, " *Ratings of active power filters*" IEE Proc.-Electr. Power Appl., Vol. 150, No. 5, September 2003, page(s) : 607–614.
- [23] C. Qiao , K.M. Smedley, F. Maddaleno ; " *A Comprehensive Analysis and Design of a Single Phase Active Power Filter with Unified Constant-frequency Integra-*

- tion Control*", Department of Electrical and Computer Engineering University of California, Irvine, CA 92697.
- [24] P. LADOUX, G. OLLÉ, " *Compensateur d'harmoniques et de puissance réactive*" système didactique, Publication RESELEC 2002, page(s) : 45.
- [25] Filter Design Toolbox for use with Matlab User's Guide Version 2. MathWorks page(s) : 610.
- [26] Sen M.Kuo, Bob H.Lee, "Real-Time Digital Signal Processing *Implementations, Applications, and experiments with TMS320C55X*", 2001 John Wiley & Sons Ltd, page(s) : 496.
- [27] "dsPIC30F2010 Data Sheet" "DS70118D" Microchip Technology Inc.2004.
- [28] "dsPIC30F Family Reference Manual" "DS70046B" Microchip Technology Inc. 2003.
- [29] "dsPIC30F Programmer's Reference Manual" "DS70030E" Microchip Technology Inc. 2003.
- [30] "MPLAB® C30 C COMPILER USER'S GUIDE" "DS51284C" Microchip Technology Inc. 2004.
- [31] Stan D'Souza " *Sensored BLDC Motor Control Using dsPIC30F2010*" "DS00957A" AN957. 2004 Microchip Technology Inc.
- [32] Dave Ross, John Theys Steve Bowling " *Using the dsPIC30F for Vector Control of an ACIM*" "DS00908A" AN908. 2004 Microchip Technology Inc.

Annexe A

Schémas




FIG. A.1 – Circuit imprimé de la carte de commande (coté composants)




FIG. A.2 – Implémentation des composants de la carte de commande




FIG. A.3 – Circuit imprimé de la carte de l'onduleur (coté composant)




FIG. A.4 – Implémentation des composants de la carte de l'onduleur




FIG. A.5 – Dispositif de filtre actif réalisé



FIG. A.6 – Carte de commande du filtre actif à base du dsPIC30F2010




FIG. A.7 – Etage de puissance du filtre actif

Annexe B

Programmes de la simulation et à l'implémentation

B.1 Programmes M File de la simulation

B.1.1 Programme de la routine

Cette fonction fournit la variation de la phase en fonction du temps

```
function [out]=Mag_Time_count(in)
```

```
persistent compteur  
persistent last_in1  
persistent last_in2
```

```
if isempty(compteur)  
    compteur=0;
```

```
end
```

```
if isempty(last_in1)  
    last_in1=0;
```

```
end
```

```
if isempty(last_in2)  
    last_in2=0;
```

```
end
```

```
if last_in1==0 & in(1)==1  
    compteur=0;
```

```
elseif last_in2==0 & in(2)==1  
    compteur=compteur+1;
```

```
end
```

```
out(1)=compteur; last_in1=in(1); last_in2=in(2);
```

B.1.2 Routine mag

Cette fonction detecte le déphasage entre le fondamental du courant de charge et la reference de la tension de réseau pour l'exploiter à générer les references (active, réactive et harmonique) de la prochaine période

```
function [out]=Mag_phase_detection(in)
persistent next_phase
persistent phase
persistent last_in2
persistent last_in3
persistent p_calcul

if isempty(p_calcul)
    p_calcul=0;
end

if isempty(last_in2)
    last_in2=0;
end
if isempty(last_in3)
    last_in3=0;
end
if isempty(next_phase)
    next_phase=0;
end
if isempty(phase)
    phase=0;
end
capture=500-in(1);

if last_in2==0 & in(2)==1
    %interruption externe
    phase=next_phase;
    next_phase=0;
    p_calcul=0;
end

%interruption timer
if p_calcul==0
    % le dephasage n'est pas encore detecté
```

```

    if last_in3<0 & in(3)>=0
        % passage par zéro
        if capture>filter_phase
            next_phase=capture-filter_phase;

        else
            next_phase=500-(filter_phase-capture);
        end
        end
        p_calcul=1;
    end
end

out(1)=phase;
last_in2=in(2);
last_in3=in(3);

```

B.1.3 Routine mag

Cette fonction effectue le contrôle de courant par hysteresis

les entrées :

in1 : image du courant de l'onduleur

in2 : reference de courant à asservir

les sorties :

out1,out2,out3,out4 : signaux de commande de l'onduleur

```

function [out]=Mag_hysteresis(in)

persistent last_out
persistent A

sigma_plus = .001;
sigma_moins = -.001;

if isempty(last_out)
    last_out(1)=1;
    last_out(2)=0;
    last_out(3)=0;
    last_out(4)=1;
end

```

```

A=in(2)-in(1);
if A >= sigma_plus
    out(1)= 1;
    out(4)= 1;
    out(2)= 0;
    out(3)= 0;
    last_out=out;
elseif A<= sigma_moins
    out(1)= 0;
    out(4)= 0;
    out(2)= 1;
    out(3)= 1;
    last_out=out;
else
    out=last_out;
end

```

B.1.4 mag

```

function [out]=Mag_iir(in)
% IIR Elliptique Direct FORM II Second Order Sections L2
% Fs = 25kHz
% Fpass = 50Hz à 0dB
% Fstop = 150kHz à -50dB

persistent W
persistent Acc
persistent s_W

G=6.10352e-5;
SOS1=[ -0.9961    0.4962    0.4122   -0.8240    0.4122
        -0.9882    0.4883    0.4825   -0.9638    0.4825
        -0.4919         0    0.0543    0.0543         0];

if isempty(W)
    s_W=0;
end

if isempty(W)
    W=[0,0;0,0;0,0];
end

```

```

    Acc=in(1)*G;
for i=1:3
    Acc      = Acc * .5;
    Acc      = Acc - SOS1(i,1)*W(i,1);
    Acc      = Acc - SOS1(i,2)*W(i,2);
    s_W      = Acc * 2;
    Acc      = s_W * SOS1(i,3);
    Acc      = Acc + SOS1(i,4)*W(i,1);
    Acc      = Acc + SOS1(i,5)*W(i,2);
    W(i,2)   = W(i,1);
    W(i,1)   = s_W;
end
    out(1)   = Acc*256;
    out(2)   = W(4);

```

B.1.5 Routine detection du MAX

```

function [out]=Mag_MAX_detection(in)

persistent next_max
persistent max
persistent last_in1

if isempty(last_in1)
    last_in1=0;
end
if isempty(next_max)
    next_max=0;
end
if isempty(max)
    max=0;
end

if in(1)==1 & last_in1==0
    max=next_max;
    next_max=0;
end

if in(2)>next_max
    next_max=in(2);
end out(1)=max; last_in1=in(1);

```

B.1.6 Routine de sin_T() et cos_T()

```

function [out]=Mag_sin_T(in)

sin_table = ...
    [0          0.0126  0.0251  0.0377  0.0502  0.0628  0.0753  0.0879...
      0.1004  0.1129  0.1253  0.1378  0.1502  0.1626  0.1750  0.1874...
      0.1997  0.2120  0.2243  0.2365  0.2487  0.2608  0.2730  0.2850...
      0.2970  0.3090  0.3209  0.3328  0.3446  0.3564  0.3681  0.3798...
      0.3914  0.4029  0.4144  0.4258  0.4371  0.4484  0.4596  0.4707...
      0.4818  0.4927  0.5036  0.5144  0.5252  0.5358  0.5464  0.5569...
      0.5673  0.5776  0.5878  0.5979  0.6079  0.6179  0.6277  0.6374...
      0.6471  0.6566  0.6660  0.6753  0.6845  0.6937  0.7026  0.7115...
      0.7203  0.7290  0.7375  0.7459  0.7543  0.7624  0.7705  0.7785...
      0.7863  0.7940  0.8016  0.8090  0.8163  0.8235  0.8306  0.8375...
      0.8443  0.8510  0.8575  0.8639  0.8702  0.8763  0.8823  0.8881...
      0.8938  0.8994  0.9048  0.9101  0.9152  0.9202  0.9251  0.9298...
      0.9343  0.9387  0.9430  0.9471  0.9511  0.9549  0.9585  0.9620...
      0.9654  0.9686  0.9716  0.9745  0.9773  0.9799  0.9823  0.9846...
      0.9867  0.9887  0.9905  0.9921  0.9936  0.9950  0.9961  0.9972...
      0.9980  0.9987  0.9993  0.9997  0.9999  1.0000];

sin_table=sin_table';

if in(1)<126
    out(1)=sin_table(in(1)+1);
elseif in(1)<251
    out(1)=sin_table(250-in(1)+1);
elseif in(1)<376
    out(1)=-sin_table(in(1)-251+1);
elseif in(1)<501
    out(1)=-sin_table(500-in(1)+1);
else
    out(1)=0;
end

```

B.2 Programmes relatives à l'implémentation sur dsPIC

B.2.1 Programme du filtre passe-bas

```

; Magister ENP 2003 ; BENARROUDJ Marouane mar_barudj@yahoo.fr
Filtrage numérique Type Filter : IIR Tchebytchev II ; Form : direct
FORM II SOS ; Nom de fonction : Filter ; Paramètres :
    #1          x[k] ;

```



```

#2          Gain initial ;
#3          Coefficients Selon l'ordre

A1,A2,B2,B1,B0 ; Retourne y[k]
.global _Filter ;
_Filter: ; w0      x[k] ; w1      Gain ; w2      &Coefficients

; Préparation du filtrage

    mov #0x0900, w10    ; Pointer w10 sur le debut de la mémoire Y
    mov w2,w8          ; Pointer w8 sur la table des coefficients
    mov w1, w4         ; Charger la valeur du gain dans le registre Wreg4
    mov w0, w5         ; Charger la valeur de x[k] dans le registre Wreg5
    mpy w4*w5,a        ; accA = x[k] * Gain

    mov [w8++], w5
    mov [w10++], w6
; Debut du filtrage
    do      #2, fin_section          ; -- Boucle 2 fois
    sftac  a, #1                    ; | accA = accA / 2
    msc w5*w6,a,[w8]+=2,w5,[w10]-=2,w6 ; | accA = accA - (a1 * w[k-1])
    msc w5*w6,a,[w8]+=2,w5,[w10]+=2,w6 ; | accA = accA - (a2 * w[k-2])
    sac.r  a,#-1,w4                 ; | Sauver w[k] * 2 dans Wreg4
    mpy w4*w5,a,[w8]+=2,w5          ; | accA = b0 * w[k]
    mac w5*w6,a,[w8]+=2,w5,[w10]-=2,w6 ; | accA = accA + (b1 * w[k-1])
    mac w5*w6,a,[w8]+=2,w5,[w10]+=2,w6 ; | accA = accA + (b2 * w[k-2])
    mov w6,[w10++]                  ; | w[k-2] <--- w[k-1]
    mov w4,[w10-4]                  ; | w[k-1] <--- w[k]
fin_section:                        ; |
    mov [w10++], w6                 ; -- Fetch de w[k-1]
                                        ; de la prochaine section
                                        ; Fin Boucle
    sftac  a, #-8                    ; accA = accA * 256
    sac.r  a,w0
    mov #0x71EB, w4
    REPEAT #17                       ; division par une constante pour
    divf w0,w4                         ; ajuster le gain à 50Hz à 0dB
    return
.end

#include <p30F2010.h>
#include <dsp.h>
#include <ports.h>
#include <reset.h>

```

104ANNEXE B. PROGRAMMES DE LA SIMULATION ET À L'IMPLÉMENTATION

```

#include <timer.h>
#include <adc10.h>

#define Signal1_Onduleur    PORTEbits.RE2
#define Eteindre_Onduleur  PORTEbits.RE1
#define Signal2_Onduleur   PORTEbits.RE0
#define LED_Verte          PORTEbits.RE3
#define LED_Jaune          PORTEbits.RE4
#define LED_Rouge          PORTEbits.RE5
#define LED_red            PORTCbits.RC14

//-----
// DECLARATION DES VARIABLES
//-----

//float ch,o;

unsigned int ph;           // La phase wt unsigned
int ph_inv;               // L'inverse de la phase    (2*pi - ph)
unsigned int phase;       // Le dephasage

char phase_calcul; char marche;

fractional Amplitude;     // courant de charge filtré
fractional A_next;        // Prochaine
fractional A_actif;       // Courant actif
fractional I_ch;          // Courant de charge
fractional p_f_I_ch;      // Courant de charge filtré
precedent fractional f_I_ch; // Courant de charge
filtré fractional I_o;     // Courant onduleur
fractional I_o_ref;       // Courant onduleur reference
fractional Gain_filter=0x0002; // Gain B0 du filtre passe-bas
fractional sigma=Q15(.0001); // Semi largeur de la bande
d'hysteresis fractional filter_phase= 245; // dephasage du
//filtre passe-bas à 50 Hz est -176° fractional Coeffs[15] =
// Coefficients du filtre passe-bas {
//  a1    a2    b0    b1    b2
    0x8080, 0x3F83, 0x34C2, 0x9688, 0x34C2, // section 1
    0x8183, 0x3E80, 0x3DC2, 0x84A3, 0x3DC2, // section 2
    0xC10A, 0x0000, 0x06F3, 0x06F3, 0x0000, // section 3
};

```

```

const fractional sin_table[126] = // Table d'un quart de sinus
50Hz { // avec un
echantillannage de 25kHz
    0x0000,0x019B,0x0337,0x04D2,0x066E,0x0809,0x09A4,0x0B3E,0x0CD8,0x0E71,
    0x100A,0x11A2,0x133A,0x14D1,0x1666,0x17FB,0x198F,0x1B22,0x1CB4,0x1E45,
    0x1FD4,0x2162,0x22EF,0x247B,0x2605,0x278D,0x2914,0x2A99,0x2C1C,0x2D9E,
    0x2F1E,0x309C,0x3218,0x3392,0x3509,0x367F,0x37F2,0x3964,0x3AD3,0x3C3F,
    0x3DA9,0x3F11,0x4076,0x41D8,0x4338,0x4495,0x45EF,0x4747,0x489B,0x49ED,
    0x4B3B,0x4C87,0x4DD0,0x4F15,0x5057,0x5196,0x52D2,0x540A,0x553F,0x5670,
    0x579E,0x58C8,0x59EF,0x5B12,0x5C32,0x5D4E,0x5E66,0x5F7A,0x608A,0x6196,
    0x629F,0x63A3,0x64A4,0x65A0,0x6698,0x678D,0x687C,0x6968,0x6A50,0x6B33,
    0x6C12,0x6CEC,0x6DC2,0x6E94,0x6F61,0x7029,0x70EE,0x71AD,0x7268,0x731E,
    0x73D0,0x747D,0x7525,0x75C9,0x7668,0x7701,0x7797,0x7827,0x78B2,0x7939,
    0x79BB,0x7A38,0x7AAF,0x7B22,0x7B90,0x7BF9,0x7C5D,0x7CBC,0x7D16,0x7D6A,
    0x7DBA,0x7E05,0x7E4A,0x7E8B,0x7EC6,0x7EFC,0x7F2D,0x7F59,0x7F80,0x7FA1,
    0x7FBE,0x7FD5,0x7FE7,0x7FF4,0x7FFC,0x7FFF
};

```

```

//-----
// DECLARATION DES FONCTIONS
//-----

```

```

// fonction Sinus
fractional sin_T(unsigned int a) {
    int b;
    if (a<126) return(sin_table[a]);
    else if (a<251) {
        b=250-a;
        return(sin_table[b]);
    }
    else if (a<376) {
        b=a-250;
        return(0-sin_table[b]);
    }
    else if (a<501) {
        b=500-a;
        return(0-sin_table[b]);
    }
    else return(0);
}

```

```

// Fonction Cosinus
fractional cos_T(unsigned int a) {
    int b;
    if (a<126)    {
        b=125-a;
        return(sin_table[b]);
    }
    else if (a<251){
        b=a-125;
        return(-sin_table[b]);
    }
    else if (a<376){
        b=375-a;
        return(-sin_table[b]);
    }
    else if (a<501){
        b=a-375;
        return(sin_table[b]);
    }
    else return (0x7FFF);
}

void Dead_time() {
    Nop();
    Nop();
    Nop();
    Nop();
    Nop();
}

void InitADC10() {

ADPCFG = 0xFFFC; ADCON1 = 0x03EC; ADCHS  = 0x0001; ADCSSL = 0;
ADCON3 = 0x0F0F; ADCON2 = 0x0104;

    IFS0bits.ADIF = 0;
    IEC0bits.ADIE = 1;
    ADCON1bits.ADON = 1; // turn ADC ON
}

//-----

```

```

// ROUTINES D'INTERRUPTIONS
//-----

// Interruption du convertisseur A/D
void _ISR _ADCInterrupt(void) {
    if(marche)
    {
        I_o = ADCBUF0-0x0280; // Correction
        I_ch= ADCBUF1-0x0300;
    }
    IFS0bits.ADIF = 0;
}

// Interruption du detecteur de passage par zero
void _ISR _INT2Interrupt(void) {
    static char AA=0, BB=0, buf;
    IFS1bits.INT2IF = 0;
    AA++;
    if (AA==25)
    {
        AA=0;
        if(BB)
        {
            LED_Jaune=1;
            BB=0;
        }
        else
        {
            LED_Jaune=0;
            BB=1;
        }
    }
    phase_calcul=0; // Tester le passage de f_I_ch par zero !
    Amplitude = MPY(A_next, cos_T(phase)); // Mise à jour de A
    A_next=0; // Initialiser la prochaine la valeur de A
    ph=0; // Initialiser la phase
}

// Interruption du bouton externe
void _ISR _INT1Interrupt(void) {
    IFS1bits.INT1IF = 0;
    if(marche)

```

108 ANNEXE B. PROGRAMMES DE LA SIMULATION ET À L'IMPLEMENTATION

```

    {
        marche=0;
        LED_red=1;
        Eteindre_Onduleur=1;
    }
    else
    {
        marche=1;
        Eteindre_Onduleur=0;
    }
}

// Interruption du timer1 (40us)
void _ISR _T1Interrupt(void) { static int X=0,Y=0;
    IFS0bits.T1IF = 0;
    if(marche==1)
    {
        X++;
        if (X==12500)
        {
            X=0;
            if(Y)
            {
                LED_red=1;
                Y=0;
            }
            else
            {
                LED_red=0;
                Y=1;
            }
        }
    }

    ph++; // Evoluer la phase wt
    if(ph==501) ph=0;
    f_I_ch = Filter(I_ch, Gain_filter, Coeffs); // Filtrage de I_ch

    if(f_I_ch>A_next) // Detection du MAX dans une periode
    {
        A_next=f_I_ch;
    }
}

```

```

    if(phase_calcul==0)
    {
        if((p_f_I_ch<0)&&(f_I_ch>=0))
        {
            ph_inv=500-ph;
            if(ph_inv>filter_phase)
            {
                phase=ph_inv-filter_phase;
            }
            else
            {
                phase=500-(filter_phase-ph_inv);
            }
            phase_calcul=1;
        }
    }

    p_f_I_ch = f_I_ch;

    A_actif = MPY(Amplitude,sin_T(ph));

    I_o_ref = I_ch - A_actif;

    if(I_o_ref>(0xFFFFA-sigma))
    {
        I_o_ref=0xFFFFA-sigma;
    }

    if(I_o_ref<(0x8000+sigma))
    {
        I_o_ref=0x8000+sigma;
    }
}

int main() {
    WDTSWDisable;
    LED_Verte=0;
    LED_Jaune=0;
    LED_Rouge=0;
    LED_red=1;

    TRISB=0x0003;

```

110ANNEXE B. PROGRAMMES DE LA SIMULATION ET À L'IMPLÉMENTATION

```
TRISE=0xFFC0;
TRISC=0xBFFF;
TRISD=0xFFFF;

ph=0;
phase=0;
phase_calcul=0;
marche=0;

Amplitude=0;
A_next=0;
A_actif=0;
I_ch=0;
p_f_I_ch=0;
f_I_ch=0;
I_o=0;
I_o_ref=0;

ConfigINT2(FALLING_EDGE_INT & EXT_INT_PRI_5 &
EXT_INT_ENABLE);

ConfigINT1(FALLING_EDGE_INT & EXT_INT_PRI_6 &
EXT_INT_ENABLE);

ConfigIntADC10(ADC_INT_PRI_3 &
ADC_INT_ENABLE);

ConfigIntTimer1(T1_INT_PRIOR_5 & T1_INT_ON);
OpenTimer1(T1_ON & T1_GATE_OFF &
T1_PS_1_1 & T1_SYNC_EXT_OFF &
T1_SOURCE_INT, 0x49B);

InitADC10();

while(1)
{
    Nop();
    Nop();
    if(marche) // Effectuer le control du courant
    {
```



```
Nop();
Nop();
if(I_o > (I_o_ref + sigma))
{
    Signal1_Onduleur = 0;
    LED_Verte = 0;
    LED_Rouge = 1;
    Dead_time();
    Signal2_Onduleur = 1;
    Dead_time();
}
else if(I_o < (I_o_ref - sigma))
{
    Signal2_Onduleur = 0;
    LED_Verte = 1;
    LED_Rouge = 0;
    Dead_time(); // Delais T1
    Signal1_Onduleur = 1;
    Dead_time(); // Delais T2
}
}
};
```