وزارة التعليم العالى MINISTERE DE L'ENSEIGNEMENT SUPERIEUR

> المدرسة الوطنية المتعددة التقنيسات BIBLIOTHEQUE - I I Ecole Nationale Polytechnique

ECOLE NATIONALE POLYTECHNIQUE

DEPARTEMENT: ELECTRONIQUE

PROJET DE FIN D'ETUDES

SUJET

ETUDE ET REALISATION D'UN SIMULATEUR DE FONCTIONS LOGIQUES PROM

Proposé par :

Farah

Etudié par :

B. Mébarki

Dirigé par :

Farah

PROMOTION: JUIN 90

الجمهورية الجزائرية الديمقراطية الشميية REPUBLIQUE ALGERIENNE DEMOCRATIQUE ET POPULAIRE

وزارة التعليم العالى MINISTERE DE L'ENSEIGNEMENT SUPERIEUR

> المدرسة الوطنية المتعددة التقنيات BIBLIOTHEQUE - I LOND Ecole Nationale Polytechnique

ECOLE NATIONALE POLYTECHNIQUE

DEPARTEMENT: ELECTRONIQUE

PROJET DE FIN D'ETUDES

SUJET

ETUDE ET REALISATION D UN SIMULATEUR DE FONCTIONS LOGIQUES A PROM

Proposé par :

Farah

Etudié par :

B. Mébarki

Dirigé par :

Farah

PROMOTION: JUIN 90

المدرسة الوطنية المتعددة التقنيبات المكستبة — BIBLIOTHEQUE المكستبة — Ecole Nationalo Polytechnique

REMERCIEMENTS

Je tiens à éxprimer ma profonde gratitude à Monsieur FARAH

pour l'intérêt et surtout pour son aide précieuse tout au long de

l'élaboration de ce travail.

Mes sinceres remerciements à tous mes profésseurs pour leur bonne disponibilité durant toute ma formation .

Mes vifs remerciements à mes amis Ahmed , Djamel et M. Sayah pour leurs soutients matériels .

Sans oublier bien évidèment ma très chère amie Malika pour son soutient moral .

Qu'ils trouvent ici l'expréssin de ma profonde reconnaissance :

L'éleve ingénieur :

B . Mebarki

المدرسة الوطنية المتمددة التقنيبات المكتبة — BHSLIOTHEQUE Ecole Nationale Polytechnique

DEDICACES

Je dédie ce modeste travail

A vous

- Mes très chèrs parents
- Mes chèrs frêres et ma chère soeur F/Z
- Mes amis et tous ceux qui me sont chèrs

Bencherki

المدرسة الوطنية المتعددة التلنيسات المكسسية — BIOLIOTHEQUE Ecolo Nationale Polytechnique

SOMMAIRE

INTRODUCTION

CHAPITRE I

RAPPEL SUR LA TECHNOLOGIE DES MEMOIRES MORTES

1.1) introduction
I.2) Généralités
I.2.1/ Memoires éxternes
1.2.2/ Memoires internes
I.2.3/ Mémoires vives
I.2.4/ Mémoires mortes
I.3) Technologie des mémoires mortes
I.3.1/ Les mémoires mortes (ROM)
I.3.2/ Les mémoires programmables (PROM)
I.3.2.a/ PROM à fusibles
I.3.2.b/ PROM à diodes en tête-bêche #
I.3.2.c/ Techniques de programmation des PROMs
I.3.3/ Les mémoires REPROMs
I.3.3.a/ Mémoires EPROMs
I.3.3.b/ Mémoires EEPROMs
I.4) Comparaison entre les differentes technologies des mémoire
à semi-conducteur
1.4.1/ Technologie MOS

المدرسة الوطنية المتعددة التقنيات المكتبة BHBLIOTHEQUE و Ecole Nationale Polytechnique

I.4.2/ Technologie CMOS
I.4.3/ Technologie bipôlaire
I.5) Organisation des cellules mémoires
I.5.1/ Structure matricielle
. I.5.2/ Structure linéaire
I.5.3/ Capacité et format d'une mémoire
I.5.4/ Vitesse d'une mémoire
I.5.5/ Consommation d'une mémoire
I.5.6/ Alimentation des mémoires
CAPITRE II
SIMULATION DES FONCTIONS LOGIQUES PAR DES
SYSTEMES COMBINATORES
II.1) Conception des systèmes combinatoires
II.2) Utilisation d'une PROM comme générateur de
fonctions logiques
II.2.1/ Exemple
II.2.2/ Généralisation de la méthode
CHAPITRE III
MATERIALISATION DES FONCTIONS LOGIQUES PAR
UTILISATION DES SYSTEMES SEQUENTIELS
PROGRAMMABLES
III.1) Divers formes d'un systeme conbinatoire
III.2) L'arbre de décision logique
III.2.1/ L'obtention de l'arbre de décision logique.24
III.2.1.b/ Représentation tabulaire de l'arbre31

المدرسة الوطنية المتعددة التفنيات المكتب المكتب المكتب المكتب المكافئة المتعددة التفنيات المكافئة المتعددة التفنيات المكافئة الم

	111.2.1.c/ todage du tableau
	III.2.1.d/ Implantation de la machine séquentielle.3
C H	APITRE IV:
	DESCRIPTION DE LA REALISATION PRATIQUE
Ż.	IV.1) Introduction
	IV.2) Description
	IV.2.1/ Le décôdeur (4 vers 16)
	IV.2.2/ Le multipléxeur (8 vers 1)
	IV.2.3/ Les quadruples multipléxeurs (2 vers 1)4
	IV.2.4/ Les quadruples bascules "d" avec Reset 4
	IV.2.5/ Less quadruples portes NAND buffers
	IV.2.6/ Trigger de Schmit
СН	APITRE V:
	TEXTES PEDAGOGIQUES
	V.1) Partie théorique
	V.1.a/Matérialisation des fonctions logiques par
	utilisation des systèmes séquentiels programmable
	* Arbre de décision
	* Représentation tabulaire de l'arbre
	* Codage du tableau
	V.1.b/ Matérialisation par utilisation des systèmes
	combinatoires
	V.2/ Questions théoriques
	Réponses .
	V.3) Manipulation
-	V.3.a / Systemes séquentiels
	V3b/ Systemes combinatoires purs
ANN	EXE
0.01	LOCE A PHIE

الدرسة الوطنية المنطقة الطابية الطابقة BIBLIOTIIEQUE — المكتبة Ecolo Hajionale Polytechnique

INTRODUCTION

Avant la venue des circuits intégrés à large et moyenne intégration, la simulatin de fonctions logiques se faisait à l'aide de circuits à base de composants discrets.

Profitant des avantages procurés par l'intégration, on a éssayé de réduire toute cette compléxité et on a ainsi étudier et réaliser un dispositif de simulation, plutôt, de matérialisation de fonctions logiques à base d'une PROM qui elle est discrete.

Ce travail n'a donc pas la prétention de présenter ici , une maquette réalisant les meilleurs performances mais cela dans un but purement pédagogique .

Il complètera ainsi les cours d'électronique digital dispensés ici à ENP, et fera une illustration précieuse de la logique combinatoire d'une part et séquentielle d'autre part. Il permettera aux étudiants d'acquérir des connaissances physiques de la programmation (matérialisation et programmation des fonctions logiques).

CHAPITRE: I

RAPPELS SUR LA TECHNOLOGIE

DES

MEMOIRES MORTES

Les mémoires sont des circuits élétroniques qui peuvent enregistrer, conserver ou restituer plusieurs informations binaires. Dans tous les calculateurs élétroniques, les systèmes de mémoires occupent uneplace de choix. Un distingue les mémoires externes et les mémoires internes. Les mémoires externes sont réalisées jusqu'à présent sur des bandes magnétiques ou sur des disques magnétiques. Les mémoires internes (c'est à dire les mémoires réunies, au de vue construction, aux blocs élétroniques de l'appareillage), qui étaient réalisées jusqu'à ces derniers temps avec des noyaux de ferrites utilisent actuellement presque éxclusivement des circuits intégrés . les mémoire assûrent dans leurs application secondaires le rôle de générateur de fonction logique.

I 2) G E N E R A L I T E S

I 2 1/ Les memoires externes à support magnetiques se caracterisent par une durée stockage indéfinie de l'information enregistrée, sans être alimentées, ainsi que par une capacité pratiquement llimitée en bits .

I 2 2/ Les memoires internes sont destinées éssentiellement à la consevation des données intermidiaires au cours des opperations arithmetiques et logiques (memoires operationnelles ou vives), ainsi qu'à la conservation des petits programmes standards necessaires à la résolution des problemes types sur un calclateur numérique donné; (memoires permanentes ou mortes).

I 2 3/ Les memoires vives à lecture et ecriture à accés aléatoire ou encore R A M (de l'anglais Random Access Memories) se caractérisent par la possibilité d'éffectuer rappidement et alternativement l'entrée et la sortie

(l'écriture et la lecture) l'information et ceci avec l'accès à toute cellule distincte de la mémoire .

I 2 4 / Les memoires mortes à l'ecture seule ou encore R 0 l'anglais Read Only Memories) sont utilisées principalement pour la lecture de l'information qui y est enregistrée .Quant à l'écriture d'une information, elle se fait soit << une fois pour toute >> , soit en tout cas très rarement.


I.3 / TECHNOLOGIE DES MORTES

I.3.1./ Les memoires mortes (R 0 M):

Ces memoires sont encore appelées mémoires permanentes, mémoires passives ou mémoires fixes, se caracterisent par le fait que l'enregistrement d'une information se fait soit une fois pou toute, soit représente une opération spéciale éffectuée trè rarement.

L'utilisation d'une mémoire morte consiste donc à lire un information enregistrée.

Le schéma type d'une mémoire morte à diodes est représenté comme suit:



Elle a la structure d'une matrice dont les rangées sont constituées par les lignes de mot (LMo,LM1,LM2 et LM3) et les colonnes par les lignes de bit (LBo,LB1,LB2 et LB3). Chacune des lignes de mot conserve un code déterminé: 0011,0100,0111,1100 (pour cet exemple).

L'enregistrement du côde (éffectué en principe une seule fois) est obtenu à l'aide de diodes connectées entre les lignes de mot et les lignes de bit qui doivent contenir (lors de la lecture) un 1 logique

Supposons que le décodeur d'adresse ait choisi la ligne de mot LM1, alors une tension appliquée à cette ligne sera transmise à la ligne de bit LB2, tandis que les tensions sur les lignes de bits LB0, LB1 et LB3 seront nules. Ceci signifie que la lecture parallele de l'information sur toutes les quatre lignes de bit donne le code (ou le mot) 0100 enregistré dans la rangée choisie Les diodes sont réalisées dans touts les noeuds de la matrice qui est livrée vierge. Il ya deux types de R O M:

- * R O M programmable à la fabicatio
- * R O M programmable par l'étulisateur (PROM , EPROM ,....)

Remarque:

Bien que les memoires mortes à diodes soient trés simples,elles ont un inconvinient : le courant nécéssaire dans les lignes de bit doit etre assuré par le décodeur qui transmit ce courant à travers la ligne de mot

Pour rendre plus facile le fonctionnement du decodeur,on remplace les diodes par des éléments amplificateurs,c'est-à-dire par des ransistors:

*/ Par emploie des transistors biolaires

Dans ce cas la de mot assure le passage du courant de base qui est $(\beta+1)$ fois plus petit que le courant de l'emeteur qui alimente la ligne de bit. Par consequent la puissance du décodeur se trouve réduite de plusieurs dizaines de fois .

*/ Par emploi des transistors MOS

Dans ce cas,on a un gain encore plus élevé,car le circuit de grille ne consomme en général aucun courant .

L'emploie des MOS ouvre de nouvelles perspectives dans l'utilisation des memoires mortes :

Premierement:

Pour l'enregistrement d'une information, on peut utiliser non la destruction des connexions mais un procédé plus "fin" :La memoire morte est livrée par le constructeur sans métalisation des grilles, c'est alors à l'utilisateur d'assurer la métallisation des grilles seulement des transistors qui doivent transmettre un "1" à la ligne de bit. Les grilles des autres transistors ne seront pas reliées aux lignes de mot de sorte que les transistors seront inopérants.

Deuxiemement


L'emploi des transistors MOS permet la réalisation des memoires dites semi-permanentes ou programmables (ROM programmable ou PROM) dans lesquelles on peut changer ,de temps à autre l'information enregistrée.

I.3.2./ Les memoires programmables PROM

Il existe deux types de PROM :

- *) PROM à fusibles
- *) PROM à diodes en tete-beche


I.3.2.a/ PROM à fusibles



Pour le (a) , le fusible est brulé, donc le courant ne passera pas entre LM et LB1 (ce qui donnera un "0" logique sur LB1 (dans le cas ou LM sera sélectionnée par le decodeur d'adresses) Pour le (b) , le fusible n'est pas brulé , donc le courant passera et on aura un "1" logique sur la sortie LB2 (dans le cas ou LM est sélectionnée par le decodeur d'adresses).

Remarque :

Les transistors bipolaires peuvent etres remplacés par des MOS pour économiser plus d'energie car le circuit de grille ne consomme en general aucun courant .



Dans le cas (a), une diode a claqué donc on aura un circuit ouvert entre LM1 et LB1 (un "1" logique en sortie).

Dans le cas du (b), les deux diodes sont infactes, il n'y aura donc pas un passage de courant, ce qui donera un "0" logique en sortie (si LM est selctionnée)

1.3.2.c / Technique de programmation des PROMs


Dans les deux types , la programmation se fera par l'utilisateur en se servant d'un programmateur de PROM qui brulera soit le pusible , soit entrainera le claquage d'une jonction (diode) et cela par application d'un bref courant de quelques mA que bien sur , ni le fusible ni la jonction ne supportera son intensité .

I.3.3.) Les memoires REPROM

Les REPROM renferment les EPROM et les EEPROM

I.3.3.a / Memoire EPROM

Ce sont des ROMs effaçables programmables .La figure suivante montre une cellule de memoire unitaire de type F.A.M.O.S (Floating gate Avalanche injection MOS), c'est à dire MOS à grille flottante chargée par un phénomene d'avalanche à travers le dielectrique




C'est un MOS dont la grille est isolée de contact electrique .Elle est isolée du substrat par une couche de SiO2 .Elle est au silicium polycristalin .Elle est donc flottante .

La figure (b) montre comment on charge la grille :on applique une tention -V < -30 Volts entre le drain et la source , ce qui fait passer en regime d'avalanche la jonction P N drain-substrat . Pendant ce régime , des électrons d'énegie suffisante arrivent à traverser l'épaisseur de $0.1~\mu m$ de SiO2 et chargent la grille negativement . Apres l'avalanche , la grille reste chargée négativement et cré dans le substrat N une couche d'inversion de

type P qui relie la source et le drain .

La presence ou l'absence de charges sur la grille est détectée par la mesure de la conductance entre la source et le drain . Ainsi donc pour programmer , on utilise une impulsion de -50V et 1mA ; ce qui donne un courant de 5mA et permet de stocker une charge de 3 10^-7 Coulomb par cellule . Il y a maintenant des mémoires ou on est pas obligé d'avoir des impulsions etroites . C'est le cas de la 2716 :qui est une EPROM de 2K x8.son brochage est donnée par la figure suivante




- * A0 à A10 bus d'adresse de la mémoire, ce son des entrées.
- * DO àD7 bus de données de la mémoire.ils sont à lecture seul(sorie)
- * Vcc et Vss (broche 24 et 12): ligne d'alimentation de la mémoire Vcc=+5 V et Vss= masse.
- * CS (BROCHE 18) ou ship select ibroche de selection de boitier. Un niveau bas sur cette entrée signal à la mémoire que le micro-processeur veut dialogué avec elle . Cette broche a pour effet de passer le bus de données de la mémoire dans un état haute impédence lorsqu'elle est au niveau 1 logique (+5, v).
- * OE (broche 20) ou output enable : lorsqu'elle est à 1,cette ligne permet une diminution de la consommation du boitier pour alimenter, par exemple , le boitier avec une pile (sauvgarder de la RAM alimentation coupée). Au niveau bas, cette ligne à le même effet que le CS.

* Vpp (broche 21): cette ligne est utilisée pour programmer la mémoire 2716. En mode ,normal, cette ligne est au +5 V . En mode programme cette ligne est à +25 V.

Avant de reprogrammer, on fait disparaître les charges électriques stockées sur la grille en illuminant la cellule à l'aide de rayons U V (si la cellule est encapsulée) ou au rayons X (s'elle ne l'est pas) sun courant photoéletrique s'établit dans l'isolant et décharge la grille.

I.3.3.b / Les memoires EEPROMs

Ce sont des ROM effaçables et programmables électriquement .Pour ce type de memoires , on fait appelle aux transistors MNOS (Metal Netrure Oxyda Silicum) qui se presente comme suit :



L'ecriture est effectuée en appliquant une importante tension positive entre la grille et le substrat . De ce fait des électrons se trouveront coincés dans la couche se trouvant entre le silicium et le SiO2 . Ceci entraine la création d'un canal conducteur entre la source et le drain et par consequent le transistor devient conducteur .

L'effacement se fera par une simple application d'une tension inverse entre la grille et le substrat , ce qui aura pour effet la chasse des életrons emprésonnés.

L'avantage que presente les EEPROM sur les EPROM est que l'effacement est bien spécifique (ou selectif) et non general .

I.4 / COMPARAISON ENTRE LES DIFFERENTES TECHNOLOGIES DES MEMOIRES A SEMI-CONDUCTEUR

I.4.1 / Technologie M O S

Les circuits MOS sont des transistors à éffet de chanp qui permettent , grace à leur taille réduite , des densités d'integration élevées et grace au hautes impédances mises en jeu , des consommations faibles . Mais les capacités parasites et ces hautes impedances donnent des constantes de temps plus élevées , ce qui diminue la vitesse de fontionnement .

I.4.2 / Technologie C M O S ou MOS Complementaire

En associant des transistors MOS canal P et des MOS canal N , on obtient des strictures consommant très peu de courant , ce qui amène des économies importantes vue que la memoire presente la majeure partie d'un systeme. Mais la taille des cellules est grande , ce qui ne permet pas de grandes densités d'intégration des CMOS .


I.4.3 / Technologie biolaire

Elle se caracterise par :La consommation est importante , la vitesse élevée ,et des densités d'integration plus faibles qu'en technologie MOS ~

1.5) ORGANISATION DES CELLULES MEMOIRES

I.5.1 / STRUCTURE MATRICIELLE

Les cellules sont organisées en matrices (M, N) . Chaque cellule est repérée par un numéro de ligne et un numéro de colonne (les deux numéros donneront l'adresse de la cellule)



structure matricielle à 2⁴ elements binaire

Le découpage en matrice carrée n'est pas une obligation , et, un découpage en matrice rectangulaire peut exister aussi .

1.5.2 / STRUCTURE LINEAIRE

Une memoire F I F O (First In First Out) a une structure lineaire . Il s'agit d'une juxtaposition de registre à decalage . On a accés au premier étage et non au dernier . :

I.5.3 / CAPACITE ET FORMAT D'UNE MEMOIRE

Le nombre total d'éléments binaires donnera la capacité d'une memoire et leur arrangement donnera le format . .

C H A P I T R E

MATERIALISATION DES FONCTIONS

LOGIQUES COMBINATOIRES PAR DES

MEMOIRES MORTES


II .1) Conception des systemes combinatoires

La réalisation des fonctions logiques à l'aide de memoires programmables peut être obtenue de deux façons différentes :

- . Soit sous forme combinatoire pure
- Soit par utilisation de systeme séquentiels programmables.

Dans touts les cas qui se présentent , les spécifications constituent le point de départ pour la conception d'un système combinatoire ou séquentiel .

Il existe différentes méthodes de synthèse d'un systeme combinatoire comme le montre la figure suivante :



Synthèse d'un systeme

Après les spécifications , vient l'analyse qui détermine les types de fonctions constituants le systeme . Trois cas peuvent se présenter :

II.1.1 / L'analyse met en évidence un systeme composé de fonctions booléennes connues ou des extensions de ses fonctions , par conséquent les circuits MSI (décodeur , multiléxeur,...) sont

utilisés .

II.1.2 / Lanalyse met en évidense un système simple , c'est à dire ayant peu d'entrées et peu de sorties mais dans lequel n'apparaissent pas des fonctions booléennes connues. Dans ce cas , on établie la table de vérité du système , on passera ensuite au choix des composants en ayant toujours en tête l'idée d'avoir un schèma final optimal c'est à dire comprenant le nombre minimum de boitiers .

II.1.3 / L'analyse met en évidense un système complexe c'est à dire ayant beaucoup d'entrées et beaucoup de sorties .Il est pratiquement impossible de l'étudier par un tableau de vérité car un systeme à n variables d'entrées donnera un tableau de vérité à 2°n lignes . Pour cela , on essaie de décomposer le systeme en plusieurs sous-systemes combinatoires dans lesquels apparaissent , soit des sous-systemes simples qu'on peut étudier à partir d'un tableau de vérité , soit des fonctions connues forme de sous disponibles (décodeur, multipléxeur, additionneur, ...) . Il n'existe pas de méthode générale pour éffectuer cette découpe , mais on doit s'appuyer sur notre intuition et notre connaissance des fonctions combinatoires MSI . On pasera ensuite comme dans le cas précédant au choix de composants .

Pour le choix de composants , on se trouve devant quatres possibilités qu'on peut utiliser , séparément , soit conjointement.ces quatres possibilités sont :

*/ Utilisation des portes **ET , OU , NAND , ... :**Le système est obtenu en transposant les formules (qui sont calculées et simplifiées à partir de la table de vérité) avec les portes . Cette méthode est la plus courante .

*/ Utilisation des circuits programmables combinatoires :

Ce sont des circuits constitués de réseaux très denses de portes ET-OU.

*/ Utilisation des circuits MSI (décodeur, multipléxeur..).
Ils sont très utilisée comme générateur de fonctions booléennes .

*/ Utilisation des mémoires programmables PROM :
Elles sont utilisées comme générateur de fonctions
booléennes
.Dans ce cas , il n'y a aucun calcul booléen , la table est
directement inscrite dans la mémoire .

II . 2) Utilisation d'une P R O M comme générateur de fonctions logiques

II.2.1 /Exemple

Dans notre cas , on ne s'intéressera qu'à l'utilisation des mémoires PROM . Pour cela étudions l'exemple suivant

Soit un systeme à trois variables d'entrées X0 , X1 et X2 et à quatres sorties Y0 , Y1 ,Y2 et Y3 qui sont liées par le tableau de vérité suivant:

X0	X1 -	X2	YO	Y1	Y2	Y3
0	0	0	0	1	1	0
0	0	1	1	1	0	1
0	1	0	1	0	1	0
0	1	1	0	0	1	0
1	0	0	1	0	1	0
1	0	1	0	0	1	0
1	1	0	1	1	0	1
1	1	1	1	0	1	0

```
On tire les sorties Y0,Y1,Y2et Y3
Y0 = \frac{1}{X0} \frac{1}{X1} \frac{X2}{X2} + \frac{1}{X0} \frac{X1}{X1} \frac{X2}{X2} + \frac{1}{X0} \frac{X1}{X2} + \frac{1}{X0} \frac{X1}
```


On remarque que Y3 peut prendre la valeur "1" seulement dans deux cas : Dans le cas ou X0=0 ; X1=0 et X2=1 ou dans le cas ou X0=1 , X1=1 et X2=0 et que les deux cas ne peuvent se présenter simultanément. Et c'est le même cas pour les autres sorties Y0,Y1, et Y2, mais il n'y a que le nombre de mintermes qui diffère. Chacun de ces mintermes peut être donné par la sortié d'un circuit MSI qu'est le décodeur. Donc on peut grâce à un décodeur de 3 vers 8 spécifier un et un seul des mintermes en même temps . Chaque minterme est en éffet l'une des 2 combinaisons possibles des 3 variables d'entrées X0,X1 et X2 .

Il ne nous reste donc plus qu'à fixer les sorties Y0,Y1,Y2 et Y3 puisqu'elles ne sont pas variables dans le temps mais varient seulement en fonction des entrées X0,X1 et X2. Par conséquent , une mémoire PROM ayant trois éléments binaires d'adresse et des mots à quatre éléments binaires fera l'affaire.

	0	1	1	0	mo
KO [1	1	0	1	mo
A	1	0	1	0	mo
K1	0	0	1	0	mo
В	1	0	1	0	mo
	- 0	0	1	0	mc
X2 C	1	1	0	1	mc
	1	0	1	0	mc
	YO	-	Y2	Y3	

Fonctions y0, y1, y2 et y3 calculées avec une PROM

On peut aussi les représenter comme suit :



Ou les "x" représentent des connections ou des métalisations et donc des "1" logiques lorsqu'ils sont validés par le décodeur .

Le	mot0	correspond	à la	combinaison	X 0	X1	X2	d'ou	000	qui	est	0
	mot1		n						001	н		1
	mot2	н			X 0	X 1	X2	н	010			2

Le mot7 " " X0 X1 X2 " 111 " 7

Donc tout revient à mettre des croix "x", qui seront des connections en pratique, au point d'intersection des lignes de sorties (Y0,Y1,Y2 ou Y3) et les lignes de mots correspondants.

Par éxemple, pour la fonction sortie Y3 du cas précédant qui est donnée par Y3= X0 X1 X2 + X0 X1 X2

1 6


On obtiendra donc Y3 en assurant la connection de la ligne de sortie Y3 avec la ligne de mot1 et la ligne de mot6.

On nôte que la mémoire PROM contindra la forme canonique, c'est-à-dire le tableau de vérité d'une fonction. Par conséquent la réalisation de fonctions par une PROM n'implique donc aucun calcul booléen (aucune simplification).

11.2.2 / GERALISATION DE LA METHODE

L'utilisation d'une telle mémoire programmable peut être généralisée

dans le cas ou on a un système à n variables d'entrées et p fonctions de sorties . donc une mémoire PROM ayant n éléments binaires (digits) d'adresse et des mots à p éléments binaires , est nécéssaire .La mémoire PROm se présentera alors comme une matrice à 2ⁿ lignes (qui sont les lignes de mots) et à p colonnes (qui sont les lignes de sorties), d'ou la configuration suivante :



Fonction y calculées avec une PROM .

Si l'on éxamine l'état de la sortie Yj de rang j , elle est égale:

. A l'état de l'ément binaire j du mot0

. ou à l'état de l'élément binaire j du mot1

ou à l'état de l'élément binaire j du mot 2ⁿ-1 .

Donc , la sortie Yj s'éxprime comme une somme :

$$Y_j = E_{0j}(Ad=0) + E_{1j}(Ad=1) + E_{2j}(Ad=2) + ... + E_{2n-1}j(Ad=2^{n-1})$$

Avec.

Ad: adresse validée par le décodeur (n vers 2ⁿ)

E :termes valant "0" ou "1" et déterminent les mônomes de ij la fonction suivant qu'ils éxistent (E =1) ou non (E =0)

La sortie Y peut s'écrir sous la forme condensée suivante :

$$y_{j} = \sum_{i=0}^{2^{n} 1} E_{ij} \text{ (Ad = i)}$$

Cette forme correspond à l'écriture canonique d'une fonction quelconque à n variables .

Finalement , la mémoire PROM contient la forme canonique , et donc cette méthode ne nécéssite aucune simplification .

C H A P I T R EIII

MATERIALISATION DES FONCTIONS

LOGIQUES SEQUENTIELLES PAR

UTILISATION DES SYSTEMES

SEQUENTIELS PROGRAMMABLES

III . 1) Divers formes d'un système combinatoire

Une fonction combinatoire se présente classiquement sous trois formes algébriques :

- . La forme canonique: Y1= abc+abc+abc
- . L'écriture simplifiée en somme d'intersections premiers (ou implicants premiers) : Y1 = a b + a c + b c
- . La forme avec mise en facteur : Y₁= a (b + c) + b c Y₁ est la même dans les trois cas , mais son écriture diffère d'un

Y₁ est la même dans les trois cas , mais son ecriture différe d'un cas à l'autre . d'autres écritures sont évidèment possibles .

Dans les cas les plus complexes , la fonction se présente comme une séquence d'opérateurs tels que ET,OU,OUEX, de parenthèses et de variables logiques .

II . 2 / L 'arbre de décision logique

Partons d'un éxemple très simple , on décrira les différentes étapes d'élaboration de la structure dans le cas de l'utilisation d'un circuit de mémorisation de type PROM . Ces étapes sont :

- . Obtention d'un arbre(ou graphe) de décision logique
- . Représentation tabulaire de l'arbre
- . Codage du tableau
- . Implantation de la machine séquentielle .

Soit à matérialiser une structure séquentielle de traitement de la simple fonction suivante :

$$Y = a (c + b d)$$

- II.2.1 / Obtention de l'arbre (ou graphe) de décision logique il s'agit d'une représentation comprenant deux types d'éléments :
 - des assignations de valeur aux fonctions
- des tests portant sur des variables et indiquant, suivant sa valeur le chemin à suivre pour aller du point de départ de l'arbre jusqu'à un point de d'assignation. Par convention, si la valeur de la variable testée est égale à zéro, la sortie de

l'élément de test est indiqué par un petit cercle de complémentation .Si elle est égale à 1 , elle correspondera à l'autre sortie .

un arbre booléen comprend un et un seul point de départ et ne peut y avoir qu'une seule liaison entre une sortie d'un test et l'entrée de l'élément suivant .

L'obtention du de l'arbre de décision logique découle directement de l'ordre dans lequel les variables sont testées. Cette obtention n'est donc pas unique, on peut donc construire un arbre de décision avec un peu de bon sens ,en ayant toujours le souci qu'il est toujours intéréssant d'obtenir un développement par rapport à une ou plusieurs variables.

dans l'éxemple proposé , on commencera évidement par tester la variable "a", car elle est en facteur , et car s'elle prend la valeur "0" , en déduit directement que Y=0 (sans tester les autres variables) .On testera ensuite la variable "c" , et finalement , on testera indifférèment les variables "b" et "d" . Après condensation de l'arbre de décision , on obtient un graphe




Figure III 1: graphe de décision logique

Il faut ensuite numéroter toutes les instructions (tests et sorties) . Par exemple,

l'instruction n°0 correspond au test de "a"
" n°5 " à la sortie Y

On remarque qu'on peut reboucler le graphe c'est-à-dire ,après avoir obtenu le résultat , on recommence de nouveau le même processsus pour d'éventuels changements des valeurs des variables.

Il est facile de constater que sur un arbre de décision binaire que, tous les monômes sont disjoints. Les équations qui se présentent sous la forme d'une somme d'intersections premieres (ou implicants premiers Y= ab + ac + bc) posent alors des problèmes de représentation. Dans ce cas il convient de se ramener à une forme utilisable.

La procédure pour rendre disjoints deux monômes booléens mu et m2 d'une éxpréssion consiste à écrire :

F = m1 + m2 + m3 + = m1 + m2 . m1 + m8 +


Il est parfois nécéssaire de répéter la procédure au niveau des monômes crées . Ainsi ,

On remarque que a c d et b c d ne sont pas disjoints . Il convient donc de répéter la procedure en écrivant :

F = a b + a c d + a b c d dont les monômes sont tous disjoints

Il est à nôter que dans certains cas , certaines branches mènent à
un résultat identique , ce qui permet de condenser l'arbre de
décision comme le montre l'éxemple suivant .


Soit à représenter la fonction suivante, F = a b c + a b c + a b c



arbre de décésion

F=0 indépendament de la valeur de"c" même résultat indépondament de la variable "b" f=1 indepondamen
de la variable"c


Après une premiere condensation , la fonction précédente se présente sous la forme de l'arbre de la figure suivante :



arbre de décésion après une l^{ére}condensation

Il est évident que cette premiere condensation a permet de reduire de quatre le nombre total d'instructions à éxecuter , donc cette condensation a entrainer un gain en temps et une économie en espace mémoire .

En ayant en tête le même souci d'économiser de l'espace mémoire et un gain en temps d'éxécution, on fait une deuxieme condensation et la fonction précédente se présentera sous la forme du graphe de la figure suivante :



graphe de décésion

Après cette nouvelle condensation, on est descendu jusqu'à six instructions, soit une réduction de neuf par rapport à la seprésentation initiale qui en nécéssitait quinze. Le temps nécéssaire pour aboutir au résultat et ainsi, réduit de plus de sa moitié.

Le traitement des fonctions simultanées ne pose aucun probleme si

celles ci sont disjointes car on est rémené au cas précédent .Si elle ne le sont pas ,il faut consédérer les produits de fonctions .Ces produits faciliteront énnormément la représentation de l'arbre binaire ,car en fonction des valeurs d'un ou quelques produits ,on tirera directement les valeurs des fonctions logiques .Soit par éxemple deux fonctions non disjointes F1 et F2 .

P1 = F1 F2 P2 = F1 F2 P3 = F1 F2 P4 = F1 F2

Si P1=1 , on en déduit directement que : F1=F2=1

Si P4=1 , " = F1=F2=0

Si P2=1 , F1=1 , F2=0

Si P3=1 , F1=0 , F2=1

Si P1=0 et P2=1 , " : F1=1 ,F2=0

Donc avec un peu de bon sens , on arrive facilement à drésser l'abre de décision .

Il est à rappeler que le nombre de tests dépend du choix de l'ordre des tests .Dans le cas des traitements des fonctions simultanées non disjointes ,il est intéréssant pour déminuer le nombre de tests , de commencer par la variable présentée sous sa forme normale et complémentée dans le maximum de produits Pi, pui de répéter cette procédure au niveau des fonctions résultantes du choix de la premiere variable en opérant de la même manière . Soit à représenter les deux fonctions suivantes :

$$F1 = a \overline{d} + b + \overline{a} \overline{c}$$

$$F2 = \overline{a} \overline{b} + c \overline{d}$$

Les Pi sont les suivants aprés application de la procédure pour rendre disjoints tous les mônomes :

$$P1 = F1 F2 = b c d + a \overline{b} c = b c d + a \overline{b} c$$

$$P2 = F1 \overline{F2} = a \overline{b} + b \overline{c} + b \overline{d} = b \overline{c} + b \overline{c} \overline{d} + a \overline{b} \overline{d}$$

 $P3 = \overline{F1} \ F2 = abc + bcd = bcd + abcd$ $P4 = \overline{F1} \ F2 = abcd = abcd$

Dans ce cas , il faut commencer par tester la variable "b" qui est la plus complémentée dans les Pi .

Si b = 0 , c'est la variable "d" qui sera tester car elle sera la plus complémentée dans les Pi résultants .

Si b = 1 , c'est la variable c qui sera tester car elle sera la plus complémentée dans les fonctions résultantes .

De la même maniere , dans le cas de trois fonctions F1 ,F2 et F3

non disjointes , l'arbre de décision binaire s'obtient en concidérant les 2^3 produits F1 F2 F3 , $\overline{F1}$ F2 F3 , ..., $\overline{F1}$ F2 F3.

En généralisant , pour un cas de n fonctions non disjointes , on considerera les 2ⁿ produits pour l'obtention de l'arbre de décision logique .

III.1.2.b) REPRESENTATION TABULAIRE DE L ARBRE

En dénôtant les instructions de test un élément de test, instruction de sortie un élément d'assignation de valeurs à la fonction (ou aux fonctions) et en utilisant la numérotation des éléments, il est possible de représenter l'arbre de décision logique de la figure (III.1) par le tableau équivalent donné par la figure suivante :

numéro instruc- tion	nature instruc- tion	instru varia- ble	test 1	test o	instruc.so N° instruc	rtie
0	test	a	1	5		
1	test	С	4	2		
2	test	. ь	5	3		
3	test	d	4	5		
4	sortie				0	1
5	sortie				0	0

Représentation tabulaire

Vu que la distinction entre "instruction test" et "instruction sortie" se fait par "nature instruction " , on peut donc condenser "le tableau comme suit :

Numéro instruction	Nature instruction			test	
0	test	a	1	5	
1 .	test	С	4	2	
2	test	ь	5	3	

		1		
4	sortie	-	0	1
5	sortie	-	0	0

III.2.1.c) CODAGE DU TABLEAU

Le codage du tableau découle directement de la nécéssité d'une mémorisation dans la PROM .

Ce code doit pouvoir présenter :

- + La nature de l'instruction
- + Le numéro de l'instruction
- + La variable à tester .

* / Codage de la nature de l'instruction

En gardant toujours l'éxemple précédant , il n'y a que de deux types d'instructions : instruction test et instruction sortie .Un digit binaire "d" suffira pour ce codage .

instruction	d
test	0
sirtie	1

Il est bien sur indifférent du point de vûe théorique de coder,

instruction	d
test	1
sortie	0

(b)

Mais en pratique , un "1" correspondera à une réalisation d'une connection entre une ligne d'adresse et une ligne de sortie et comme le nombre d'instruction test est supérieur à d'instruction sorties (dans notre cas) , on optera pour le code. (a)

* / Codage des instructions

Il dépend du nombre total d'instructions . En gardant le même exemple de la figure (III.1) ou l'arbre booléen comporte :

- + 4 instructions de test
- + 2 instructions de sortie

Soit un total de six instructions , trois digits binaires (m ,m ,m) sont donc nécéssaires pour ce codage tel que :

 $\begin{pmatrix} m & m & m \end{pmatrix} = \begin{pmatrix} N^{\circ} & \text{instruction} \end{pmatrix}$ comme le montre le tableau suivant :

N°instruction	m 2	m 1	mo
0	0	0	0
1	0	0	1
2	0	1	0 -
3	0	1	1
4	1	0	0
5	i	0	1
	1	1	- 0
_	1	1	1

codage des instruction

Le compteur ordinal CO sera composé d'un ensemble de trois bascules .

* / Codage des variables

Restons dans le même exemple , le nombre de variables à tester est égal à quatre . Une représentation codée de la variable à tester implique donc l'utilisation de deux digits binaires α et β .

a	ß	Variable
0	0	a
0	1	ь
1	0	С
1	1	d

codage des variables

Le codage des variables est vraiment quelconque .

En tena,t compte de la représentation tabulaire et du codage , l'arbre booléen peut être représenté sur un seul tableau sous forme d'un tableau codé :

1	st "		1	st "			varia	nature	tion	h° truc	ins	N°
mo	m1	m2	mo	m1	m2	ß	α	d	mo	m1	m2	inst
1	0	1	1	0	0	0	0	0	0	0	0	0
0	1	0	0	0	1	0	1	0	1	0	0	1
1	1	0	1	0	1	1	0	0	0	1	0	2
1	0	1	0	0	1	1	1	0	1	1	0	3
1	-	-	0	0	0	1		1	0	0	1	4
0	-	-	0	0	0		-	1	1	0	1	5
	-	-	-		-	-	12		0	1	1	6
	-	-	-		-	-	_		1	1	1	7

Représentation tabulaire

sortie

III.2.1 d) IMPLANTATION DE LA MACHINE SEQUENTIELLE

Une implantation d'une machine séquentielle pour la matérialisation de la structure combinatoire est donnée par la figure suivante qui comprend (dans le cas de notre exemple) :

- + Une mémoire PROM de format (8eb × 9eb)
- + Un décodeur 3 vers 8 nécéssaire pour sélectionner
- + Un multipléxeur à deux entrées pilotées par lpha et eta , mettant à sa sortie la variable à tester .
- + Un ensemble de trois bascules D_2 , D_4 , D_0 mémor isant l'adresse de l'instruction en cours . Ces bascules constituent le compteur ordinal et sont initialisables à l'adresse (0,0,0) correspondant à l'instruction (0) .
 - + Une bascule Dy de sortie .
- + Quatres multipléxeurs élèmentaires de commande des

Le multipléxeur à deux variables d'entrées (α et β) et les quatres multpléxeurs élèmentaires permettent un aiguillage correct vers le compteur ordinal constitué des bascules D_2 , D_1 et D_0 de l'adresse de l'instruction suivante, ainsi que l'affectation ou le maintient de la valeur de la sortie Y à l'entrée de la bascule D_Y .




Schéma d'implantation

Il est à nôter qu'en pratique :

- + Le nombre de variables est limité par le multipléxeur disponible
- + Le nombre total d'instructions est limité par le décodeur

→Il est bien sûr possible de faire des extensions des fonctions décodage et multipléxage .

CHAPITRE IV

DESCRIPTION DE LA REALISATION PRATIQUE

IV 1 / INTRODUCTION

IV 2 / DESCRIPTION

IV.2.1) Le decodeur (4 vers 16)

IV.2.2) Le multipléxeur (8 vers 1)

IV.2.3) les quadruples multipléxeurs (2vers1)

IV.2.4) Les quadruples bascules "D" avec Reset

IV.2.5) Les quadruples portes NAND buffers

IV.2.6) Trigger de Schmit .

IV.1 / Introduction

Pour le cas pratique , on se limitera à la matérialisation des fonctions logiques à 8 variables au maximum Le schéma d'une telle réalisation est montré à la figure (IV) .

10.2 / Description

Ce cicuit comprend :

IV.2.1) Un décodeur quatre vers size . C'est le 74154 . Il mettera l'une de ses size sorties Eo , E1 ... E15 selon l'etat de ses quatre entrées A , B , C et D . Ce circuit permettera d'obtenir size lignes de mots , ce qui correspond à size instructins (14 instructions "test" et 2 instructions cas ou le circuit sera utilisé pour la "sortie") dans le fonctions d'une des combinatoires matérialosation séquentielle. Dans le cas ou la mémoire sera utilisée comme genérateur de fonctins combinatoires , ce décôdeur nous limitera à quatre le nombre de variables (d'ou size combinaisons c-à-d size mintermes).Il n'est possible dans ce cas d'obtenir que des fonctions à quatre variables au maximum . Ces quatres variables seront les entrées adresses (A ,B ,C et D) même du décôdeur .

Les caractéristiques électriques , le tableau de fonctionnement , ainsi que la table d'éxcitation sont donnés par la figure (IV .1)

IV.2.2 / Un multipléxeur huit vers un (8 vers 1).C'est le 74ls151 . Il n'intervient seulement dans

le cas ou le circuit sera utilisé pour matérialiser une fonction combinatoire d'une façon séquentielle . Il perméttera de sélectionner la variable à tester à chaque cycle d'orloge .Les variables à tester sont représentées par les entrées DO , D1 , ..., D7 du multipléxeur (741s151) .La variable sera sélectionnée par les entrées adresses A , B et C pilotées par α , β et γ qui représentent le côde de la variable .

Les caractéristiques électriques , le tableau de fonctionnement , ainsi que la table d'éxcitation de ce multilpéxeur sont montrés à la figure (IV.2).

IV.2.3 / Deux quadruples multipléxeurs deux vers un (2 vers 1) . C'est le 741s157 . A chaque cycle d'horloge deux adresses seprésentent aux entres Ai et Bi (i =1 ,2 ,3,4) et la valeur de la variable à tester se présente sur l'entrée "Select" du 741s157 .

Vu que :

Yi = G (S Ai + S Bi) avec G :entrée de validation (elle sera mise à la masse pour que le 741s157 sera toujours validé)

Si la valeur de la variable à tester est un "0", c'est les valeurs des Ai qui seront transmises sur les sorties. Yi du même C. I. Dans le cas contraire, c'est les valeurs des Bi qui seront transmises. Les sorties. Yi attaqueront les entrées des bascules. Le quadruple multipléxeur (2 ver 1) permet donc un aiguillage correct vers le compteur ordinal. Le deuxieme quadruple multipléxeur (2 vers 1) ne sera éxploité qu'à un quart de sa

capacité , et perméttera suivant la valeur de "d" à changer ou à garder la valeur de la fonction en question .

Les caractéristiques électriques , le tableau de fonctionnement ainsi que la table d'éxcitation de ces C I sont données par la figure (IV.4).

IV.2.4 / Deux quadruples bascules "D" avec entrée "Reset" (le 741s175) . Le premier C I mémorise l'adresse de l'instruction en cours d'éxécution et la gardera tant qu'un front montant de l'horloge "H" n'arrive sur son entrée "Clock" . Le deuxieme C I ne sera utilisé qu' au quart de sa capacité . Il gardera ou changera la valeur de la fonction étudiée .

La figure (IV.2) montre les caractéristiques électriques , le tableau de fonctionnement ainsi de la table d'éxcitation .

IV.2.5 / Trois quadruples portes NAND buffers (c'est le 7428) . Ils joueront d'une part le rôle d'inverseurs pour rendre correct les informations prevenants de la mémoire : quand le décôdeur 74154 sélectionne une ligne d'adresse ,il mettera cette sortie à l'état bas .Si une connection est éffectuée entre cette ligne et ligne de bit , on aura un "0" logique sur cette ligne de bit , alors qu'on devait avoir un "1" . C'est pour cette raison qu'on est amené à utiliser les portes NAND (dans le role d'inverseurs).Ils joueront d'une autre part le rôle d'amplificatreurs (buffers) pour compenser les pertes .

Voir la figure (IV.3) pour les caractéristiques électriques , le tableau de fonctionnement et la table d'éxcitation .

IV.2.6 / Un trigger de Schmit (NE 555)

Il sera utilisé comme un bistable . Ce C I génerera le signal H
d'horloge .

En se basant sur les caractéristiques de ces C I ,on arrive à déterminer la fréquence maximale du signal H de l'horloge. Le temps minimal entre deux fronts montants succéssifs d'horloge doivent êtres de 91 ns , soit une fréquence minimale d'environ 10 MHz. Cette valeur est bonne , vu que les bsscules travaillent jusqu'à une fréquence de 40 MHz.

* détermination de la fréquence maximale de l'horloge

type de C.I	temps de réponse maximal (ns)
741s151	11
741=175	25
74157	18
7428	14
74154	23
	soit 91 ns au total

Supposons que les C I ne travaillent pas en parallele pour pouvoir déterminer le temps maximum entre deux fronts montants .

Ce qui donnera un temps maximal d'environ 91 ns , soit une fréquence mnimale de 10 MHz .

CHAPITRE: V

TEXTES

PEDAGOGIQUES

U.2 / *QUESTIONS THEORIQUES

- 1) Pourquoi l'obtention d'un arbre de decision n'est pas unique?
- 2) Pourquoi est-il necessaire de condenser. la representation de l'arbre de decision ?
- 3) Pouquoi est-il necessaire de coder ?
 - 3.1/ Croyez-vous qu'il y a un choix priviligie pour le codage des variables ?
 - 3.2/ Et pour celui de la nature de l'instruction ?
- 4) Quels sont les avantages et les inconvinients de la materialisation par utilisation des systemes sequentiels programmables?
- 5) Quels sont les avantages et les inconvinients de la materialisation des fonctios logiques par des systemes combinatoires ?

* REPONSES AUX QUESTIONS

- 1) L'obtention d'un arbre de decision n'est pas unique car il depond de l'ordre dans lequel les variables sont testees.
- 2) Il est necessaire de condenser la representation de l'arbre de decision pour deminuer le nombre total d'instructions qui est limite par le decodeur (16 instructions au maximum dans notre cas pratique). Cette condensation entraine aussi un gain en temps d'execution.

- 5) Le codage du tableau decoule directement de la necessite d'une memorisation dans la PROM .
- 3.1 / Il n'y a aucun choix priviligie pour le codage des variables mais il faut seulement respecter le tableau de fonctionnement du multiplexeur .
- 3.2 extstyle extstyle
- 4)* Les avantages que presente l'utilisation des systemes sequentiels programmables sont :
 - +Traitement des fonctions logiques a grand nombre de variables (8 variables dans notre cas pratique)
 - +Initiation aux techniques de programmation surtout les instructions se presentant sous la forme If Then Else
 - +La non necessite de passage par une table de verite .
 - * Les inconvinients de cette methode sont :
 - +Utilisation d'un circuit suplementaire
 - +Traitement d'une seule fonction a la fois (dans notre cas)
 - +Limitation du nombre d'instructions (16 dans notre cas)
 - +Necessite de simplifier et de rendre disjoint les mintermes
- 5) Les avantages que presente la materialisation des fonctions logiques par des systemes combinatoires sont :

- +Ne necessite aucune simplification de la fonction
- +Traitement de plusiers fonctions simultanement (12 dans notre cas)
- +Ne necessite que peu de materiel (un decodeur et une PROM)

 Les inconvinients sont :
 - +Le nombre de variables tres limite (seulement 4 dans n<mark>otre</mark> cas)
 - +La necessite de passer par une tablé de verite
 - +Ne presente pas un grand interet pedagogique .

U.3 / PARTIE PRATIQUE

V.3.a) Systeme séquentiel

Soit à matérialiser la fonction logique suivantes :

$$Y = (X1 + X2) \overline{X5} + X1 + X2 (\overline{X3} + X4) + X6 \overline{X7}$$

Indications :

- * + denôte la somme modulo 2 " OUEX " tel que :
 a + b = a b + a b
- * Appliquer la procudure de rendre deux mintermes disjoints à :

- * Commencer par le test de X6 ,X8 puis X0 ,....
- (1) Donner le graphe de décision final .
- (2) Donner la représentation tabulaire de l'arbre..
- (3) Donner la représentation tabulaire côdée .

- (4) Programmer la PROM selon votre représentation .
- (5) Donner des valeurs aux Xi respectivement sur les entrées Di
- (6) Mettre les commutateurs K sur les positions 1 pour faire fonctionner le système séquentiel programmable .
- (7) Mettre le commutateur K1 en position 1 puis le remettre en position 2 pour initialiser les bascules D2 ,D1 ,D0 et Dy afin que l'éxecution du programme commence par l'instruction (0) ainsi que la sortie Y qui prendera la valeur initale 0 .

Après obtention des résultats , changer les valeurs des variables Xi et répéter (6) .

Que constater vous ? interpréter .

CORRECTION


$$Y = X0$$
 $X1 + X2$ $X5$ $+ X1 + X2$ $X3 + X4$ $+ X6$ $X7$

Par développement :

Finalement :

$$Y = X0 \quad X1 \overline{X2} \overline{X5} + \overline{X1} X2 \overline{X5} + X3 \overline{X4} + X1 X2 \overline{X3} + X4 + \overline{X1} \overline{X2} + X6 \overline{X7}$$

(4) Graphe de décision :



Graphe de décision

(2) Représentation tabulaire du graphe de décision :

N°instruc.	Nature instruc	Variable testée	test "1"	test "O"
0	test	X6	2	1
1	test	ΧO	3	12
2	`test	X7	1	13
3	test	×1	4	5
4	test	X2	6	7
5	test	X2	8	13
6	test	Х3	9	13
7	test	X5	12	13
8	test	X5	10	1.3
9	test	X4	13	12
10	test	X3	- 11	12

14	test	84	12 .	1,3
1-2	sortie	, made .	0	0
13	sortie		0	1

Représentation tabulaire du graphe de décision

(3) Représentation tabulaire côdée :

N°	N° i m3	ntro m2	uctio m1	on mo	d	Val	rigb	les Y	m3	est m2	'i" m1	mO	m3	test m2	O.	mO
0	0	0	0	0	0	1	1	0	0	0	1	0	0	0	0	1
1	0	0	0	1	0	0	0	0	0	0	1	1	1	1	0	0
2	0	6	1	0	0	1	1	1	0	0	0	1	1	1	0	1
3	0	0	1	1	0	0	0	1	0	1	0	0	0	1	0	1
4	0	1	0	0	0	0	1	0	0	1	1	0	0	1	1	1
5	0	1	0	1	0	0	1	.0	1	0	0	0	1	1	0	1
6	0	1	1	0	0	0	1	1	1	0	0	1	1	1	0	1
7	0	1	1	1	0	1	0	1	1	1	0	0	1	1	0	1
8	1	0	0	0	0	1	0	1	1	0	1	0	1	1	0	1
9	1	0	0	1	0	1	0	0	1	1	0	1	1	1	0	0
10	1	0	1	0	0	0	1	1	1	0	1	1	1	1	0	0
. 11	1	0	1	1	0	1	0	0	1	1	0	0	1	1	0	1
12	1	1	0	0	1		-	-	0,	0	0	0	0	0	0	0
13	1	1	0	1	1	-	-	-	0	0	0	0	0	0	0	1
-	1	1	1	0				-			-	-		-	1.750	-
Sit	1	1	1				-	-		-	-	-	-	_	***	-

Table de programmation

V.3.b / Systemes combinatoires purs

Soit à matérialiser les douzes fonctions suivantes :

$$F0 = \overline{X0} \overline{X1} \cdot X2 \cdot X3 + \overline{X0} \cdot X1 \cdot \overline{X2} \cdot X3 + \overline{X0} \cdot \overline{X1} \cdot \overline{X2} \cdot X3 + X0 \cdot X1 \cdot X2 \cdot X3$$

$$F1 = X0 \cdot X1 + X0 \cdot \overline{X1} + X3$$

$$F2 = \overline{X0} \cdot \overline{X1} \cdot X2 \cdot X3 + \overline{X0} \cdot X1 \cdot \overline{X2} \cdot X3 + X2 \cdot \overline{X3}$$

$$F3 = X0 \cdot \overline{X3} + X1 \cdot X4 + X0 \cdot \overline{X1}$$

$$F4 = X0 \cdot \overline{X1} \cdot X2 \cdot X3 + X0 \cdot X1 \cdot X2 \cdot X3$$

$$F5 = X0 \cdot (X1 + X2) + X2 + X3$$

$$F6 = X0 \cdot X1 \cdot (X2 + X3) + X2 \cdot \overline{X3}$$

$$F7 = X2 \cdot X3 \cdot (X0 + X1)$$

$$F8 = (X0 \cdot X3) + (X1 \cdot X2)$$

$$F9 = X0 + (X1 + X2)$$

$$F10 = X0 + X1 + X2 + X3$$

$$F11 = X1 + \overline{(X1 + X2)} + \overline{X3}$$

Indications :

Revenir toujours à la forme cannique après les développements .

Pour cela , éffectuer les développements de façon à n'avoir que de simples sommes .

Après avoir porter les fonctions dans la PROM, mettez les commutateurs K en position 2 pour déconnecter le système séquentiel. Dans ce cas la PROM se comportera comme un génerateur de fonctions logiques.

Mettre les valeurs des variables XO ,X1 X2 et X3 respectivement sur les entrées A , B , C et D du décodeur .

Tirer l'intérêt de cette méthode par rapport à la programmatin séquentielle ainsi que les incovinients .


ANNEXE

SCHEMA ELECTIQUE


BROCHE DES CIRCUITS INTEGRES

CARACTERISTIQUES ELECTRIQUES DES C.I

TABLES D'EXCITATION DES C.I



74154 (DECODEUR 4-16)



brochage du 74154

conditions de fonctionnement recommandées

	MIN	NOM	MAX	writ
Supply Voltage, Vcc	4.75	5	5,45	V
High Level Output Current, IOH			_ 2 00	JUЯ
Low- Level Output Current, Ioc			16	m H
Operating free-air temperature, TA	0		70	•c

caractéristiques électriques

	MIN	TyP	MAX	UNIL
High Level Import Voltage, VIII	2			V
Low. Level Imput Voltage. VIL			0,8	V
High Level Output Voltage, VOH	2,4	3, 4		V
Low-Level Output Voltage, Vol		0,4	0.4	V
Imput Current at maximum Imput Voltage			٨	mH
High-level Imput Corrent , IzH			40	μA
Low. Level Imput Current, Izi			-1.6	R ref
Short - circuit Output Current, Ios	-18		- 57	m A

Fouten les valeurs typiques sont données pour Vc= 5 Vet THE 25°C

temps de propagation et puis sance déssipée

temps typique d	e Propagation	Pacissance Expipue dessipée
Elat logique	Validation	
43 m5	13 ns	110 m W


```
I
                            I
                               I
                    I
   ×
                 I
          I
             I
                                      I
                                          I
                                              I
                                   I
          I
             I
                 I
                                                              0
                                                 I
                                   I
                                      T
                        I
      I
          I
                                                 I
                                   I
                     I
                            工
                                                         I
                                                 I
                                                     I
                                   I
                                          I
                                              I
                        I
                            I
                               I
                                       I
                 I
                     I
              I
                                                            I
                                                 I
                                       I
                                          I
                                              I
                                   I
                            I
                                I
                     I
                        I
          I
              I
                 I
      I
                                                            I
                                                         I
                                       I
                                          I
                                              I
                                                 I
                                   I
                 I
                     I
                        I
                            I
                                I
          I
              I
                                                             IW
                                                         I
                                              I
                                   I
                                       I
                                          I
                 I
                     I
                        I
                            I
                                I
              I
          I
                                                            I
                                                         I
                                       I
                            I
                                I
                                   I
                                          I
                 I
                     I
                        I
              I
                                                            I
                                                     工
                                                         I
                                                  I
                                              I
                                   I
                                       I
                            I
                                I
              I
                 I
                     I
                        I
       I
          工
                                                            T
                                                         I
                                                  I
                                                     I
                                              I
                                          I
                            I
                                I
                                   I
                         I
                     I
              I
                 I
          I
                                                            I
                                              I
                                                  I
                                                     I
                                                         I
                                           I
                                       I
                                I
                  I
                     I
                         I
                            I
              I
I
                                                             I
                                                         I
                                                     I
                                           I
                                              I
                                                  I
                         I
                            I
                                   I
                                       I
                  I
                     I
              I
          I
I
                                                             I
                                                         I
                                              I
                                                  I
                                                     I
                                       I
                                           I
                                I
                                   I
          I
                  I
                     工
                         I
I
                                                             To
                                                     I
                                                         I
                                                  I
                                           I
                                              I
                                   I
                                       I
                            I
                                I
                  I
              I
工
                                                             I
                                           I
                                              I
                                                  I
                                                      I
                                                         I
                                    I
                                       I
                            I
                                I
                         I
          I
              I
                  I
                                                             TIG
                                                     I
                                                         T
                                                  I
                                    I
                                       工
                                           I
                                              I
                         I
                            I
                                I
                     I
                                                         I
                                                             I
                                                      I
                                              I
                                                  I
                                       I
                                           I
                         I
                            I
                                I
                                    I
                     I
I
   I
       I
           工
                                                             II*
                                                  I
                                                         I
                                              I
                                       I
                                           I
                                    I
                  I
                     I
                         I
                            I
                                工
              I
                                                             II"
                                              I
                                                     I
                                                         I
                                       工
                                                  I
                                          I
                         エ
                                   I
                            I
                                I
                     工
```

table de fonctionnement du 74 154

H: High Level (Niveau Haut: "1" Logiqua)

L: Low. Level (Niveau bas : "O" Logique)

FIG: 1V.1.b



conditions de fonctionnement recommandées

	MIN	NOM	MAK	Limit
Supply Voltage, Vcc	4,15	5	5,46	٧
High-level Output Current, Ion			_ 100	148
Low Level Output Current, In			8	m A
Operating free-air temperature, TA	0		70	·c

caracteri	stiges électriques	MIN	typ	MAX	unit
	High Level Imput Voltage , VIH	2			V
	Low- Level Imput Voltage, VIL			0, 8	V
	High. Level Output Voltage, Von	4.7	3,4		V
	Low. Level Output Voltage, Vol		0,35	0,5	V
	Imput Current at maximum imput voltage			0,1	mA
	High level imput Current , I xH			20	HIL
	Low- Level imput Current, Izz			- 0,4	m A
	Short_ wicuit Output Current, Ios	.5		- 42	m A

Eouten Les Valeurs sont données pour Vec= 5V et TA = 25°C

FIG: IV.2.a

74LS151

ENTREES				SORT	iES
Lection				,,,,	
	C	А		y	W
	X	X	Н	L	Н
	L	L	L	D.	Ī.
	L	н	L	D,	Ē,
	L	L	L	D	<u>D</u>
	L	Н	L	Ds	D ₅
	н	٤	L	D4	D,
	H	н	L	Ds	ď
	н	٢	L	D.	D.
	Н	н	L	D,	D

Table de fonctionnement (7445151)

H: High level (Niveau Heut : "1" Logique)


L: Low. Level (Niveau bas : "0" Logique)

Do, Dy,, Dy: Niveau respectif de l'entrée D.

Temps	de propagation	Prissance typique dessipée
11	hs .	30 m w

FIGURE: IV.2. b


74LS175 (QUADRUPLE BASCULE DAVEC RESET)



En	treé	Sor	ties	
Clan	C/0C4	D	Q	ā
L	×	×	L	Н
н	t	Н	н	L
н	1	L	L	н
н	L	×	Q.	Q,

Eable de fonctionnement du 746517 (pour chaque bascule)

FIGURE: IV. 2.c



Z	NPL	ITS		Sorties
5/4 06 e	eleck	R	В	У
Н	×	×	×	4
L	1	L	×	L
L	1	H	X	H
7	H	×	L	7
1	Н	×	H	H

Zable de fonctionnement (74L15

conditions de fonction nement recommande	MIN	NOM	MAX	UNIT
Supply Voltage, Vcc	4,75	5	5,45	V
High level Output Lurrent , I ON			_400	μA
Low Level Output Lurrent, I or			8	mA
Operating free air temperature, TA	0		70	·c

caractéristiques électriques

Misiques electriques	MIN	4P	MAX	UNIL
Migh. Level Imput Voltage, VIH	2			v
Low- Level Imput Voltage, Vz.			0, 8	٧
High- Level Output Voltage, Von	2,4	3,4		٧
Low- Level Output Voltage, Vol		0,2	0,4	V
Imput Current at maximum imput Voltage			1	mA
High level Imput Lurrent , I zu			20	Ju A
low-Level Imput Current , Izh			_ 0,8	m A
Short . circuit Output Corrent, Ios	- 9		_ 41	m B

temps de propation et puissance déssipée

temps typique de propagation	Puissance typique dessipée
18 ns	75 m w




FIG IV Schéma pratique pour éllustrer les tableaux d'excitation des C. 1

Table d'excitation du 7428 de la fig N

NOM.	TYPE	ENTREES	ACTIVITE	CONDITIONS LOGIQUES
A1	7428	4A	D	«C
		4B	D	«C
(b		3A	D	B
		3B	D	B
		2A	D	8
		2 B	D	8
		1.A	D	мз́
		1 B	D	M3
A2	7428	4A	D	MŹ
		4B	D	M2
		3 A	D	M1
		3 B	D	M1
		2A	D	мó
		2 B	D	мо́
4		1 A	D	м3
		1 B	D	М3
A 3	7428	4A	D	M2
	TO THE PARTY OF TH	4B	D	M2
	EXPERIENCE COMPANY	3Å	D	M1
-		3.B	D	М1
	Military was a second	2A	D	мо
		1A	D	d
	The second secon	1 B	D	d

FIGURE: IV.3 . b

Table d'exctation du 74 ls 157 de la fig: IV

NOM	TYPE	ENTREES	AC TIVITE	CONDITIONS LOGIQUES
B ₁	7 41s157	1A	D	2 Y1
		1 B	D	2Y2
		2 A	D	4 Y2
		2B	D	3Y3
		3A	D	3 Y 2
		3 B	D	3 Y3
		4A	D	1 Y2
The state of the s		4 B	D	1 Y3
dicrectarity and a second		5	D	Y
		G		1
B ₂	74 ls 157	1A	D	
- Language and a second		1B	D	
- Charles		2A	D	10
		28	D	1 Y3
		3A	D	
		3 B	D	
		4A	D	
		4 B	D	
-		5	D	2 Y3
la l		G		1

FIG : 1V.4 . b

Table d'excitation du 741s175 et du 74151

lable d excitation du 74151/5 et du 74151				
МОМ	TYPE	ENTREES	ACTIVITE	CONDITIONS LOGIQUES
C ₁	74 ls 175	1 D	D	1 1 1 4
		2 D	D	2Y4
		3 D	D	3 Y4
		4 D	D	4 Y 4
		clear		1
		clock		Н
C ₂	74 Is 175	1D	D	2Y5
		2 D	D	
		3D	Ď	
	and the second	4 D	D	
		clear	ı	Ĩ
		clock	工	Н
D	74151	D0	Ð	1
	C:	D1	Ð	1
	. 5	D2	D	1
	s Je	D3	D	1
		D4	D	1
		D5	D	1
-		D6	. D	1
		D7	D	1
		A	D	4 Y 1
		В	D	3 Y 1
		. C 5	D	1 Y1

fig: IV.2 (d)

BIBLIOGRAPHIE

* STEPANENKO 2 METZGER	Principes de la microelectronique				
2/ METZGER	Principes de la micro electronique les mémoires electroniques Tome 1				
	et tome 2.				
3/ WOOLLARD	Conquete à Logique cmos, mos,				
	TTL, DTL.				
4 BERNARD	Pratique des circuits Logiques				
5 BERNARD	Pratique des circuits Logiques De la logique cablée aux micropri				
	_ [6356475				
	. Tome 3: Methode de conception des				
	SysTemes .				
	. Tome 4: Application des methodes				
	de synthese.				
5/ CABANIS	Electronique digitale				
DOUGLAS	Microprocessors and digital Systems				
8 GRAFCET 9 ELECTRONIQUE	Tome 1 et tome 2				
ELECTRONIQUE	Revue Nº				
' INDUSTRIELLE	38 Novembre 1960				
	42 MARS-AVRIL 1961				
	43 MAI 1961				
	44 Juin 1961				
	45 Juillet - Aout 1961				
10/ 5/56 7000000	46 Septembre 1961				
10/ ELECTRONIQUE ET					
MICROELECTRONIQU					
INDUSTRIELLE	15 Mars 1975				
II TENOS TUCTOUS	15 Avril 1975				
II / TEXAS INSTRUMEN					
a/ / / L	GUIDE de L'ingenieur 1982				