

ECOLE NATIONALE POLYTECHNIQUE

DEPARTEMENT : ELECTRONIQUE

المدرسة الوطنية المتعددة التقنيات
BIBLIOTHEQUE — المكتبة
Ecole Nationale Polytechnique

PROJET DE FIN D'ETUDES

SUJET

**Conception et Réalisation d'un
Modem
Synchrone/Asynchrone
en bande de base**

1 PLANCHE

Proposé par : Mr J. GORALSKI Etudié par : A. KABECHE Dirigé par : Mr J. GORALSKI
K. SADJI

PROMOTION : JUIN 89



DEDICACES

A ma mère qui m'a toujours soutenu durant toutes mes études,

A mon père à qui j'espère avoir réalisé ses souhaits,

A ma très chère Nissa qui m'a beaucoup aidé,

A ma petite soeur bien aimée,

A mes grands parents, à mes tantes, à toute ma famille ainsi qu'à mes amis,

je dédie ce modeste travail comme témoignage de mon affection et de mes remerciements.

SADJI KHALED

A ma mère pour l'immense affection dont elle m'a toujours entouré,

A mon père que je voudrais savoir fier de son "Fils",

A Doudja à qui je dois tant,

A Nadia, Malika, Zahou, Fila, Nina et Maya,

A toute ma famille ainsi qu'à mes amis,

je dédie ce travail. Puissent-ils trouver en cette dédicace le témoignage de mon affection et ma profonde gratitude.

AHMED

REMERCIEMENTS

Nous tenons à remercier notre promoteur M^rJ. GORALSKI pour tous les conseils qu'il nous a prodigués tout au long de notre travail .

Nous remercions aussi M^{elle}REDJIMI ANISSA pour son aide .

Nous tenons aussi à exprimer notre gratitude aux chercheurs de l'ENSI dont:

Mr Tebibel, Mr Boubetra, Mr Taghlit

Mr Touati Zineddine

Farid, Louisa et tous les autres qui nous ont fait bénéficier de leur expérience et on tout fait pour nous aider .

Nous remercions Mr Daouadji pour nous avoir acceptés dans son équipe.

Nous remercions également:

- M^ret M^{me} KHENNOUFI pour nous avoir ouvert leur laboratoire .

- M^r HAMID KESSIS du CERIST .

Ainsi que tous ceux qui ont contribué de près ou de loin à notre travail .

Ministère de l'enseignement supérieur
Ecole Nationale Polytechnique
Département d'Electronique

وزارة التعليم العالي
المدرسة الوطنية المتعددة التقنيات
دائرة الإلكترونيك

موضوع : تصميم وتحقيق جهاز نقل المعلومات بدون تضمين

ملخص :

الهدف من هذا العمل هو دراسة خواص نقل المعلومات بدون تضمين وبهدف خاصة مسائل ترميز المعلومات وتوحيد التوقيت .
تلي هذه الدراسة تحقيق عملي لجهاز يعمل في توحيد الأوقات أو عدم توحيدها بسرعة انتقال ما بين 1200 و 19200 جزء/ثا على خطوط معدنية متخصصة .

TITRE : Conception et réalisation d'un modem
en bande de base

Résumé :

L'objet du présent travail est l'étude des principes de transmission de données en bande de base et plus particulièrement les problèmes de codes de transmission et de synchronisation .
Cette étude a été suivie par la réalisation pratique d'un modem synchrone/asynchrone caractérisé par une vitesse de transmission entre 1200 et 19200 bit/s sur des lignes spécialisées métalliques.

TITLE : Conception and realization of a base-band
synchronous/asynchronous MODEM

Abstract :

The aim of the present work is the study of base-band data transmission principles , particularly , problems of synchronization and transmission codes.
This study has been followed by the practice achievement of a synchronous/asynchronous Modem characterized by a transmission speed between 1200 and 19200 bit/s on specialized metallic lines.

SOMMAIRE

	Page
Introduction.....	1
I/. Généralités sur les transmissions de données.....	3
I.1. Généralités.....	3
I.2. Signaux numériques.....	3
I.3. Définitions.....	4
I.4. Mesure de qualité.....	5
I.5. Méthodes et mode d'exploitation.....	6
II/. Transmission numérique sur support à bande passante limitée.....	10
II.1. Transmission à travers un canal non bruité....	10
II.2. Interférences intersymbole.....	11
II.3. Grandeurs utilisées pour caractériser une ligne de transmission	16
II.4. Défauts et limites du réseau analogique	17
II.5. Support de transmission de donnée.....	20
III/. Transmission en bande de base	22
III.1. Définition	22
III.2. Fonction codage	22
III.3. Fonction brouillage.....	28
III.4. Egalisation	30
III.5. Fonction synchronisation.....	31
IV/. Interface modem -terminal (recommandations du CCITT)...	35
a)- Aspect fonctionnel (V24)	35
b)- Aspect électrique (V28)	37
c)- Maintenance (V54)	38
V/. Réalisation pratique du modem	40
V.1. Fiche technique	40
V.2. Description sommaire de fonctionnement du modem (schéma synoptique)	41
VI/. Fonctionnement détaillé	43
A/. Partie émission	43
VI.1. Circuit générateur de rythme	43
VI.2. Circuit brouilleur	43
VI.3. Circuit codeur	45

VI.4. Filtre d'émission	48
VI.5. Amplificateur et adaptation à la ligne	54
VI.6. Conversion asynchrone / synchrone	55
B/. Partie réception	58
VI.7. Adaptation à la ligne et amplificateur de réception.....	58
VI.8. Egaliseur	59
VI.9. Filtre de réception	62
VI.10. Mise en forme	62
VI.11. Décodeur	63
VI.12. Débrouilleur.....	64
VI.13. Recouvrement d'horloge	65
VI.14. Détection de signal	71
C/. Circuit d'exploitation.....	72
VI.15. Circuit de retard DPE-PAE	72
VI.16. Bouclages.....	75
VI.17. Commutation de test.....	76
Conclusion	84
Annexes	
Bibliographie	

INTRODUCTION

On sait depuis déjà longtemps qu'en décomposant une information en éléments simples appartenant à un alphabet limité, elle peut être transmise à travers un milieu perturbé et régénérée sans erreurs .

Cette méthode a été appliquée à la télégraphie sur cable, à la télégraphie sans fil jusqu'aux systèmes modernes de téléinformatique .

La téléinformatique permet le télétraitement et la transmission de données d'un terminal à un autre via des équipements spéciaux appelés MODEMS et des lignes de transmission .

Nous avons assisté ces dernières années à un développement explosif des techniques de transmission numérique qui ne pouvait se faire sans le développement des modems .

Le modem est un équipement qui traite la donnée issue du terminal pour faciliter sa transmission sur les lignes .

En ce qui concerne le thème que nous avons choisi, il nous a été demandé de concevoir et réaliser un modem en bande de base destiné à la transmission de données numériques pour des liaisons informatiques de courte distance utilisant comme support des lignes métalliques .

Ce projet ayant intéressé le département Téléinformatique de l'Entreprise Nationale des Systèmes Informatiques (ENSI) pour une fabrication en pré-série, la maquette a été réalisée dans ses laboratoires.

Pour la présentation de notre travail, nous avons adopté le plan suivant:

Le premier chapitre traite des signaux numériques, des différentes manières de les représenter ainsi que des différents modes et méthodes d'exploitation d'une liaison numérique.

Dans le second chapitre, nous passons en revue les différents supports de transmission pour en dégager les caractéristiques essentielles en introduisant les interférences intersymboles et la manière de les supprimer.

Le chapitre III est consacré à la transmission en bande de base et

les différentes fonctions qu'on y retrouve telles que l'égalisation, le codage, le brouillage et la récupération d'horloge.

Dans le chapitre IV, nous énonçons les recommandations du CCITT concernant l'interface modem-terminal ainsi que les différents bouclages.

Quant aux chapitres V et VI, ils concernent notre réalisation pratique. Nous y expliquons les différents blocs conçus, les problèmes rencontrés et les solutions pour lesquelles nous avons opté. Nous y explicitons également les différents bouclages que nous avons prévus pour la maintenance du modem.

En annexe figurent les schémas détaillés des parties essentielles du modem, ainsi qu'un organigramme pour la mise en service.

I/ GENERALITES SUR LES TRANSMISSIONS DE DONNEES:

I.1/ GENERALITES :

La transmission de données numériques ne porte que sur un nombre fini de symboles que l'on traduit le plus souvent en signaux binaires, c'est à dire ne pouvant présenter que deux états électriques différents correspondant aux chiffres binaires "0" et "1".


L'échange de données entre 2 terminaux ETTD (Equipements terminaux de traitement de données), éloignés géographiquement l'un de l'autre, est réalisé à l'aide d'équipements appelés ETCD (Equipements de Terminaison de Circuit de Données), par l'intermédiaire d'un réseau de Télécommunications.

I.2/ SIGNAUX NUMERIQUES :

La transmission nécessite sur le plan temporel une synchronisation afin de permettre aux récepteurs de reconnaître notamment le début et la fin d'un message. On distingue:

a) signaux synchrones :

Un signal est dit synchrone si les intervalles de temps alloués à chaque symbole sont égaux et coïncident avec une base de temps.



b/ signaux asynchrones :

On distingue 2 types :

- **Signaux Anisochrones** : Le nombre d'états est fini et la durée des états n'est pas un multiple de l'intervalle

élémentaire T_0 . L'intervalle entre deux transitions successives est supérieur ou égal à T_0 .




fig I.2.2.- Signal anisochrone.

- **Signaux Arythmiques** : Chaque caractère se présente sous forme d'un petit bloc d'information synchrone qui débute par un bit de départ (start) et se termine par un ou deux bits d'arrêt (stop).




fig I.2.3.- Signal arythmique.

I.3/ DEFINITIONS :

a) Debit binaire:

Le débit binaire D est le nombre maximum de bits transmis par seconde.

$$D = 1/T \text{ bits par seconde} \quad (T \text{ durée d'un bit})$$

Ceci dans le cas d'une transmission en mode synchrone pour un signal bivalent.

b) Rapidité de transmission:

La rapidité de transmission est le nombre d'intervalles élémentaires par seconde. Elle est exprimée en Bauds.

$$R = 1/T_0 \text{ (bauds)}$$

1.4/ MESURE DE QUALITE :

a) Pour les liaisons synchrones:

On caractérise la qualité d'une transmission par son taux d'erreurs (τ_b) dont la mesure est réalisée en émettant une suite de bits test et en comparant la séquence reçue avec celle émise.

$$\tau_b = \frac{\text{nbre de bits reçus faux}}{\text{nbre de bits transmis}} \quad (\text{pendant un temps donné})$$

τ_b est un estimateur de la probabilité d'erreur par bit d'information.

b) Pour les liaisons asynchrones:

Le cas d'une liaison anisochrone idéale est un signal de sortie superposable avec l'entrée avec un décalage temporel dû à la propagation.




fig I.4.1.- Liaison anisochrone idéale.

La distorsion est l'écart entre le signal reconstitué et le signal original. Elle est due au bruit, aux limitations de la bande passante et aux imperfections de réalisation.

On distingue deux types de distorsions:

- **Distorsion biaise** : Les temps de propagation des transitions positives et négatives sont différents.




fig I.4.2.- Signal affecté de distorsion biaise.

La distorsion biaise est quantifiée par

$$d_b = \frac{|t_1 - t_0|}{T_e} \%$$

- Distorsions individuelles :

$$d_{ind} = \frac{t_i - t_m}{T_e}$$

* t_m : temps de propagation moyen .

t_i : temps de propagation de la $i^{\text{ème}}$ transition .

1.5/ METHODES ET MODES D'EXPLOITATION :

1.5.1/ Methodes d'exploitation:

Il existe deux méthodes d'exploitation

a) Exploitation par liaison point à point:

La liaison point à point est celle qui ne comporte que deux extrémités; c'est en fait la plus simple des liaisons. Elle peut être représentée schématiquement comme suit:




fig 1.5.1.- Liaison point à point.

La transmission se fait uniquement d'un terminal vers un autre.

b) Exploitation par liaison multipoint:

Lorsqu'on doit connecter plusieurs terminaux à un équipement central, il est préférable de les relier à celui-ci par une liaison multipoint.

Il existe deux configurations d'une liaison multipoint:

- La configuration série:




fig I.5.2.- Liaison multipoint série.

-La configuration parallèle:




fig I.5.3.- Liaison multipoint parallèle.

1.5.2/ MODE D'EXPLOITATION DE LA LIAISON :

Le support physique de transmission offre les possibilités de transfert de données en mode simplex, half duplex et full duplex.

- Mode simplex:




fig I.5.4.- Liaison en mode simplex

Dans ce cas la transmission se fait uniquement dans un sens : terminal A vers terminal B; la transmission inverse n'existant pas. C'est le cas, par exemple, de l'affichage des horaires de départ et d'arrivée dans les grands aéroports.

- Mode semi duplex (half duplex)




fig I.5.5.- Liaison en mode half-duplex

Dans ce cas la transmission se fait dans les deux sens mais pas simultanément. Quand A travaille en émetteur, B travaille en récepteur et vice versa.

- Mode duplex




fig I.5.6.- Liaison en mode duplex.

Dans ce cas, la transmission se fait dans les deux sens simultanément. Les modems travaillent simultanément en émetteur et récepteur par leurs parties respectives.

Le tableau ci dessous résume les possibilités offertes par la liaison physique:

liaison logique > liaison physique (circuit)	Mode d'exploitation unidirectionnel	Mode d'exploitation bidirectionnel	
		à l'alternat	simultané
point à point	X	X	X
multipoint	X	X	limité à 2 stations
simplex	X		
semi duplex	X	X	
duplex	X	X	X

II/ TRANSMISSION NUMERIQUE SUR SUPPORT

A BANDE PASSANTE LIMITEE:

La bande passante limitée est la caractéristique commune à tous les supports de transmission.

Chaque support peut être assimilé à un filtre passe bas.

II.1/ Transmission à travers un canal non bruité:

Considérons un signal numérique synchrone dont les caractéristiques sont:

- Rapidité $R=1/T_e$, T_e : intervalle élémentaire

- Débit d'information $D_{max} = R \log_2(m)$,

m = nombre de niveaux d'amplitude $S_e(t)$

$[D]$ = bit/s

- Forme de représentation des symboles, passant à travers un filtre:





fig II.1.1.- Transmission numérique à travers un filtre passe bas.

$S_e(t)$ étant tel que:

$$S_e(t) = \sum_k C_k \text{rect}(t-kT) \quad C_k = \{0,1\}$$




Les déformations du signal de sortie dues au filtrage passe bas ne sont pas gênantes si:

$$S_r(KT + \tau_p) = S_e(KT)$$

On dit dans ce cas que la transmission est sans dégradation.

II.2/ INTERFERENCES INTERSYMBLES:

Pour introduire cette notion d'interférence intersymboles considérons un filtre de réponse impulsionnelle $h(t)$:



$$S_r(t) = S_e(t) \otimes h(t) = \int_0^t h(\tau) S_e(t-\tau) d\tau$$

dans notre cas:

$$S_e(t) = \sum_k C_k \text{rect}(t-kT)$$

Soit $L_r(t)$ la réponse du filtre à $\text{rect}(t)$.

$$\text{donc } S_r(t) = \sum_k C_k L_r(t-kT)$$

Le signal de sortie dépend de la forme de $L_r(t)$ qui elle même dépend des caractéristiques du filtre, en particulier de la bande passante.

Pour une entrée rectangulaire, les courbes de réponses d'un filtre pour différentes valeurs de la fréquence de coupure seraient:




fig II.2.2.- Reponse a une impulsion rectangulaire pour differentes frequences de coupure f_c d'un filtre passe bas.

De la figure ci-dessus nous tirons que

Si f_c diminue, la reponse s'ecarte de la forme rectangulaire.

Si la bande passante du filtre diminue, la largeur et l'amplitude relative des ondulations laterales augmentent.

* L'instant d'echantillonnage est choisi au milieu de la periode car c'est l'endroit ou l'amplitude est maximale.

* Si a l'entree du filtre on a un signal constitue d'une suite de symboles on obtient a la sortie un signal $S_r(t)$ constitue de la somme des reponses individuelles a cet instant.

On définit l'interférence intersymbole comme étant le phénomène de brouillage des valeurs d'amplitude, dû aux impulsions voisines.




fig II.2.3.- Signal affecté d'interférence intersymbole

Suppression de l'interférence intersymboles :

D'après la figure II.1.1 , l'effet intersymbole peut être réduit en augmentant la bande passante du filtre ou en réduisant la rapidité de transmission, ce qui contraindrait à sous utiliser la bande passante disponible.

La figure II.2.3 suggère une autre méthode pour cette suppression, qui consiste à utiliser un filtre dont la réponse à un signal rectangulaire est telle que:

$$\begin{cases} Lr(\tau_p)=1 \\ Lr(nT+\tau_p)=0 \quad \forall n \neq 0 \end{cases}$$

c'est à dire une réponse telle que:




fig II.2.4.- Réponse sans interférence intersymbole

$h(t)$ étant la réponse impulsionnelle du filtre supprimeur d'interférences. Ce filtre doit satisfaire les deux critères de NYQUIST.

a) 1^{er} critère de Nyquist (1):

Le premier critère de Nyquist peut s'énoncer :

- Dans le domaine temporel :

$$\begin{cases} h(0) = 1 \\ h(nT) = 0 \quad \forall n \neq 0 \end{cases}$$

L'instant du maximum étant l'origine des temps.

- Dans le domaine fréquentiel:

$$\sum H(f - k/T) = T$$

cette fonction est périodique. Considérons donc une période, la fonction de transfert du filtre doit satisfaire le 1^{er} critère de NYQUIST pour $0 < f < 1/T$




fig II.2.5.- Filtre satisfaisant le premier critère de Nyquist.

le filtre de fréquence de coupure la plus basse est le filtre passe bas rectangulaire de fréquence de coupure $1/2T$.

d'où

$$f_c \geq 1/2T \Rightarrow 2f_c \geq 1/T \Rightarrow R \leq 2f_c$$

R étant la rapidité de transmission maximale pour une transmission sans interférence intersymbole.

$$R < 2F_c$$

b) 2nd critère de Nyquist:

Le premier critère de Nyquist suppose que l'horloge est parfaitement synchrone en phase et fréquence avec le signal reçu car l'annulation de l'interférence est réalisée aux instants $t=kT$.

Le deuxième critère de Nyquist impose une interférence intersymbole nulle au moment de transition.

Expression temporelle du deuxième critère de Nyquist:

$$h(nT - T/2) = \begin{cases} 1/2 & n=0 \text{ ou } n=1 \\ 0 & n \neq 0 \text{ et } n \neq 1 \end{cases}$$

donc la réponse $h(t)$ sera de la forme :




fig II.2.6.- Réponse conforme au second critère de Nyquist.

La fonction de transfert d'un filtre satisfaisant les deux critères de Nyquist est :

$$H(f) = T/2 (1 + \cos \pi f T)$$

$\| H(f) \|$ est une cosinusoïde surélevée.

$\| H(f) \|$




fig II.2.7.- Gain du filtre satisfaisant les deux critères de NYQUIST.

Considérons un exemple qui nous servira à quantifier l'interférence intersymbole :




fig II.2.8.- Liaison introduisant des interférences intersymboles.

Le signal reçu $S_r(t)$ est tel que:

$$S_r(t) = \sum_n a_n h(t-nT) + \eta(t)$$

Après échantillonnage on a :

$$S_r(kT) = \sum_n a_n h[(k-n)T] + \eta(kT)$$


Pour $n = k$

$$S_r(nT) = a_k h(0) + \sum_{\substack{n \\ n \neq k}} a_n h[(k-n)T] + \eta(nT)$$

Le terme $I_k = \sum_{\substack{n \\ n \neq k}} a_n h[(k-n)T]$ représente l'interférence intersymbole

II.3/ Grandeurs utilisées pour caractériser une ligne de transmission:

a) Affaiblissement:



L'affaiblissement A est donné par:

$$A = 10 \log \frac{P_1}{P_2} \quad [A] = \text{décibel}$$

b) Equivalent:

On appelle "Equivalent", l'affaiblissement d'un quadripôle fermé à ses deux extrémités sur une impédance de 600Ω , valeur normalisée de l'impédance caractéristique pour permettre une adaptation dans le réseau téléphonique.

c) Niveau

$$A_{dB} = 10 \log \frac{P_1}{P_2} = 20 \log \frac{V_1}{V_2}$$

Si l'on prend comme référence un point avec (P_0, V_0) mesure sur 600Ω (niveau relatif zéro), le niveau de tension ou puissance N_m du circuit en dB est:

$$N_m = 10 \log \frac{P_m}{P_0} = 20 \log \frac{V_m}{V_0}; N_m = \text{niveau relatif}$$

Si on prend comme référence une puissance de $1mW$, soit une tension $V_0 = 0.775V$.

$$N_m = 10 \log \frac{P_m}{0,001} = 20 \log \frac{V_m}{0,775}$$

II.4/ Défauts et limites du réseau analogique

a/ Filtrage dû à la ligne:

La ligne se comportant comme un filtre passe bas,

Si $S_e(t) = V e^{j2\pi ft}$ alors $S_r(t) = |K(f)| e^{-j\phi(f)} (V e^{j2\pi ft})$
d'où filtrage linéaire de gain:

$$K(f) = |K(f)| e^{-j\phi(f)}$$

L'affaiblissement est $A(f) = -20 \log |K(f)|$

Considérons le cas d'une ligne homogène (paire métallique):

$$\begin{cases} K(f) = \exp(-\gamma(f).L) \\ \gamma(f) = \alpha(f) + j\beta(f) \end{cases} \quad \gamma(f) = \text{atténuation linéique}$$

$\alpha(f)$ est mesurée par l'affaiblissement linéique :

$\alpha(f) = -20 \log \frac{|K(f)|}{L}$ [dB/ml]; $\alpha(f)$ est modélisée par une infinité de quadripôles.




fig II.4.1.- Quadripôle élémentaire (ligne métallique).

$$\alpha + j\beta = [(R + j2\pi fL)(G + 2\pi jfc)]^{1/2}$$

pour les paires non chargées G est très faible et L négligeable devant R.

$$\alpha = \beta \sqrt{\pi fCR}$$

L'affaiblissement est proportionnel à \sqrt{f} .
cet affaiblissement est gênant car il est fonction de la fréquence




fig II.4.2.- Distorsion d'affaiblissement pour deux types de câbles.

b/ Distorsion de temps de propagation de groupe:

Un déphasage est introduit par la ligne dû au temps de propagation à travers le circuit. Cette déformation est mesurée par :

$$\tau = \frac{d\phi(f)}{d\omega} = \frac{d\phi(f)}{2\pi df}$$

Le déphasage n'est gênant que lorsqu'il n'est pas une fonction linéaire de la fréquence.

car Pour $\phi = k \omega + \phi_0$, τ est constant.

Si $\tau(f)$ varie avec f , il y a distorsion de phase ce qui se traduit par un décalage des instants significatifs des données.




fig II.4.3.- Distorsion de temps de groupe pour deux types de cables.

c/ bruit:

* Bruit blanc

Bruit aléatoire dont la puissance est constante dans la bande de fréquence. Sa valeur n'est pas un paramètre critique car un rapport $S/B = 25$ dB est largement suffisant pour un modem performant.

* Bruit impulsif

Bruit dont la puissance moyenne est faible mais concentrée à des intervalles de temps brefs. Ces bruits sont gênants pour la transmission de données.

d/ Gigue de phase

Certains organes de transposition introduisent des variables périodiques de la phase liées au secteur. (harmoniques 50, 100, 150 Hz)

e/ Distorsion non linéaire

Elle est due à la non linéarité des équipements (amplificateurs, transformateurs) et provoque l'apparition de fréquences parasite.

f/ Echo

L'adaptation d'impédance n'étant pas toujours parfaite, ceci provoque un écho dû aux tronçons hétérogènes de circuit.




fig II.4.4.- Echos dus à une désadaptation sur la ligne.

Ce phénomène est supprimé au moyen d'annuleur d'écho.

II.5/ Support de transmission de données:

Différents supports de transmission de données existent dont :

a) Circuit téléphonique du réseau public commuté:.

Les caractéristiques du circuit varient d'une communication à l'autre en fonction de son itinéraire à travers le réseau.

La bande passante nominale varie de 300 à 3400 Hz.

Ce type de lignes n'est pas utilisé en transmission en bande de base.

b) Lignes spécialisées téléphoniques:

Ce sont des lignes établies de façon permanente entre deux installations d'abonnés. Elles peuvent être à 2 ou à 4 fils, de qualité normale ou supérieure.

c) Lignes spécialisées en bande de base:

Pour les liaisons en bande de base on utilise des paires métalliques établies de façon permanente entre deux abonnés.

L'affaiblissement dépend de la longueur, du diamètre et de la fréquence.

Illustrons cela par les courbes de portées en fonction du débit pour différentes valeurs du diamètre du conducteur.




fig II.5.1. - Portée d'une transmission pour différentes valeurs du câble de transmission.

Autres caractéristiques d'une liaison en bande de base:

- Faible distorsion du temps de propagation de groupe.
- Bruit essentiellement impulsif causé par les organes de commutation.

III/ TRANSMISSION EN BANDE DE BASE:

III.1/ Définition

On appelle transmission en bande de base un mode de transmission selon lequel les rapports harmoniques entre les composantes spectrales du signal transmis sont conservés.

un signal en bande de base est un signal qui n'a pas subi de translations dans le domaine fréquentiel.

La transmission en bande de base se heurte aux difficultés suivantes :

- * limitation de la bande passante vers les basses fréquences due à la présence éventuelle sur la ligne de transformateurs d'isolement à l'entrée et à la sortie des ETCD.

- * limitation de la bande passante vers les hautes fréquences due aux caractéristiques fréquentielles des lignes.

- * transparence vis-à-vis des données c'est à dire que le rythme d'horloge associé aux données doit être correctement reconstitué dans le récepteur quelle que soit la séquence de bits transmise.

III.2/ FONCTION CODAGE

Avant d'émettre le signal sur la ligne une opération de codage est nécessaire pour mieux adapter le signal au support de transmission et faciliter la réception.

a/ Introduction aux codes linéaires:

Définition: un code est dit linéaire si la séquence codée peut être obtenue à partir de la séquence à coder par une transformation linéaire.

Les transformations linéaires utilisées pour la génération des codes sont assimilées à des filtrages numériques.

b/ Génération de codes linéaires:

Le schéma synoptique du codeur est:




fig III.2.1 Schéma synoptique du Codeur

L'information à transmettre est représentée par la suite d'échantillons $a(t)$.

$$a(t) = \sum_k a_k \delta(t - kT) \quad a_k \in \{-1, 1\}$$

*/ Précodage:

La séquence issue de $b(t)$ a la même rapidité et même nombre de niveaux que $a(t)$ mais présente des avantages pour le décodage.

$$b(t) = \sum_k b_k \delta(t - kT)$$

Le précodage n'a pas d'influence sur les propriétés spectrales du code, d'où les densités spectrales à l'entrée et la sortie du précodageur sont égales.

*/ Codage:

Le codage est assimilable à un filtrage numérique

$$c(t) = \sum_k c_k \delta(t - kT)$$

Le filtre codeur est caractérisé par sa réponse impulsionnelle $h(t)$ ou sa fonction de transfert $h(f)$ telle que:

$$c(t) = b(t) * h(t)$$

$$\Gamma_c(f) = \Gamma_b(f) \cdot \|h(f)\|^2 = \Gamma_c(f)$$

*/ La mise en forme:

C'est également une opération de filtrage de réponse impulsionnelle $r(t)$ et de fonction de transfert $R(f)$. La mise en forme détermine la forme physique des symboles du code.

$$s(t) = \sum_k c_k r(t - kT)$$

La densité spectrale du signal de sortie est Γ_s

$$\Gamma_s = \Gamma_c \cdot \|R(f)\|^2 = \Gamma_b \cdot \|H(f)\|^2 \cdot \|R(f)\|^2$$

c/ Les différents procédés de codage:

les méthodes de codage les plus usuelles sont :

a/Codage biphase:

Le code biphase est une représentation à 2 niveaux obtenue en transmettant pendant une période T deux polarités opposées chacune d'elles occupant une période $T/2$. On obtient deux représentations, chacune d'elles correspondant à un symbole binaire.

b/Codage de Miller:

Ce code s'obtient du code biphase en divisant par deux la fréquence

c/Code bipolaire simple:

c'est un code à 3 niveaux $+V$, 0 , $-V$. La loi de codage est

$$\begin{cases} \text{si } a_k = 0 \text{ alors } c_k = 0 \\ \text{si } a_k = 1 \text{ alors } c_k = \mp V \text{ en alternance} \end{cases}$$

d/code bipolaire d'ordre 2:

Les éléments binaires sont séparés en deux groupes; les éléments de rang pair et ceux de rang impair ou chacun des groupes est codé

séparement en utilisant le code bipolaire

Donnons un exemple de codage :




fig III.2.2 Différentes manières de
Coder l'information.

Les spectres de puissance des signaux en bande de base sont représentés par :




fig III.2.3.- Spectre des codes usuels.

d/ Choix d'un procede de codage:

Le critere de choix du codage est la minimisation des redondances. Les autres codes introduisent des redondances par :

- L'augmentation du nombre de niveaux (Bipolaire)
- L'augmentation de la rapidite de transmission (Biphase, miller) .

D'autres parametres sont a considerer pour le choix du codage:

a/ Meilleure adaptation au support de transmission surtout dans le cas d'un couplage par transformateur, où les fréquences basses sont rejetées, d'où la nécessité d'utiliser un codage qui ne présente pas de densité spectrale à la fréquence nulle.

b/ annulation de l'énergie à certaines fréquences pour l'introduction de fréquences pilotes.

c/ Augmentation du nombre de transitions pour une bonne restitution de la fréquence d'horloge.

d/ Utilisation des redondances propres au code pour détecter intrinsèquement certaines erreurs.

e/ Code biphase différentiel :

Le code biphase est un code où l'on affecte aux 2 symboles binaires les 2 symboles biphases suivants :





fig III.2.4.- Symboles du code biphase

Le rythme d'échantillonnage pour le code biphase doit être double de celui du code binaire. En pratique, une bonne restitution du code biphase nécessite une bande de fréquence

$$\frac{1}{4T} < f < \frac{3}{2T}$$

Les schémas synoptiques du codeur biphase et du decodeur sont les suivants :



$x(t)$ signal binaire
de freq f .
 $h(t)$ horloge de
freq $2f$.




fig III.2.5.- schéma synoptique du codeur et decodeur biphasé.

Le signal biphasé exige un repérage des fils de ligne. En effet, le croisement des fils provoque le changement de signe du signal reçu. Pour pallier à ce problème on utilise une variante du biphasé qui est le biphasé différentiel.

Dans ce cas on utilise les mêmes symboles, mais codés de la manière suivante :

$$\begin{aligned} d_n &= d_{n-1} & \text{si } a_n &= 0 & a_n & \text{élément binaire de rang } n. \\ d_n &\neq d_{n-1} & \text{si } a_n &= 1 & d_n & \text{élément codé biphasé différentiel.} \end{aligned}$$

Les schémas synoptiques du codeur et decodeur biphasé différentiel sont :




fig III.2.6.- Schéma synoptique du codeur et decodeur biphasé différentiel.

III.3/ FONCTION BROUILLAGE:

Quelle que soit la méthode utilisée pour la récupération du signal d'horloge à la réception, si l'horloge d'émission n'est pas transmise séparément des données, il est nécessaire d'avoir suffisamment de transitions dans le signal en bande de base. Pour cela, les éléments binaires d_k doivent satisfaire les conditions suivantes:

$$\left\{ \begin{array}{l} \text{Les } d_k \text{ successifs sont independants.} \\ \text{prob } (d_k=0) = \text{prob } (d_k=1) = 1/2 \end{array} \right. \quad (III.r)$$

Le circuit brouilleur permet aussi la repartition de l'energie du signal ,les composantes spectrales d'amplitude elevees sont ainsi atteneues .

a/ Principe de brouillage:

Le principe de brouillage est illustre par la figure:




fig III.3.1.- Schéma synoptique du brouilleur débrouilleur

On utilise un générateur de séquence pseudo-aléatoire constitué par un registre à décalage comportant plusieurs prises intermédiaires.

La séquence brouillée est la somme modulo 2 des symboles successifs d_k avec les éléments constitutifs de la séquence pseudo-aléatoire.

L'opération inverse a lieu dans le récepteur, elle exige un générateur de séquence pseudo-aléatoire identique.

L'inconvénient d'un tel montage est qu'il requiert un synchronisme entre les générateurs pseudo-aléatoires.

Pour éviter cette sujétion, on utilise un brouilleur autosynchronisable dont le schéma de principe est le suivant:




fig III.3.2.- Schéma synoptique du brouilleur et débrouilleur autosynchronisable.

Le principe de fonctionnement est identique au précédent à la différence près que c'est la donnée brouillée qui est introduite dans le générateur pseudo-aléatoire d'émission.

Le choix des prises intermédiaires est important dans la détermination de la séquence pseudo-aléatoire.

La séquence ainsi générée est de période maximale $(2^n - 1)$, n étant le nombre d'étages du registre) et satisfait aux conditions (III.1) si le polynôme générateur est primitif.

III.4/ EGALISATION:

L'égalisation consiste en l'élimination des interférences intersymboles. Pour cela, il faudrait que les critères de Nyquist soient respectés à l'intérieur de la bande de fréquence du signal. Les distorsions étant importantes à la sortie d'une ligne de transmission, pour le décodage d'un tel message, une correction est nécessaire.

Sur câble non chargé, on peut facilement mettre en œuvre un égaliseur automatique. Celui-ci est basé sur l'hypothèse suivant laquelle la déformation du signal reçu est proportionnelle à l'atténuation apportée par la ligne.

On considère en première approximation que l'atténuation mesurée en dB est proportionnelle à la racine carrée de la fréquence (voir fig (II.4.2)). La méthode généralement adoptée consiste à réaliser un réseau correcteur variable et à asservir la pente, c'est à dire que plus le niveau est faible, plus la correction est importante. Dans le cas où la distance de transmission est grande, l'égalisation est plus complexe car ceux ci présentent des distorsions de temps de propagation. On ajoute donc des égaliseurs de phase ajustables.

III.5/ FONCTION SYNCHRONISATION

Le problème de synchronisation se pose au niveau du récepteur destinataire. L'exploitation du message est subordonnée à la prise en compte des états et des changements d'états (synchronisation bit) ainsi que des découpages des éléments du message.

Dans le cas d'utilisation de codes où chaque bit ne comprend pas nécessairement une transition, la synchronisation peut se perdre.

L'horloge qui commande l'échantillonnage doit être continuellement ajustée en phase.

MISE EN PHASE DE L'ECHANTILLONNAGE

SYNCHRONISATION BIT DANS LES TRANSMISSIONS SYNCHRONES:

Il existe deux modes de synchronisation pour établir une liaison :

- * Adjoindre à l'information un signal donnant la synchronisation bit (cette méthode a l'inconvénient de provoquer une perte de puissance)
- * Utilisation des transitions du signal
 - soit pour commander l'horloge locale
 - soit pour un traitement direct

plusieurs méthodes sont utilisées pour la correction de phase :

a/ Méthode d'ajout et retrait d'impulsions:

On agit sur la phase en ajoutant et retranchant des impulsions qui correspondent à une avance ou à un retard de phase .

Le schéma synoptique d'un tel montage est :




fig III.5.1. - Synchronisation par méthode d'ajout et retrait d'impulsion.

Si l'onde de synchronisation précède la transition , on supprime une impulsion de comptage de l'oscillateur retardant la phase de

$$\frac{1}{K} \text{ bit qui correspond à } -\frac{360^\circ}{K}$$

Pour expliciter cette propriété utilisons un diviseur par 2




fig III.5.2. - Effet de la suppression d'une impulsion sur la sortie d'un diviseur de fréquence par 2.

Après un diviseur par K, la suppression d'une impulsion d'horloge entraîne un retard de phase de $-\frac{2\pi}{K}$.

Si en revanche l'onde de synchronisation est en retard on ajoute une impulsion de comptage, la phase se trouve ainsi avancée de $2\pi/K$. Pour expliciter cette propriété utilisons le même diviseur par 2:




fig III.5.3.- Effet de l'ajout d'une impulsion sur la sortie d'un diviseur.

On a bien un dephasage de $+2\pi/2$.

Par analogie, dans le cas d'un diviseur par K on a une avance de phase de $2\pi/K$.

b/ Methode diviseur de fréquence a taux variable:

Une autre methode qui aboutit aux memes resultats que la precedente est d'agir sur le taux de division d'un compteur




fig III.5.4.- Sortie d'un diviseur de fréquence par $k \pm 1$

Si la donnée est en avance par rapport à l'horloge on doit avancer la phase de l'horloge de

$$\frac{\Delta T}{T} = +\frac{1}{K} \quad \text{on doit diviser } Kf_h \text{ par } K-1$$

Si la donnée est par contre en retard par rapport à l'horloge, on doit introduire un déphasage de

$$\frac{\Delta T}{T} = -\frac{1}{K} \quad \text{On doit diviser } Kf_h \text{ par } K+1$$

On suit le diviseur par k par un diviseur par N constant pour affiner le pas de correction.

Le compteur programmable est commandé par un comparateur de phase entre le signal reçu et l'horloge récupérée.

Le schéma synoptique d'un tel montage est:




fig III.5.5.- Schéma synoptique d'un récupérateur d'horloge.

On peut améliorer ce montage en rajoutant une mémoire qui conserve le taux de division pendant tout un cycle quelle que soit l'évolution des entrées du comparateur.

En transmission asynchrone le receptrer requiert

- un dispositif pour maintenir la synchronisation pendant la durée du message synchronisé
- un dispositif pour acquérir une synchronisation au début du message




fig III.5.6.- Recouvrement d'horloge avec synchronisation initiale.

Cette méthode est parfois utilisée en transmission synchrone pour accélérer le processus de synchronisation en imposant une synchronisation rapide au début.

IV/ INTERFACE MODEM-TERMINAL (Recommandations du CCITT)

L'interface entre modem et terminal a pour rôle de permettre la gestion par le terminal du déroulement de la communication.

La communication comprend 4 phases:

- * Phase d'établissement d'un circuit entre les deux correspondants:

Cette phase consiste à créer un chemin pour les données. Pour les lignes spécialisées utilisées pour la transmission des données, elle n'est utilisée qu'une seule fois lors de la mise en service des équipements.

- * Phase d'initialisation de la transmission:

C'est la phase durant laquelle on conditionne les équipements de transmission pour permettre une transmission correcte (convergence des asservissements internes: gain automatique, horloge d'échantillonnage, égalisation...)

- * Phase de transmission.

- * Phase de libération du circuit.

La standardisation de l'interface porte sur les caractéristiques fonctionnelles et électriques.

a) Aspects fonctionnels:

Avis V24 du CCITT.

Le principe de l'avis V24 est que chaque commande ou ... est matérialisée par un circuit.

Ces circuits se répartissent en 2 groupes:

- Série 100 pour l'utilisation générale.
- Série 200 pour l'appel automatique.

Ces circuits sont tels que :

état 1 ———> repos
état 0 ———> travail

Signaux utilisés au cours de la phase de transmission:

- * CT 103 (émission des données(ED)).Broche N°2 ETTD ETCD, fil par lequel le terminal applique au modem les données à transmettre.
- * CT 104 (réception des données(RD)).Broche N°3 ETTD ETCD, fil par lequel le modem applique au terminal les données qu'il a reçues.
- * CT 113 (horloge émission terminal(HET)).Broche N°24 ETTD ETCD, ce fil n'est utilisé qu'en transmission synchrone, lorsque l'horloge associée aux données est engendrée par le terminal.
- * CT 115 (horloge réception modem (HRM)).Broche N°17 ETTD ETCD, circuit utilisé en transmission synchrone, permet au modem de délivrer au terminal le rythme d'horloge récupéré à partir des données reçues.
- * CT 109 (détection de signal(DS)) dans l'horloge quand le signal est à un ...

Signaux utilisés en phase d'initialisation:

- * CT 105 (demande pour émettre(DPE)).Broche N°4 ETTD ETCD.
 - L'état "0" sur ce fil oblige le modem à se mettre en position émission.
 - L'état "1" sur ce fil oblige le modem à se mettre en position non transmission.
- * CT 106 (prêt à émettre(PAE)).Broche N°5 ETTD ETCD.

Un état "0" sur ce circuit implique que le modem est prêt à transmettre les données.L'état "0" est appliqué après un temps T appelé "temps de retournement".Ce délai entre DPE et PAE doit être suffisant pour que dans la transmission synchrone le modem distant puisse se synchroniser.

Circuits utilisés dans la phase d'établissement du circuit:

- * CT 107 (poste de données prêt (PDP)).Broche N°6 ETTD ETCD.

L'état "0" indique au terminal que la modem est relié à la ligne (l'établissement de la communication est terminée, le terminal peut

déclencher la phase d'initialisation). L'état "1", lui, indique que la ligne est branchée sur le poste téléphonique.

* *CT 108* Ce circuit peut être exploité de deux manières:

- En mode *108/1* : connecter le modem sur la ligne CDP. Dans ce cas, l'état "0" oblige le modem à se connecter sur la ligne et l'état "1", l'oblige à se déconnecter de la ligne.

- En mode *108/2* : équipement terminal de données prêt TDP. L'état "0" indique au modem que le terminal de données est en état de fonctionner et l'autorise à se connecter à la ligne des réceptions d'un appel.

Circuits divers:

* *CT 102* : terre de signalisation (TS) sert à relier les masses électriques du modem et du terminal.

b) Aspects électriques:

Le CCITT a défini différents types d'interfaces électriques appartenant à deux catégories:

1) Interfaces dissymétriques: Chaque circuit est matérialisé par un filtre dont l'information est donnée par la ddp entre ce fil et la masse commune.

2) Interfaces symétriques: Chaque circuit est matérialisé par deux fils, où l'information est contenue dans la ddp entre ces deux fils.

exemple:

Avis	type	Tension nominale		application
		"0"	"1"	
V28	dissym	+12	-12	modem 20000 bit/s modem >20000 bit/s
V35	sym	0,55	-0,55	

Pour l'avis V28 les niveaux significatifs sont tels que:

$$\begin{cases} V < -3V & \text{etat. logique "1" . Repos} \\ V > +3V & \text{etat. logique "0" . Travail} \end{cases}$$

Le potentiel étant calculé par rapport à une masse commune "terre de signalisation (CT 102).

c/ MAINTENANCE

La maintenance d'une liaison téléinformatique consiste à:

- * Connaître a tout instant l'état de fonctionnement des éléments constitutifs, c'est à dire la surveillance de ces éléments.

- * Localiser un organe defectueux ou diagnostic.

- * dépanner

- * reconfigurer en cas de panne(même sous forme dégradée).

a) Cas des liaisons point a point en mode Duplex:




fig IV.1.- Différents bouclages prévus par l'avis V54.

Une façon simple de localiser la panne consiste à procéder par éliminations successives en effectuant tour à tour les différents bouclages représentés sur la figure IV.1.

Ces bouclages sont standardisés par l'avis V54 du CCITT:

- * La boucle 1 referme le terminal sur lui même. Celui ci genere des messages test et teste leur conformite apres rebouclage.

- * La boucle 3 (bouclage ligne)(local) fait intervenir le terminal et le modem associe; la sortie "ligne" de l'émetteur du modem est rebouclée sur l'entrée du récepteur. Ainsi, toute l'installation locale peut être testée.

Le bouclage local pourrait être commandé par le terminal par un état de travail sur CT 141.

* La boucle 2 (boucle jonction) reboucle le modem sur lui-même au niveau de l'interface numérique. Lorsqu'elle est effectuée dans l'interface B elle permet de vérifier toute la liaison sauf le terminal B.

* La boucle 4, boucle ligne sur ligne, permet le rebouclage de la paire de réception de la ligne de transmission sur la paire de transmission à l'extrémité B. Elle vérifie le bon fonctionnement de la ligne de transmission et de l'installation locale.

Cette boucle n'est réalisable que sur transmission sur 4 fils.

* Afin de prévenir le risque d'oscillation en cas d'activation des boucles 4, on insère aux deux extrémités, un alternateur passif (6 dB par exemple, d'impédance 600 Ω).

Cette est utilisée pour la mesure des caractéristiques des lignes.

remarque:

La séquence de test générée par le terminal étant rebouclée, il n'est pas évident d'interpréter les résultats car la boucle 4 revient à doubler la longueur de transmission donc augmenter les alternations, distorsion en plus des 6 dB introduits par la boucle.

Finalement, si une transmission possible à la boucle 3 est impossible à la 4, ceci n'indique pas forcément que la ligne est en cause; et si elle est possible à la boucle 4 et à la boucle 3 alors le défaut est à la station B.

V./ REALISATION PRATIQUE DU MODEM:

V.I/ FICHE TECHNIQUE DU MODEM :

Le modem est destiné à la transmission synchrone/asynchrone de données en bande de base sur des circuits métalliques non pupinisés de types "2" ou "4" fils.

CARACTERISTIQUES GENERALES:

- * Interface conforme à l'avis V24 du CCITT
- * Codage : Biphase différentiel.
- * Support : Ligne métallique spécialisé .
- * Mode d'exploitation :

En bidirectionnel simultané sur ligne à "4" fils

A l'alternat sur ligne à "2" fils

- * Mode de transmission : Serie synchrone / asynchrone
- * Debit d'information : 1200-2400-4800-9600-19200 bit/s
- * Boucles de tests : Analogique (13)
 Digitale (12)
- * Tests intégrés des différents modules de la carte

EMETTEUR:

- * Accès symétrique aux lignes
- * Impédance d'accès aux lignes: 600 Ω - 300 Ω - 150 Ω
- * Niveau d'émission : réglage continu de 0,5V à 3V
- * Conversion des données asynchrones en synchrones
- * Brouilleur à 64 bit avec la possibilité de le mettre hors circuit.
- * Delai DPE-PAE: 26-53-80-106 ms sélectable par strap
- * Horloge: front descendant coïncidant avec la donnée , possibilité de travailler en interne ou en externe .

RECEPTEUR:

- * Impédance d'entrée pour adaptation 150 Ω - 300 Ω - 600 Ω
- * Niveau de réception : - 43 dBm.
- * Etage égaliseur :
 Correction de distorsions d'affaiblissement .
 Correction de distorsions de temps de propagation .
- * Debrouilleur de 64 bits
- * Dispositif pour la récupération du rythme d'horloge à la réception .

* Donnée validée sur la jonction par un circuit détecteur de signal .

* Possibilité de convertir les données synchrones en données asynchrones .

V.2/ DESCRIPTION SOMMAIRE DE FONCTIONNEMENT DU MODEM :

Le modem se compose essentiellement d'un codeur ,d'un brouilleur, d'un décodeur , d'un débrouilleur d'un égaliseur et d'une horloge interne .

Le terminal fournit sur la prise jonction du modem les données en synchronisme avec l'horloge émission qui peut provenir soit du modem (fonctionnement en horloge interne 114) soit du terminal (fonctionnement en horloge externe 113).

Les données sont d'abord brouillées pour faciliter la réception ,on attribue ensuite à chaque état "1" ou "0" un symbole on obtient en sortie du codeur le codage des données . Ces données sont transmises, après filtrage, à la ligne d'émission par un amplificateur et un transformateur .


Les données codées et brouillées sont reçues , a l'autre extrémité de la ligne , sur le transformateur de réception .

Un circuit égaliseur permet de corriger les distortions d'atténuation dues à la ligne , et celles dues au temps de propagation de groupe .Un filtrage permet aussi de ne recevoir que la bande utile.

Une horloge réception en synchronisme avec les données est élaborée à partir de l'horloge locale du modem . Elle est utilisée pour le décodage et le débrouillage des données.

Si les conditions de transmission sont bonnes ; la détection de signal autorise le transfert des données et de l'horloge réception à la prise jonction du modem .

SCHEMA SYNOPTIQUE DU MODEM:



VI/ FONCTIONNEMENT DETAILLE:

A/ PARTIE EMISSION:

VI.1/ CIRCUIT GENERATEUR DE RYTHMES

Suivant les indications du cahier de charges ce modem en bande de base doit avoir un débit d'information qui peut varier de 1200 bit/s à 19200 bit/s .

La vitesse sera sélectable par micro-switch .

Le circuit générateur de rythmes est constitué d'un oscillateur et d'une chaîne de diviseurs intégrés dans le " MC 14411 bit rate generator " , qui est piloté par un quartz de 1.8432 Mhz.

Les entrées RSA et RSb permettent de choisir un des jeux de fréquences disponibles sur le "bit rate generator"

(voir annexe)

Le circuit ainsi branché offre en sortie 16 fréquences sous multiples de 1,84 MHz disponible sur 16 broches différentes .

Ce circuit délivre le rythme nécessaire à la génération de l'horloge émission pour chaque vitesse de transmission.




fig VI.1.1

Circuit générateur de rythmes

VI.2/CIRCUIT BROUILLEUR:

La donnée arrivant sur la jonction est d'abord brouillée, le brouilleur adopté est un brouilleur autosynchronisable composé d'un registre à décalage de 6 bascules D avec 2 prises intermédiaires.

Le générateur pseudo-aléatoire utilisé a une période de
 $63\text{bit} = 2^6 - 1$.

Schéma du brouilleur:




fig VI.2.1 BROUILLEUR

Le polynôme générateur de la séquence pseudo-aléatoire est :

$$P(x) = 1 + x^{-5} + x^{-6}$$

Ce polynôme est choisi de telle façon qu'il soit irréductible (solutions distinctes).

En prévision des complications dues à une longue suite de de "1" "état interdit", nous avons ajouté un circuit qui détecte cet état. Pour cela, l'entrée et la sortie du registre sont comparées. Le résultat de cette comparaison attaque l'entrée de chargement d'un compteur programmable; en cas de longue similitude entre l'entrée et la sortie du registre, une impulsion de "carry" inverse l'entrée et élimine ainsi cet état interdit.

Le schéma du brouilleur serait donc:




fig VI.2.2 Brouilleur avec circuit detectant l'état interdit

VI.3 /circuit codeur :

Après brouillage la donnée est codée, le code utilisé étant le code biphasé différentiel, on s'inspirera du schéma synoptique de la figure III.2.5 pour réaliser le codeur.

Le premier schéma adopté est :





fig VI.3.1 CODEUR

Pour rendre le codeur différentiel la sortie de la bascule D est comparée à la donnée .

Le diagramme des temps d'un tel montage est :



Des chronogrammes précédents nous voyons que le codage est conforme au biphase différentiel à la différence près des impulsions parasites (glitches) dues à la différence des temps de propagation des signaux à l'entrée de la porte OU-exclusif.

Pour résoudre ce problème nous avons utilisé un latch piloté par une fréquence double de celle d'horloge du codeur et qui travaille sur les fronts descendants .




fig VI.3.2 schéma du Codeur

Remarquons que dans le cas où le modem travaille avec son horloge interne (CT-114) le montage est parfaitement satisfaisant (voir chronogrammes ci dessous) ceci est dû au fait que le double de chaque fréquence d'échantillonnage est présent sur le "bit rate generator".




fig VI.3.3 Chronogrammes du Codeur

Dans le cas où le modem est piloté par l'horloge du terminal (CT 113) des problèmes se poseraient : il faudrait générer le double de la fréquence d'échantillonnage qui lui soit synchrone ce qui est difficile à mettre en oeuvre .

Nous avons abandonné l'emploi de la bascule D et avons bouclé le codeur et le décodeur pour voir si le décodeur n'éliminait pas ces impulsions. L'analyseur de donnée a détecté beaucoup d'erreurs entre la données émise au codeur et celle récupérée du décodeur .

Nous avons refait ce bouclage à travers les filtres d'émission et de réception ,aucune erreur alors ne s'est produite ce qui nous a suggéré que les composantes spectrales correspondantes à ces impulsions sont pratiquement éliminées par les filtres d'émission et de réception .

Le problème a donc été résolu sans bascule D ni doubleur de fréquence.

Une bascule D a été utilisée pour n'émettre de donnée que quand le PAE est à l'état "0" .

La sortie "validation" étant relié au "Reset" de la bascule .




fig VI.3.4 Bascule de Validation émission

VI.4/ Filtre emission :

La donnée codée et brouillée est filtrée avant d'être émise, le filtre d'émission est utilisé pour n'émettre que la bande utile du signal d'une part et limiter la puissance émise sur la ligne d'autre part.

La puissance du signal étant concentrée dans les basses fréquences, nous utiliserons donc un filtre passe-bas.

Plusieurs formes de réponses sont concevables, et chacune d'elles constitue une approche différente pour réaliser l'approximation d'un filtre idéal.

Cette approximation est d'autant meilleure que l'ordre du filtre augmente.

Il existe plusieurs types de filtres passe-bas et chacun d'eux possède un certain nombre de caractéristiques .

Parmi les filtres les plus fréquemment utilisés nous avons choisi un filtre passe-bas de Bessel, et ce pour les raisons suivantes :

-transmissions des signaux transitoires dans les meilleurs conditions.

-absence de suroscillation.

-temps de montée minimum .

-une coupure très raide (bonne approximation à la fréquence de coupure).

-temps de propagation de groupe constant (phase lineaire de la fréquence).

Dans le choix de l'ordre du filtre il faudrait tenir compte du compromis qui existe entre la raideur du filtre et la complexité de la réalisation.

Pour cela nous avons choisi un filtre passe-bas de Bessel

d'ordre 4 avec une structure de Sallen et Key.

La structure générale d'un transfert de second ordre est:




Fig VI.4.1 Cellule élémentaire du filtre.

Sa fonction de transfert à la forme suivante:

$$F(p) = \frac{V_o}{V_i} = \frac{K}{1 + 2 \xi P/w_c + P^2/w_c^2}$$

Pour un filtre passe-bas on impose les composants passifs comme suit :

$$Z_2 = C_2 ; \quad Z_4 = C_1 ; \quad Z_1 = Z_3 = R \quad \text{et le gain } K = 1 .$$

Les paramètres auront les valeurs suivantes:

$$A = 1 ; \quad \xi = \frac{\sqrt{C_1}}{\sqrt{C_2}} ; \quad w_c = \frac{1}{R \sqrt{C_1} \sqrt{C_2}}$$

Les réponses de Bessel sont très fréquemment utilisées. Partant de ξ et w_c nécessaires à chacune des sections de second ordre, on peut calculer les valeurs des composants passifs, suivant les tableaux et abaques de calcul suivants:




fig VI.4.2 Structure d'un filtre passe-bas, d'ordre n.




fig VI.4.3 Réponse de Bessel

ORDRE	C_1	C_2	C_3	C_4	C_5
1					
2		0,9064	0,6799		
3	0,988	0,1423	0,2538		
4		0,7351	0,6746	0,1412	0,3098

fig VI.4.4 Valeurs des capacités

Dans ce cas les composants passifs du filtre passe-bas auront pour expression :

$$\left\{ \begin{array}{l} R \text{ arbitraire} \\ C' = C \cdot (R_0/R) \cdot (f_0/f_c) \end{array} \right.$$

tel que :

- C : capacité normalisé.
- f_c : fréquence de coupure.
- $f_0 = 1 / 2 \pi$ Hz
- $R_0 = 1 \Omega$

Pour assurer une bonne transmission nous choisirons deux filtres d'émission.

* un premier pour les basses vitesses (1200-2400-4800 bit/s)

* un second pour les grandes vitesses (9600-19200 bit/s)

Etant donné que la densité spectrale d'un signal codé en biphase différentiel est concentrée vers les basses fréquences pour

$$0 < f < \frac{3}{2.T_e}$$

Nous imposons une fréquence de coupure pour les filtres tel que:

$$f_c = \frac{3}{2} f_{\max} + 5\% f_c \quad f_{\max} = 1/T_e$$

Le calcul des éléments du filtre de Bessel d'ordre 4 donne:

Pour le filtre des basses vitesses (1200-2400-4800 bit/s)

La fréquence de coupure choisie est $f_c = 7200$ Hz et nous prenons $R = 1 \text{ K}\Omega$ on aura :

$$\begin{array}{l} 1^{\text{ère}} \text{ SECTION} \\ 2^{\text{ème}} \text{ SECTION} \end{array} \left\{ \begin{array}{l} C'_1 = 15 \text{ nF} \\ C'_2 = 13,5 \text{ nF} \\ C'_1 = 20 \text{ nF} \\ C'_2 = 7,8 \text{ nF} \end{array} \right.$$

Le deuxième filtre prévu pour les grandes vitesses (9600-19200 bit/s):

La fréquence de coupure choisie est $f_c = 28800$ Hz et nous prenons

$R = 460 \Omega$ on aura :

$$\begin{array}{l} 1^{\text{ère}} \text{ SECTION} \\ 2^{\text{ème}} \text{ SECTION} \end{array} \left\{ \begin{array}{l} C'_1 = 8 \text{ nF} \\ C'_2 = 7,5 \text{ nF} \\ C'_1 = 11 \text{ nF} \\ C'_2 = 4 \text{ nF} \end{array} \right.$$

Schema électrique global :




fig VI.4.5.- Schéma du filtre passe-bas.

Caractéristique d'amplitude et de phase du filtre:



fig VI.4.6




fig VI.4.7

VI.5/ Amplificateur et adaptation a la ligne :

A l'émission le signal sortant du codeur possède une amplitude de +5v assymétrique , il faut donc le symétriser , pour cela on a utilisé un circuit intégré (maxim 232) qui convertit les signaux de (0,+5v) à (-12v,+12v) .

A la sortie du circuit Le signal récupéré est symétrique mais ne peut pas attaquer le filtre d'émission directement , il faut d'abord l'atténuer .

Le schéma est le suivant :




fig VI.5.1 Attenuateur d'entrée du Filtre d'émission .

$$(A_v) = 20 \text{ Log } \frac{V_o}{V_i} = 20 \text{ Log } \frac{R_1}{R_2} = -15 \text{ db}$$

Le cahier de charge spécifiant un niveau d'émission entre 0,5 et 3v , nous avons donc amplifié ce signal à la sortie .

Cet amplificateur a la structure suivante :




fig VI.5.2 Amplificateur d'émission

Un transformateur est utilisé pour isoler la partie émission du modem de la ligne , avec trois résistances d'adaptation choisies par micro-switch comme suit :




fig VI.5.3 Adaptation avec la ligne

VI.6/ Conversion asynchrone/synchrone :

L'information contenue dans un signal asynchrone réside dans la position dans le temps des transitions. L'information étant de nature analogique, les signaux anisochrones ne sont pas régénérables et si l'on place plusieurs liaisons anisochrones, les distorsions s'ajoutent.

Il existe deux façons de résoudre ce problème:

- minimiser la distorsion introduite par chaque liaison (méthode coûteuse)
- rendre le signal régénérable en le transformant en signal synchrone. Cette méthode est moins coûteuse que la première.

Il existe différents procédés de conversion asynchrone-synchrone la plus utilisée est la Conversion directe par échantillonnage

Cette méthode consiste à échantillonner le signal asynchrone au rythme de l'horloge associée au signal synchrone porteur (voir figure ci dessous)




fig VI.6.1 : Conversion asynchronee-synchrone par échantillonnage simple

- * Le signal synchrone bivalent a une rapidité $R_{syn} = 1/Tu$
- * Le signal synchrone bivalent est une approximation du signal anisochrone.
- * On appelle rendement de conversion, le rapport:

$$\rho = \frac{R_{asy}}{D_{syn}}$$

D_{syn} : débit du signal synchrone.
 R_{asy} : Rapidité du signal asynchrone.

Dans notre exemple:

La rapidité du signal asynchronee est : $R_{asy} = 1/Te$

Le débit du signal synchrone est : $D_{syn} = k.R_{syn} = R_{syn} = 1/Tu$
 (cas où $k=1$ et $T=Tu$)

donc le rendement est:

$$\rho = \frac{1}{T_e} \frac{T_u}{1} = \frac{T_u}{T_e} = d$$

La conversion asynchrone synchrone est réalisée par le circuit "MC145428". La donnée asynchrone arrive sur la broche TxD ; le circuit offre la possibilité de régler la longueur du mot , et de sélectionner le nombre de bit "stop" .

L'entrée horloge se fait sur la broche BC et requiert une fréquence 16 fois plus élevée que la fréquence d'échantillonnage .

Les bits start et stop sont supprimés de la donnée avant que la FIFO d'émission ne soit chargée .

Le canal synchrone émet la donnée bit par bit .

Si le convertisseur ne reçoit aucune donnée , le SDF (synchronous data formatter) transmet un message de synchronisation .

Le SDF permet également d'insérer des zéro après chaque suite de 5 "1" consécutifs .

A la réception la donnée débrouillée synchrone arrive sur DCI suivant le rythme de l'horloge récupérée que l'on applique sur DC . Les mots sont chargés dans la FIFO de réception où l'on ajoute les bits start et stop et où l'on supprime les bits de redondance et ce pour avoir la donnée asynchrone sur KxD avec la même vitesse qu'à l'émission .

Nous avons câblé le convertisseur avec la Possibilité pour la donnée d'être convertie ou pas

Sur l'entrée BC du convertisseur nous avons les 3 fréquences 19200 , 38400 , 76800 pour la conversion des données asynchrone aux vitesses 1200, 2400, 4800 Element/s

Nous avons estimé qu'il était préférable de sous utiliser le convertisseur (c'est à dire ne pas pouvoir convertir des données à des vitesses supérieures à 4800 bit/s) étant donné que l'entrée BC requiert une fréquence 16 plus élevée que celle d'échantillonnage , au lieu de rajouter une circuiterie supplémentaire pour générer les fréquences 153,6 KHz , 307,2 KHz qui ne sont pas disponibles sur le bit rate generator.

L'entrée DL est mise soit a "1" ou a "0" pour régler la longueur du mot a 8 ou 9 bit

L'entrée SB est mise a "1" ou "0" pour configurer le mot avec 1 ou 2 bit stop

L'horloge recuperee est appliquee sur l'entree DC.

Finalement le schéma de cablage est le suivant:




fig VI.6.2 schéma de Cablage du
Convertisseur SYNCHRONE / Asynchrone
B / PARTIE RECEPTION :

VI.7/ ADAPTATION A LA LIGNE ET AMPLIFICATEUR DE RECEPTION :

A la reception un transformateur de ligne est prévue pour isoler la partie receptrice du modem de la ligne avec une adaptation d'impedance choisie par micro-switch :




fig VI.7.1 Adaptation d'impédance avec La
Ligne de Réception .

A la réception le niveau du signal est très atténué , il faut prévoir une amplification avant un quelconque traitement .

Le seuil de réception étant imposé à -43 dB .

Un amplificateur à gain variable a été utilisé pour régénérer un signal susceptible d'être traité :




fig VI.7.2 Amplificateur de Réception .

VI.8/ Egaliseur :

Nous avons utilisé comme circuit égaliseur un montage comprenant :

Un correcteur de phase pour compenser les distorsions de temps de propagation .

Un correcteur d'amplitude pour les distorsions d'affaiblissement .

une possibilite de choix entre un des correcteur ou les deux a la fois est offerte .

Dans le cas de petites distances et de cables charges , le correcteur d'amplitude suffit pour regenerer le signal.

N'ayant pas pu avoir les caracteristiques des lignes telephonique aupres des services concernees des PTT , nous n'avons pu calcule l'egaliseur et avons opte pour un egaliseur deja fait et teste .

Le schéma du correcteur de phase est le suivant :




fig VI.8.1 Correcteur de phase.

Le schéma du correcteur d'amplitude est:




fig VI.8.2 Correcteur d'Amplitude.

CARACTERISTIQUE D'AMPLITUDE :




fig VI.8.3 Caractéristique d'Amplitude

VI.9/ Filtre de reception :

Comme c'est à la réception que le bruit est le plus gênant, il nous faut donc limiter la bande du signal reçu pour ne laisser que la bande utile. Le filtre de réception doit satisfaire aux conditions : coupure raide et bonne réponse aux signaux transitoire, nous utiliserons donc le même filtre que celui de l'émission, c'est à dire un filtre de Bessel d'ordre 4.

Le schéma est le suivant :




fig VI.9.1
Filtre de Reception

VI.10/ Mise en forme :

Un amplificateur opérationnel est prévu à la sortie du filtre de réception, pour avoir un signal symétrique rectangulaire, d'amplitude +12v crête à crête pour qu'il puisse, après passage par un convertisseur (RS-232) - (CMOS), attaquer la partie numérique du récepteur modem ; cet amplificateur sert à la mise en forme du signal, il travaille en comparateur par rapport à 0v. son schéma est le suivant :




fig VI.10.1 mise en forme
du signal.

VI.11/ DECODEUR :

Le schéma du décodeur biphase différentiel utilisé est :




fig VI.II.1 schéma du decodeur

Les chronogrammes du décodeur en prenant comme entrée la donnée codée de la figure VI.3.3 , sont comme suit :




fig VI.II.2 Chronogrammes du decodeur

Nous retrouvons bien la donnée émise initialement .

VI.12/ Débrouilleur :

Le débrouilleur utilise le même polynome générateur que le brouilleur afin de récupérer la donnée émise .
 Nous utiliserons par conséquent un registre à décalage de 6 étages avec 2 prises intermédiaire suivant le schéma :




fig VI.12.1 Schema du débrouilleur

Le polynome générateur est : $P(x) = 1 + X^{-5} + X^{-6}$

Un même dispositif que celui du brouilleur a été utilisé pour éliminer les longues suites de "1" qui correspondent à un état interdit du bouilleur .

Un bouclage de toute la partie numérique brouilleur , codeur , décodeur , et débouilleur a été fait et aucune erreur ne s'est produite .

VI.13/ Recouvrement d'horloge :

Le schéma que nous avons adopté est celui du "diviseur fréquence à taux variable".

La comparaison de phase se fait en échantillonnant sur un front de donnée d'horloge récupérée et son inverse.

Nous avons utilisé pour cela des bascules D qui travaillent sur le front montant des données.




fig VI.13.1 Schéma du Comparateur de phase

Les différents cas possibles sont :

a/ donnée en avance par rapport à l'horloge : $Q_1=0$; $Q_2=1$




fig VI.13.2 Sortie du Comparateur

b/ donnée en retard par rapport à l'horloge ; $Q_1=1$, $Q_2=0$




fig VI.13.3 Sortie du Comparateur

c/ donnée en phase avec l'horloge : $Q_1=Q_2=0$




fig VI.13.4 Sortie du Comparateur

Nous sortons donc du comparateur de phase avec 2 valeurs Q_1 et Q_2 qui nous indiquent la position de l'horloge récupérée par rapport à la donnée et que l'on va utiliser pour faire la correction de phase. Cette correction se fait en changeant le taux de division du compteur en 8 ± 1 .

* Si $Q_1=0$ et $Q_2=1$ La donnée est en avance par rapport à l'horloge et puisque la comparaison de phase ne se fait que sur les fronts montants de données on avance la phase de l'horloge locale de $\frac{\Delta T}{T} = \frac{1}{2.K}$; K: taux de division de toute la chaîne.

Ce qui revient pour le 1^{er} compteur à diviser f_k par 7 la chaîne en entier divisant alors par $k-1/2$

*si $Q_1=1$; $Q_2=0$, dans ce cas la donnée est en retard par rapport à l'horloge.

Il faut retarder l'horloge de $\frac{\Delta T}{T} = -\frac{1}{2.K}$ ce qui revient à ralentir la base de temps donc à imposer au premier compteur une division de f_k par 9 , la chaîne diviseuse entière divisant par $K+1/2$.

*si $Q_1=0$; $Q_2=0$, l'horloge est en phase avec la donnée il faut imposer au 1er compteur une division par 8. La chaîne entière divisant en ce moment par K .

Nous avons rajouté la possibilité que pour une raison quelconque, bruit ou autre, Q_1 et Q_2 soient égaux à 1 ; pour ne pas trop se décaler en fréquence, il faut diviser f_k par 8 si $Q_1=Q_2=1$.

Nous devons donc réaliser un système qui suivant la position de la donnée par rapport à une horloge locale, puisse changer la phase de cette même horloge.

Les compteurs utilisés sont programmables modulo 16 ; l'utilisateur a la possibilité d'introduire la valeur à partir de laquelle il commence à compter .

La commande se fait par un circuit combinatoire.




fig VI.13.5

Q1	Q2	P1	P2	P3	P4
0	0	1	0	0	0
0	1	0	1	1	1
1	0	1	0	0	1
1	1	1	0	0	0

fig VI.13.0 table de vérité du circuit combinatoire

de la on peut tirer :

$$P_1 = \bar{Q}_1 * Q_2 + Q_1 * \bar{Q}_2$$

$$P_2 = \bar{Q}_1$$

$$P_3 = \bar{Q}_1$$

$$P_4 = Q_1 * Q_2$$

Le schéma complet adopté est :




fig VI.13.7 Schéma du circuit de Recouvrement d'horloge après la mise en oeuvre , ce montage n'a pas donné les résultats escomptés .

L'horloge récupérée n'était pas en parfait synchronisme avec les données.

Or comme nous avons remarqué qu'elle l'était pendant un court instant en synchronisation , mais que régulièrement elle décrochait ,ceci nous a suggéré que la programmation des entrées du compteur se faisait plus d'une fois par cycle de comptage.

Pour mieux stabiliser cette récupération de phase nous avons pensé à mémoriser les valeurs Q1 et Q2 pour qu'elles restent inchangées pendant tout le cycle de comptage .

Nous avons utilisé la sortie "carry" qui indique que le cycle de comptage est terminé et valide les entrées des bascules mémoires pour une nouvelle acquisition du résultat de la comparaison de phase .

le nouveau schéma que l'on a testé est :




fig VI.13.8 Circuit de Recuperation d'horloge.

Le rapport de division des deux derniers compteurs est réglé de telle manière que la fréquence d'horloge à la sortie soit le double

de $\frac{1}{T_{min}}$ pour avoir une période d'horloge pour chaque élément de

donnée.

Les fréquences récupérées à la sortie de la chaîne diviseuse pour un fonctionnement normal c'est à dire une division par K sont :

{	38400	Hz
	19200	Hz
	9600	Hz
	4800	Hz
	2400	Hz

La recuperation de phase est :

$$\frac{\Delta T}{T} = \frac{+ 1}{2.K}$$

donc pour la vitesse :

1200 bit/s	le pas de recuperation est	1/384 BIT
2400 bit/s	le pas de recuperation est	1/192 BIT
4800 bit/s	le pas de recuperation est	1/96 BIT
9600 bit/s	le pas de recuperation est	1/48 BIT
19200 bit/s	le pas de recuperation est	1/24 BIT

CONCLUSION :

Avec ce montage nous avons recupere une horloge parfaitement synchrone des donnees .

Les tests ont revele :

- sur l'oscilloscope :

en visualisant donnee et horloge recuperee et en synchronisant sur la donnee ,l'horloge est stable ; le jitter (figue de phase) est tres faible .

- avec le simulateur de donnees :

les donnees echantillonnees avec l'horloge de reception sont remises dans le simulateur de donnees .

Sur 1000000 bit emis aucune erreur n'a ete commise. En utilisant une sequence ou l'on a une longue suite de 1 des erreurs ont ete commises : 15150 bit, sur 1000000 etaient faux mais ceci n'est pas genant car le test s'est effectue sans brouilleur et debrouilleur.

D'ailleurs en connectant le brouilleur, plus aucune erreur ne s'est produite .

VI.14/ Detection de signal :

Le détecteur de niveau est attaqué par le signal de sortie du filtre de réception , la première cellule du détecteur est un amplificateur que nous avons a gain variable .

La deuxième cellule effectue : un filtrage , puis un redressement simple alternance , la sortie est intégrée par un réseau R-C dont la sortie attaque un transistor en commutation

Le schema du detecteur de niveau est :




fig VI.14.1 Circuit de detection de signal.

C / CIRCUIT D'EXPLOITATION :

VI.15/ Circuit de retard DPE - PAE :

Nous avons à générer un signal DPE qui est identique au signal PAE mais retardé d'une durée fixée par des composants extérieurs . Utilisons pour cela un monostable qui génère une impulsion de largeur fixe .




fig VI.15.1 Signaux à générer.
le schéma de réalisation serait donc :




fig VI.15.2 Schéma de principe du circuit de Retard.

Nous avons ainsi observé que l'impulsion du monostable n'apparaît pas sur le front montant \overline{DPE} mais est retardée. Nous avons donc une impulsion parasite due à ce retard




fig VI.15.3

Pour remédier à ce problème nous avons utilisé le montage suivant:




fig VI.15.4

Nous utilisons donc une bascule D qui travaille sur le front descendant de l'impulsion du monostable.

Le \overline{DPE} est relié au clear pour annuler le \overline{PAE} quand lui même est nul.




fig VI.15.5 chronogramme du circuit de retard

Le schéma détaillé du circuit de retard est le suivant :




fig VI.15.6 Schéma du circuit de Retard.

La durée de l'impulsion qui est le retard entre DPE et PAE est donnée par la formule :

$$t_w = K R C_x \quad \text{avec} \quad K = 0,78$$

d'où l'on prend :

$$\left. \begin{array}{l} R_1 = 33 \text{ K}\Omega \\ C_x = 10 \text{ }\mu\text{F} \end{array} \right\} \Rightarrow t_{w1} = 26 \text{ mS}$$

$$\left. \begin{array}{l} R_2 = 67 \text{ K}\Omega \\ C_x = 10 \text{ }\mu\text{F} \end{array} \right\} \Rightarrow t_w = 53 \text{ mS}$$

$$\left. \begin{array}{l} R_3 = 100 \text{ K}\Omega \\ C_x = 10 \text{ }\mu\text{F} \end{array} \right\} \Rightarrow t_w = 80 \text{ mS}$$

$$\left. \begin{array}{l} R_4 = 135 \text{ K}\Omega \\ C_x = 10 \text{ }\mu\text{F} \end{array} \right\} \Rightarrow t_w = 106 \text{ mS}$$

VI.16/ Bouclages :

a) Boucle analogique :


La boucle analogique est commandée manuellement, en mettant le commutateur I2 (BL-NORM) sur la position (BL).

La fermeture des lignes émission sur réception s'effectue sur l'impédance caractéristique nominale.

sortie de l'ampli
de réception

entrée de l'égaliseur

entrée du transfo
d'émission



(12)

fig VI.16.1 Interrupteur du Bouclage
Ligne.

b) Boucle digitale :

La boucle digitale est activée manuellement en mettant le commutateur I3 (BJ-NORM) sur la position BJ .

Elle provoque le bouclage :

- de l'horloge réception (CT115) sur l'horloge émission (CT113) .
- de la réception de donnée (CT104) sur émission de donnée (CT103) .
- de la détection de signal (CT109) sur \hat{p} ret à émettre (CT106) .

et doit provoquer également le forçage du retard entre DPE et PAE à 0 ms .

Pour mettre en oeuvre ce bouclage nous avons pensé utiliser un multiplexeur CMOS (MC14519) , mais pour des problèmes de disponibilité nous avons opté pour (74LS157) qui est un quadriples multiplexeur a deux canaux .




fig VI.16.2 mise en oeuvre de la Boucle Digitale

Ce multiplexeur assure en plus du bouclage digitale la validation en fonctionnement normal de l'émission de donnée ...

VI.17/ Commutation de test :

Les commutations de test sont effectuées par un commutateur à deux positions, une position "Test" et une autre "NORMAL". Le modem doit émettre en permanence une suite alternée de "1" et de "0" qui sera utilisée pour tester les différents blocs le constituant.

Pour la suite alternée, nous avons utilisé une bascule D comme le montre la figure ci-dessous :

a) verification de l'horloge interne :

-mettre le strap S4 sur "horloge interne"

Test (T1):


Horloge issue de
l'oscillateur

Amplitude

2 Volts / div

Base De Temps

20 μ s / Div



b) verification du codeur :

-mettre le commutateur I1 sur la position test.

-mettre le commutateur I2 sur la position "BL"

-mettre les straps S1,S3 sur la position "brouil/debrouil out"

Test (T2) : Voie 1

Suite alternée (données)


Amplitude :
5 Volts/div

Test (T3) : Voie 2

Données codées

Amplitude :
5 Volts/div

Base De Temps
0,1 ms/div



c) vérification du filtre d'émission :

- Mettre le commutateur I1 sur la position "TEST"
- mettre le commutateur I2 sur la position "BL"

Test (T4) : Voie 1

Horloge

Amplitude :
5 Volts/div


Test (T5) : Voie 2

Sortie Filtre Emission

Amplitude :
2 Volts/div

Base De Temps :

50 μ s/div



d) vérification de l'égaliseur :

- Mettre le commutateur I1 sur la position "test"
- Mettre le commutateur I2 sur la position "BL"
- Mettre le strap S2 sur la position "avec égaliseur"

Test (T1) : Voie 1

Horloge

Amplitude:
5 Volts/div


Test (T6) : Voie 2

Sortie de l'égaliseur

Amplitude:
Volts/div

Base De Temps

50 μ s/div



e) vérification du filtre de réception:

- Mettre le commutateur I1 sur la position "test"
- Mettre le commutateur I2 sur la position "BL"

Test (T1) : Voie 1

Horloge

Amplitude:
5 Volts/div


Test (T7) : Voie 2

Sortie filtre
de réception

Amplitude:
10 Volts/div

Base De Temps

50 μ s/div




f) vérification du recouvrement d'horloge:

- Mettre le commutateur I1 sur la position "TEST"
- Mettre le commutateur I2 sur la position "BL"

Test (T2): voie 1
Données simulées
Amplitude:
5 volts/div

Test (T8): voie 2
Horloge récupérée
Amplitude:
5 Volts/div

Base De Temps :
50 μ s/div




g) vérification du decodeur :

- Mettre le commutateur sur la position "TEST"
- mettre le commutateur I2 sur la position "BL"
- mettre les straps S1,S3 sur la position "brouil/debrouil out"

Test (T3): voie 1
Données Codées
Amplitude:
5 Volts/div

Test (T9): Voie 2
Données Décodées
Amplitude:
5 Volts/Div

Base De Temps
100 μ s/div




h)verification du brouilleur débrouilleur:

- Mettre le commutateur I1 sur la position "TEST"
- Mettre le commutateur I2 sur la position "BL"
- Mettre les straps S1,S3 sur la position "brouil/debrouil IN "

Test (T2) :Voie 1
Entrée du brouilleur
Amplitude:
5 Volts/div

Test (T10) :Voie 2
Sortie du débrouilleur
Amplitude:
5 Volts/div

Base De Temps :
50 μ s/div



CONCLUSION



Ce travail a été une expérience positive pour nous car il nous a permis de toucher au domaine des communications informatiques.

Pour la réalisation du présent modem, nous avons eu à utiliser et performer nos connaissances dans différents domaines de l'Électronique tels que l'électronique digitale, l'électronique analogique, et le traitement de signal.

Quand à la réalisation, sachant que la maquette est susceptible d'une application industrielle, nous nous sommes tenus aux spécifications du cahier des charges. Néanmoins, la carte peut être améliorée. Nous pensons qu'entre autres, il serait intéressant de prévoir une égalisation autoadaptative de sorte que le modem s'adapte automatiquement à la ligne. On pourrait également prévoir un annuleur d'écho autoadaptatif pour qu'il puisse travailler en full duplex. Finalement, soulignons qu'un contrôle automatique de gain à l'entrée performerait le modem.

ANNEXES


- ANNEXE 1: - Schéma du codeur décodeur.
- ANNEXE 2: - Schéma du brouilleur des données.
- ANNEXE 3: - Schéma du filtre d'émission.
- ANNEXE 4: - Détection de signal.
- ANNEXE 5: - Circuit de réception des données.
- ANNEXE 6: - Circuit égaliseur.
- ANNEXE 7: - Circuit de récupération d'horloge.
- ANNEXE 8: - Circuit débrouilleur.
- ANNEXE 9: - Brochages des différents circuits intégrés utilisés.
- ANNEXE 10: - Organigramme de mise en service.



HORLOGE
RECUPEREE



ECOLE NATIONALE POLYTECHNIQUE	
Titre	
CODEUR/DECODEUR ET BOUCLAGE JONCTION	
Size Document Number	
A	1
Date:	June 17, 1989 Sheet 1 of 8

ANNEXE 1:- Schéma du codeur et décodeur




ANNEXE 2:- Schéma du brouilleur de données

UNIVERSITÉ POLYTECHNIQUE	
Title	
BROUILLEUR	
Size	Document Number
A	FEV
Date 17, 1989 sheet 2 of 8	



ANNEXE 5:- Circuit de réception de données


ECOLE NATIONALE POLYTECHNIQUE		
RECEPTION DE DONNEES		
Size	Document Number	REV
A	5	4
Date:	June 17, 1997	



ANNEXE 6:- Circuit egaliseur

ECOLE NATIONALE POLYTECHNIQUE		
Title EGALISEUR		
Size A	Document Number 6	REV 3
Date: June 17, 1999		Sheet 6 of 8

DONNEE BROUILLEE



ANNEXE 8:- Circuit debrouilleur

ECOLE NATIONALE POLYTECHNIQUE		
Title		
DEBROUILLEUR 64 BITS		
Size Document Number		REV
A	B	3
Date:	June 17, 1989	Sheet 8 of 8

NOMENCLATURE

RESISTANCES :

R1.....	15 K Ω	R28.....	1 K Ω
R2.....	22 K Ω	R29.....	2.2 K Ω
R3.....	1.1K Ω	R30.....	460 Ω
R4.....	30 Ω	R31.....	2.2 K Ω
R5.....	3.3 Ω	R32.....	150 Ω
R6.....	33 K Ω	R33.....	300 Ω
R8.....	3.6 K Ω	R34.....	600 Ω
R9.....	5.6 K Ω	R35.....	150 Ω
R10.....	330 Ω	R36.....	300 Ω
R11.....	1.1 K Ω	R37.....	600 Ω
R12.....	360 Ω	R38.....	745 Ω
R13.....	1.5 K Ω	R39.....	745 Ω
R14.....	50 Ω	R41.....	1 K Ω
R15.....	220 K Ω	R42.....	1 K Ω
R16.....	460 K Ω	R43.....	1 K Ω
R17.....	12 K Ω	R44.....	1 K Ω
R18.....	220 K Ω	R45.....	460 Ω
R19.....	47 K Ω	R46.....	460 Ω
R20.....	47 K Ω	R47.....	460 Ω
R21.....	1.1 K Ω	R48.....	460 Ω
R22.....	62 K Ω	R49.....	748 Ω
R23.....	460 Ω	R50.....	748 Ω
R24.....	1 K Ω	R51.....	510 Ω
R25.....	1 K Ω	R52.....	10 K Ω
R26.....	460 Ω	R53.....	4.7 K Ω
R27.....	1 K Ω	R54.....	10 K Ω

POTENTIOMETRES :



P3.....	20K Ω
P4.....	10K Ω
P5.....	10K Ω
P6.....	1K Ω
P7.....	10 K Ω
P8.....	50 K Ω

CAPACITES:



C1, C5, C8	33 μ F (polar)
C2	1nF
C3, C6	22nF
C4, C7	0.1 μ F
C9	47nF
C10	1500pF
C11	3.3nF
C12	47pF
C13, C21	15nF
C14, C22	13.5nF
C15, C23	20nF
C16, C18, C19, C25, C26, C24	8nF
C17, C28	4.7nF
C29, C27	100nF
C29, C30	1000nF

CIRCUITS INTEGRES:

U1, U3, U12, U23	MC4070
U13, U2	MC4174
U4	MAX232
U24	MAX237
U5, U6, U7, U8, U9	TL084
U14, U16, U17, U18	MC4161
U26	74LS157
U29, U19, U20	MC4013
U32	74LS240
U31	MC4069
U33	MC4081



ANNEXE 9: BROCHAGES DES DIFFERENTS CIRCUITS INTEGRES UTILISES





MOTOROLA

MC145428

Advance Information

DATA SET INTERFACE


The MC145428 Data Set Interface provides asynchronous to synchronous and synchronous to asynchronous data conversion. It is ideally suited for voice/data digital teletypes supplying an RS-232 compatible data port into a synchronous transmission link. Other applications include data multiplexers, concentrators, de-concentrators, data rate changers, data only switching, and PBX-based local area networks. This low power CMOS device directly interfaces to either the 64 kbps or 8 kbps data channel of Motorola's MC145422 and MC145426 Universal Digital Loop Transceivers (UDLTs), as well as the MC145418 and MC145419 Digital Loop Transceivers (DLTs).

- Provides the Interface Between Asynchronous Data Ports and Synchronous Transmission Links
- Up to 128 kbps Asynchronous Data Rate Operation
- -0 Up to 2.1 Mbps Synchronous Data Rate Operation
- On-board Bit Rate Clock Generator with Pin Selectable Bit Rates of 300, 1200, 2400, 4800, 9600, 19200, and 38400 bps or an Externally Supplied 16 Times Bit Rate Clock May Be Used
- 16 Times Bit Rate Clock Output Provided
- Accepts Asynchronous Data Words of Eight or Nine Bits in Length
- False Start Detection Provided
- Automatic Sync Insertion and Checking
- Single 5 Volt Power Supply
- Low Power Consumption of 5 mW Typical


CMOS LSI

(LOW-POWER COMPLEMENTARY MOS)

DATA SET INTERFACE




L SUFFIX CERAMIC PACKAGE CASE 732



P SUFFIX PLASTIC PACKAGE CASE 738

BLOCK DIAGRAM



This document contains information on a new product. Specifications and information herein are subject to change without notice.



MC14070B
 QUAD EXCLUSIVE "OR" GATE
MC14077B
 QUAD EXCLUSIVE "NOR" GATE

CMOS SSI


QUAD EXCLUSIVE "OR" AND "NOR" GATES

The MC14070B quad exclusive OR gate and the MC14077B quad exclusive NOR gate are constructed with MOS P-channel and N-channel enhancement mode devices in a single monolithic structure. These complementary MOS logic gates find primary use where low power dissipation and/or high noise immunity is desired.

- Quiescent Current = 0.5 nA typ/pkg @ 5 Vdc
- Noise Immunity = 45% of VDD typ
- Supply Voltage Range = 3.0 Vdc to 18 Vdc
- All Outputs Buffered
- Capable of Driving Two Low-power TTL Loads, One Low-power Schottky TTL Load or Two HTL Loads Over the Rated Temperature Range.
- Double Diode Protection on All Inputs
- MC14070B – Replacement for CD4030B, CD4070B, and MC14507 Types
- MC14077B – Replacement for CD4077B Type

MAXIMUM RATINGS (Voltages referenced to VSS)

Rating	Symbol	Value	Unit
DC Supply Voltage	VDD	-0.5 to +18	Vdc
Input Voltage, All Inputs	V _{in}	0.5 to VDD + 0.5	Vdc
DC Current Drain per Pin	I _I	10	mAdc
Operating Temperature Range – AL Device	T _A	-55 to +125	°C
CL/CP Device		-40 to +85	°C
Storage Temperature Range	T _{stg}	-65 to +150	°C



ORDERING INFORMATION




FIGURE 1 – POWER DISSIPATION TEST CIRCUIT AND WAVEFORM






FIGURE 2 – SWITCHING TIME TEST CIRCUIT AND WAVEFORMS





MC14069UB

HEX INVERTER


The MC14069UB hex inverter is constructed with MOS P-channel and N-channel enhancement mode devices in a single monolithic structure. These inverters find primary use where low power dissipation and/or high noise immunity is desired. Each of the six inverters is a single stage to minimize propagation delays.

- Quiescent Current = 0.5 nA typ/pkg @ 5 Vdc
- Noise Immunity = 45% of V_{DD} typ
- Supply Voltage Range = 3.0 Vdc to 18 Vdc
- Capable of Driving Two Low-Power TTL Loads, One Low-Power Schottky TTL Load or Two HTL Loads Over the Rated Temperature Range
- Double Diode Protection on All Inputs
- Pin-for-Pin Replacement for CD4069UB
- Meets JEDEC UB Specifications

CMOS SSI

(LOW-POWER COMPLEMENTARY MOS)


HEX INVERTER



L SUFFIX
CERAMIC PACKAGE
CASE 632

P SUFFIX
PLASTIC PACKAGE
CASE 646


ORDERING INFORMATION




MAXIMUM RATINGS (Voltages referenced to V_{SS})

Rating	Symbol	Value	Unit
Supply Voltage	V _{DD}	0 to +18	Vdc
Input Voltage - All Inputs	V _{in}	-0.5 to V _{DD} + 0.5	Vdc
DC Current Drain per Pin	I	10	mAdc
Operating Temperature Range - AL Device	T _A	-55 to +125	°C
Operating Temperature Range - CL/CP Device		-40 to +85	
Storage Temperature Range	T _{stg}	-65 to +150	°C

LOGIC DIAGRAM



CIRCUIT SCHEMATIC (1/6 OF CIRCUIT SHOWN)





*Double diode protection on all inputs not shown.

This device contains circuitry to protect the inputs against damage due to high static voltages or electric fields; however, it is advised that normal precautions be taken to avoid application of any voltage higher than maximum rated voltages to this high impedance circuit. For proper operation it is recommended that V_{in} and V_{out} be constrained to the range V_{SS} ≤ V_{in} or V_{out} ≤ V_{DD}.

Unused inputs must always be tied to an appropriate logic voltage level (e.g., either V_{SS} or V_{DD}).

FIGURE 1 - SWITCHING TIME TEST CIRCUIT AND WAVEFORMS





MC14081
MC14081B

QUAD 2-INPUT "AND" GATE

The MC14081 and MC14081B are constructed with P and N channel enhancement mode devices in a single monolithic structure (Complementary MOS). Their primary use is where low power dissipation and/or high noise immunity is desired.

- Quiescent Current = 0.5 nA typ/pkg @ 5 Vdc
- Noise Immunity = 45% of V_{DD} typ
- Supply Voltage Range = 3.0 Vdc to 18 Vdc
- All Outputs Buffered
- Capable of Driving Two Low power TTL Loads, One Low power Schottky TTL Load or Two HTL Loads Over the Rated Temperature Range. (MC14081B only)
- Double-Diode Protection on All Inputs
- Pin-for-Pin Replacements for CD4081A and CD4081B

MAXIMUM RATINGS (Voltages referenced to V_{SS})


Rating	Symbol	Value	Unit
DC Supply Voltage	V_{DD}	-0.5 to +18	Vdc
Input Voltage All Inputs	V_{in}	-0.5 to $V_{DD} + 0.5$	Vdc
DC Current Drain per Pin	I	10	mAdc
Operating Temperature Range - AL Device	T_A	-55 to +125	$^{\circ}C$
Operating Temperature Range - CL/CP Device		-40 to +85	$^{\circ}C$
Storage Temperature Range	T_{stg}	-65 to +150	$^{\circ}C$

See the MC14001B data sheet for complete characteristics of the B-Series device.

CMOS SSI

(LOW POWER COMPLEMENTARY MOS)


QUAD 2-INPUT "AND" GATE




L SUFFIX
CERAMIC PACKAGE
CASE 632

P SUFFIX
PLASTIC PACKAGE
CASE 648

ORDERING INFORMATION



LOGIC DIAGRAM




CIRCUIT SCHEMATICS
(1/4 of Device Shown)

MC14081

MC14081B

NOTE:
MC14081 (Non-B) is not recommended for new designs.
Use MC14081B.



This device contains circuitry to protect the inputs against damage due to high static voltages or electric fields; however, it is advised that normal precautions be taken to avoid application of any voltage higher than maximum rated voltages to this high impedance circuit. For proper

operation it is recommended that V_{in} and V_{out} be constrained to the range $V_{SS} \leq (V_{in} \text{ or } V_{out}) \leq V_{DD}$. Unused inputs must always be tied to an appropriate logic voltage level (e.g., either V_{SS} or V_{DD}).




MC14013B

DUAL TYPE D FLIP-FLOP

The MC14013B dual type D flip-flop is constructed with MOS P-channel and N-channel enhancement mode devices in a single monolithic structure. Each flip-flop has independent Data, (D), Direct Set, (S), Direct Reset, (R), and Clock (C) inputs and complementary outputs (Q and \bar{Q}). These devices may be used as shift register elements or as type T flip-flops for counter and toggle applications.

- Static Operation
- Quiescent Current = 2.0 nA/package typical @ 5 Vdc
- Noise Immunity = 45% of V_{DD} typical
- Diode Protection on All Inputs
- Supply Voltage Range = 3.0 Vdc to 18 Vdc
- Single Supply Operation
- Toggle Rate = 4 MHz typical @ 5 Vdc
- Logic Edge-Clocked Flip-Flop Design --
Logic state is retained indefinitely with clock level either high or low; information is transferred to the output only on the positive-going edge of the clock pulse
- Capable of Driving Two Low-power TTL Loads, One Low-power Schottky TTL Load or Two HTL Loads Over the Rated Temperature Range
- Pin-for-Pin Replacement for CD4013B


CMOS SSI
(LOW POWER COMPLEMENTARY MOS)
DUAL TYPE D FLIP-FLOP



L SUFFIX
CERAMIC PACKAGE
CASE 632

P SUFFIX
PLASTIC PACKAGE
CASE 640

ORDERING INFORMATION



MAXIMUM RATINGS (Voltages referenced to V_{SS})


Rating	Symbol	Value	Unit
DC Supply Voltage	V_{DD}	0.5 to +18	Vdc
Input Voltage - All Inputs	V_{in}	-0.5 to $V_{DD} + 0.5$	Vdc
DC Current Drain per Pin	I	10	mAdc
Operating Temperature Range - AL Device	T_A	-55 to +125	$^{\circ}C$
CL/CP Device		-40 to +85	$^{\circ}C$
Storage Temperature Range	T_{stg}	-65 to +150	$^{\circ}C$

TRUTH TABLE

CLOCK \uparrow	INPUTS			OUTPUTS		No Change
	DATA	RESET	SET	Q	\bar{Q}	
0	0	0	0	0	1	
1	0	0	0	1	0	
1	X	0	0	Q	\bar{Q}	
X	X	1	0	0	1	
X	X	0	1	1	0	
X	X	1	1	1	1	

X - Don't Care
↑ - Level Change

BLOCK DIAGRAM



V_{DD} - Pin 14
 V_{SS} - Pin 7



MOTOROLA

MC14174B

HEX TYPE D FLIP-FLOP


The MC14174B hex type D flip-flop is constructed with MOS P-channel and N-channel enhancement mode devices in a single monolithic structure. Data on the D inputs which meets the setup time requirements is transferred to the Q outputs on the positive edge of the clock pulse. All six flip-flops share common clock and reset inputs. The reset is active low, and independent of the clock.

- Static Operation
- All Inputs and Outputs Buffered
- Diode Protection on All Inputs
- Supply Voltage Range = 3.0 Vdc to 18 Vdc
- Noise Immunity = 45% of VDD typical
- Output Compatible with Two HTL Loads, Two Low-Power TTL Loads or One Low-Power Schottky TTL Load
- Functional Equivalent to TTL 74174

CMOS MSI

(LOW POWER COMPLEMENTARY MOS)


HEX TYPE D FLIP-FLOP



L SUFFIX CERAMIC PACKAGE CASE 620

P SUFFIX PLASTIC PACKAGE CASE 64H

ORDERING INFORMATION



MAXIMUM RATINGS (Voltages referenced to VSS)

Rating	Symbol	Value	Unit
VDD Supply Voltage	VDD	0.5 to +18	Vdc
Input Voltage, All Inputs	Vin	-0.5 to VDD + 0.5	Vdc
IC Maximum Drain per Pin	I	10	mAdc
Operating Temperature Range - AL Device	TA	-55 to +125	°C
CL/CP Device		-40 to +85	
Storage Temperature Range	Tstg	-55 to +150	°C

TRUTH TABLE (Positive Logic)

INPUTS			OUTPUT
Clock	Data	Reset	Q
	0	1	0
	1	1	1
	X	1	Q
X	X	0	0

No Change


X = Don't Care

This device contains circuitry to protect the inputs against damage due to high static voltages or electric fields; however, it is advised that normal precautions be taken to avoid application of any voltage higher than maximum rated voltages to this high impedance circuit. For proper operation it is


recommended that Vin and Vout be constrained to the range VSS < (Vin or Vout) < VDD.

Unused inputs must always be tied to an appropriate logic voltage level (e.g., either VSS or VDD).

BLOCK DIAGRAM



VDD = Pin 16
VSS = Pin 8



	Standard	Low Power Schottky	Schottky	Low Power	High Speed
Input clamping diodes		yes	yes		
Max. high-level output current, I_{OH}		15 mA	15 mA		
Max. low-level output current, I_{OL}		24 mA	64 mA		
Max. off-state output current at high V_{OH}		20 μ A	50 μ A		
Max. off-state output current at low V_{OL}		20 μ A	50 μ A		
Typ. propagation delay time		10,5 ns	4,5 ns		
Typ. power dissipation		130 mW	500 mW		

- Suitable for direct driving of terminated bus lines down to 133 Ω
- Schmitt-Trigger inputs
- PNP data inputs
- Suitable to be used as receiver

Function table

Inputs		Output
G	A	Y
H	X	Z
L	L	H
L	H	L

positiv logic


Test point	Level	Fan-in/fan-out	
Inputs G	L	0,5	1,0
A	L	0,5	0,2
Outputs	H	1,0	1,0
	L	60,0	32,0


Octal inverting buffers/line drivers (3-state outputs)

SN74LS240 SN74S240
 SN54LS240 SN54S240

ANNEXE 10 :-ORGANIGRAMME DE MISE EN SERVICE


ORGANIGRAMME DE MISE EN SERVICE





BIBLIOGRAPHIE

- C.MACCHI , J-F GUILBERT "Teleinformatique"
ed DONOD 1979
- J-CLAVIER , M.NIQUIT , G.COFFINET , F.BEHR
"Technique de la transmission des données" Tome II
ed MASSON 1979
- M.STEIN "Les modems pour transmission de données"
ed MASSON 1986
- J.M.BERNARD , J.HUGON "Pratique des circuits logiques"
ed EYROLLES 1985
- M.MAIMAN "Telematique-introduction aux principes techniques"
ed MASSON 1982
- "Encyclopedie des sciences industrielles quillet"
Volume E 2
- J.F.GAZIN "Filtres actifs a amplificateurs operationnels"
Manuel d'application CCL Tome III
- P.G.FONTOLLIET "Systemes de telecommunication - base de
transmission"
ed DUNOD 1984
- JOHN E.Mc NAMARA "Technical aspects of data communication"
- BELANGER "Traitement numerique du signal"
ed MASSON 1981
- J.M BEKNARD et J.HUGON "de la logique cablee au microprocesseur"
- K.ARBENZ "Transmission de l'information"
ed MASSON 1983



RS232

مكتبة الوثائق المتعددة اللغات
BIBLIOTHEQUE - المندوبية
Ecole Nationale Polytechnique

مكتبة الوثائق المتعددة اللغات
BIBLIOTHEQUE - المندوبية
Ecole Nationale Polytechnique

مكتبة الوثائق المتعددة اللغات
BIBLIOTHEQUE - المندوبية
Ecole Nationale Polytechnique

مكتبة الوثائق المتعددة اللغات
BIBLIOTHEQUE - المندوبية
Ecole Nationale Polytechnique

