

الجمهورية الجزائرية الديمقراطية الشعبية
REPUBLIQUE ALGERIENNE DEMOCRATIQUE ET POPULAIRE

26/87

وزارة التعليم و البحث العلمي
Ministère de l'Enseignement et de la Recherche Scientifique

ECOLE NATIONALE POLYTECHNIQUE

المدرسة الوطنية المتعددة التقنيات
BIBLIOTHEQUE - المكتبة
Ecole Nationale Polytechnique

DEPARTEMENT D'ELECTRONIQUE

PROJET DE FIN D'ETUDES

SUJET

ETUDE ET REALISATION
D'UN APPAREIL DE CON-
-TROLE DU CLIMAT DES
SERRES AGRICOLES

Proposé par :

Mr HADDADI.M

Etudié par :

M^r₌₌ BENDALI.A
BENAMIROUCHE.E

Dirigé par :

M^r HADDADI.M

PROMOTION : JUIN 87

-REMERCIEMENT-

المدرسة الوطنية المتعددة التقنيات
BIBLIOTHEQUE — المكتبة
Ecole Nationale Polytechnique

Nous remercions vivement Monsieur HADDADI MOURAD , qui par son aide morale et materielle nous a orienté tout au long de notre travail, nous le remercions aussi pour ses conseils judicieux et ses solutions pertinentes.

Nous tenons á remercier particulierement Madame TAHAR LEILA pour ses précieux services.

Nous tenons aussi á remercier Monsieur DARADJI directeur du laboratoire d'electronique appliqué á l'agronomie qui nous a offert toutes les conditions materielles et techniques pour la realisation de ce travail.

A mon pere.

A ma mere.

A mes freres et sœurs.

A toute ma famille.

A tous mes amis.

-BENDALI .A-

A mes parents .

A mes freres .

A mes sœurs.

A ma famille.

A tous mes amis.

-BENAMIROUCHE .E-

A TOUS CEUX QUI ONT CONTRIBUÉ A LA REALISATION
DE CE TRAVAIL

S O M M A I R E.

CHAP I : POSITION du PROBLEME.	
I - 1 - Généralités sur les serres agricoles	-1-
I - 1 - a définition d'une serre	-1-
I - 1 - b climat d'une serre	-1-
I - 1 - c Les abris utilisés en Algérie	-2-
I - 2 - Problème posés par l'instauration d'un microclimat à l'intérieur d'une serre.	-3-
1 - Stabilité des paramètres dynamiques (Température, Humidité,...)	-3-
2 - Minimisation de la consommation d'énergie.	-3-
3 - Diversité des types et équipements de serres	-3-
I - 3 - Quelques solutions apportées.	-4-
I - 4 - Choix d'une régulation par microprocesseur.	-5-
I - 4 - a : But de la régulation	-5-
I - 4 - b : Principe de régulation par boucle fermée	-5-
I - 4 - c : Principe de régulation par boucle ouverte	-6-
I - 4 - d : Nature des réglages	-7-
I - 4 - d - a : régulation à action discontinue	-7-
I - 4 - d - b : régulation à action continue.	-8-
I - 4 - e : Inconvénient de la régulation classique	-10-
I - 4 - f : Avantage d'un système de régulation par microcalculateur	-12-
CHAP II : DESCRIPTION de la REALISATION.	
II - 1 - Choix de la configuration	-12-
II - 1 - A : Cahier de charge	-12-
II - 1 - B : Modèle	-13-
II - 2 - Schéma synoptique et principe de fonctionnement	-14-
II - 3 - Structure et fonctionnement de la carte principale	-19-
A - Structure	-19-
A - Microprocesseur	-19-
B - Interface parallèle PIA 6821	-22-
I - 3 - Quelques solutions apportées.	-4-
I - 4 - Choix d'une régulation par microprocesseur.	-5-
I - 4 - a : But de la régulation	-5-
I - 4 - b : Principe de régulation par boucle fermée	-6-
I - 4 - c : Principe de régulation par boucle ouverte	-6-
I - 4 - d : Nature des réglages	-7-
I - 4 - d - a : régulation à action discontinue	-7-
I - 4 - d - b : régulation à action continue.	-8-
I - 4 - e : Inconvénient de la régulation classique	-10-
I - 4 - f : Avantage d'un système de régulation par microcalculateur	-12-

I N T R O D U C T I O N

Les cultures sous serre posent actuellement des problèmes de rentabilité économique dus en particulier à l'élevation du prix de l'énergie. Les systèmes classiques de régulations ne prennent en compte que la température de l'air interne en un point particulier, ce qui ne permet pas d'optimiser le bilan d'énergie.

Notre travail, consiste à adapter, aux serres actuelles, une régulation par micro-processeurs qui prend en compte :

- L'état thermique de la serre ;
- Les conditions météorologiques extérieures ;
- Le type et le degré d'évolution des cultures ;

Ces données seront utilisées afin de déterminer, automatiquement par programme, les actions les plus appropriées pour économiser l'énergie, tout en maintenant des conditions favorables à la culture.

Après avoir posé le problème dans ces détails dans une première partie, nous décrirons notre réalisation dans la seconde partie.

Puis dans une dernière partie, nous traiterons de l'algorithme de régulation.

Enfin, nous concluerons par les perspectives offertes par ce travail.

C - circuit d'initialisation	-27-
D - circuit de décodage d'adresse	-29-
E - Amplification des signaux de bus	-34-
F - Demande d'interruption non masquable <u>NMI</u>	-35-
G - Temporisateur programmable (PTM 6840)	-40-
H - Circuit d'affichage	-45-
I - Clavier	-49-
J - Convertisseur analogique numérique	-54-
K - Connecteurs de modules	-56-
L - Indicateurs lumineux	-57-
II - 3 - B - Fonctionnement	-60-
II - 4 : Structure et Fonctionnement des modules	-62-
II - 4 - A : Structure	-62-
A - circuit de multiplexage des entrées	-62-
B - Circuit de multiplexage des sorties	-64-
C - Circuit de "selection du module"	-65-
D - Bit indicateur d'états	-66-
E - Code numérique	-67-
II - 4 - B - FONCTIONNEMENT	-68-
<u>CHAP III : ALGORITHME de REGULATION</u>	-69-
III - 1 : Modélisation	-69-
III - 2 : Structure des programmes	-71-
III - 2 - 1 - Programme d'initialisation	-73-
III - 2 - 2 - Programme de gestion de clavier	-74-
III - 2 - 3 - Programme de régulation.	-75-

CONCLUSION

CHAP. I. : POSITION du PROBLEME

I - 1 : GENERALITES sur les SERRES AGRICOLES.

I - 1 - a : DEFINITION d'une SERRE :

Une serre est un abri de culture de plantes dans laquelle régné un climat artificiel adapté au développement des plantes en dépit du climat extérieur.

I - 1 - b : CLIMAT d'une SERRE :

A l'intérieur d'une serre, le climat n'est pas naturel et on peut dire qu'il dérive de celui existant à l'extérieur, car l'enceinte perturbe les échanges d'énergie et de matière. Les facteurs de l'environnement sont :

- La Température : La température est prise comme caractéristique du climat dans la serre, celle-ci échange de la chaleur avec le milieu extérieur de trois façons :

* par rayonnement ;

* par convection ;

* par conduction ;

La plage de variation de la température à l'intérieure d'une serre varie suivant les cultures, et s'étend de 0° C à 50° C aux maximum.

- Humidité : Le niveau auquel s'établit l'humidité relative de la serre dépend à la fois de son contenu en vapeur d'eau et de sa température ; l'humidité est inversement proportionnelle à la température.

Elle s'exprime en %. Une humidité de 100 % correspond à la condensation de la vapeur d'eau de l'air, ce qui peut être obtenu soit :

* Par refroidissement à pression constante d'un mélange d'air + vapeur.

* Par injection d'eau dans l'air à température constante .

- Eclaircment

Les effets de la lumière sur le comportement des plantes sont liés à sa composition spectrale, son intensité, et sa durée.

Le rayonnement solaire comprend des radiations à actions photosynthétiques et calorifiques.

La meilleure utilisation du climat naturel sera liée, aux choix des matériaux de couverture et aux conditions de leur mise en oeuvre. L'éclaircment s'exprime en cal/m^2 , c'est l'unité utilisée pour notre application.

- Taux de CO₂ : c'est un paramètre secondaire pour le climat sous serre, mais sa régulation est nécessaire vu son influence sur le développement des cultures : Il permet une activation positive de la photosynthèse durant le jour, alors que pendant la nuit son taux élevé peut détruire les cultures.

Le taux de CO₂, s'exprime en % : pratiquement il ne dépasse jamais les 90 %.

1 - C : Les abris utilisés en ALGERIE.

En Algérie on rencontre 3 grands types d'abris :

- Les tunnels nantais

- Les grands tunnels

- Les abris - serres

Les tunnels "nantais" ou petit tunnels sont des abris bas (hauteur 0,5 m), plus au moins hémicylindriques et large de 80 à 100 cm à la base.

La structure est composée d'arceaux de gros fil de fer galvanisé. la couverture est en matière plastique. Ces serres sont surtout utilisés pour des productions de demi-primeur (fraise,...)

Les grands tunnels : sont des structures métalliques (profiles ou tubulaires galvanisé ou non) hautes de 2 à 3 m et affectent une forme variable : hémicylindrique et anse de panier.

Cette dernière forme cintrée d'abri est mieux adaptée à la réception du rayonnement solaire et offre moins de prise de vent.

Les abris serres : elles sont calqués sur les serres en verre moyennant quelques adaptations. Ce sont des structures en bois ou en métal relativement coûteuses.

Les matériaux de couverture des abris serres et des tunnels est un genre de plastique PE de 200 μ , utilisable pendant une seule campagne.

Ces grands abris sont destinés à des cultures de primeurs et d'arrière saison (haricot ...)

Nous voyons donc que la diversité des formes et structures des serres ou abris agricoles peut accentuer ou réduire l'influence du climat externe sur les cultures sous serres (prise de vent, rayonnement solaire ...).

I - 2 : PROBLEME POSÉ par l'INSTAURATION d'un MICROCLIMAT ARTIFICIEL à l'INTERIEUR d'une SERRE.

La réalisation d'un abri (serre) délimitant un compartiment de culture, perturbe les échanges normaux entre le sol ou les cultures et l'environnement externe.

On a ainsi, la formation d'un "climat artificiel spontané" qui dépendra du climat extérieur et les caractéristiques physiques et géométriques de l'abri.

En effet pour maintenir un climat sous serre il faut tenir compte des paramètres suivants qui sont les plus importants.

1 - Stabilité des paramètres dynamiques (Température, Humidité,...)

Si on chauffe une serre jusqu'à une valeur de consigne, le système de régulation va commander l'arrêt du chauffage, mais suite à l'inertie thermique de la serre, il est possible que la Température interne continue à augmenter pour dépasser la valeur espérée.

Une étude empirique a montrée que presque tout les paramètres de la serre sont interdependants :

L'humidité est inversement proportionnelle à la température...

Cette interdependance pose des problèmes pour la régulation et influe sur la stabilité du point de repos du climat interne.

2 - Minimisation de la consommation d'énergie.

C'est l'un des principaux problèmes de la rentabilité des cultures sous abris. Des expériences menées à IDCM de STAOUALI (centre de recherche agronomique) ont montré que pour maintenir dans une serre de 10 Hectares la température à sa valeur de consigne (20 ° c); les systèmes de chauffages consomment 1000 litre de Fuels par jour (ce qui est énorme). Ceci a conduit à choisir non pas un point, mais un intervalle de consigne dans lequel la température doit être maintenue. Cette solution a permis de réduire la consommation d'énergie tout en maintenant les conditions favorables aux développement des cultures.

3 - diversité des types et équipements de serres.

Aux cours de nos déplacements dans les centres de recherche agronomiques (IDCM de STAOUALI, INRA de BARAKI). Nous avons constaté que les équipements des serres

varient d'un centre à l'autre :

- Les une , étaient équipées de volets latéraux ou supérieurs commandés automatiquement, D'humidificateur, de ventilateur } alors que d'autre ne possédaient que des chauffages.

Quelques serres n'étaient pas équipées d'un chauffage mais comportaient des canalisations enterrées ou circule de l'eau chaude (pour chauffer le sol).

Donc une serre bien équipée (volets supérieurs vitrifiée ou couverte d'un plastique isolant ...) présente une stabilité du climat intérieur meilleur que celui des serres moins équipées.

I - 3 QUELQUES SOLUTIONS APPORTEES

1 - Du point de vu stabilité du système dynamique (toutes les grandeurs à l'intérieur de la serre prennent les valeurs espérées ou valeurs de consigne). il semble utile que le système de régulation fasse le traitement grandeur par grandeur à des intervalles de temps déterminé :

Ainsi, il régule la température et humidité marque un temps de pose pour laisser ces grandeurs évoluées dans le temps (temps de réponse : il dépend du climat externe, de la dimension de la serre....) Puis il reprend la régulation du taux de CO₂, marque une pause, et ainsi de suite....

Ce temps de pose doit être contrôlée par l'utilisateur.

2 - d'une manière générale les cultures sous serres tolèrent une certaine plage de variation du point de consigne qui dépend de la nature de la culture. Ceci doit être exploité par le système de contrôle afin de réduire la consommation en énergie. Chaque paramètres (grandeurs) à réguler présente une consigne minimale et une consigne maximale, introduite au régulateur par l'opérateur.

3 - Pour résoudre le problème de la diversité des équipements d'une serre et du nombre de paramètres dynamiques à réguler (humidité, température, taux de CO₂....) L'insertion de cartes spécialisées contenant des entrées de capteurs de même type, et les sorties de commandes correspondantes semble être une bonne solution. Cette structure sera détaillée par la suite.

I - : CHOIX d'une REGULATION par MICROPROCESSEUR :

I - 4 - a : BUT de la REGULATION :

La régulation automatique a pour but : de maintenir automatiquement (sans intervention humaine), à une valeur désirée (point de consigne), une grandeur physique (température, humidité, ...) soumise à des variations (perturbations) qui est la grandeur réglée ;

Pour réaliser les différentes opérations nécessaires à la régulation, il faut :

- Un organe de détection pour mesurer la valeur réelle de la grandeur à régler (température ...)
- Un régulateur pour comparer la valeur réelle de la grandeur à régler avec le point de consigne et transmettre un signal de correction à l'organe de réglage
- Un organe de réglage pour ajuster la grandeur de réglage à la valeur nécessaire.

I - 4 - b : PRINCIPE de REGULATION par BOUCLE FERMEE.

Le schéma fonctionnel est le suivant :




Fig. 1

La fig I montre une boucle simple appliquée à la régulation d'ambiance d'une serre, dans laquelle apparaissent les différents organes et les grandeurs caractéristiques soumises à des variations :

- La Grandeur à régler : c'est la grandeur physique (température, humidité) qui doit être maintenue à une valeur désirée.
- Les grandeurs Perturbatrices : c'est tout ce qui tend à modifier la grandeur à régler (déperditions ou apport calorifiques soleil vent éclairage, ect...), elles constituent la "charge" de l'installation.
- La Grandeur de Réglage : c'est la grandeur sur laquelle agit l'organe de réglage pour ramener la grandeur à régler à la valeur désirée.


La valeur de la grandeur à régler est injectée à l'entrée de la boucle et comparée à une valeur fixée d'avance (point de consigne).

Le régulateur mesure la différence entre "point de consigne" et "valeur instantanée de la grandeur à régler" pour donner constamment un signal d'erreur.

A partir de cet écart le régulateur élabore un ordre de commande qui est envoyé à un organe de réglage : celui-ci modifie par exemple le débit d'air pulsé par un chauffage ou stopper celui-ci ;

La variation calorifique qui en résulte va se répercuter sur la température ambiante de la serre, ce dont le détecteur va rendre compte. La boucle est donc fermée.

I - 4 - C : PRINCIPE de REGULATION par BOUCLE OUVERTE. (fig. II)



- Prenons l'exemple où la grandeur à régler est la température ambiante. Les grandeurs perturbatrices seront toutes les grandeurs qui tendent à modifier la grandeur à régler. Ici la température extérieure est prise comme grandeur perturbatrice principale les autres comme la vitesse du vent, direction du vent soleil ... : étant négligées, ou ayant une influence négligeable.
- La grandeur de réglage étant la température ou le débit d'air chaud puisé par un chauffage.

La régulation en boucle ouverte, consiste à faire l'inventaire des grandeurs perturbatrices et l'on recherche les lois qui les relient à la grandeur à régler. Dans notre exemple la grandeur perturbatrice principale est la température extérieure à l'enceinte ou la serre.

Le régulateur mesure l'écart entre le point de consigne (par exemple température de non chauffage) et la température extérieure pour délivrer un ordre de commande qui va par l'intermédiaire de l'organe de réglage agir sur le débit d'air puisé :

Supposons une température de consigne = 20°C

température extérieure = 20°C

Dans ce cas le régulateur va donner l'ordre à l'organe de réglage d'arrêter le chauffage, en même temps il donne un autre ordre à un autre organe de réglage l'ouverture complète des volets d'aération.

La variation calorifique qui en résulte va se répercuter sur la température ambiante de l'enceinte qui va être égale à la température de consigne sans que la régulation prenne en compte la valeur instantanée de la grandeur à régler (température) à l'intérieur de l'enceinte : c'est une régulation dite en boucle ouverte.

I - 4 - d : NATURE des RÉGLAGES.

I-4 d a : RÉGULATION à ACTION DISCONTINUE.

- Tout ou rien et tout ou peu

Ce sont celles pour lesquelles l'organe de réglage ou de commande ne peut prendre que deux positions extrêmes à l'exclusion de toute position intermédiaire. Le passage d'une position à l'autre appelé "commutation" doit s'effectuer lorsque la grandeur à régler franchit le point de consigne.

I-4-0-b : RÉGULATION À ACTION CONTINUE



Ce sont celles pour lesquelles l'organe de réglage prend une position qui est une fonction continue (ex. proportionnelle, intégrale, dérivée ect...) de l'écart de réglage.

Dans le cas de l'utilisation d'une vanne motorisée à 2 sens de marche la définition qui précède impose l'emploi d'un "positionneur de vanne". Ce dernier assure une relation continue entre la sortie du régulateur et la position de la tige vanne (à chaque valeur de la sortie du régulateur correspond une position du clapet de vanne).

a) Régulateur à action Proportionnelle P.

$$\text{Sortie régulateur } p = K \times \text{écart de réglage}$$

ce type de régulation est caractérisé par le fait que la sortie du régulateur prend une valeur qui est proportionnelle à la valeur de l'écart de réglage (différence entre grandeur mesurée et la grandeur de consigne).



K est appelé gain du régulateur.

Généralement on préfère caractériser l'action proportionnelle par la bande proportionnelle (B_p)

Par définition : c'est la variation de la grandeur d'entrée du régulateur (M , grandeur réglée pour un régulateur en boucle fermée) qui provoque une variation de 0 - 100 % de sa sortie. voir fig. a ci dessous.




Fig. a Principe du fonctionnement de régulateur P

Les régulateurs proportionnels (P) présentent l'inconvénient d'un écart permanent de réglage appelé encore écart statique qui, s'il n'est pas corrigé, fait que la température effectivement réglée est différente de la valeur désirée affichée en point de consigne.

En effet, quand l'écart est grand le mouvement est fort, quand il est petit le mouvement est faible mais il n'est jamais nul. La somme pondérée des mouvements provoqués n'est pas nulle.

b) Régulateur à action intégrale

Dans un système intégral, c'est la vitesse de sortie du régulateur qui est proportionnelle à l'écart de réglage.

A grand écart correspond grande vitesse ; à petit écart, petite vitesse. Au fur et à mesure que l'écart se comble, la vitesse se réduit.

L'idéal pour un régulateur serait d'assurer :

- Une bonne stabilité
- Un bon amortissement
- Un temps de réponse court
- Une bonne précision

Pour notre application, la régulation utilisée est une régulation **discontinue** : Le réglage se fait par impulsions déclenchées quand le signal de mesure dépasse la consigne et par impulsions arrêtées quand le signal devient inférieur à la consigne.

I - 4 - E : INCONVENIANTS de la REGULATION CLASSIQUE.

Les régulations classiques utilisées dans les serres sont en général du type (P I D) décrit précédemment, mais plus ou moins complexes suivant l'importance et les exigences des cultures envisagées : les seuls réglages préalables consistaient à modifier manuellement les températures de consigne de chauffage et de ventilation au cours de la culture.

Chaque actionneur ne dépend en général que d'un capteur. Cette régulation a fait ses preuves et les récoltes sous serres sont généralement assurées. Cependant la productivité photosynthétique des plantes n'était pas liée uniquement à la température comme on l'a déjà vu, mais dépend aussi de la lumière, du taux de CO₂ et de l'humidité.

On cherche donc à optimiser un microclimat multivariable pour le coût minimum, il faut alors agir prioritairement sur celui de ces facteurs qui est limitant d'où la nécessité d'un micro-ordinateur.

Donc les régulation classiques des serres présentent bien des insuffisances, en particulier :


- Dans ces régulations élémentaires les variables d'état ou grandeurs à régler sont considérées indépendantes (température de l'air, humidité de l'air...), les facteurs météo extérieurs à la serre ne sont pas pris en compte car les boucles de régulation sont fermées (voir I-4-b) : Une gestion correcte de l'énergie ne peut donc pas être faite dans ces conditions.
- Les valeurs fixes des consignes ne permettent pas de tenir compte des besoins variables de la culture (jour, nuit) ainsi que de son stade d'évolution.
- L'agriculture utilise une partie importante de son temps à la surveillance de l'état de la serre et de la culture à la manœuvre empirique des actionneurs (position des ouvrants en fonction du vent, de la température de l'humidité, ext...) à la modification des consignes.

I - 4 - F : AVANTAGE d'un SYSTEME de REGULATION par MICROCALCULATEUR.

L'introduction d'un système à micro processeur résout les problèmes posés par la régulation classique. Les possibilités de calcul du microcalculateur permettent de réaliser à la fois

- L'acquisition et la surveillance d'un grand nombre de données (météo, variables représentatives de l'état de la serre).

- L'élaboration d'une commande optimisée du point de vue énergétique, à partir des mesures, tout en tenant compte des besoins de la culture : le microordinateur agit de manière combinée sur les divers actionneurs en fonction :
- 1) de l'état du climat extérieur caractérisé par plusieurs variables donc utilisation d'une régulation en boucle ouverte.
 - 2) du climat intérieur caractérisé par d'autre variable, donc régulation en boucle fermée.
 - 3) de l'âge des plantes qui acceptent suivant leur stade végétatif : des niveaux minimaux et maximum, des vitesses de variation des variables climatiques plus ou moins importantes ou des équilibres différents entre la température du feuillage et la température du sol.
 - 4) de périodes où les objectifs concernant le développement de la culture doivent s'incliner devant les contraintes hygrothermiques qui favorisent ou entravent la vie de tel ou tel insecte ou champignon.



Conclusion : La régulation par microordinateurs permet de combiner à la fois, une régulation par boucle fermée et par boucle ouverte ce qui permet d'optimiser le rendement énergétique.

4) de périodes où les objectifs concernant le développement de la culture doivent s'incliner devant les contraintes hygrothermiques qui favorisent ou entravent la vie de tel ou tel insecte ou champignon.

CHAP. II : DESCRIPTION de la REALISATION.

II - 1 - CHOIX de la CONFIGURATION.

II - 1 - A : CAHIER de CHARGE.

Le système de régulation doit s'adapter à différentes configurations de serres tout du point de vu matériels (équipement ...) que du point de vu logiciel, il doit prendre en compte un certain nombre de données et réaliser un certain nombre d'actions.

Le microordinateur doit faire l'acquisition ;

- des données météo :
 - . Température de l'air externe ;
 - . Humidité de l'air externe ;
 - . Rayonnement solaire ;
 - . Vitesse et direction du vent ;
- Des données représentatives de chaque compartiment (zone) de la serre ;
 - . Température de l'air interne ;
 - . Humidité de l'air interne ;
 - . Température du sol ;
 - . Humidité du sol ;
 - . Position des événements (volets) ;
 - . Position des vannes ;

La centralisations et le traitement de ces données sont faites à des intervalles de temps programmables par l'opérateur.

Le processeur utilise les données stockées en mémoires pour élaborer, une commande optimisée des actionneurs qui peuvent être :

- . Vanne de chauffage;
- . Humidificateur;
- . Moteur d'ouverture et de fermeture des événements;
- . Moteur de déploiement de l'écran (isolation, ombrage);
- . Lampes, pour éclairage artificiel;
- . Vanne d'arrosage;
- . Injecteur de gaz carbonique (CO₂);

La détection d'une anomalie doit pouvoir être immédiatement décelée par l'opérateur soit à l'aide d'un bip sonore ou d'une visualisation sur une console pour

remonter à la source du défaut.

Enfin, un organe d'entrées - sorties doit pouvoir être inséré, pour permettre une communication entre le système et l'opérateur : entrée de consignes, lecture des valeurs climatiques, ext...

II - 1 - B : MODELE.

Un microordinateur conçu autour du MPU 6802 semble bien adapté à notre application :

vitesse d'exécution moyenne, capacité de traitement réduite,

Il sera composé d'une carte principale, contenant le processeur, le logiciel de régulation et un organe de conversion analogique numérique.

Des cartes à fonction spécialisée, que nous appelons modules, pourront se connecter sur la carte principale. Ces modules contiennent :

- Des entrées de capteurs de même type (température, humidité...);
- Des sorties de commandes correspondantes;
- Un organe de traitement des signaux analogiques issus des capteurs;

Cette structure est schématisée par la figure suivante (fig. N° 1b).




Figure 1 - b STRUCTURE de SYSTEME

Le processeur traite de manière différente les données recueillies par les différents modules ; Suivant la nature de ces modules (Température, humidité....) le processeur se branche au sous programme de régulation approprié.

'II - 2 - SCHEMA SYNOPTIQUE et PRINCIPE de FONCTIONNEMENT.

Les schémas synoptiques des cartes principales et modules sont détaillés respectivement aux figures 2a, 2b, 2c.

Fig 2.A Schema Synoptique De La Carte Principale




Fig 2.B Schéma Synoptique D'un Module D'acquisition Et De Commande





Fig 2.C Schema Synoptique D'un Module De Commande



PRINCIPE de FONCTIONNEMENT /

1) CARTE PRINCIPALE : fig 2 - a

C'est la partie intelligente du système : Elle est constituée :

- . du microprocesseur : c'est la pièce maitresse de la carte .
- . d'une RAM (MC 6810) : où seront stockées les données, et les consignes nécessaires pour la régulation.
- . d'une EPROM (Mémoire morte programmable) du type 2732 et où réside le programme de régulation.
- . d'un temporisateur programmable (PTM 6840 de Motorola) : lorsque le microprocesseur veut exécuter une boucle de Temporisation pour la commande d'un arroseur automatique, il laisse cette tâche à un circuit spécialisé qui est le temporisateur programmable.

Celui-ci sera programmé par le MPU puis la temporisation s'effectuera automatiquement sans intervention du microprocesseur qui exécute alors d'autres tâches.

- . d'un interface parallèle N°1 (PIA MC 6821) : il réalise l'interfaçage entre le MPU et l'organe d'entrée sortie périphérique.

Ce circuit possède deux (2) ports d'entrée - sortie de 8 bits chacun, le port A sera réservé pour l'interfaçage du clavier et la commande de puissance.

Alors que le port B il permettra l'interfaçage avec un circuit d'affichage.

- . d'un interface parallèle N°2 (PIA MC 6821) :

son port B sera utilisé comme bus de selection de modules et des niveaux d'entrées correspondants.

Quand au port A, il est relié à la sortie du Bus de données du convertisseur analogique numérique.

- . Convertisseur analogique numérique ADC 0804 :: il convertit la valeur analogique du signal present sur sa ligne d'entrée en un mot binaire de 8 bits.

- . Connecteur de module : c'est l'organe où viennent se connecter les cartes secondaires ou modules.

Ces derniers mettent en contact avec la carte principale un certain nombre de lignes.

2) CARTES SECONDAIRES (fig 2-b et fig. 2-c)

Ils constituent les parties spécialisées de ce système.

On distingue deux sortes de modules :

a - Modules d'acquisitions et de commandes: Ils constituent quatre natures (types) de modules :

- . Module de "temperature"
- . Module "d'humidité"
- . Module "taux de CO2"
- . Module "intensité lumineuse"

Ces modules font l'acquisition des valeurs instantanées des paramètres météo par l'intermédiaire de sondes (capteurs d'humidité, capteurs de température ext...), et une commande de puissance des actionneurs.

Ils seront constitués suivant le synoptique de la figure 2-b.

Un certain nombre d'entrées de capteurs de même type sont multiplexé vers un circuit de "traitement analogique" qui met en forme le signal issu du capteur sélectionné par le bus B 1. Ce signal sera acheminé vers l'entrée du convertisseur analogique numérique de la carte principale pour y être convertie.

Un autre multiplexeur M2 (voir fig. 2 - b) a sa sortie relié au bus B2. Celle ci indiquera au processeur l'activation de l'entrée selectée par le bus B1 (entrée connectée à un capteur de mesure).

Le fonctionnement de ce multiplexeur sera détaillé par la suite.

Les états des lignes de commandes de puissance sont stockés dans des mémoires, qui les sauvegardent pour permettre un traitement approprié de cette commande.

b - Modules de commandes :

Constitués uniquement d'une partie de commande : Un multiplexeur M4 dont la sortie sera reliée au bus B 2, indiquera l'activation de la sortie selectée par le bus B1 (sortie connectée à un actionneur).

La sortie de multiplexeur M5 a pour fonction d'indiquer l'état de l'actionneur (par exemple volet ouvert ou fermé) selectée par B1.

En fin, les états des lignes de commandes seront stockés dans des mémoires, pour permettre le traitement convenable de la commande.

II - 3 - 1 : STRUCTURE

A) Le MICROPROCESSEUR M C 6 802

Le 6 802 référence M C 6 802 de Motorola et SFF 96 802 chez SESCOSEM, est un microprocesseur monolithique, réalisé en technologie MOS canal N et porté au silicium livré en boîtier DIL à 40 broches. cette unité centrale traite des mots de 8 bits, le bus d'adresses comprend 16 lignes (A 0 à A 15) ce qui correspond à une espace mémoire adressable de 64 K octets.


Le 6 802 à son alimentation de 5V, ce qui le rend compatible TTL, il possède un circuit d'horloge intégré, et d'une mémoire RAM DE 128^{OCTETS} d'adresse \$0000 à 007F. Les 32 premiers octets de la mémoire peuvent avoir leur contenu maintenu en mode faible consommation en utilisant le Vcc de repos (voir annexe).

Le 6 802 travaille avec une horloge de 1 MHz à Deux phases séparées. il est doté de possibilité d'arrêt et d'exécution pas à pas.

a) CONSTITUTION

Le 6 802 est constitué :

- D'une unité arithmétique et logique (A L U) où sont effectuées toutes les opérations arithmétique et logiques.
- de deux accumulateurs A et B de 8 bits chacun, ils ont pour rôle principale de maintenir les opérandes et les résultats de l'unité ALU.
- d'un registre de 16 bits : qui peut être utilisé pour des transferts de données ou comme index dans le mode d'adressage indexé.
- d'un pointeur de pile (STACKpointer) : c'est un registre de 16 bits qui contient l'adresse de la position disponible dans une pile externe à fonctionnement "dernier entrée", premier "sortie". Cette pile est en général en mémoire RAM et peut se situer à une adresse quelconque.
- d'un compteur ordinal PC = c'est un registre de 16 bits qui contient l'adresse courante du programme.
- d'un registre code condition = composé de 8 bits. il indique les résultats d'une opération de l'unité arithmétique et logique, ces bits sont utilisés comme condition de test des instructions de branchement conditionnel:



- d'un compteur ordinal (program - counter) qui pointe l'adresse du programme en exécution, c'est un registre de 16 bits.

b) Les DIFFERENTS BUS du MICROPROCESSEUR.

Les lignes du microprocesseur se divisent en :

- Bus de données où d'information "DATA BUS"
- Bus d'adresse
- Bus de controle

1) DATA BUS (D0 ... D7)

ce bus comporte 8 lignes bidirectionnelles qui permettent l'échange de données entre les organes de la famille MC 6802.

2) BUS ADRESSE (A0 ... A15)

Ce sont des lignes au nombre de 16 et qui possèdent 3 états Bas, haut, et haute impédance.

3) BUS de CONTROLE

Le 6 802 possède deux entrées interruption

- $\overline{\text{IRQ}}$: demande d'interruption masquable elle est prise en compte si le bit masque I = "0".

- $\overline{\text{NMI}}$: demande d'interruption non masquable : elle est prise en compte lors de la transition du niveau haut au niveau bas de l'entrée $\overline{\text{NMI}}$.

- VMA "validation d'adresse mémoire" : c'est une sortie , qui indique aux circuits périphériques qu'il y a une adresse validée sur le bus d'adresse, elle permet ainsi la selection du circuit.

- BA "BUS DISPONIBLE" : c'est une sortie qui indique que le bus d'adresse est mis en disponibilité (quand il est au niveau logique "1").

- R/\overline{W} "signal de sortie" de lecture écriture" destiné aux circuits mémoires et périphériques. R/\overline{W} indique si l'unité centrale est dans un mode de lecture "1" où écriture "0".

- Vcc stand by : cette broche sert à sauvegarder les 32 octets de la RAM intégrée.

- RE : "RAM ENABLE" cette entrée compatible TTL valide par le niveau logique "1"

La RAM de 128 octets intégrées dans le 6802, elle sera mise hors circuit par un niveau "0" sur son entrée.

- MR (mémoire prête) : c'est une entrée qui lorsqu'elle est au niveau logique haut, l'horloge E s'allonge d'un nombre entier de demi-période.

-XTAL et EXTAL : l'oscillateur interne au 6802 peut être piloté par un quartz fonctionnant selon le mode (fondamental - résonance série) un diviseur par 4 a été intégré dans le 6802 de sorte que pour une horloge à 1 MHz il est possible d'utiliser un quartz à 4 MHz.

-RESET : la transition du niveau logique "0" au niveau logique "1" de l'entrée RESET après le passage à l'état "0" de RESET provoque si HALT = 1, l'initialisation du microprocesseur, et le chargement dans le compteur ordinal du contenu des positions mémoires d'adresse FFFE et FFFF. pour une bonne initialisation doit rester à l'état "0" au moins 20 ms.

-HALT : elle provoque l'arrêt du microprocesseur et met à haute impédance le bus d'adresses, le bus de données et le signal R/W la réponse à cette demande de DMA est fournie par le signal BA qui passe au niveau "1"

B) Le PIA MC 6821

Le PIA comprend deux ports A et B de 8 E/S chacun. chacune des E/S peut être programmée en entrée ou en sortie. Pour cela il faut envoyer dans le registre de données après une remise à zéro préalable du registre de commande un "mot de direction" obtenu en donnant la valeur "0" à chaque E/S qui doit être déclaré en entrée, et la valeur "1" si elle doit être déclaré en sortie.

Chaque port A et B comprend également deux signaux de commande CA1 et CA2 pour le port A et CB1 et CB2 pour le port B. Les signaux CA1 et CB1 sont nécessairement en entrée. Les signaux CA2 et CB2 peuvent être choisis en entrée ou en sortie. Chaque port comprend un registre de données. L'accès au registre de commande ou au registre de données de l'un des ports A et B se fait à partir des Bits d'adresse A0 et A1 reliés respectivement aux entrées "selection de registre" RSO RS1 conformément au tableau suivant :

Tableau de selections des registres du PIA

RSI	RSO	REGISTRE SELECTIONNÉ	DESIGNATION
0	0	Registre de données du port A	ORA, DDRA
0	1	Registre de commande du port A	C R A
1	0	Registre de données du port B	ORB, DDRB
1	1	Registre de commande du port B	C R B

Le registre de direction de chaque port contient le mot de direction affecté à chaque port, il a la même adresse que le registre de données, pour y accéder il suffit de positionner à "0" le bit 2 du registre de commande, pour cela il suffit de remettre à zéro le contenu de ce registre par une instruction CLEAR.

a) FONCTIONNEMENT du PIA en MODE PROGRAMME.

1) Signaux d'état et de commande:

Les deux ports A et B du PIA sont identiques à l'exception que le port A est de préférence utilisé en entrée et le port B en sortie nous expliquerons le fonctionnement du PIA pour le port A.

- Signaux d'état : Le 6821 dispose de 2 lignes CA1 et CA2 de son port. A capablent de positionner des bits d'état du CRA durant leurs transitions aux fronts actifs.

Ainsi toute transition active de CA1 positionne à "1" un bit d'état c'est le bit 7 du mot de commande.

Toute transition active de CA2 déclarée en entrée (signal d'état) positionne à "1" un bit d'état : c'est le bit 6 du mot de commande. La lecture du registre de données du port A remet à zéro le ou les bits d'états.


- SIGNAL de COMMANDE :

Nous ne disposons que de CA2 s'il n'est pas utilise en entrée. Ce signal de commande peut être obtenu de trois façons différentes :

- i) programmer sur CA2 une impulsion positive de durée égale à une période d'horloge (bit 3 = 1 et bit 4 = 0) pour le mot de commande cette impulsion sera déclanchée par une lecture du registre de données.
- ii) programmer sur CA2 une impulsion positive déclanchée par le registre de données du port A mais ne revenant à zéro qu'a la prochaine transition de CA1. L'écriture du mot de commande pour la programmation de ces signaux se fait conformément au synotique indiqué ci-après.

CA2 ou CB2 si b5 = 0
Choix du front actif
0 : front descendant
1 : front montant
mettre bit 3 à 0

CA 1 ou CB 1
choix du front actif
0 : front descendant
1 : front montant



SIGNAUX d'ETAT du registre de controle "PIA 6821"

b4	b3	CA 2	CB 2
0	0	impulsion négative déclanchée par lecture du registre de Direction A et restaurée par prochain front actif de CA1	impulsion négative déclanchée par écriture du registre de direction de B et restaurée par prochain front actif de CB1
1	0	positionnement à zéro de CA2	positionnement à zéro de CB2
1	1	positionnement à un de CA2	positionnement à un de CB2
0	1	impulsion négative déclanchée et restaurée par lecture du registre DATA A	impulsion négative déclanchée et restaurée par écriture du registre DATA B

SIGNAUX de COMMANDE.

Choix de la Direction de CA2 ou CB2
0 : entrée
1 : sortie

b) PROGRAMMATION du PIA

La programmation du PIA se fait selon les étapes suivantes :

*) instruction CLEAR du registre de commande de chaque port utilisé.

*\$ détermination du mot de direction pour chaque port utilisé.

"0" pour chaque E/S devant être déclarée en entrée.

"1" pour chaque E/S devant être déclarée en sortie.

Ce mot de direction doit être envoyé dans le registre de direction pour ce faire on écrira ce mot de direction dans l'accumulateur A par une instruction LDA A puis on transférera ce mot dans le registre de direction par une instruction d'écriture.

*) détermination du mot de commande pour chaque port utilisé et écriture de ce mot dans le registre de commande.

c) FONCTIONNEMENT du PIA en mode INTERRUPTIBLE.

La programmation du PIA en ce mode est identique à celle du mode programmé à l'exception de :

*) Les demandes d'interruption doivent être validées, elle correspondent aux transitions actives des signaux de dialogue, rentrant dans l'interface CA1, CB1 CA2 et CB2. cette validation se fait en programmant dans le mot de commande.

-Le bit "b0" à 1 pour CA1 ou CB1

-Le bit "b3" pour CA2 ou CB2 (en entrée)

*) La sortie IRQ est réunie à l'entrée "demande d'interruption" du microprocesseur. si les ports A et B sont reliés tous les deux à des périphériques susceptibles de demander une interruption, les deux sorties sont réunies entre elles et réunies à l'entrée INTREQ de l'MPU.

*) A l'arrivée d'une interruption le microprocesseur arrête l'exécution du programme en cours et se branche à une adresse d'assignation des interruptions FFF 8 et FFF 9, il faut alors placer à cette adresse, l'adresse du sous programme à exécuter.

*) détermination du mot de commande pour chaque port utilisé et écriture de ce mot dans le registre de commande.

c) FONCTIONNEMENT du PIA en mode INTERRUPTIBLE.

La programmation du PIA en ce mode est identique à celle du mode programmé à l'exception de :

*) Les demandes d'interruption doivent être validées, elle correspondent aux transitions actives des signaux de dialogue, rentrant dans l'interface CA1, CB1 CA2 et CB2. cette validation se fait en programmant dans le mot de commande.

Connection des PIA dans la carte Principale.

La carte principale possède 2 PIA, que nous appellerons PIA N°1 et PIA N°2.

• PIA N°1 = Cette interface sera disposé selon la configuration ci-jointe.

IRQ-CLAVIER




FIG. B - 9 Connection du PIA n°1

Le port A du PIA N°1 est connecté à 2 organes d'E-S de la carte principale, au clavier et au "connecteur de module". La selection de l'un ou l'autre organe se fera par la ligne CA2 du port A (programmée en sortie).

Des buffers seront insérés entre chaque organes et le bus du port A et ceci pour déconnecter du bus l'organe non selecté.

Un niveau bas sur "CA2" va activer l'entrée \overline{OE} (CHIP SELECT du buffer 74245) du buffer B1, celui ci mettra en contact donc les lignes du clavier avec ceux du bus du port A.

Ce niveau "bas" de la ligne CA2 va être inversé et attaquera l'entrée $\overline{E1}$ (CHIP SELECT du Buffer 8T95, voir annexe) des buffers B2 et B*2 ce qui isolera le "connecteur" du bus.

Un niveau logique "haut" sur la ligne CA2 permettra la selection inverse.

La ligne CA1 recevra la ligne $\overline{\text{IRQ}}$ (demande d'interruption) du clavier, cette demande d'interruption sera acheminée de la sortie $\overline{\text{IRQA}}$ du PIA N°1 vers le MPU. Le bus du port B sera relié au circuit d'affichage. la ligne CB2 sera programmée en sortie et reliera également ce même circuit.

• PIA N°2

Il sera disposé selon le schéma de la figure B- 10 le port B attaque directement le connecteur de module,




Fig. B-10 Connexion du PIA n°2

La ligne CB2 sera reliée à ce connecteur et sera programmée en sortie.

En fin le port A, recevra les données du CAN, ce dernier nécessite pour sa communication avec le MPU les lignes CA2, CA1 et la demande d'interruption $\overline{\text{IRQA}}$ qui sera relié donc à l' $\overline{\text{IRQ}}$ du MPU.

C) CIRCUIT d'INITIALISATION.

Le MC 6802 ainsi que certain de ces périphériques (PIA N°1, PIA N°2) doivent être initialisés après chaque mise sous tension, si toutefois le niveau de celle ci atteint les 4,75 volts.

Dès la réception d'un niveau logique "0" sur la ligne $\overline{\text{reset}}$ du MPU (celle ci doit

être maintenue à l'état bas pendant au moins 20 ns). Le microprocesseur exécute une routine d'initialisation.

Le circuit requis pour cette fonction est un simple circuit R C voir Fig. C1.





fig. C - 1

Dès la mise sous tension par un commutateur, la capacité qui était initialement déchargée va voir sa tension à ses bornes tendre exponentiellement vers 5V au bout de 5 à 6 τ ; ce niveau bas de $\overline{\text{reset}}$ permettra l'initialisation du système

$$\tau = RC$$

on prendra $R = 4,7 \text{ K}$, $C = 2,2 \text{ uF}$ d'où $\tau = 10,34 \text{ ms}$ donc la durée de l'état bas de reset $\approx 6 \times \tau = 62 \text{ ms}$ qui est largement suffisant pour une bonne initialisation.



D) CIRCUIT de DECODAGE d'ADRESSES.

Le microprocesseur 6802 doit lire et écrire des données ; il doit être capable donc de reconnaître les différents boîtiers avec lesquels il communique c'est le rôle du décodeur d'adresse.

PRINCIPE :

Le principe consiste à affecter une zone mémoire à chaque boîtier (RAM interne, RAM externe, PIA N°1 ...). Leur sélection devra être mutuellement exclusive, c'est à dire on sélectionnera un seul boîtier à la fois.

Le MPU va sélectionner les différents boîtiers par l'intermédiaire des lignes d'adresses A15. A14. A13.

Il ne nous reste plus qu'à choisir les adresses correspondants aux différents boîtiers.

La ROM (EPROM 2732) devra contenir l'adresse vectorisée de la première instruction à exécuter ; lorsque la ligne reset passe à l'état bas "0",

la séquence d'initialisation du microprocesseur est prise en compte et le MPU génère sur son bus d'adresse FFTE puis FFFF et attend à récupérer en contre partie les deux octets de l'adresse de branchement de la première instruction. Il est donc impératif que l'éprom puisse être adressée pour FFFF et FFTE ;

Donc son implantation en E000 conviendra parfaitement : elle "couvrira" ainsi les adresses allant de E000 à FFFF qui est un champ mémoire de 4K octets et qui correspond à sa capacité.

La RAM interne du 6802 est validé par la broche RE. Cette RAM a une capacité de 128 octets, et prend donc un champ de 0000 à 007F. Il est donc indispensable de réserver ces adresses pour sélectionner la RAM interne. On choisit alors un espace allant de 0000 à 1FFF qui est de 4K octets. Ce gachis n'a rien de dramatique dans les petites applications où seulement un nombre de boîtier réduit est utilisés puisque de toute façon, l'espace adressable complet n'est pas exploité à fond.

En ce qui concerne les autres boîtiers, c'est une question de goût. Pour notre part, nous avons retenu pour chaque boîtier un espace mémoire de 4K.

Tableau des champs memoires occupés par les boitiers

A 15	A 14	A 13	Bus d'adresse	Boitier sélectioné	Espace mémoire
1	1	1	FFFF		
1	1	1	E000	EPROM 2732	8 K octets
1	1	0	DFFF	RAM externe	8 K octets
1	1	0	C000	6810	
1	0	1	BFFF	PIA N°1	
1	0	1	A000	MC 6821	8 K octets
1	0	0	9FFF	PIA N° 2	
1	0	0	8000	MC 6821	8 K octets
0	1	1	7FFF	PIA	
0	1	1	6000	MC 6840	8 K octets
0	1	0	5FFF	non utilisé	
0	1	0	4000		8 K octets
0	0	1	3FFF	mémoire à 4 bits	
0	0	1	2000	type SN 7475	8 K octets
0	0	0	1FFF	RAM interne	
0	0	0	0000	du MPU 6802	8 K octets

Les différents champs mémoire sont :

* Eprom : sa capacité est de 4096 mots de 8 bits ; elle prend un champs mémoire allant de E000 à FFFF.

* RAM Externe : sa capacité est de 128 mots de 8 bits (MC 6810) : sur champs mémoire va de C000 à DFFF. On prévoit une éventuelle extension de cette RAM à 4 K octets.

* PIA N°1 : Les registres du PIA sont vus du microprocesseur comme autant de mémoire qu'il y a de registres. Ainsi le 6821 possède 6 registres internes mais des registres tel que : DDRA et ORA ayant la même adresse

DDRB et ORA ayant la même adresse

Ces 6 registres seront vus par le microprocesseur comme une mémoire de 4 octets seulement. L'espace réservé pour cette sélection allant de A000 à BFFF ; la sé-

tion des registres se fait par l'intermédiaire des lignes RSO et RS1.

Les différents registres occupent donc les espaces suivants :

A 001 → CRA

A 003 → CRB

A 000 → {
DDRA
ORA

A 002 → {
DDRB
ORB

* PIA N°2 ; Comme pour le PIA N°1, l'espace réservé s'étend de 8000 à 9 FFF

8 001 → CRA

8 003 → CRB

8 000 → {
DDRA
ORA

8 002 → {
DDRB
ORB

* Le PTM 6840 (Temporisateur Programmable)

Le Temporisateur programmable possède 16 registres internes et 2 lignes de sélection de boîtier $\overline{CS0}$ et CS1 qui permettent l'adressage physique du boîtier. Ces entrées recevront les bits d'adresses hautes A15, A14, A13 ainsi que le signal "VMA" alors que les lignes d'adresses faibles A0, A1, A2 seront connectées respectivement à RSO, RS1 et RS2 qui permettent de distinguer les registres interne du PTM en conjonction avec le fil R/W, puisque 7 registres sont à lecture seule et 9 registres à écriture seule, le microprocesseur voit le Temporisateur comme 8 positions mémoires (2 registres occupent la même case mémoire).

Le champ réservé à la sélection des différents registres s'étend de 6000 à 7FFF.

Tableau -adressage des registres internes du PTM 6840-


BUS d'ADRESSE	RS2!RS1!RS0			OPERATION	
				R/W = 0	R/W = 1
6 000	0	0	0	CR20 = 0 écriture du registre de commande n°3 (CR 3)	pas de lecture
				CR20 = 1 écriture du registre de commande N°1 (CR1)	
6 001	0	0	1	écriture du registre de commande N° 2 (CR2)	lecture du registre d'état
6 002	0	1	0	écriture du registre tampon MSB1	lecture du compteur MSB1
6 003	0	1	1	écriture du registre tampon LSB1	lecture du compteur LSB1
6 004	1	0	0	écriture du registre tampon MSB2	lecture du compteur MSB2
6 005	1	0	1	écriture du registre tampon LSB2	lecture du compteur LSB2
6 006	1	1	0	écriture du registre tampon MSB3	lecture du compteur MSB3
6 007	1	1	1	écriture du registre tampon LSB3	lecture du compteur LSB3

* La RAM interne du MPU 6802 = elle occupe l'espace mémoire de 0000 à 1FFF.

* L'espace entre 4000 et 5FFF n'est pas utilisé.

* Le champs mémoire compris entre les adresses 2000 à 3FFF est réservé pour sélectionner une mémoire à 4 bits (SN 7475) : celle ci occupe l'adresse 2000. On note que le rôle de cette Latch est de maintenir l'état allumé ou éteint de 3 indicateurs électroluminescents.

CIRCUIT de DECODAGE



Ce circuit utilise un décodeur du type SN74155 à 8 niveaux d'adressage : sa table de vérité est la suivante :

Table de verite du decodeur SN 74155

ENTREE				SORTIE							
D1	B	A	ST1	Y0	Y1	Y2	Y3	Y4	Y5	Y6	Y7
X	X	X	1	1	1	1	1	1	1	1	1
0	0	0	0	0	1	1	1	1	1	1	1
0	0	1	0	1	0	1	1	1	1	1	1
0	1	0	0	1	1	0	1	1	1	1	1
0	1	1	0	1	1	1	0	1	1	1	1
1	0	0	0	1	1	1	1	0	1	1	1
1	0	1	0	1	1	1	1	1	0	1	1
1	1	0	0	1	1	1	1	1	1	0	1
1	1	1	0	1	1	1	1	1	1	1	0

X = entrée non définie

On voit donc sur la table que le boîtier est adressé par un niveau bas "0", on remarquera que les lignes d'adresses A15, A14 et A13 ainsi que la ligne "VMA" bufférisées pour permettre une mise en forme correcte de ces signaux.

Le M03796 est un buffer omnidirectionnel en logique 3 états. Il est du type inverseur (voir annexe).

B) AMPLIFICATION des SIGNAUX de BUS.

Chaque ligne des Bus de données, d'adresses ou de contrôle de la famille 6800 a une sortance de 8 (en technologie MOS) et de 1 en TTL. Pour les petits systèmes (nombre de boîtier ≤ 8) les Bus n'ont pas besoin d'interface de puissance. Pour les systèmes plus importants il devrait être bufférisés.

Ces buffers ont également pour rôle d'isoler les bus, lorsqu'ils sont en état haute impédance. Ceci permet de sélectionner des boîtiers parmi d'autres connectés au même bus.

On distingue deux genres de buffers :

- Les buffers bidirectionnels pour les données;
- Les buffers unidirectionnels pour les adresses et les lignes de contrôle.

Pour notre application des buffers sont utilisés pour :

- Déconnecter des boîtiers du Bus - rôle de U1, U3 (voir schéma synoptique fig. 2-a, 2-b)
- Amplifier les signaux de Bus - rôle de U2 (voir schéma synoptique fig. 2-a).


F - Demande d'intéruption non masquable $\overline{\text{NMI}}$:

Dés la réception d'un niveau "0" sur la ligne $\overline{\text{NMI}}$ (intéruption non masquable) :
Le microprocesseur doit exécuter un sous programme d'intéruption.

REMARQUE :

Aprés chaque demande d'intéruption $\overline{\text{NMI}}$: La ligne $\overline{\text{NMI}}$ passe à l'état "bas"
puis doit revenir à l'état haut après un temps déterminé.

a - Principe : Le shéma synoptique du circuit sera le suivant :



Schema synoptique du circuit "demande interruption $\overline{\text{NMI}}$ "

L'utilisateur produit par un bouton poussoir une impulsion, qui appliquée à l'entrée d'un monostable, donnera en sortie une impulsion de niveau bas et de durée déterminée.

Cette impulsion va faire commuter la sortie d'une bascule JK, celle-ci attaquera l'entrée $\overline{\text{NMI}}$ du MPU.

b) Description du Circuit

b - 1 : Monostable

. Rôle :

Comme les impulsions sont produites par un bouton poussoir le rôle du monostable est :

-d'éviter le phénomène de rebondissement : c'est à dire qu'au lieu d'une seule impulsion produite par le commutateur à chaque pression, il y en aura plusieurs risquant de perturber le montage.

-d'avoir en sortie du monostable une impulsion de niveau bas indépendante de la durée d'appui sur le bouton poussoir.

. Schéma et principe du monostable :

Le schéma du monostable requis est assez classique, il fait appel à des portes CMOS (portes NAND) voir fig. F.1.




Fig. F.1 monostable à circuits logiques

CMO9 : montage à liaison C.R.

L'utilisation de portes en technologie CMOS permet d'obtenir des fortes valeurs de la durée T de l'impulsion générée par ce type de monostable : Elle est donnée par :

$$T = 0,69 R.C. \text{ (pour la TTL. } T = 0,223 R.C.\text{)}$$

Les chronogrammes des signaux V_c , V_s et V_2 sont représentés ci après :




fig. F.2 Chronogrammes du montage de la fig. F.1

. FONCTIONNEMENT

A $t=0$ une impulsion négative sur V_e (voir chronogrammes de la fig. F.2). V_1 passe de "0" à $V_{DD} = V_{cc}$. Le condensateur C transmet cette discontinuité sur V_2 . V_3 passe à "0". Ceci maintient V_3 à "0" quelque soit l'évolution de V_e qui peu revenir à + V_{DD} . Le condensateur C se décharge à travers R_2 et C évolue exponentiellement avec $\tau = R_2.C$, en partant de $V_2 = V_{DD}$ et en tendant vers 0. $A_t = T. V_2 = \frac{V_{DD}}{2}$. Par conséquent : V_3 passe à V_{DD} et C transmet la nouvelle variation à V_2 . C se charge avec la même constante de temps $T \approx (R_1 // R_2)C$ et V_2 tend exponentiellement vers "0".

REMARQUE : R_1 sert à limiter le courant d'entrée de la 2ème porte

. Calcul des éléments

On choisit une durée T égale à 0.25s qui est une durée largement suffisante pour une bonne interruption du système à microprocesseur.

$$T = 0.25s = 0.69 R.C$$

$$\text{on prend } C = 4.7 \mu F$$

$$R_2 = 82 K\Omega$$

La résistance R_1 est calculée de la manière suivante (ref.3.).

si on appelle r la résistance que présente une porte CMOS entre l'entrée et la sortie. alors lorsque V_2 devient négative à $t = T^+$: $V_2 = -\frac{V_{DD}}{2}$; il faut limiter

le courant d'entrée $I_e \text{ max}$, si $I_e \text{ max} = 1,9 \text{ mA}$ alors :

$$R_1 \geq \frac{V_{cc}}{2 \cdot I_e \text{ max}}$$

$$R_1 = 1 K\Omega$$

$R_2 = 680 \Omega$


b - 2. Bascule JK

Cette unité peut être considéré comme la bascule universelle et peut donner lieu à la constitution des autres types de Bascules (bistable, bascule D...).

Le schéma de la bascule est représenté par la fig. 3

REMARQUE : R_1 sert à limiter le courant d'entrée de la 2ème porte

Préset



La résistance R_1 est calculée de la manière suivante (ref.3.).

Elle possède 2 entrées J et K, une entrée d'horloge H, et 2 entrées asynchrones Preset et clear.

Les 2 sorties seront Q et son inverse \bar{Q} .

La bascule utilisée dans notre application est une bascule JK type 4027 comprenant 2 bascules intégrés (voir annexe). Elle est du type CMOS, sa table de vérité est la suivante :

ENTRÉES					SORTIES		MODE de FONCTIONNEMENT
Preset	clear	4	J	K	Q	\bar{Q}	
0	0		0	0	Q_m	Q_m	Pas de modification
0	0		1	0	1	0	mise à 1 de la sortie Q
0	0		0	1	0	1	mise à 0 de la sortie Q
0	0		1	1	\bar{Q}_m	\bar{Q}_m	etat opposé : Bistable




: front montant de l'impulsion

Q_m : état précédent

on voit donc que si Preset = clear = "1" et que J = K = "1" pour chaque front montant de l'impulsion d'horloge H, la sortie Q prend un état opposé au précédent : c'est le mode de fonctionnement en bistable.

CONCLUSION : Si la sortie du monostable est connectée à l'entrée d'horloge H de la bascule JK : A chaque pression sur le bouton poussoir, l'impulsion générée par le monostable va faire commuter l'état de la sortie Q. Cette sortie va être reliée à un indicateur électroluminescent (Led) suivant le circuit d'allumage suivant:



indicateur : Mode programmation

indicateur : Mode controle

A la mise sous tension la sortie Q est à l'état "1" alors que \bar{Q} à zéro :
 Ceci grace au réseau RC qui maintient " \bar{K} " = "0" pendant une courte durée .

$$C = 4,7 \mu F$$


$$R = 10 \text{ K} \Omega$$

Les sorties Q et \bar{Q} vont être reliées à 2 indicateurs lumineux :

- Q indique le "Mode programmation". où le système est en communication avec l'opérateur.

- \bar{Q} indique le "Mode Controle". où le système est entrain d'exécuter le programme de régulation.

LE SCHEMA FINAL DU CIRCUIT



G- Temporisateur programmable de MOTO ROLA le 6840

On sait qu'un microprocesseur peut exécuter facilement des boucles de temporisation, cette fonction est assez fréquente dans les applications industrielles : implusion pour la commande périodique d'un moteur... Mais en exécutant la temporisation le microprocesseur ne peut rien faire d'autre, la solution apportée consiste à programmer par un mot de commande un PTM (Programmable timer Module) chaque fois que le MPU. Veut générer une temporisation, le PTM prendra en charge cette dernière et sa fin sera indiqué au MPU par une interruption.

Le 6840 peut être utilisé comme :

- Générateur d'interruption
- Générateur de signaux périodiques : Multivibrateur, trains d'impulsion de durée et de période programmable.
- Générateur de signaux non périodiques: Monostable
- Chronomètre : Mesure d'intervalle de temps
- Fréquence-mètre : Mesure de durée d'impulsion
- Compteur d'événement

Le PTM comporte 3 compteurs de 16 bits, dont le fonctionnement est commandé par 3 registre de commande.

Les 3 temporisateurs peuvent fonctionner simultanément.

Le contenu du registre de commande va donc définir le fonctionnement du temporisateur qui lui est associé, nous résumerons la programmation des registres de contrôle du PTM par le tableau de la figure F-b

Pour notre part on choisira le mode astable qui sera obtenu lorsque CR X 3 = 0 et CR X 5 = 0, voir tableau F-a





CR X 2	CR X 4	Signal en sortie si CRX7=1	initialisation compteur
0	0		G ou W ou R
0	1		G ou R
1	0		G ou W ou R
1	1		G ou R

Tableau: F-a

0: sortie ox
inhibée

1: sortie ox
validée

0: interruption
inhibée

1: interruption
validée

0: Horloge
externe

1: Horloge
interne

Bit 0 de CR1 0: Décompteur validée
(Reset interne) 1: Dec. chargés mis en attente

Bit 0 de CR2 0: sélection RC3
(Sel. RC1 ou CR3) 1: sélection RC1

Bit 0 de CR3 0: horloge = horloge ext n°3
(Horloge dec. n°3) 1: horloge = 1/2 horloge ext n°3

7 6 5 4 3 2 1 0

Tableau F-b resumant les mots de commandes du "registre de Commande"

Bit 5	Bit 4	Bit 3	Bit 2	Mode sélectionné	Initialisation de compteur	Signal de sortie OX
0	0	0	0	Astable	$\overline{G} \downarrow + W + R$	
0	1	0	0		$\overline{G} \downarrow + R$	
0	0	0	1		$\overline{G} \downarrow + W + R$	
0	1	0	1		$\overline{G} \downarrow + R$	
1	0	0	0	Monostable	$\overline{G} \downarrow + W + R$	
1	1	0	0		$\overline{G} \downarrow + R$	
1	0	0	1		$\overline{G} \downarrow + W + R$	
1	1	0	1		$\overline{G} \downarrow + R$	
0	0	1	*	Mesure ou comparaison de fréquences	$\overline{G} \downarrow \cdot \overline{I} + R^{**}$	Arrêt dec n°. $W + R + I = 1$. Interruption si $\overline{G} \downarrow$ avant T_0
1	0	1	*		$\overline{G} \downarrow \cdot \overline{I} + R$	Arrêt dec n°. $W + R + I = 1$. Interruption si T_0 avant $\overline{G} \downarrow$
0	1	1	*	mesure ou comparaison de largeurs d'impulsions	$\overline{G} \downarrow \cdot \overline{I} + R$	Arrêt dec n°. $W + R + I + G = 1$. Interruption si $\overline{G} \uparrow$ avant T_0
1	1	1	*		$\overline{G} \downarrow \cdot \overline{I} + R$	Arrêt dec n°. $W + R + I + G = 1$. Interruption si T_0 avant $\overline{G} \uparrow$

* OX non défini. Le décompteur fonctionne en mode "une fois 16 bit" si bit e = 0, "2 fois 8 bit" si bit e = 1
 ** initialisation par $\overline{G} \downarrow \cdot \overline{I}$ si $\overline{CE} + T_0 + T_0 \cdot \overline{CE} = 1$

ABREVIATIONS :

T : période de l'horloge du décompteur. Cette horloge est active par ses transitions négatives.

to : l'instant où le cycle d'initialisation du décompteur vient d'être exécuté.

To : l'instant d'arrivée de la première impulsion d'horloge après l'état zéro.


I : ce symbole représente une interruption relative au décompteur.

. Rôle du PTM pour notre application : pouvoir générer une impulsion de durée et de période programmable : la durée de l'impulsion doit aller de 1 minute à 60 au minimum et la période doit aller de 1 Heure à 4 jours (96 Heures)

. Principe

On relie la sortie O1 (voir fig. F e) du Timer 1 à l'entrée d'horloge C3 du Timer 3, la sortie O3 du timer 3 sera relié à l'entrée d'horloge C2 du Timer N°2, notre sortie sera C2 du Timer N°2.

REMARQUE : l'entrée d'horloge C1 est attaquée par le signal E du microprocesseur.



ABREVIATIONS :

T : période de l'horloge du décompteur. Cette horloge est active par ses transitions négatives.

to : l'instant où le cycle d'initialisation du décompteur vient d'être exécuté.

To : l'instant d'arrivée de la première impulsion d'horloge après l'état zéro.

I : ce symbole représente une interruption relative au décompteur.


. PROGRAMMATION On charge dans le décompteur du Timer N°1 la valeur FFFF et on choisira le mode instable en fonctionnement en 16 bits (voir fig. F.a). En sortie on aura donc un signal O1 dont la période sera : de 1 Heure à 4 jours (96 Heures)

. Principe

On relie la sortie O1 (voir fig. F e) du Timer 1 à l'entrée d'horloge C3 du Timer N°2, notre sortie sera C2 du Timer N°2.

$$(N + 1) T = 65537 \times 10^{-6} \text{ s} = 0,065 \text{ s}$$

donc période = $T_{p1} = 0,13 \text{ s}$






Figure Ec: CONFIGURATION DU BOITIER TIMER 6840

ce signal O1 va attaquer l'entrée horloge C3 du compteur N°3, on mettra le bit 0 du CR3 à "1" pour diviser l'horloge (O1) par 8, et on chargera dans le compteur de ce Timer N°3 la valeur N3, tout en sélectionnant le mode astable. On veut sur la sortie O3 du compteur N°3 un signal dont la période sera de une (1) minute donc :

$$2 \times (N3 + 1) \times T_{p1} = 60 \text{ s}$$

d'où

$$N3 = (230) \text{ décimal}$$

qui correspond en Hexa : à N3 = E6

La sortie O3 de ce Timer attaquera l'entrée horloge C2 du compteur N°2. on choisira pour timer 2 le mode astable voir tableau F-a, le compteur de ce timer fonctionnera en mode "2 fois 8 bits", on mettra donc le bit 2 du registre de commande à "1".

La durée d'arrosage peut varier de 1 minute à 256 minutes c'est à dire environ 4 heures. Suivant la valeur de l'octet de poids faible du décompteur n:2 qui déterminera la période d'arrosage, nous choisirons celle de l'octet de ^{poids} fort du décompteur pour la période d'arrosage voulue (consigne).

H - CIRCUIT d'AFFICHAGE

1 - PRINCIPE

Son schéma de principe est représenté par la figure H - 1.

La communication du microprocesseur avec ces six (6) afficheurs se fera par l'intermédiaire du port B du PIA N°1.

Les bits PBO à PB3 seront connectés à 2 mémoires de 4 bits (type SN 7475) que nous appellerons M1 et M2, et à un décodeur DCBA 7 segments que nous appellerons D3 (voir fig. H- 1).

Les bits PB6 et PB7 seront connectés à 2 entrées de la mémoire M3, alors que la ligne PB 4 elle sera mise à l'entrée d'une porte nand (type 7400) que nous appellerons P1.

Enfin, la ligne PB 5 sera connectée à l'entrée d'une porte P2, et les lignes PB4 à PB7 connectées à l'entrée de D4.

La ligne CB2 sera connectée aux 2 portes P1 et P2 respectivement avec PB4 et PB5. Cette même ligne (CB2) inversée par la porte P3 constitue l'entrée de validation des décodeurs D3 et D4.

REMARQUE : Pour sélectionner les décodeurs, il faut un niveau "haut" sur l'entrée "LT" (voir annexe) l'entrée "RBI" étant maintenue à un niveau haut.


Les 2 sorties des portes P1 et P2 attaquent respectivement les entrées de sélection "LT" des décodeurs D1 et D2 ; et les entrées de sélection respectives $\overline{E1}$ et $\overline{E2}$ de la mémoire M3.

Remarque : Les mémoires de 4 bits utilisées pour notre application (SN 7475) possèdent 2 lignes de sélection $\overline{E1}$ et $\overline{E2}$, chacune valide ou inhibe 2 bits de mémoires. Ainsi $\overline{E1}$ sélectionne le bit mémoire de la ligne CB6, la sortie de ce bit mémoire attaquera un afficheur A1. $\overline{E2}$ sélectionne le bit mémoire de la ligne CB7, la sortie de ce bit mémoire attaquera un afficheur A2.

La sortie de la porte P1 attaquera l'entrée de sélection $\overline{E1}$ de la mémoire M3, plus entrées $\overline{E1}$ et $\overline{E2}$ de sélection de la mémoire M1.

De même pour la sortie de la porte P2. Elle attaquera l'entrée $\overline{E2}$ de M3, plus $\overline{E1}$ et $\overline{E2}$ de M2.

figure H-1



2 - FONCTIONNEMENT :

. Les afficheurs A3 et A4 sont destinés à visualiser les données du système (consignes, mesures réalisées sur la serre,...)

Toutes les afficheurs utilisés seront du type SN 7447. Le résultat affichés suivant le code DCBA à l'entrée du décodeur est représenté par :

CODE	0	1	2	3	4	5	6	7	8	9	A	B	C	D	E	F
Valeur	0	1	2	3	4	5	6	7	8	9						
affichée											⌈	⌈	⌈	⌈	⌈	⌈

La plage de variation des données du système s'entend de 00 à 99, ce qui justifie l'utilisation de deux afficheurs type TR 359 4G C. commun.

. Les afficheurs A1 et A*1 visualisent le numéro du module selecté par le système. Il existe 16 numéros de modules allant de 0 à 16. L'afficheur A*1 indiquera le chiffre des unités, A1 celui des dizaines.

L'afficheur A1 est donc soit éteint, soit mis à "1", il est connecté suivant la figure H-2-1.




Fig. H - 2 - 1 : connection de l'afficheur A*1.

. Les afficheurs B1 et B*1 visualisent le numéro de l'entrée selectée par le système. Ils auront la même configuration que A1 et A*1.

Pour afficher un numéro d'un module, le MPU doit exécuter les fonctions suivante :

LIGNES DU PORT B PIA n:1									AFFICHEUR					
PB7	PB6	PB5	PB4	PB3	PB2	PB1	PB0	CB2	A1	A1	A2	A2	A3	A4
0	0	0	0	X	X	X	X	1	I	I	I	I	I	I
0	0	0	1	X	X	X	X	1	E	V	I	I	I	I
0	1	0	1	X	X	X	X	1	A	V	I	I	I	I
0	0	0	0	X	X	X	X	1	I	I	E	V	I	I
1	0	1	0	X	X	X	X	1	I	I	A	V	I	I
X	X	X	X	X	X	X	X	0	I	I	I	I	V	V

TABLEAU DE SELECTION DES AFFICHEUR

"0":niveau logique bas

"1":niveau logique haut

"x":NIVEAU LOGIQUE non definie

"I":Afficheur inhibé

"V":Afficheur valide

"E":Afficheur eteind

"A":Afficheur allumé á la valeur"un", "I"

I CLAVIER /

Il permet une communication entre l'utilisateur et le système.

Tout appui sur une touche se traduit par un court circuit entre la colonne et la ligne à l'intersection des quelles se trouve la touche enfoncée voir figure I - 1.

Ainsi, dans une première phase les bits du PIA N°1 affectés aux lignes (PA4 à PA7) seront programmés en sortie, les bits affectés aux colonnes seront programmés en entrée (PA0 à PA3).

Un niveau zéro "0" est envoyé sur les lignes du clavier ; ce dernier se met en état d'attente. Tout appui sur une touche du clavier fera passer au niveau haut le signal demande de service ($\overline{\text{IRQ}}$ du clavier) qui activera une demande d'interruption microprocesseur.

Si la demande d'interruption est prise en compte le MPU vient lire le mot de 4 bits constitué pour les lignes PA0 - PA3 du port A, puis le stock dans la RAM.

Dans une deuxième phase, les bits "lignes" du port A (PA4 - PA7) seront programmés en entrée et les bits "colonnes" (PA0 - PA3) en sortie. L'envoi du mot binaire 0000 sur les 4 "colonnes" et suivi de la lecture du mot binaire recueilli sur les 4 lignes ; ce mot sera lu et mémorisé puis il sera associé au premier pour constituer un mot de 8 bits spécifique à la touche enfoncée.

Un tableau de branchement va faire correspondre à chaque mots (code) le traitement approprié voir tableau I-2 page 51.

La présentation du clavier est faite selon la figure I-3 page 50

Les touches 0, 1, 4, 5, 8, 9, 12, 13 et 14 auront une triple fonction selon les SHIFTS "LDD" et "Read" (voir tableau I-3)





Figure 1-1



Touche enfoncée numéro:		Touche i5 enfoncée shift LDD
	Code	
1		SUP: la valeur affichée sera prise comme consigne maximale correspondant au numéro d'entrée et au numéro du module affichés
2		MIN: la valeur affichée sera prise comme consigne minimale correspondant au numéro d'entrée et au numéro du module affichés
4		T _{heure} : la valeur affichée sera prise comme période d'arrosage en heures
5		t (minute): la valeur affichée sera prise comme durée d'arrosage en minutes
8		T ₀ (min): la valeur affichée sera prise comme les minutes du temps de pose du système.
9		T ₀ (seconde): la valeur affichée sera prise comme les secondes du temps de pose du système.
12		MANUEL: tout appui sur cette touche, sélectionnera le mode manuel d'arrosage. Dans ce cas un indicateur sera allumé
13		CYCLIQUE: tout appui sur cette touche sélectionnera le mode cyclique d'arrosage, et validera les données introduites par les touches 4 et 5.
14		AUTOMATIQUE: tout appui sélectionnera le mode automatique d'arrosage.
		Tout appui sur les touches 2,3,6,7,11, 16, ne fera rien.

touche enfoncée numéro:		Touche i6 enfoncée,SHIFT READ
	Code	
1	66	SUP:lecture de la valeur de consigne max correspondant au numéro d'entrée et au numéro de module ,affichés
2	65	MIN:lecture de la valeur de consigne minimale correspondant au numéro d'entrée et de module affichés.
5	56	Thoure: lecture de la valeur de consigne de la période darrosage
6	55	T _p (minute): " " " " de la durée "
9	46	T _p (minute): lecture de la valeur de consigne des minutes du temps de pose
10	45	T _p (seconde): lecture de la valeur de consi- gne des secondes du temps de pose
		Tout appui sur les touches 3,4,7,8,11, 12,13,14,15,ne fera rien.

J - CONVERTISSEUR ANALOGIQUE NUMERIQUE (CAN)

Le signal du capteur sélectionné par le microprocesseur va être acheminé vers l'entrée du CAN ; ce dernier va convertir en un mot de 8 bits la valeur du signal analogique.

Le CAN requis pour notre application est l'ADC 0804 (voir annexe), il présente un temps de conversion de 100 μ s, ce qui est largement suffisant pour la conversion de nos signaux analogiques. Les phénomènes physiques dans la serre varient d'une manière très lente, ce qui se traduit par des signaux de capteurs relativement lents (capteurs d'humidité, température,...). Pour amorcer la conversion de l'ADC 0804, il faut envoyer un niveau bas sur \overline{WR} (voir les diagrammes en annexe), l'entrée de sélection (\overline{CS}) étant bien entendu à l'état bas. Au front descendant de \overline{WR} , une sortie \overline{INTR} va être positionnée à "1".

REMARQUE : \overline{WR} doit être maintenue à l'état bas au moins 100 ns.

Enfin de conversion, la sortie \overline{INTR} va être mise à un niveau bas, indiquant que le mot de conversion est valide sur la mémoire de sortie, ce mot ne peut être lu par le MPU que si l'entrée \overline{RD} est mise à l'état bas.

Pour notre part on a choisi la configuration de la fig. J-1 l'entrée $V_{ref}/2$ est maintenue à 2,5 V, ce qui signifie que le mot de conversion prendra sa valeur maximale FF lorsque la tension analogique à l'entrée ($V_{IN} (+)$) atteint 5V.

REMARQUE : tous les signaux venant des modules doivent être positifs et compris entre 0 et 5V, cette mise en forme doit se faire dans le circuit de "traitement analogique" du module.

Les entrées \overline{CS} et \overline{RD} sont maintenues à leur niveau bas, ce qui permet une sélection permanente de l'ADC 0804 et une lecture toujours possible du mot de conversion.

Enfin, les lignes \overline{WR} et \overline{INTR} sont reliées respectivement à CA2 et CA1.

L'amorçage de la conversion est donc obtenue, lorsque la ligne CA2 passe de l'état "bas", la fin de conversion déclenchera une demande d'interruption \overline{IRQ} au MPU, et cela par la transition "1" à "0" de la ligne CA1.

Le microprocesseur vient donc lire le mot sur le port de sortie A.

Le programme de conversion est détaillé au chap. III.





Figure J-1

K) CONNECTEUR de MODULES.


C'est la partie de la carte où viennent s'en fichez les modules. Sa structure est représenté par :



K - INDICATEURS LUMINEUX /


. Indicateurs du mode d'arrosage.

Trois (3) LeD (diode electroluminescente) seront connectées à la sortie d'une mémoire (74 75). Celle ci recevra sur ses entrées les lignes d'adresses A0, A1 A2 ; cette mémoire sera validée lorsque les lignes A15 = 0, A13 = 1 (voir circuit d'adressage) c'est à dire à l'adresse comprise entre 2000 et 2FFF. voir Fig. K 1



Ainsi si le MPU pose sur son bus d'adresse 2003, uniquement L3 sera allumée.

. Indicateur de "validation d'une entrée" c'est une LED qui sera connectée à la ligne PA3 du "connecteur de module".



. Indicateur de "nature du module "

La nature d'un module est codée sur 3 bits (PA0 y PA1 et PA2 du connecteur de module)
Le schéma requis pour cette fonction sera :





Figure K-3: CONSOLE DE VISUALISATION



* Le clavier est détaillé dans le paragraphe I-CLAVIER

o indicateur electroluminescents

Un décodeur D C B A - Décimal aura ses entrées ABC reliées respectivement à PA0, PA1, et PA2 du connecteur de module, l'entrée D sera reliée à la masse ce qui permettra de sélectionner une sortie parmi les 2 premiers (les 2 autres sorties ne seront pas utilisées). Pour chaque code ABC présent sur l'entrée du décodeur, la sortie correspondante sera mise à un niveau bas, ce qui fera allumer une Led voir circuit de la figure K - 2.

REMARQUE : le code "111" de ABC fera allumer une Led spécifiant à l'opérateur que le module sélectionné n'existe pas ou qu'il n'est pas fiché sur le connecteur (voir "code numérique" du chap.II)

• Console de visualisation de l'appareil (voir figure K - 3)

Pour permettre une communication correcte entre le système et l'opérateur, il est nécessaire d'utiliser des indicateurs lumineux qui faciliteront le dialogue : dès que l'opérateur appuie sur le commutateur de "mise en marche", un clignotement d'afficheurs (afficheurs indiquant "valeurs") devra apparaître. Les afficheurs "numéro de module" et "numéro d'entrée" étant mis à leurs valeurs nulles ("0"). Ce clignotement persiste tant que l'opérateur n'a pas appuyé sur le bouton poussoir "B1" pour la sélection du mode "communication". Ceci fait, le clignotement s'arrête et les afficheurs "valeurs" sont mis à zéro, la Led de "Module non utilisé" sera allumée, et celle de "entrée utilisé" sera éteinte, les 3 indicateurs du mode d'arrosage seront tous éteints.

L'opérateur devra utiliser le clavier pour introduire les consignes, celles-ci devront prendre des valeurs comprises entre 00 à 99, les unités sont indiquées pour chaque grandeur.

Pour le fonctionnement du clavier (voir paragraphe I), suivant les modules et les entrées sélectionnées par l'opérateur durant la programmation de l'appareil, tous les indicateurs feront leurs spécifications appropriées.

Pour sortir du mode "communication", l'opérateur doit appuyer une seconde fois sur le bouton poussoir "B1". Le système exécutera donc la régulation.

II-3 - B) FONCTIONNEMENT.

Lors de la mise sous tension par le commutateur de mise en marche, le microprocesseur est initialisé par le circuit R - C (Voir II - 2 - A) qui maintient un niveau bas sur l'entrée $\overline{\text{Reset}}$ pendant une durée de 62 ms. La séquence d'initialisation s'exécute alors et MPU aura nécessité de communiquer avec les différents boîtiers périphériques.

Un circuit de décodage se chargera de cette fonction chaque fois que la ligne "VMA" du MPU passe à l'état haut, ce qui valide le circuit de décodage et suivant l'état "1" au "0" des bits A13, A14, A15, du bus d'adresses, on sélectionnera le boîtier adressé (voir paragraphe D du II - 2 - A).

Les rôles que doit exécuter cette carte principale sont :

1) Communication avec les cartes secondaires "modules". Cette communication est à double sens. On distinguera les sens :

a) carte principale vers modules.

Cette communication a pour rôle :

* sélection d'un module, sélection d'une entrée ou une sortie du module validé.

Ces lignes de selections représentent le bus de sortie du port B du PIA N°2

(voir para K) pour ce faire, le MPU doit :

- Programmer le port B du PIA N°2 en sortie.

- Ecrire le mot d'adresse sur le registre de sortie (ORB2)

* Validation des parties "commande de puissance" ou "acquisition" du module sélectionné.

Cette fonction est réalisée par la ligne CB2 du PIA N°2, qui sera alors programmée en sortie : un niveau "0" sur CA2 validera la "commande de puissance", un niveau "1" inhibe cette partie, et valide la partie "acquisition".

* Ecriture d'un mot de "commande de puissance". Les lignes PA4 à PA7 du port A du port A du PIA N°1 seront mise en sorties de manière à transmettre le mot de commande de puissance vers les modules.

b) modules vers carte principale :

Cette communication est essentielle pour identifier la nature des modules fichés sur le connecteur.

Trois (3) lignes du port A (PA0, PA1, PA2) du PIA N°1 reçoivent le code numérique présentant la nature du module .

Quant à la ligne PA3, elle recevra le bit indicateur "validation d'entrée ou sortie". Par lequel le microprocesseur peut savoir si une entrée ou une sortie utilisée ou non.

2 - COMMUNICATION avec l'OPERATEUR.

Elle se fera soit par l'intermédiaire d'un clavier lorsque l'opérateur veut introduire ou lire des données.

Soit par une visualisation qui spécifient certaine indications (voir indicateurs lumineux).


CHAP. III DESCRIPTION et FONCTIONNEMENT des MODULES

II - 4 - A DESCRIPTION.

A) CIRCUIT de MULTIPLEXAGE des ENTREES.

Les signaux des entrées étant analogiques, il est impératif d'utiliser des multiplexeurs analogiques capables de transmettre le signal sans distorsion et sans une grande atténuation.

Notre choix s'est porté sur un quadruple commutateur analogique le 4066 Fort utilisé, il présente une résistance lorsqu'il est fermé maximale de 60Ω , chaque commutateur est commandé par une entrée "C" de contrôle. Un niveau logique haut "1" sur "C" ferme le commutateur, l'entrée est donc reliée à la sortie. Un niveau bas ouvre le commutateur, la sortie sera isolée de l'entrée.




Pour notre configuration, on connectera un capteur de mesure pour chaque commutateur, les sorties correspondantes seront tous reliées entre elles.

Les commandes des commutateurs seront reliées aux sorties d'un décodeur numérique le SN 74159 à 16 niveaux de sorties. Suivant le code DC BA maintenue à son entrée, le 74159 sélectionnera par un niveau bas la sortie correspondante au code d'entrée. Mais si on veut que cette sortie active un commutateur il est alors nécessaire d'inverser cette ligne.

Le nombre maximal d'entrée qu'on pourra sélectionner avec 4 lignes venant du bus PBO à PB3 du connecteur (voir "connecteur de module") sera donc de 16.

Lorsqu'un module donné ne sera pas sélectionné par les lignes PB4 - PB7 du connecteur les entrées $\overline{G2}$ et $\overline{G1}$ qui seront alors connectées à la sortie du circuit de sélection vont être mise à l'état haut. Ceci va mettre toutes les sorties du 74159 à un niveau "haut" et donc aucune entrées ne sera sélectionnées.



Circuit de multiplexage des entrées

B) CIRCUIT de MULTIPLEXAGE des SORTIES.

Les organes de sortie des modules correspondent à des mémoires 4 bits (type 7475) reliées aux lignes PA4 - PA7 du connecteur.

La sélection de ces mémoires se fera par le même décodeur SN 74 159 utilisé pour la sélection des entrées :

En effet on reliera une sortie du décodeur à l'entrée de sélection \overline{CS} de la mémoire 4 bit, cette ligne sera bufferisée afin de pouvoir rompre cette liaison.




Fig. B -1 : MULTIPLEXAGE des SORTIES.


La liaison entre sortie du décodeur et entrée sélection de mémoire \overline{CS} est contrôlée par la ligne CB2 : lorsque celle-ci est à l'état "haut" le buffer à 3 état passe en haute impédance les lignes de sorties et d'entrées seront isolées.

Le niveau bas de CB2 permet la liaison.

C - CIRCUIT "SELECTION du MODULE"

Il est constitué d'inverseurs et d'une porte NAND. Son principe est simple et repose sur le fait qu'une porte NAND passe à l'état bas lorsque toutes ses entrées sont à l'état haut.

Ainsi soit le schéma ci-dessous :



La sortie "S" prend l'état bas que si :

$$E1 = 0$$

$$E2 = 1$$

$$E3 = 0$$

$$E4 = 0$$

Dans les autres cas "S" = "1"

Cette sortie "S" va être reliée à l'entrée de selections, $\overline{G2}$ et $\overline{G1}$ du décodeur 74 159 et \overline{CS} du "code numérique".

D) BIT INDICATEUR d'ETAT :

ROLE :

Lorsque le microprocesseur traite la régulation d'une entrée donnée, il est nécessaire qu'il sache si un capteur de mesure est connecté à cette entrée ou non. Le rôle de cette ligne est donc un indicateur de "validation d'une entrée", elle sera reliée à la ligne PA3 du connecteur de module.

PRINCIPE :

Soit le schéma suivant (fig.D 1)




fig. D 1

REMARQUE : La sortie du multiplexeur, attaque un buffer à 3 état, celui-ci lorsqu'il n'est pas selecté par la ligne CB2 isolera la sortie de PA3, ce qui permet d'insérer un schéma identique à la fig. D.1 pour les sorties (indicateur de validation de la sortie).

Lorsqu'une entrée (sortie) est selectée par les lignes PBO - PB7 (voir fig.D-1), celle ci se trouve reliée avec la sortie du décodeur : si un capteur de mesure sera utilisé, le point A sera mis à la masse et VA = 0, nous aurons sur la ligne PA3 un niveau bas (si CB2 active le buffer de liaison) qui va indiquer au microprocesseur l'activation de cette entrée (sortie). Si aucun capteur n'est connecté, VA = "1" et le MPU saura que cette entrée (sortie) est inhibée.

REMARQUE : Pour notre réalisation le bit indicateur d'état a été forcé à "0".

E)- CODE NUMERIQUE.

Il sera constitué de 3 bits. le code approprié à chaque nature de module est donné par le tableau suivant :

C2	C1	C0	NATURE du MODULE
0	0	0	"Température"
0	0	1	"Humidité"
0	1	0	"Taux de CO2"
0	1	1	"Eclairage"
1	0	0	Vitesse du vent
1	0	1	Positions des volets
1	1	0	Code non utilisé
1	1	1	Module inexistant

TABLEAU : E 1 NATURE des MODULES.

Le circuit constituant ce code sera un buffer, dont trois de ses entrées seront codées selon le tableau E-1, les sorties respectives attaqueront les bits PA0, PA1 et PA2 du connecteur de module lorsque le buffer sera sélectionné par la ligne "selection du module" voir figure E - 2.




Figure E 2 : exemple de code.

III - 4 - B : FONCTIONNEMENT :

Dès qu'un module reçoit son code de selection sur les lignes PB4 - PB7 du connecteur, celui-ci est validé et le MPU peut être en communication avec cette carte.

La selection des entrées se fera par les lignes PBO - PB3 et chaque fois que la ligne CB2 est à l'état "haut", le bit "indicateur d'état" (PA3) indiquera la validation de l'entrée selecté.

En fin lorsque CB2 est à un niveau bas la commande de puissance est validée, le MPU peut écrire des mots de commande sur les ports de sorties (mémoire). La ligne PA3 du connecteur indiquera dans ce cas la validation de la sortie sélecté.

CHAP. III : ALGORITHME de REGULATION

INTRODUCTION :

La recherche touchant les domaines de l'agriculture revêt en général deux aspects qui sont fréquemment en opposition : la recherche appliquée multipliant les essais techniques et agronomiques et les recherches en laboratoire plus orientées vers la conception de modèles scientifiques approchant ou simulant la réalité. L'essai est un moyen d'obtenir pratiquement des renseignements, des faits et des résultats : Il fait appel à l'expérience, il est réel, tangible donc convaincant. Pour obtenir des résultats fiables de nombreuses répétitions des essais sont nécessaires. Cependant l'extrapolation de règles pratiques à partir de l'essai reste hasardeuse, car les conditions de réalisations de l'essai ne se répète pas toujours identiquement surtout dans le domaine agricole où le climat extérieur varie systématiquement d'un essai à l'autre. De ce fait une simulation de la réalité pour une étude théorique (modèles) doit permettre, une fois validée, de déterminer le protocole des essais de sélectionner ceux qui sont les plus intéressants de connaître l'importance relative des différents paramètres intervenant dans l'essai et de sélectionner les mesures à effectuer. C'est donc une économie de temps et de moyens permettant de supprimer les essais inutiles. L'algorithme de régulation, vu la conjonction essai-modèle, doit être donc élaboré à partir d'un modèle théorique qui sera obtenu par une analyse minutieuse des phénomènes physiques qui interviennent, et par la recherche des lois qui régissent leurs interactions. L'application sur le terrain permet de prendre en compte des facteurs qui auraient pu échapper à l'étude sur papier.


III - 1 : MODELISATION

Vu notre connaissance modeste sur la dynamique des paramètres physiques à l'intérieur des serres agricoles : Transfert de chaleur, lois des variations des paramètres interdépendants

Notre modélisation se base essentiellement sur des explications et des conseils fournis par des ingénieurs de INRA et IDGM de STAOUALI.

Les variables d'état dans une serre agricole étant fortement couplées, toutes actions ont des répercussions interactives sur les variables : ainsi si nous

prenons l'exemple de la température et l'humidité (voir fig. II - 1 -1), nous remarquons que :



Régulation couplée : température - hygrométrie


- toute augmentation de température intérieure par chauffage entraîne une diminution du taux d'hygrométrie intérieure ext....
- toute augmentation de ventilation provoquant une baisse d'hygrométrie entrainera également une baisse de température,
- La brumisation (humidification) permet :
 - . d'augmenter le taux d'hygrométrie :
 - . de diminuer la température :

Toutes ces actions seront exploitées pour élaborer le programme de régulation conjoint "Température - Humidité".

Le taux de CO₂ doit être maintenu entre l'intervalle de consigne, soit par une injection de CO₂ si son taux est inférieur à la consigne minimale, soit par une ventilation s'il est supérieur à la consigne maximale. le programme de régulation sera détaillé par la suite, néanmoins il faut remarquer 2 points importants :

- 1 . Le taux de CO₂ doit être maintenu à son niveau minimale durant la nuit, car il présente une influence néfaste sur les cultures.
- 2 . Le jour, ce taux doit être maintenu à son niveau maximal car il présente une action positive sur la photosynthèse.

ORGANIGRAMME GENERAL DE TRAITEMENT



COMMENTAIRE :


A la mise en service du système, un programme d'initialisation s'exécute. A la fin de cette routine, un chignotement d'afficheurs indiquera à l'opérateur qu'il lui faudra introduire des consignes pour la régulation.

Toute consigne non introduite d'une entrée (capteur) existante fera inhiber son traitement approprié.

Pour sortir de ce mode "communication", l'opérateur doit appuyer une seconde fois sur le bouton poussoir B1.

Le programme de régulation s'exécute alors normalement. Un éventuel appui sur B1 fera brancher le système au mode "communication".

III-2-1 programme d'initialisation



COMMENTAIRE.


Au début du programme d'initialisation le pointeur de pile (STACK POINTER) doit être positionné à l'adresse 007F ; ceci afin de permettre de gérer convenablement les interruptions.

Il sera suivi d'une initialisation des boîtiers périphériques (PIM, PIA, ...)


Les mémoires comprises entre C000 et C07F et où seront stockées les consignes sont forcées à FF. Ainsi toutes consignes à FF sera inhibée.

III-2-2 Programme de gestion du clavier;

Son algorithme est structuré comme suit:



III-2-3 programme de regulation



COMMENTAIRE.

Le programme de régulation est élaboré de manière à traiter séparément chaque zone. Chaque paramètres (humidité, température,...)


est régulé séparément : c'est à dire que le système scrute d'abord les modules de température, exécute leurs régulation approprié.

Puis le système marquera un temps de pause définie par l'opérateur. Ce temps permettra l'évolution de la grandeur régulée (inertie, homogénéité,...)


Après cette pause, le système revient et scrute d'autre nature de module (humidité, taux de CO₂,...) et fera leurs traitements appropriés.

Organigramme d'arrosage


E_{ext} = Valeur instantanée de l'éclairage externe du jour
 E_j = éclairage minimal du jour



organigramme de traitement de la température



Organigramme de régulation du taux de CO₂



C_0 = consigne minimale du taux de CO₂
 C_1 = consigne maximale des taux de CO₂

COMMENTAIRE.

La régulation du taux de CO₂ est différente la nuit du jour.

La nuit, il y a un fort dégagement de CO₂ par les plantes. Ce taux élevée de CO₂ doit être rapidement réduit du fait de son influence néfaste sur les cultures.

Un capteur d'intensité lumineuse, s'il est utilisé, permet donc suivant la consigne minimale introduite (E_{min}) de se brancher soit à la régulation de "nuit", soit celle du "jour".

Le jour, pour activer leur photosynthèse, les plantes ont besoins de CO₂. Cette apport est satisfait par un injecteur de CO₂ qui va faire augmenter le taux à la valeur de consigne maximale de CO₂.

PROGRAMME de REGULATION

a) RAPPEL des ESPACES MEMOIRES OCCUPES par les DIFFERENT BOITIERS/

- . Eprom 27 32 (4K octets) : E 000 à FFFF
- . RAM externe (MC 6810) : C000 à C07F
- . PIA N°1.

DDRA 1 occupe	A000	DDRB1 occupe	A002
ORA 1 occupe	A000	ORB1 occupe	A002
CRA 1 occupe	A001	CRB1 occupe	A003

REMARQUE : le Port A est affecté à 2 organes E/S. Si CA₀ (qui est programmé en en sortie) vaut "0", alors le "clavier" est selecté et le port A sera affecté à cette organe.

Si CA₂ = "1", alors le clavier sera inhibé. Le bus du port A sera utilisé pour avec les modules.

- . Le P I A N°2 /

DDRA2 occupe	8000	DDRB2 occupe	8002
ORA2 occupe	8000	ORB2 occupe	8002
CRA2 occupe	8001	CRB2 occupe	8003

- . Le P T M : Il occupe un champs mémoire allant de 6000 à 6007 (voir circuit d'adressage).

- . mémoire de 4 bits occupe l'adresse.

- . La RAM interne du microprocesseur 6802 occupe les adresses allant de 0000 à 007F.

b) POSITION de la PILE :

Elle se situe dans la mémoire du 6802.

SP	007F	PCL	Sp = pointeur de pile
	007E	PCH	CC = registre codes condition
	007D	XL	Ae = accumulateur A
	007C	XH	B = accumulateur B
	007B	A	XH = registre d'index, octet de poids fort
	007A	B	XL = registre d'index, octet de poids faible
	0079	CC	PCH = compteur programme, octet de poids fort
			PCL = compteur programme, octet de poids faible

00 72 7E JMP L3 L4

0073 L3 = octet de poids fort de l'adresse de branchement

00 74 L4 = octet de poids faible de l'adresse de branchement.

Suivant l'adresse L3 L4, on peut choisir le sous programme que doit exécuter le microprocesseur lors de l'interruption $\overline{\text{NMI}}$: ainsi, à la première demande d'IT après l'initialisation du système, le MPU se branchera au sous programme "gestion de clavier", une seconde demande le branchera au programme de "régulation", et ainsi de suite.

C) VECTEURS d'INTERRUPTION :

RESET MS : FFFE occupe par E0
LS : FFFF occupe par 00

MS = octet de poids fort de l'adresse de branchement

LS = octet de poids faible de l'adresse de branchement

Lorsque RESET passe à l'état bas, le MPU se branche à l'adresse E000

IRQ MS : FFF8 occupé par 00
LS : FF9 occupé par 75

Si l'entrée IRQ passe à l'état bas, celle-ci active ; le microprocesseur va se brancher à l'adresse 0075 de la RAM interne

	00 75	75	JMP L1 L2
	00 76		L1 = octet de poids faible de l'adresse de branchement
	00 77		L2 = octet de poids fort de l'adresse de branchement

L'adresse 0075 contient une instruction de branchement à un sous-programme de traitement de l'interruption. Suivant l'adresse stockée par programme dans les adresses 0076 et 0077 ; toute demande d'interruption par IRQ (si le masque I est au niveau bas) branchera le MPU à cette adresse.

NMI

Cette ligne passe à l'état bas chaque fois que l'opérateur appuie sur le bouton poussoir pour la sélection du mode "communication", un éventuel appui sur ce bouton cette phase va faire sortir le système de ce mode.

Il faut donc 2 adresses de branchement pour chaque demande d'interruption non masquable NMI.

Le vecteur d'interruption auquel va se pointer le MPU lorsque NMI passe à l'état bas sera :

NMI FFFD contenant : LS = 72
FFFC contenant : MS = 00

Le MPU va charger dans son PC la valeur 0072 et se pointera donc à cette adresse de la RAM.

C O N C L U S I O N

On a essayé dans ce travail la conception d'un appareil de régulation qui soit le mieux adapté pour une régulation automatique dans les serres agricoles.

Le système pourra effet :

- traiter plusieurs zones (ou serres);
- réguler tous les paramètres dynamiques de la serre (température, humidité,...)
- s'adapter à différente configuration de serres (équipements, dimension...)
- permettre d'insérer dans ses mémoires, un logiciel qui permettra une régulation optimisé du bilan d'énergie.

Dans ce travail on s'est surtout intéressé sur la circuiterie électronique que sur le logiciel de régulation, vu la complexité de ce dernier.

Nous espérons que notre travail sera complété par des logiciels puissants (qui seront insérés dans sa mémoire morte programmable) pouvant optimiser la régulation suivant les critères d'économie d'énergie.

Nous espérons aussi une confirmation pratique sur terrain (serre) de l'efficacité de ce système.

B I B L I O G R A P H I E

- (1) - Insertion d'une régulation par micro ordinateur dans les serres agricoles par Maurice FRANCESCHI
(revue internationale d'Héliotechnique - 1er semestre 1984)
- (2) - Estimation des besoins en eau des cultures de serre par O. DELLEEE
INRA - Station de Bioclimatologie 84140 MONTFAVET.
- (3) - Les Fonctions Essentielles en Commutation Verbbeek.
- (4) - Microprocesseurs : du 6800 au 6809 modes d'interfaçage
G. REVELLIN DUNOD.
- (5) - Les Systèmes à microprocesseurs M. AUMIAUX MASSON.
- (6) - L'intersification des productions horticoles du bassin méditerranéen par la culture protégée par J.C. GARNAUD - ONU - ROME 1971.
- (7) - The TTL Data Book for Design Engineers Texas instruments.

1	V _{SS}	RESET	40
2	HALT	XT	39
3	MR	EXT	38
4	IRQ	E	37
5	VMA	RE	36
6	NMI	VCC STAN	35
7	BA	R/W	34
8	VCC	D ₀	33
9	A ₀	D ₁	32
10	A ₁	D ₂	31
11	A ₂	D ₃	30
12	A ₃	D ₄	29
13	A ₄	D ₅	28
14	A ₅	D ₆	27
15	A ₆	D ₇	26
16	A ₇	A ₁₅	25
17	A ₈	A ₁₄	24
18	A ₉	A ₁₃	23
19	A ₁₀	A ₁₂	22
20	A ₁₁	V _{SS}	21

MC 6802

BROCHAGE DU MICROPROCESSEUR MC:6802

1	V _{SS}	CA ₁	40
2	PA ₀	CA ₂	39
3	PA ₁	$\overline{\text{IRQA}}$	38
4	PA ₂	$\overline{\text{IRQB}}$	37
5	PA ₃	RS ₁	36
6	PA ₄	RS ₀	35
7	PA ₅	Reset	34
8	PA ₆	D ₀	33
9	PA ₇	D ₁	32
10	PB ₀	D ₂	31
11	PB ₁	D ₃	30
12	PB ₂	D ₄	29
13	PB ₃	D ₅	28
14	PB ₄	D ₆	27
15	PB ₅	D ₇	26
16	PB ₆	E	25
17	PB ₇	CS ₁	24
18	CB ₁	$\overline{\text{CS}}_2$	23
19	CB ₂	CS ₀	22
20	V _{CC}	R/W	21

BROCHAGE DE L'INTERFACE PARALLÈLE MC:6821

54/7400
54H/74H00
54S/74S00
54LS/74LS00


ORDERING CODE (See Section 9 for further Package and Ordering Information.)

PACKAGES	PIN CONF.	COMMERCIAL RANGES		MILITARY RANGES	
		$V_{CC} = 5V \pm 5\%$; $T_A = 0^\circ C$ to $-70^\circ C$		$V_{CC} = 5V \pm 10\%$; $T_A = -55^\circ C$ to $-125^\circ C$	
Plastic DIP	Fig. A	N7400N	• N74H00N		
	Fig. A	N74S00N	• N74LS00N		
Ceramic DIP	Fig. A	N7400F	• N74H00F	S5400F	• S54H00F
	Fig. A	N74S00F	• N74LS00F	S54S00F	• S54LS00F
Flatpak	Fig. B			S5400W	• S54H00W
	Fig. A			S54S00W	• S54LS00W

INPUT AND OUTPUT LOADING AND FAN-OUT TABLE (See Note a)

PINS		54/74	54H/74H	54S/74S	54LS/74LS
Inputs	I_{IH} (μA)	40	50	50	20
	I_{IL} (mA)	-1.6	-2.0	-2.0	-0.36
Outputs	I_{OH} (μA)	-400	-500	-1000	-400
	I_{OL} (mA)	16	20	20	4/8 (a)

PIN CONFIGURATIONS



DC CHARACTERISTICS OVER OPERATING TEMPERATURE RANGE (See Note b)

PARAMETER	TEST CONDITIONS	54/74		54H/74H		54S/74S		54LS/74LS		UNIT
		Min	Max	Min	Max	Min	Max	Min	Max	
I_{CCH}	Supply current		8.0		16.8		16		1.6	mA
I_{CCL}	Supply current		12		40		36		4.4	mA

AC CHARACTERISTICS $T_A = 25^\circ C$ (See Section 4 for Waveforms and Conditions.)

PARAMETER	TEST CONDITIONS	54/74		54H/74H		54S/74S		54LS/74LS		UNIT
		$C_L = 15 pF$ $R_L = 400 \Omega$		$C_L = 25 pF$ $R_L = 280 \Omega$		$C_L = 15 pF$ $R_L = 280 \Omega$		$C_L = 15 pF$ $R_L = 2k \Omega$		
		Min	Max	Min	Max	Min	Max	Min	Max	
t_{PLH}	Propagation delay		22		10		4.5		15	ns
t_{PHL}	Propagation delay		15		10		5.0		15	ns

NOTE

- a. The slashed numbers indicate different parametric values for Military/Commercial temperature ranges respectively.
- b. For family dc characteristics see inside front cover for 54/74 and 54H/74H, and see inside back cover for 54S/74S and 54LS/74LS specification.



MOTOROLA
Semiconductors

BOX 20912, PHOENIX, ARIZONA 85036

MC14066B

QUAD ANALOG SWITCH/QUAD MULTIPLEXER

The MC14066 consists of four independent switches capable of controlling either digital or analog signals. This quad bilateral switch is useful in signal gating, chopper, modulator, demodulator and CMOS logic implementation.

The MC14066 is designed to be pin-for-pin compatible with the MC14016, but has much lower ON resistance. Input voltage swings as large as the full supply voltage can be controlled via each independent control input.

- High On/Off Output Voltage Ratio - 65 dB typical
- Quiescent Current = 0.5 nA/package typical @ 5 Vdc
- Low Crosstalk Between Switches - 50 dB typical @ 8 MHz
- Diode Protection on All Inputs
- Supply Voltage Range = 3.0 Vdc to 18 Vdc
- Transmits Frequencies Up to 65 MHz @ 10 Vdc
- Linearized Transfer Characteristics, $A_{RON} < 80 \Omega$ for $V_{in} = V_{DD}$ to V_{SS} (at 15V)
- Low Noise - 12 nV/ $\sqrt{\text{Cycle}}$, $f > 1$ kHz typical
- Pin-for-Pin Replacement for CD4016, CD4066, MC14016

McMOS SSI

(LOW-POWER COMPLEMENTARY MOS)

**QUAD ANALOG SWITCH
QUAD MULTIPLEXER**





L SUFFIX CERAMIC PACKAGE CASE 932
P SUFFIX PLASTIC PACKAGE CASE 846

ORDERING INFORMATION


MC14XXXB	Suffix	Denotes
	L	Ceramic Package
	P	Plastic Package
	A	Extended Operating Temperature Range
	C	Limited Operating Temperature Range

MAXIMUM RATINGS (Voltages referenced to V_{SS})

Rating	Symbol	Value	Unit
DC Supply Voltage	V_{DD}	-0.5 to +18	Vdc
Input Voltage - All Inputs	V_{in}	-0.5 to $V_{DD} + 0.5$	Vdc
DC Current Drain per Pin	I	25	mAdc
Operating Temperature Range - AL Device	T_A	-55 to +125	$^{\circ}\text{C}$
CL/CP Device		-40 to +85	$^{\circ}\text{C}$
Storage Temperature Range	T_{stg}	-65 to +150	$^{\circ}\text{C}$



LOGIC DIAGRAM AND TRUTH TABLE (1/4 OF DEVICE SHOWN)



Control	Switch	Logic Diagram Restriction
0	OFF	$V_{SS} \leq V_{in} \leq V_{DD}$
1	ON	$V_{SS} \leq V_{out} \leq V_{DD}$

$V_{control}$	V_{in} to V_{out} Resistance
V_{SS}	$> 10^8$ Ohms typ
V_{DD}	3×10^2 Ohms typ

McMOS is a Trademark of Motorola Inc.

ELECTRICAL CHARACTERISTICS

Characteristic	Symbol	V _{DD} Vdc	T _{low} *		25°C			T _{high} *		Unit
			Min	Max	Min	Typ	Max	Min	Max	
Input Voltage (Control) "0" Level (V _O = 4.5 or 0.5 Vdc) (V _O = 9.0 or 1.0 Vdc) (V _O = 13.5 or 1.5 Vdc)	V _{IL}	5.0		1.5		2.25	1.5	--	1.5	Vdc
		10		3.0		4.50	3.0	--	3.0	
		15		3.75		6.75	3.75	--	3.75	
"1" Level (V _O = 0.5 or 4.5 Vdc) (V _O = 1.0 or 9.0 Vdc) (V _O = 1.5 or 13.5 Vdc)	V _{IH}	5.0	3.5		3.5	2.75	--	3.5	--	Vdc
		10	7.0		7.0	5.50	--	7.0	--	
		15	11.25		11.25	8.25	--	11.25	--	
Input Current (AL Device) Control	I _{in}	15		±0.1		±0.00001	±0.1	--	±1.0	μA _{dc}
Input Current (CL/CP Device) Control	I _{in}	15		±0.3		±0.00001	±0.3	--	±1.0	μA _{dc}
Input Capacitance (V _{in} = 0) Control Input Switch Input	C _{in}									pF
		10				5.0 8.0		--	--	
Output Capacitance	C _{out}	10				8.0	--	--	--	pF
Feedthrough Capacitance	C _{in out}	10				0.5	--	--	--	pF
Quiescent Current (AL Device) (Per Package)	I _Q	5.0		0.25		0.0005	0.25	--	7.5	μA _{dc}
		10		0.50		0.0010	0.50	--	15	
		15		1.00		0.0015	1.00	--	30	
Quiescent Current (CL/CP Device) (Per Package)	I _Q	5.0		1.0		0.0005	1.0	--	7.5	μA _{dc}
		10		2.0		0.0010	2.0	--	15	
		15		4.0		0.0015	4.0	--	30	
ON Resistance (AL Device)	R _{ON}	5.0		800		250	1050	--	1300	Ω
		10		400		120	500	--	550	
		15		220		80	280	--	320	
ON Resistance (CL/CP Device)	R _{ON}	5.0		880		250	1050	--	1200	Ω
		10		450		120	500	--	520	
		15		250		80	280	--	300	
ΔON Resistance Between Any Two of Four Switches	ΔR _{ON}	5.0				25	--	--	--	Ω
		10				10	--	--	--	
		15				5.0	--	--	--	
Input/Output Leakage Current Switch OFF (AL Device)		15		±100		±0.01	±100	--	±1000	nA _{dc}
Input/Output Leakage Current Switch OFF (CL/CP Device)		15		±300		±0.01	±300	--	±1000	nA _{dc}

*The formulas given are for the typical characteristics only.

T_{low} = -55°C for AL Device, -40°C for CL/CP Device.

T_{high} = +125°C for AL Device, +85°C for CL/CP Device.

This device contains circuitry to protect the inputs against damage due to high static voltages or electric fields; however, it is advised that normal precautions be taken to avoid application of any voltage higher than maximum rated voltages to this high impedance circuit. For proper operation it is recommended that V_{in} and V_{out} be constrained to the range V_{SS} < (V_{in} or V_{out}) < V_{DD}. Unused inputs must always be tied to an appropriate logic voltage level (e.g., either V_{SS} or V_{DD}).

54/7475
54LS/74LS75


DESCRIPTION

The "75" is a Dual 2-Bit D-Latch with complementary Q and \bar{Q} outputs. Two Enable inputs are provided; each controls two latches. When the Enable (E) is HIGH, information present at a Data (D) input is transferred to the Q and \bar{Q} (inverted) outputs, and the outputs will follow the data input as long as the Enable remains HIGH. The information that is present at the data input one setup time prior to the HIGH-to-LOW Enable transition is stored in the latch until the Enable returns to a HIGH level.


FEATURES

- 4-Bit transparent latch
- Refer to 54LS/74LS375 for V_{CC} and GND on corner pins.

LOGIC SYMBOL



PIN CONFIGURATION



ORDERING CODE (See Section 9 for further Package and Ordering Information)


PACKAGES	COMMERCIAL RANGES V _{CC} =5V ± 5%; T _A =0°C to +70°C		MILITARY RANGES V _{CC} =5V ± 10%; T _A =-55°C to +125°C	
	Plastic DIP	N7475N	•	N74LS75N
Ceramic DIP	N7475F	•	N74LS75N	S5475F • S54LS75F
Flatpak				S5475W • S54LS75W

INPUT AND OUTPUT LOADING AND FAN-OUT TABLE^(a)

PINS	DESCRIPTION		54/74	54S/74S	54LS/74LS
D ₀ -D ₃	Data inputs	I _H (μA)	80		20
		I _L (mA)	-3.2		-0.4
E _{0,1}	Enable (active LOW) input, Latches 0, 1	I _H (μA)	160		80
		I _L (mA)	-6.4		-1.6
E _{2,3}	Enable (active LOW) input, Latches 2, 3	I _H (μA)	160		80
		I _L (mA)	-6.4		-1.6
Q ₀ -Q ₃	Latch outputs	I _{OH} (μA)	-400		-400
		I _{OL} (mA)	16		4/8(a)
\bar{Q}_0 - \bar{Q}_3	Complimentary Latch outputs	I _{OH} (μA)	-400		-400
		I _{OL} (mA)	16		4/8(a)

NOTE

^(a) The slashed numbers indicate different parametric values for Military/Commercial temperature ranges respectively.



Afficheur TR 359 4G C.C

20
DUAL 4-INPUT
POSITIVE-NAND GATES

positive logic:
 $Y = ABCD$

See page 88

SN6420/SN7420(J, N)
 SN64H20/SN74H20(J, N)
 SN64L20/SN74L20(J, N)
 SN64LS20/SN74LS20(J, N, W)
 SN64S20/SN74S20(J, N, W)

SN5420/SN7420(W)
 SN64H20/SN74H20(W)
 SN64L20/SN74L20(T)

NC: No internal connection.

XC6886/XC8T96




Table de vérité

Enable 1	Enable 2	Entree	Sortie
0	0	0	1
0	0	1	0
0	1	X	HZ
1	0	X	HZ
1	1	X	HZ

271

XC6885/XC8T95




Table de vérité


Enable 1	Enable 2	Entree	Sortie
0	0	0	1
0	0	1	0
0	1	X	HZ
1	0	X	HZ
1	1	X	HZ

TYPES SN54155, SN54156, SN54LS155, SN74155, SN74156, SN74LS155
DUAL 2-LINE-TO-4-LINE DECODERS/DEMULTIPLEXERS
 BULLETIN NO. DL 5 7211950, DECEMBER 1972

FUNCTION TABLES
2-LINE-TO-4-LINE DECODER
OR 1-LINE-TO-4-LINE DEMULTIPLEXER

INPUTS				OUTPUTS			
SELECT	STROBE	DATA		1Y0	1Y1	1Y2	1Y3
D	A	1D	1C				
X	X	H	X	H	H	H	H
L	L	L	H	L	H	H	H
L	H	L	H	H	L	H	H
H	L	L	H	H	H	L	H
H	H	L	H	H	H	H	L
X	X	X	L	H	H	H	H

INPUTS				OUTPUTS			
SELECT	STROBE	DATA		2Y0	2Y1	2Y2	2Y3
D	A	2D	2C				
X	X	H	X	H	H	H	H
L	L	L	L	L	H	H	H
L	H	L	L	H	L	H	H
H	L	L	L	H	H	L	H
H	H	L	L	H	H	H	L
X	X	X	H	H	H	H	H




SEGMENT IDENTIFICATION

'46A, '47A, 'L46, 'L47
FUNCTION TABLE


DECIMAL OR FUNCTION	INPUTS						BI/RBI ¹	OUTPUTS							
	LT	RBI	D	C	B	A		a	b	c	d	e	f	g	
0	H	H	L	L	L	L	H	ON	ON	ON	ON	ON	ON	ON	OFF
1	H	X	L	L	L	H	H	OFF	ON	ON	OFF	OFF	OFF	OFF	ON
2	H	X	L	L	H	L	H	ON	ON	OFF	ON	ON	OFF	ON	ON
3	H	X	L	L	H	H	H	ON	ON	ON	ON	OFF	OFF	ON	ON
4	H	X	L	H	L	L	H	OFF	ON	ON	OFF	OFF	ON	ON	ON
5	H	X	L	H	L	H	H	ON	OFF	ON	ON	OFF	ON	ON	ON
6	H	X	L	H	H	L	H	OFF	OFF	ON	ON	ON	ON	ON	ON
7	H	X	L	H	H	H	H	ON	ON	ON	ON	OFF	OFF	OFF	OFF
8	H	X	H	L	L	L	H	ON	ON	ON	ON	ON	ON	ON	ON
9	H	X	H	L	L	H	H	ON	ON	ON	ON	OFF	OFF	ON	ON
10	H	X	H	L	H	L	H	OFF	OFF	OFF	ON	ON	ON	OFF	ON
11	H	X	H	L	H	H	H	OFF	OFF	ON	ON	OFF	OFF	OFF	ON
12	H	X	H	H	L	L	H	OFF	ON	OFF	OFF	OFF	ON	ON	ON
13	H	X	H	H	L	H	H	ON	OFF	OFF	ON	OFF	ON	ON	ON
14	H	X	H	H	H	L	H	OFF	OFF	OFF	ON	ON	ON	ON	ON
15	H	X	H	H	H	H	H	OFF	OFF	OFF	OFF	OFF	OFF	OFF	OFF
BI	X	X	X	X	X	X	L	OFF	OFF	OFF	OFF	OFF	OFF	OFF	OFF
RBI	H	L	L	L	L	L	L	OFF	OFF	OFF	OFF	OFF	OFF	OFF	OFF
LT	L	X	X	X	X	X	H	ON	ON	ON	ON	ON	ON	ON	ON

- '46A, '47A, 'L46, 'L47 feature
- Open-Collector Outputs Drive Indicators Directly
 - Lamp-Test Provision
 - Leading/Trailing Zero Suppression
- All Circuit Types
- '46A, '47A... J, N, OR W PACKAGE
'L46, 'L47... J OR N PACKAGE (TOP VIEW)




TYPES SN54159, SN74159
4-LINE-TO-16-LINE DECODERS/DEMULTIPLEXERS
WITH OPEN-COLLECTOR OUTPUTS
 BULLETIN NO. DL 5 7211800, DECEMBER 1972

FOR N DUAL IN-LINE OR W FLAT PACKAGE (TOP VIEW)




SCHEMA DE LA CARTE PRINCIPALE

MISE EN MARCHÉ



CONNECTION DE LA CARTE D'AFFICHAGE



16 CONNECTEURS DE MODULES IDENTIQUES

