1ex

19/79

ECOLE NATIONALE POLYTECHNIQUE

DEPARTEMENT ELECTRICITE

ELECTRONIQUE

ECOLE NATYONALE POLYTECHN QUE
BIBLIOTHEQUE

THESE DE FIN D'ETUDES

ETUDE DE LA LIAISON MICROPROCESSEUR-ECRANTY A L'AIDE DU CRTC MC 6845

المدرسة لوطنية للعلوم الهندية — المكتبة — المكتبة — ECOLE NATIONALE POLYTICHNIQUE BIBLIOTHÈQUE


Propasé par :

Mme G. MONDON

Etudié par :

MESSAD Cherif

NACER ALI



UNIVERSITE D'ALGER

ECOLE NATIONALE POLYTECHNIQUE DEPARTEMENT ELECTRICITE

THESE DE FIN D'ETUDES

MICROPROCESSEUR-ECRANTY
A L'AIDE DU CRTC MC 6845

Propasé par :

Mme G. MONDON

Etudié par :

MESSAD Cherif

NACER ALI

- A mon père , à ma mère.
- A mes frères et soeurs .
- A mes amis.

M. Chérif .

_____ 0 ____

A mon père.

A mes frères et soeur.

A mes amis .

Nacer Ali .

Que M— G. MONDON, Docteur Ingénieur, daigne trouver ici, l'expression de tous nos remerciements et toute notre gratitude pour nous avoir guidé dans l'élaboration de ce travail.

Nos remerciements vont également à Monsieur TEDJINI , Docteur Ingénieur au CSTN , pour nous avoir accépté dans son service et pour les precieuz conseils qu'il nous a prodigué.

- Table des Matières -

Introduction

Chapitre I:

- Le microprocesseur MC 6800.

I.1. Organisation interne du MC 6800.

I.2. Differentes lignes du MC 6800 .

Chapitre II:

Support du MC 6800 :

II .1. La mémoire vive RAM .

II . 2. La mémoire morte ROM (PROM, E PROM)

II . 3. Les interfaces d'entrées/Sorties.

II.3.1 Le PIA .

II.3.2 L'ACIA .

Chapitre III:

Modes d'adressage :

III.1. Inhérent.

III.2. Immédiat.

III.3. Etendu et direct.

III.4. Relatif.

III.5. Indexé.

Chapitre IV:

Système de Visualisation:

IV.1. Rappels sur la T.V. (Standard 625 lignes).

IV.2. Interface de Visualisation (Etude du MC 6845).

IV.3. Description du Système de visualisation:

IV.3.1. Determination de la fréquence de l'oscillateur.

IV.3.2. Fonstionnement du Système.

IV.3.3. Mémoire de rafraichissement .

IV.3.4. Mémoire de caractères.

Chapitre V:

Programmation:

V.1. Initialisation.

V.2. Adressage du générateur de caractères et visualisation.

ANNEXE

Determination des circuits partenaires :

- 1. La mémoire de rafraichissement.
- 2. Le registre à décalage.
- 3. La Sortie Vidéo.
- 4. Les "BUFFERS à 3 états."
- 5. Le multiplexeur.
- 6. Le circuit tampon "LATCH".
- 7. Le clavier alphanumérique .

- CONCLUSION-

Bibliographie .

Introduction .

L'objet de notre travail est l'étude de la liaison Processeur - écran TV (Standard 625 lignes).

Topologiquement il s'agit d'une chaine de traitement dont une extremité est constituée par le processeur et l'autre par une unité d'affichage.

Le processeur constitué par le microprocesseur MC 6800 et des mémoires qui stocker stockent le programme de travail et les données, constitue l'unité centrale de traitement.

Quand aux fonctions complexes d'interfaces entre le processeur et l'écran TV, elles sont assurées par un circuit spécialisé appelé contrôleur d'écran Cathodique. (CRTC) . Dans notre application on a utilisé le MC 6845 de Motorola .

Ce circuit est capable de gérer les signaux nécessaires à l'affichage du contenu d'une mémoire sous forme de caractères sur l'écran TV.

Comme tel, il est chargé des taches suivantes: gestion des transferts, gestion de la mémoire de rafraichissement, mise en oeuvre des

générateurs de caractères, gestion de l'écran et du curseur.

Le boitier du " CRTC " doit s'attacher correctement à quelques boitiers integrés partenaires : La mémoire de rafraichissement de l'écran (qui est en fait une mémoire vive ordinaire), le générateur de caractères et ses prolongements dans la vidéo(- registre à décalage, convertisseur Digital/ analogique, et modmulateur VHF), et les compteurs aux bus de programmation tant du CRTC que du texte en mémoire.

(Multiplexeur, Buffers a 3 états, latch) .

L'unité d'affichage est en fait un téléviseur (Standard 625 lignes) dont la partie de synchronisation et balayage du texte sur l'écran est gerée par le CRTC.

Pour être utilisable ce circuit doit être commandé par un programme.

D'abord le MPU charge les registres internes du CRTC à partir d'une table firmware, pour l'adapter aux conditions de balayage et de synchronisation du moniter

Ensuite il générera des adresses pour adresser le générateur de caractéres lequel va délivrer à sa sortie une information affichable.

On va ainsi aboutir à une topologie plus complexe d'une unité de visualisation conversationnelle.


M.P.U.

Le microprocesseur MC 6800 constitue l'unité centrale de traitement commandé par un programme et remplissant les fonctions de micro - ordinateur.

Pour être utilisable, le microprocesseur doit être relié à des mémoires qui stockent le programme de travail et les données. Il a des circuits d'entrées -Sorties qui le branchent sur le monde externe que l'on regroupe sous le nom de périphériques: les unités de dialogue avec l'utilisateur.

Dans ce chapitre nous donnerons un aperçu sur le contenu du MPU accéssible au programmeur.

Ainsi que les différentes lignes d'entrées/sorties et les différents signaux de contrôle. Finalement les différents modes d'adressage utilisé par le MC 6800.



1. 1. Organisation interne du MPU:

Le MPU est constitué de :

- 1) Une unité arithmétique et logique . (ALU).
- C'est elle qui éxécute les opétations arithmétiques et logiques.
- 2°) Deux accumulateurs (A et B) de 8 bits chacun qui ont pour rôle principal de maintenir les operandes et les resultats de l'ALU.
- 3°) Un registre d'index de 16 bits utilisé pour le stockage de données et surtout pour specifier une adresse precise.

40) Un pointeur de pile ou "Stack Pointer" qui cot égologome : preinte de 16 bits. La pile est faite de facon a apparaitre comme une mémoire dans laquelle les ocbits peuvent être empilés les uns aprés les autres. Elle est utilisée pour la sauvgarde des données contenues dans les registres lors des interruptions.

Le pointeur de pile retient l'adresse de la prochaine position libre dans la

- 50) Un compteur de programme ou "Programme Counter (PC)" est un registre de 16 bits qui retient l'adresse de la prochaine instruction du programme qui doit être éxécutée. Lorsque le MPU à trouvé l'instruction adressée par le contenu du PC" Ce dernier est incrementé à l'adresse de la prochaine instruction.
- 60) Un registre de code de condition (C C R):
- Il est composée de 8 bits, qui aprés chaque opération effectuée par le MPU prennent des etats pouvant nous renseigner sur le résultat.

Les bits 6 et 7 cont sans attribution; ils sont constament à " 1 ":

7 6	, 5	4	٠,	, 2	. 1	ο.
	H	I	N	Z	V	C

a/ " Half carry

H= 1 veut dire qu'il éxiste une retenue par suite d'une addition entre les 4 premiers bits des accumulateurs A et B .

b/ Interrupt mask : I

> L'indicateur de masquage intervient l'orsqu'une interruption vient d'être prise en compte et que l'on veut interdire l'accés à toute autre interruption. Il est remis a zéro lorsqu'on autorisé de nouveau les interruptions à se manifester.

Pour I = : la demande d'interruption (IRQ) et rejettés.

c) " Negatif " N:

Si le résultat de l'opération qui vient d'être éxécutée à mené à un résultat negatif ce bit se positimerà 1.

Il servire lors de branchements conditionnels qui seront définis par son test.

d) " Zero " Z ;

Il signale que le résultat d'une opération est nul en se positionnant à 1. Si ce resultat n'est pas nul, il reste à Zéro.

L'une 6 ses fonctions est suivante: lors d'un décomptage, on detecte le passage à zéro en interrogeant uniquement cet indicateur.

Ce dernier interviendra par consequent dans les ordres de branchements conditionnels.

e) Overflow V:

Ce bit nous renseigne sur le depassement de capacité des registres A et B.

f) Carry C:

Il indique s'il y a une retenue (report) provenant du bit 7 à la suite d'une operation entre accumulateurs.

I.2 Differentes lignes du MPU:

Les entrées/sorties du MC 6800 peuvent être divisées en 3 catégories de fonctions:

- Fonction Data Data bus
- Fonction Adresse Bus adress
- Fonction Control Bus control.
- I.2.1 Data Bus (Do D7) :

Il est Composé de 8 lignes bidirectionnelles permettant le transfert de données entre le MC 6800 et les differents elements de la famille qui lui sont reliés.

I.2.2 Bus adress (Ao - A 15):

Ces 16 lignes sont sortantes du MPU et possedent 3 etats (0,1, eff), l'etat off correspond à une haute impedance (ligne deconnectée), l'etat off est utilisé pour le mode D.M.A (Direct Memory access).

I.2.3 Bus Control:

Constitué par les lignes suivantes:

- a/ R/W Read wrate:
 - Il indique la direction de transfert des données R/W = 1:le MPU effectue une opération de lecture R/W = 0:le MPU effectue une opération d'ecriture.
- b) VMA Valid Memory adress: Validel'adresse présente sur le bus adress.
- c) Reset:
 On peut considerer le "reset "comme une interruption.
 Il vise à initialiser le systeme, à la mise sous tension, par exemple.

De ce fait, il mettra souvent en service un programme dit d'initialisation, qui fournira aux divers registres les informations utiles de démarrage: Valeur initiale du PC, du SP, etc.

Il interviendra également chaque fois qu'en voudra revenir à la situation initiale en cours de service.

Par conséquent, il n'y a plus lieu de sauvegarder des contenus de registres, non plus que de tester la cu de le porter à 1"; l'organigramme suivant résume la fonction du "Reset ":



d) Horloge %2:

C'est une phase de l'horloge en oppesition de phase avec A.

Elle sert a mettre en liaison l'élement selectionné du systeme avec le MPU via
le bus data et ceci seulement lorsque le bus adresse et le VMA sont stables.

e) Interupt request IRQ:

IRQ: Ce signal est generé par le PIA, l'ACiA.

Il indique la présence ou l'absence de demande d'interruption de la part de ces dernières.

Tout d'abord, le MPU termine l'instruction en cours; puis, il teste le bit de masquage, noté Im.du CCR.

Si un masque est etabli (Im = 1) le MPU poursuit l'execution de son programme; sinon (Im=0), le MPU range le contenu de ses registre PC,CCR,ACCA,ACCB dans la pile de sauvegarde, dont le niveau de remplissage est indiqué par un pointeur de pile.("Stack pointer").

Après quoi, le MPU établi le masque en portant Im à 1 , ce qui permettra eventuellement au programme de determiner dans quel ordre les interruptions seront traitées.

Si d'autres interruptions prioritaires sont autorisées à intervenir, Im sera aussitot remis à zero.


Le MPU se branche alors sur l'adresse du Vecteur IRQ et va lire dans les cellules mémoires qui sont ici obligatoirement F F F 8 et F F F 9 l'adresse du sous- programme specifique de l'interruption.

L'adresse contenue dans les cellules F F F 8 et F F F 9 sur 16 bits, est chargée dans le compteur ordinal.

Désormais commencera le traitement de l'interruption propremment dite, la procedure de son acquisition etant terminée.

A l'issue du traitement, une instruction de fin d'interruption et par consequent de retour au programme principal (RTI), termine le programme propre à l'interruption.

Nous illustrons cette procedure par l'organigramme de la figure suivante:



Les pins VMA et BA sont forcés dans leurs niveau bas •

TSC n'a aucun effet sur le data bus •

TSC est utilisé par exemple pour mettre l'accés direct aux memoires:

(DMA)

Notent que le MPU est un système dynamique; il ne peut rester dans cet état un temps dépassant (415 µs) sinon les données qui sont à l'intérieur du MPU seront perdues.

i) Halt:

Quand ce signal est à un niveau bas, toute activité dans la machine est arrêtée après l'éxecution de l'instruction en court.

Tous les signaux caractérisant les 3 états des lignes seront à l'état haute impédance; le VMA est à zéro et BA au niveau haut.

k) Bus Available:

Ce signal est généralement à l'état inactif (état " 0 "); le MPU fonctionne alors normalement.

Il est porté à l'état " 1 " actif lorsque survient une halte ou un état d'attente (WAit)

La sortie Bus available doit être utilisée pour signaler à un élément exterieur que le MPU ne possède plus le contrôle des bus, ce qui est intéréssant pour un multiprocessing ou un accés direct aux memoires.


f) 91: Une des 2 phases d'horloges prevue pour activer le MPU: Ø1 = Ø 2

NMI Non Maskable Interupt:

Le MPU dispose d'une entrée d'interruption non masquable à laquelle est attribué ! le niveau prioritaire.

Par exemple, une baisse de tension d'alimentation annonçant sa coupure se traduira par une commande d'interruption de toute première urgence.

NMI est similaire a IRQ seulement, puisque celle çi dispose de la priorité absolue; par consequent, la situation du bit d'etat Im, au depart ne joue aucun rôle. Le vecteur se trouve dans les cellules F F F C et F F F D car cette interruption est egalement vectorisée.



DBE Data Bus Enable:

C'est un signal qui caractérise les 3 états du bus data :

- l'état fermé sens rentrant,
- l'état fermé sens sortant,
- l'état ouvert.

DBE = 1,le bus data est dans l'etat " 0 ou 1 "

DBE = 0, le bus data est dans l'etat off

Ce signal dérive généralement de ø 2

i) TSC Three State Control:

Ce signale place les lignes d'adresse et R/W dans l'état off (haute Impedance).

Chapitre II

Support du MC 6800

Avec le MC 6800 comme organe central, les autres éléments de la famille M6800 lui sont reliés directement par le reseau des bus.

II. 1 La Mémoire R AM:

La mémoire vive (RAM : Random Access Memory) est utilisée pour stocker des informations variables dans un systeme microprocesseur.

Ainsi l'unité centrale, sous controle du programme, peut à volonté lire ou changer le contenu d'une position memoire.

Les mémoires vives peuvent être de deux sortes: statiques ou dynamiques.

Dans ces dernières, l'information est stockée sous forme éléctrique dans la capacité porte (Gate) d'un transistor MOS. Ces mémoires necessitent un rafraichissement périodique.

Les RAM statiques n'ont pas besoin d'être rafraichies, car les cellules mémoires sont à 2 etats et de conception similaire au flip. flop traditionnel.

La plupart des mémoires vives à semi conducteur sont volatiles; cela veut dire

que l'information stockée est perdue lorsque l'on supprime l'alimentation.

Exemple la RAM MCM 6810:

La fig dontre que **Certe** RAM est organisée en mots de 8 bits. Sept entrées d'adresse (Ao - A₆) permettent d'adresser n'importe laquelle des 128 positions ou octet.

Elle possède quatre entrées " chip select " sensibles a un niveau bas et deux sensibles à un niveau haut.

Lorsque la mémoire est constituéepar plusieurs boitiers,

1er) Il faut selectionner le boitier,

2em) Il faut adresser la position donnée au sein de ce boitier.

Le premier de ces niveaux d'adresse est appelé "chip select" (selection du boitier).

II.2 . Memoire Morte (ROM).

A l'opposé de la RAM, la ROM est non volatile.

Elle permet de stocker des informations figées (programme des instructions et des données constantes) et de les restituer sur demande.

Les ROM peuvent être reparties en trois groupes:

Le 1er est composé des ROM programmées par masque: la programmation est executée par le fabriquant selon les directives de l'utilisateur. Une fois ces ROM fabriquées, leur contenu ne peut plus être modifié.

Le 2^{eme} groupe est celui des ROM programmables ou PROM qui sont programmés par l'u tilisateur.

Il existe un autre type de PROM dans laquelle l'information peut être effacée (EPROM) en exposant le substrat à un flux de radiation. Ultra Violet.

Le dernier groupe de ROM se compose des EAROM(programmables electriquement) . Ces produit sont initialement destinés a êtres utilisés en tant que ROM .

II. 3 Les interfaces d'entrée/ Sortie:

LES interfaces d'entrée/Sortie permettent de relier le microprocesseur avec le milieu exterieur.

II. 3. 1 Interface Parallele (PIA):

Dans la famille M 6800, le PIA (MC 6820) permet de relier un ou plusieurs peripheriques à transfert parallèles au MPU .

(Generalement sans aucun circuit supplémentairc .)

Le PIA Contient deux blocs de circuits d'E/S dont chacun est capable de gerer independament un bus peripherique à 8 bits.

Une particularité du PIA, réside dans ses registres internes qui non seulement le rendemt programmable, mais permettant également un stockage temporaire des données afin de faciliter leur transfert.

Associés à chaque partie, il y a 8 signaux de données (PAo - PA7) pour la partie A et (PBo - PB7) pour la partie B .


Chaque partie possède 2 signaux de controle (${\tt CA_1}$, ${\tt CA_2}$) partie A , (${\tt CB_1}$, ${\tt CB_2}$) partie B.

Ces lignes de données et ces signaux de controle, du coté peripherique, peuvent être programmées comme entrée ou sortie (grace à DDRA , DDRB).

L'interface du PIA avec le MPU comprend :

- 8 bits pour les données (Do D7)
- 5 bits adresses parmi les 16 bits du Bus Adress (CSo, CS1, CS2, RSo, RS1),
- 5 lignes de controles. (E, R/W , Reset).

Il est à noter que le fonctionnement du PIA est entièrement programmé par le MPU.



DDRA: Registre de direction de données partie A.

CRA : Registre de controle

R(E/S): Registre d'entrée sortie

II.3.2. Interface Serie Asynchrone (ACIA):

Cette interface convient pour les transmissions de données en mode serie, alors que le bus du systeme M6800 ne fonctionne qu'en mode parallèle.

L'interface MPU / ACIA necessite :

- 8 bits pour les données,
- 4 bits adresse parmi les 16 du tus adress,
- 3 lignes de controle.

Modes d'adressage

Par définition une instruction signifira une expression complète, en programme Source, Specifiant une action determinée et une donnée ou l'adresse d'une donnée representant ce sur quoi l'action doit être faite.

Malheureusement le microprocesseur ne comprend pas le longage momonique. Par conséquent, il va falloir lui traduire tout cela en binaire.

Un programme est une suite d'instructions placées en mémoire. Le MPU éxécute ce programme en allant chercher une par une dans l'ordre, les instructions dans le mémoire puis les executer.

Généralement l'instruction est composée, d'un byte portant le code opération Ce byte est suffisan pour definir le mode d'adressage.

Le second byte (éventuellement le troisième) contiennent soit un operation, soit une adresse ou un déplacement.

La lecture du 1er byte engendre une sequence de micro-instructions . Avec le MC 6800 cinq modes d'adressage sont utilisés.

- Adressage inherent
- Adressage immediat
- Adressage Indexé
- Adressage etendu et direct
- Adressage relatif

III. 1er Adressage Inherent.

C'est L'instruction elle même, plus éxactement son code operation, qui contient l'adresse où se trouve la donnée sur laquelle va porter l'operation.

Exemple: byte 1 byte 2 ADD A 3C2F H

signifie additionner au contenu de l'accumulateur A la valeur 3C2F (enhexa). Si l'on avait voulu additionner cette même valeur au contenu de l'accumulateur B en aurait simplement modifié le code operation l'instruction devenant plors:

Le principe de cet adressage:

le MPU est relié à une RAM qui n'interviendra pas, et à une ROM. Le P.C contient l'adresse de l'instruction celle-ci est lue revient dans le registre d'instruction puis est executée.

III . 2 . Adressage Immediat:

Dans ce mode d'adressage, l'instruction ne contient pas d'adresse du tout à la place de l'adresse figure l'opération sur lequel va porter l'opération.

(Il n'est donc pas besoin de cycles mémoire).

Deux cas sont a envisager, Suivant que l'on s'adresse à des registres de 8 bits (ACCA et ACCB) où à des registres de 16 bits (R INX, SP.)

Pour le premier l'instruction nécessite 2 byte:

EX: LDAA 10 (en code machine 86 10)

Cette instruction demande le chargement immédiat de l'accumulateur par le nombre 10 .

L'operande peut prendre au maximum la valeur FF il y a donc 255 possibilités. Mais une instructions chargeant un registre de 16 bits necessitera un 2^{em} octet de donnée soit 3 octets au total.

EX: LDX Ac of en code machine CE Ac of le registre d'indexe est chargé immédiatement par Ac. of.

III . 3 . Adressage Direct et Etendu:

Les modes d'adressage étendu et Direct, ne different que par le nombre de bytes formant l'operande.

Le mode direct ne permet d'adresser que des positions de mémoire comprise entre 0 et 255.

Exemple: Le microprocesseur après avoir lu l'instruction STAB à la position mémoire 5004 trouve l'adresse (100) de la position de memoires vers laquelle la MPU va envoyer le mot 35 contenu dans l'accumulateur B: STAB 100

L'adressage direct se fait sur 2 bytes et permet par rapport à l'adressage etendu de réduire la capacité de memoire de programme de 1/3 et gagne un cycle memoire lors de la lecture de l'adresse.

L'adressage étendu utilise 3 bytes et permet d'adresser des positions de memoires de 0 à 65336.

III . 4. Adressage relatif:

Ce mode n'est pas utilisé pour définir la donnée de l'instruction, mais pour permettre de modifier le contenu du PC, et par ce fait de changer le déroulement du programme.

Dans le cas du MC 6800, il n'est utilisé que pour les instructions de branchement.

Il comprend 2 bytes de l'instruction branch est un nombre donnant le déplace - ment que doit effectuer le PC pour que le MPU puisse continuer son programme.

Après que le PC ait rencontré un branch, lu le déplacement qu'il doit éffectuer il s'increments automatiquement. Cette nouvelle position du PC est prise comme référence.

III . 5 Adressage indexé :

Dans l'adressage indexé on ajoute à l'adresse offerte par l'instruction le contenu du registre d'index, afin d'obtenir l'adresse éfféctive. Cependant, et c'est la difference avec l'est

Cependant, et c'est la difference avec l'adressage relatif, le contenu de l'index peut être incrémenté (ou decrémenté) lors de chaque operation, fournissant ainsi des adresses effectives successives. De ce fait, l'adresse fournie par l'instruction peut servir pour des operations multiples ou répétitives. Ainsi, l'adresse effective est obtenue en additionnant :

- 1e) l'adresse fournie par l'instruction eval :
- 2e) mot d'index contenu dans le registre d'index.

Peur préciser qu'il s'agit d'un adressage indexé, le mot d'instruction peut contenir un bit special, dit bit d'indéxation.

L'adresse effective pourra être, elle, stockée temporairement dans un registre d'adresses.

On distingue deux façons d'indexer l'adresse: la pré-indexation: c'est la méthode de base qu'on vient de décrire, et la post-indexation qui est un adressage in direct.

TABLE 3 - ACCUMULATOR AND MEMORY INSTRUCTIONS

			17.78A	en		010		***	OL 4	MOCE		IAD				BOOL: AN ARITHMETIC OPERATION	0	N	. 0	OE.	E
OPERACIONS .	MHEMONI	cle	2	7	t ai			DP	-	-	-		. 4	and the same	IED	(Ail register takets			13	dev.	
add	AGGA	1 38		er.	-1				÷-	- 0	-		i D			tefer (a content,	H	1	N	Z	I
	4000	1 LE			1	3.	2	At		2 B		535 - T				. + 11 · A			1.	1.	T
And Accrets	ANA	1			1 110	40	1	-	'n	2 11		1				6 · M · B	1.		1	1:	-
And with Carry	ALICA	33	3		99	9.	1						11		- 1	A+3 +A	1.		1.		-
	AUCE	1 03		2	3.600		31	44	5	2 65	Ši 916					A - M - C - A	1.			1:	
Asc	AGUE	1 35		2	1	1	2224	6. 1		2 19		1				8 · M C · E	1:		1:		1
5.7%	ANDR	1 64		100	1	3		AL	1	. 9:		3				A · A · · ·	1.		!:	1	4
Bit fes	BILA			2	1	3		F4	85 B 8	1 54		3				5 · M · 3	1.		:	1	
3-11-2	8.18	85			1 39	3		1.5	5 .	2 65	4	3	1			A : M	1.		1:		ľ
Ciena		1 53	2	1	1 35	3	?!	E:	5	7 i F5	. 4	3	1			8 - 11		۰		1	i
	CLR	1					1	CF.	, ,	11:	£	3	1			69 - 8:		٠			i
	CENA	1			1		1						1 14	?		109 - 4	10		14	5	1
Спорем	CLRB	1			1		- !			1			1 50			60 B		•		5	1
the modern	EMPA	91	:	2	1 91	3	2!	AE I	5	81	1	3				A B	10	•	8	8	1
	CAR	101	2	2	DI	3	2:		6	4			1			6 - M		•	:		1
Compara Activities	CEA	i			1					1.	3.0	•	1 11	7	1			•	: 1	.1	1
Complement In	CON	1			1		1	i 3	7 3	113	6	3	1	,	•	A 6		•	:	:.	
	COMA	1			l		- 1			1			١		62	9.9				1	F
	69749	1					1			1			42	2	1	A-A	101		11	1	1
Cumplement 11's	NFG	i			i		1.	eace :		1		- 2	53	3	1	6 · A	10	•	: :	:!	1
:Nepatyl	NEGA	1						10	, ,	1 16	. 6	3				00 - M - M			. 1	.1	1
	NEG.	1					1			1			-0	2	•	00 - A - A	1.1		,1	: ;	6
Termet Ad to 5	CAA	1								1			50	2	1	00 3 .8	1.1		:1	: 1	4
	CNA						1			1			11.	2	1	Convert Bridly Fid. of 6 FD + naracters	121	:!	. 1	. 1	4
Bearing t													ı			into BCD i semut	1-1	٠.	1	11	3
	365	1					1 6	£	7	! JA	ų.	3	1			M - 1 - 8		. !			
	DECA									1			44	2	1	4.1.4	1.	• ;	: !	:,	A
	DEC.						-1			į.			SA		i	8 - 1 - 0		• !	1	1	•
Fridance OR	EGRA	33	1	2	38	3	210	3 :	7	1 28	83		-70		•	UPS - 81 - 450.	1.	•	: 1	1	4
	£3£3	1,3	2	2 !	08		2 1			1 +3	4	1				A⊕M A		•	: :	11	H
i Letarot	Itic						3	50 07	,	100	ñ	3	į.			n⊕w ~ P		•	11	::	R
	INCA			- 1			1			1.0	n,	,	ings.		1	M - 1 - 64		• 1	. !	: 1	5
	IN:.U						,			1			16	1	1	A-1-4		. 1		14	Š
Long Acorts	· ABAA	61	2	21	30	99.0 5	2 1 4		-	١		1	1.0	5	•	6-1-4			: 1		
	LDAG	CC		21		,	- 1		W 250	. 43	4	3 1			5 - (M Z			. 1		2
r. techisor	AASO	-			:10	*	3 €		2	ife	4	3				V - B		ч			A
77.77.77.77.		8A	3	2	9.4		2 A		2	5.1	4	21				A + P - 2		1	1	1	75
Nes Mate	DRAB	63	4	"	A	3	2 , 50	t 5	2	LA	1	2!			- 1	8 - 3 - 4		1	1	1	2
413 1 17414	PIHA			1								1	36	18	2 1	4 - MSP. SP - 1 - St		1	1	, F	R
	PSHS			!			4					- 1	10	4	1 1	ar. v	• •				•
Williams	PHIA			1			1						37		1	3 - USP SP 1 - 5P				1	•
2802-1270-116-22-2	FUIE			1			1					- 1	33	4	3 1	SP · 1 · SP MSO · A					•
folate Left	HOL			1			6		2	*9	e	3	24		: i	SP + 1 - SP, USp - 9					•
	ROLA			- 1					-	7.00	-	1			. 1	M] /,		1:	1:	6	
	ROLE			1			1					- 1	43	5	* 1	A) -O - CIUDID-I		1:	:	13	d
lutare Right	ROR			Ì			1		. !				55	1	1 !	31 C 6) - 10		1:	1:	16	-
	AGGA			i			1 4.5		2	ò	•	31			1	k ,		1 .	1.		
	ROBE			- 1			1		- 1			1	4G	2	1	4) -0 - mmmo 1		1	1;	100	1
will Life, Arithmetic	ASI.			- 1			1					- 1	16	7	. ,	e! C b) 20 ;		1.	1:	T.	1
	ASLA			1			5	1	4	10		1 !			i	183		1:	1:	13	
	ASL3			1			1		i			1	46	2	1 1	A) 0 - (ELECTION-6)		1:	1:	13	0
or Aug L Antimeric	200 To 100 To 10			i			1		i				59	2		el C 67 59		1:	1	16	1
and themper.	ASE			!			61	1	2;	1.	£	31				e: 1		1:	1:	10	1
	ASHA			1			1		- 1				17	2	1		•;•		1.	6	4
	1588						1		- 1			1	57	2	1	A) -CUTITED + C		11	11		1
into Alapor, Lugac	156			1			64	1	21	74	100	3 !		•		[10] [20] [20] [20] [20] [20] [20]		1:	1:	.6	١
	LUFA			1									14	2	. !	"i i	• •	R		0	Ä
	1583			:					i			1		33	700	A) 0-EEEEEE - 0		K	:	16	i
are Armiti	STAA				97	2	! A!	6	2!				54	100	١,	(f) 57 Nu C		P	1 1	0	į
	* hTAB				57		ET	3000	0.0		5	3			i	A-M i,		1	1:	+.	1
blisci	100	30 2	2 2		90			8	2	F/	5	3			1	5 M	-1-			R	-
		CG :						5				3			1	A # -A					1
birnst Acestrs.	SEA			1	10 3	2	160	5	2 1	FC .	4	2;			1	5 - M 6		:	: 1	:	ŧ
or with Carry	C20176170170						i		1			1	16	2	. 1	A - A		:	1:1	:	1
		47	3		2 3	2	1 AZ	5		82 .	4	3			1	A - U - C - A		:	:	: 1	1
ansier Acmites		2 2	. 2		7 3	?	17	5	2	1.		31				- N C - E				•	
mar Athans	TAS											7.2			,	4-3				-	1
	18.			1			1		1				7		1				:	5	
	157			1			60	7	2	10 1	ě.	1			.	· · A		:	. !	R	1
a, Zero pi Minis																				4	6
n, Zest M. shan's	TSTA			1			1			3.50.0	•		2 2			4 - 50 - 00		11	11	4	1

LECESO:

- OF Operation Code (Mexadecimial),
- *Number of Affal Cycles: Number of Program By 1985
- Archeater Pi s
- Arithmetic Minus:
- B Nem AND
- Lists Contents of rise stry renation pointed to be State Printer.
- Bucier Inclusive OR Santeau Exchange 6ft, 2 Complement of 15:
- Transfer field
 - Er . Zain
- 30 Bote Zien

Mate. Accurately addressing study instructions are dichord in the calculation (MPLIED addressing

COMOITICH CODE SYMBOLS

- Half earry from hit 3,
- Inserrept mask
- Negative (sign bir)
- Zeig ffyte)
- Complete Properties
 Carry from bit 3
- Reet Alice
- Set Afren
- her and set if true, desired otherwise
- Test Affected



TABLE 5 - JUMP AND BRANCH INSTRUCTIONS

	MNEMONIC	RE	LAT	IVE	1 1	NDE	X		EXT	ND	11	MPL	En	7		-	T-	7	CODE	ner	h.
DEFRATIONS		UP		1 #	OP	1-	1	+	T		+		T		DD 4404 2505	15	4	3	12	1	4
Braech Always	BBA	20	4	1	-	+	1-	1-	-	+-	+	+	+		BRANCH TEST	H	11	N	12	V	
Branch II Carry Clear	BCC	24	4	2					1			1	1		None						T
Branch II Carry Ser	ecs	25	4	2		1		1		1	1	1	1		C = 0		•				1
Branch if = Zero	360	27	4	2		1	1	1		1	1	1	1	1	C = 1		•				1
Branch II ≥ Zero	DGE	2C	1	,				1	b			j			2-1						
Branch II > Zero	851	26	4	,				i	1	1		1		1	N ⊕ V = 0						1
Branch If Higher	881	72	4	-						1	4		1		Z + (N @ V) = 0						1
Branch If S Zero	ELE	21	4	7						1					C + Z - 0						
Branch If Luwer Or Same	BLS	23 1	4									1	1		Z + (N 1 1/) = 1						1
Branch If < Zero	BIT	20	4	'								1			C + Z + 1						1
Branch If Minus	8411	28	4	2					i		l				H ⊙ V -1						1
Branch II Not Equal Zero	ENE	26	: 1	2						1	1			1	N - 1						1
Branch If Overflow Clear	BVC	28	4	1							1		1	!	Z = 0		•				İ
Branch If Overflow Set	BVS	29	1	2				17			1				V = 0						1
Stanch !! Plus	821	PA!	11	51	!								1		V = 1						1
Branch To Subroutine	BSR		4	2									i		N = 0 '						1
lomu	JMP	60	8	4	~- 1									1				0			1
ump To Subremine	JSB		ĺ	i	68	9	2	-		3				1 2	See Special Operations	1.					1
Vo Operation	ND2	1			AC	8	2 :	BD	5	3				,							1
leturn From Interrupt	871	1				- 1		1	1		01	2	1		Advances Frog. Cns. Only						:
Return From Subroutine	BIS	1	1			- 1	- 1				38	10	,			-		- 6	0) -		
infrware Interrupt	SWI	ŧ		-	- 1	1		1	1		39	5	1	1				•			1
Vait for Interrupt .	WAI		1	1	i		-	1			3F	13	1	1	See Special Operations	101					-

TABLE 4 - INDEX REGISTER AND STACK MANIPULATION INSTRUCTIONS

																	COL	va.	coe	DE F	REC
	MANED		0	DIRECT		T:	INDEX			EXTHO			IMPLIED				5	4	3 7	, ,	10
MEMONIC	OP.	-	22	OP		2	OP	~	1 =	DP	-	1 #	OP	-	π	BOOLEAN/ARITHMETIC OPERATION	-	-	-+-	-	-
LPX	80	3	3	130	4	2	O.C.	8	5	RE	15	T.		-	-						
DEX								1		1	1	1 "	00	b.,		D STATE STATE OF STAT			11.	100000	
OES		1		1			1		1	1			1 (C) (A) (C)	1				•	•		
							1				1		1000	4			•				
Control of the Contro							1			1			1 - 10.75	4							
100 MATE	ce	2	-	ne			1						31	4	11						
	10000	3	A 5 3		4			1 × 17	120		5	1 530			1	M - XH, (M + 1) + Xt		. (9	0 !	R	
	38	3	3	10000	4	4	10000		2	BE	5	3		i		M - SPH. (M + 1) - SPI		. 19	01	18	
SIX				DF	5	2	EF	1	2	111	C	3				Xu M Xi - (M - 1)		. 6	1.	ip	
STS				SF	5	2	AF	1	2	Br	6	2					1	18		1	1
TXS										1		- 50	35	1 4	, 1				1:	115	1
TSX												3	83520	1				• •			•
	LPX DEX DES INX INS LDX LDS STX STS TXS	TINEMONIC OP CPX SC OEX OES INX INS LOX CE LOS SE STX STS TXS	TINEMONIC OP ~ LPX 8C 3 DEX DES INX INS LOX CE 3 LES 8E 3 STX STS TXS	TANEMONIC GP ~ #	**************************************	TANEMONIC	TANEMONIC GP ~ # GP ~ #	MNEMONIC OP ~ ± OP ~ ± OP OP OP OP OP OP O	TANEMONIC OP ~ # OP ~ # OP ~ # OP ~ AC C C C C C C C C	TANEMONIC GP ~ # F F F F F F F F F	TANEMONIC GP ~ # OP ~ & OP	MNEMONIC OP ~ # OP ~ * OP * O	TANEMONIC GP ~ # GP ~ G	MNEMONIC GP ~ # OP ~ ** ** ** ** ** ** **	TANEMONIC GP - = OP = OP - = OP OP - OP OP OP OP OP OP	TANEMONIC GP - # OP OP OP OP OP OP OP	Themonic GP - 2 OP - 2 OP - 3 OP - 4 OP	MAMED DIRECT INDEX EXTNO MPLIED	MARIONIC OP ~ 2	MARIONIC OP - = BOOLEAN/ARI/ MARIONIC OPERATION	MNEMONIC OP - = BOOLEAN/ARI/HMETIC OPERATION H 1 N Z N DEX

				_	The state of the s	- anna	CON	o c	OUE	REG	e - na
		IN	PLI	ED		5	4	3	2	1	0
OPERATIONS	MNEMONIC	OP	-	-	BOOLEAN BERATION	H	1	N	7	v	C
Clear Carry	ere	oc.	2	1	9 - 0	-	-	-	+:-	+-	-
Gear Interrupt Mask	CLI	0E	2	1	0 +1		6				R
Clear Guertlow	CLV	I OA	2	1	0 - V			•			•
Set Carry	SEC	60	,	1	1 - 0			•		R	•
Set Interrupt Mask	SEL	OF .	7		1:-1		•	•			S
Set Overflow	SLV	OB I	,	•	1 + 1/	•	5	•	•		
Acmitr A → CCR	TAP	06	auc			P .	•	•		S	•
CCR - Acmitr A	APA	07	2	,	A ·· CCR			_(!	2)		

CONDITION CODE REGISTER NOTES. (Sit said lest in true and alleged at the

		The state of the s	that set it to	est is true a	no cleared otherwise)
5	(Bit C)	Test: Result = 10000000? Yest: Result = 60000000?	7	(8+ N)	Test: Sign but of most significant (MS) h, ie = 1?
3	(Bit C)	Test: Becimal value of most significant 800 Clioracter greater than nine? (Not cleared if previously set.)		(Bit N)	Test: Result less than zero? (Bit 15 = i)
4	(Bit W)	Test. Operand = 10000000 prior to execution	11	(All) (Bit i)	Load Condition Ende Hegister from Stack, (See Special Operations,
£	(Bit V)	Test: Operand = 31111111 prior to execution? Test: Set equal to result of NGC after shift has occurred.			Set when interrupt occurs, if previously set, a Non-Maskable Interrupt is required to exit the wait state.
			120	(AE)	Set according to the contents of Accumulator A



Chapitre IV

- IV . Etude du systeme de Visualisation .
- IV.1 Rappel sur la TV (Etude du standard 625 lignes) .
- IV.2 Etade de l'interface de visualisation le CRTC & MC 6845).
- IV.3. Etude du bloc diagramme , et Mode de fonctionnement.

IV.1 Rappel sur la TV (Etude du standard 625 lignes):

Le bloc terminal de tout notre systeme etant un recepteur de television (625 lignes), il est donc necessaire de faire un rappel sur les principes d'analyse et de transmission de l'image.

IV 1.1 Schema de principe d'un recepteur TV:

La fig montre un schema synoptique de TV noir et blanc L'attaque du poste par le signale vidéo peut se faire de 2 façons, soit:

- Directement sur l'entrée vidéc,
- Soit par l'intermediaire d'un modulateur, et l'entrée se fera sur la prise d'antenne.

IV 1. 2 Principe de l'analyse TV:

L'image résulte de 2 operations simultanées :

l'analyse de la surface de l'écran par le faisceau cathodique suivant des lignes horizontales successives, de haut en bas, chaque ligne pouvant être elle même considérée comme analysée point par point, successivement de la gauche vers la droite.

Le faisceau est soumis a 2 champs orthogonaux variables suivant une loi dite en dents de scée et la trace du faisceau sur l'écran constitue une trame.

IV . 1 . 3 Balayage entrelacé .


Le balayage decrit precedement donne lieu, à la reception, à un effet de scintillement désagrable.


Pour l'éviter on fait appel au balayage "entrelacé "d'ordre 2. Dans ce balayage on analyse toutes les lignes impaires puis les lignes paires.

De cette façon on analyse donc en $1/50^{\rm eme}$ de seconde la trame impaire puis pendant la même durée la trame paire. On obtient alors une image en $1/25^{\rm s}$. (Fig. V. 1 b)

IV 1 . 4 Bande de frequence necessaire .

L'image etant rectangulaire de format $\underline{L} = \underline{4}$, le nombre de points sur une ligne, en negligeant la durée du retour H, sera





2/ FUNTA Principe de l'analyse entrelacce

(en supposant que les definitions horizontales et verticale identiques: Cas general)

Pour toute l'image cela represente ·

830 X 625 = 508750 points

or la frequence image etant de $25~\mathrm{H_{Z}}$ on a donc à transmetre une gamme de frequence de :

$$508750 \text{ X } 25 = 6,5 \text{ M H}_{\text{Z}}$$

IV 1 . 5 Reception:

La restitution de l'image à la reception utilise un CRT à deviation magnetique.

Pour cela il faut :

- 1) Moduler le faisceau electronique de façon à ce que les variations reproduisent l'image.
- 2) Déplacer le faisceau de façon rigoureusement identique au deplacement du faisceau d'analyse, à la fois dans le temps et dans l'espace.

La 1ere condition est realisée à l'aide des procedés habituels (signalimage modulant une onde porteuse qui , receuillie et détectée, donne un signal modulant le faisceau electronique du tube).

La 2^{eme} par contre amène certaine complexité; on utilise à la reception 2 generateurs de dents de scie fournissant des signaux semblables à ceux de l'émission.

Mais comme il est necessaire,

- 1) Que les frequences soient egales,
- 2) Que le debut des dents de scies ait lieu au même instant à l'émission et à la reception. Il faut prevoir un dispositif particulier permettant de synchroniser es 2 generateurs: Ce sera la base de temps.

IV 1 . 6 Signal video . Signaux de Synchronisation:

Le signal video, est un signal éléctronique dont la tension est fonction de la luminance de chacun des points de l'image analysée

Quand aux signaux de synchro, on incorpore au signal image pendant le retour de la dent de scie, un signal supplementaire (top de synchro) qui donne l'ordre au recepteur de changer de ligne (top de fin de ligne : 4,7 µs) et un (top de fin d'image qui permet de changer d'image.

Les tops de fin de lignes sont plus courts que les tops de fin d'image. (fig ?




Fig. 2 Signaux de synchronisation image (standard 625 lignes)

Fig 173 Signaux de synchronisation ligne (Standard 625 lignes)
CCIR

IV. 1. 7 Affichage sur ecran TV .

On dispose de signaux, appelés signaux d'image, qui modulent l'intensité du faisceau en fonction de la brillance du point concerné.

On pa donc substituer à ces signaux image les impulsions issues de la voie de luminance.

On analyse alors la 1^{ere} ligne du 1^{er} caractère puis la 1^{er} ligne du 2^{eme} caractère et ce jusqu'au dernier de la rangée, on passe ensuite à la 2^{eme} ligne du 1^{er} caractère et ainsi de suite jusqu'a la derniere ligne des caractères de la 1^{er} rangée.

En synchronisme avec le balayage on engendre les signaux correspondants aux points allumés sur la ligne considerée.

Il est à remarquer que du point de vue de la qualité, . la brillance est constante.

En balayage entrelacé chaque point de la matrice (9 X 7) definissant un caractère sera en realité constitué sur l'écran par deux points :

- Un point correspondant à la ligne paire
- Un point correspondant à la ligne impaire.

Par consequant les 9 lignes de la matrice de caractère seront representées sur l'ecran par 9 lignes impaires et 9 lignes paires (....

IV. 1 . 8 Rafraichissement de l'image.

La persistance maximale de l'image sur l'écran ne dépassait pas quelques secondes. Cela nécessite done de rafraichir l'image à une frequence suffisante (toute les 20 ms) pour la conserver avec une bonne qualité, sans scintille - ment en particulier.

IV. 1 . 9 Nombre de caractères par rangée :

La fréquence maximale du signal electronique pour le 625 lignes est de $6, 5 \, \text{M} \, \text{Hz}$.

En appliquant des impulsions de luminances sur le reine à des moments precis durant le balayage, des caractères peuvent être génerés.

Par conséquent la fréquence de ces points ne doit pas dépasser la frequence maximale vidéo.

Soit N le nombre de points illuminés par ligne de balayage et si 2 caractères sont separés par 2 points, on aura la condition :

ou encore

d'où

Chaque caractère occupe 7 colonnes, et entre 2 caractères on laisse 2 blancen aura donc :

$$N = (7 + 2) M$$

cù M est le nombre de caractères affichés par rangée d'où

M < 46

IV . 1 . 10 Nombre de rangées de caractères par ecran:

Si nous laissons 5 lignes de balayage non ecrites entre 2 rangées de caractères, et si (X) est le nombre total de rangées de caractères nous aurons la relation suivante :

(9+5).
$$\angle$$
 nombre total de lignes de balayage par trame 14 X \angle Y

En laissant libre les 6 lignes du haut et du bas de la trame, on obtiens

Pour notre cas en choisira une image de 20 lignes de 40 caractères chacunes soit au total 800 caractères par ecran T.V.

Lorsqu'on veut visualiser 16 lignes de 64 caractères ou 24 lignes de 80 caractères, l'utilisation des afficheurs n'est rentable du point de vue econo - mique.

Dans ce cas, la meilleur solution est d'utiliser un tube cathodique. Il existe sur le marché un certain nombre de circuits LSI intégrant une grande partie de cette logique. Nous avons choisi, dans notre application le CRTC MC 6845.

Le controleur de tube cathodique MC 6845 assure les fonctions complexes d'interface entre le MPU et un terminal à écran cathodique. Parmi les appli - cations, on peur citer la visualisation de textes au format téléimprimeur, les terminaux "intelligents ", le traitement des mots et la visualisation directe des informations :

IV. 2. 1 Differentes lignes du MC 6845: IV.2.1.1/ Interface avec le processeur. (fig 3 [V] 4)

Le CRTC interface avec le processeur sur le bus bidirectionnel de donnée (Do-D7) utilisant $\overline{OS}(Chip select)$, RS (Register select), E (Enable) et R/W (read/Write) pour signaux de controle. a/ Bus de données (Do-D7) :

Les lignes de données permettent le transfert de données entre la file de registres infermes de CPTC et le processeur. Les sorties du bus de données possedent des buffers à trois états, qui ne prennent l'état haute impedance seulement quant le processeur éxécute une operation lecture du CRTC.

Un niveau haut sur ces lignes correspond a un " 1 " logique .

b/ Enable (E):

Se signal enable est une entrée compatible (TTL/ Mos) qui rend libre l'entrée et la sortie des buffers au bus de donnée, et compte les données entrantes et sortantes du CRTC.

Ce signal dérive de l'horloge du processeur, sa zone active est celle entre le niveau haut et le niveau bas .

c/ CS (Chip Select) Séléction du boitier:

Cette ligne est une entrée compatible (TTL/ Mos) .

Elle permet de séléctionner le CRTC quand on veut lire ou écrire dans la file de ces registres internes.

Ce signal deviendrait actif seulement quand il y a une adresse stable fourni au prenlable par le processeur.

d/ RS (Selection du registre .) :

C'est une entrée compatible (TTL/ Mos) qui selectionne un registre d'adresse (RS = 0) ou un des registres de données (RS = 1) de la file interne du CRTC .

c/ R/W (Lecture/ecriture)

Cette entrée permet de definir si la file des registres internes est lue ou écrite.

L'ecriture correspond à " 0 "

IV . 2 . 1 . 2 / Lignes de Controle :

Le CRTC produit la synchronisation horizontale (HS) , la synchronisation verticale (VS) et les signaux de " Display Enable "

a/ Synchronisation Verticale (V sync):

Cette sortie compatible (TTL) dirige directement le moniteur, et determine la position verticale du texte visualisé.

b/ Synchronisation horizontale (H sync):

Cette sortie compatible (TTL) est un signal actif à un niveau haut, qui détérmine la position horizontale du texte visualisé.


c/ Display Enable (Validation de la visualisation):

Cette sortie compatible (TTL) est un signal actif à un niveau haut qui indique que le CRTC est entrain de produire un adressage de l'aire active de visualisation.

d/ Lignes d'adresses de la memoire de rafraichissement (MAo - MA 13)

Ces 14 sorties sont utilisées pour produire les adresses de la liste de visualisation pour rafraichire l'écran du tube cathodique, cette liste se trouve dans une RAM de 16 K.

Un niveau haut sur ces sorties est un "1" logique.



Ficil. 4 Affectation du broches





FIG 15 Diagramme du sequencement du CRTC



b/ Sorties pour la selection ligne (RAo - RA4):

Ces cinq sorties du compteur interne de lignes permettent d'adresser la ROM de caractères par une selection ligne. Un niveau haut sur (RAO - RA4) est un "1" logique.

IV . 2 . 1 . 3 Autres lignes du CRTC:

a/ Curseur : utilisé pour visualiser un curseur qui determine la position du prochain caractère a visualiser.

b/ L'horloge (CLK).

L'entrée du CLK compatible (TTL/ Mos) est utilisée pour la synchronisation de tous les signaux de controle du tube cathodique.

La zone active est la transition du haut jusqu'ambas .

c/ Le strobe du photostyle .(LPSTR):

Cette entrée compatible (TTL/Mos) en niveau haute impedance sert a

d/ RES Reset:

L'entrée RES est utilisée pour arrêter le fonctionnement du CRTC . Un niveau bas sur RES force le CRTC à passer aux états suivants .


- 1) Tous les compteurs dans le CRTC sont vidés et le dispositif stoppe l'opération de visualisation.
- 2) Toutes les sorties passent à leur niveau bas .
- 3) Les registres de contrôle dans le CRTC ne sont pas affectés et demeurent inchangés.


Ce signal diffère des autres (Reset) de la famille M 6800 dans les fonctions suivantes:


- 1) Le signal RES ne peut remplir la fonction RES que si le strobe du photostyle est à un niveau bas.
 - 2) Dès que RES passe au niveau bas les sorties (MAO MA 13) et (RAO RA4) synchronisé par le niveau bas de l'horloge, passent toutes au niveau bas.
 - (Il faut au moins un cyche memoire pour Reset) .

Fig IV 6 Diagramme des sequencements des Bus

a/ Lecture d'une information dans Le CRTC







. PSE periode du signal Enable

- LIEB: largeur de l'impulsion Enable niveau haut - LIEB: Largeur de l'impulsion Enable : bas c) Le CRTC commence l'operation de visualisation immédiatement après la relaxation du signal RES.

RES	LPSTB	Mode operateire du CRTC
0	0	Reset
0	1	Mode test
4	0	Mode normal
1	1 1	Mode normal

IV . 2 . 2 Organisation Interne du CRTC

19 registres dans le CRTC peuvent être accessible par l'intermediaire du bus de donnée

a/ Registre d'adresse:

C'est un registre de 5 bits à écriture seulement, utilisé comme registre pointeur. Son contenu est l'adresse de l'un des 18 autres registres de la file.

Quand RS et $\overline{\text{CS}}$ sont à v_{A} niveau bas ce registre n'adresse plus. Quand RS devient actif (niveau haut) la file de registre est accessible .

b/ Les registres de timing horizontal. (RO, R1, R2, R3).

Le point de référence de ces registres est fixé comme la position du caractère la plus à gauche.

Ces registres sont programmables en unité de " temps de caractère", tout en respectant la reference .

1) Registre Horizontale total (RO)

Ce registre de 8 bits d'écriture seulement determine la fraquence de la synchro-horizontale.

2) Registre de balayage hirizontal (R1)

Ce registre de 8 bits d'écriture seulement determine le nombre de caractère à visualiser par ligne horizontale.

3/ Registre de la position de la Synchronisation horizontale (R2):

Ce registre de 8 bits à écriture seulement determine la position de la synchro - horizontale sur la ligne horizontale.

4/ Registre de la largeur de la Synchro - horizontale (R3):

Ce registre de 4 bits d'ecriture seulement determine la largeur de l'impulsion de synchro-horizontale.

c/ Registres de Timing vertical (R4, R5, R6, R7, R8, R9,):

Le point de reference pour ces registres est la position la plus haute du caractère à visualiser.

Ces registres sont programmés en temps d'une rangée de caractères ou en temps de ligne de balayage

1) Registre vertical total (R4) et registre d'ajustement (R5)

La frequence de la synchro - verticale est determinée par ces 2 registres (R4 et R5).

Le temps d'une ligne de caractères est generalement un entier plus une fraction.

Le nombre entier moins 1 est programmé par R4 de 7 bits d'écriture seulement la fraction par R5 de 5 bits d'écriture seulement, comme un temps de ligne de balayage.

2) Registre de balayage Vertical (R6):

Ce registre de 7 bit à écriture seulement determine le nombre de rangées de caractères visualisés sur l'ecran, et il est programmé en temps de rangée de caractères.

3) Registre de la position de la synchronisation Verticale (R7)

Ce registre de 7 bits d'écriture seulement détermine la position de la synchronisation verticale tout en respectant la référence. Il est programmé en temps de rangées de caractères.

4) Registre du mode entrelacé. (R8):

Ce registre de 2 bit controle le mode d'analyse de l'image :

Bit	Bit					
1	0	Mcde				
0	0	Mode de Synchronisation				
1	0	normale (Non entrelacé)				
0	1	Mode de synchro- entrelacé				
1 1		Mode entrelacé et vidéo				

Pour notre cas c'est un mode entrelacé, imposé par le standard TV 625 lignes.

2) Registre d'adresse de départ (Haut et bas) (R12, R13) :

C'est un registre de 14 bits d'écriture seulement qui determine la première adresse pour le rafraichissement après un blanking vertical.

Il consiste en un registre de 8 bits inférieurs et un registre de 6 bits superieures.

3) Registres du photostyle. (Haut et bas) (R16 ,R17):

Ce registre de 14 bits d'écriture seulement est utilisé pour emmagasiner le contenu du registre d'adresse (Haut et baß) quand l'entrée du LPSTB est à un niveau haut.

Ce registre consiste en un registre 8 bits inferieurs et un autre de 6 bits superieurs .

4) Registre du curseur . (Haut et bas) (R14. R15):

Ce registre de 14 bits d'écriture et lecture emmagasine la **position** o du curseur.

Il est composé de 2 registres l'un de 8 bits inferieurs et l'autre de 6 bits superieurs.

8/ Registre d'adressage du maximum de lignes de balayage (R9) :

Ce registre de 5 bit d'écriture seulement determine le nombre de ligne, par rangée de caractères plus les lignes constituant l'interligne entre 2 rangées .

d) Autres registres:


1) Registre de depart du curseur (R 10):

Ce registre de 7 bits d'écriture seulement controle le format du curseur (voir fig.Suivante)

Le bit 5 controle le timing clignotement du curseur .

Bit 6	Bit 5	Mode de visualisation du curseur
0	0	Non lumineux
0	1	Le curseur n'est pas manifesté
1	0	Lumineux 1/16 vitesse du champ vertical
1	1	Lumineux 1/32 vitesse du champ vertical

Le bit 6 utilisé pour autoriser un curseur clignotant :



2) Registre de fin du curseur (Ril):

Ce registre de 5 bit d'écriture seulement fixe la ligne de balayage de fin du curseur .

Exemples de modes de Visualisation du Curseur.





Fig. N 7 Modes d'Interface.



RS	Registre d'adress	Registre		Unité de			! Nombre d
	4 3 2 1 0	#	File de registres	Programme	Lecture	Ecriture	For Bits
х	x. x x x x	х					
0	x	X	Registre d'adress	+	Non	Oui	5
1	0 0 0 0 0	Ro	Horizontal Total	Caractere	Non	Oui	8
1	0 0 0 0 1	R†	Balayage horizontal	11	1 #	11	8
1	0 0 0 1 0	R2	Position de la synchro horizonte	le "	"	"	8
1	0 0 0 1 1	R3	Largeur de la synchronisation	"		"	4
1	0 0 1 0 0	R4	Vertical total	Ligne Carac			7
1	0 0 1 0 1	R5	Ajustement vertical total	"	"	. "	5
1	0 0 1 1 0	R6	Balayage vertical	"	"	"	7 5
1	0 0 1 1 1	R7	Position de la synchro-vertical	"	"	"	7
1	0 1 0 0 0	R8	Mode entrelacé	"	,	11	2
1	0 1 0 0 1	R9	Maximum lignes adressé	Lignes de	11	n	5
1	0 1 0 1 0	R10	Debut du curseur	Balayage	II.	11	7
1	0 1 0 1 1	R1 1	Fin du curseur	111	17	Ŕ	7 5
1	0 1 1 0 0	R12	Adresse de départ (Haut)	n	ti	11	6
1	01101	R13	Adress de départ (Bas)	"	11	51	8
1	0 1 1 1 0	R14	Curseur (Haut)	"	Oui	Oui	6
1	0 1 1 1 1	R15	Curseur (Bas)	"	Oui	Oui	8
1	1 0 0 0 0	R16	Photostyle (Haut)	n	Oui	Non	6
1	1 0 0 0 1	R17	Photostyle (Bas)	n	Oui	Non	8

IV. 2. 3 Caractèristiques du CRTC:

- adresse de rafraichissement à 14 bits capable d'adresser 4 pages de 4 K caractères ou 8 pages de 2 K caractères, etc...

Le générateur d'adresse linéaire est dirigé par l'horloge (CLK), et permet de loger la position relative d'un caractère en memoire avec sa position sur l'écran.

Utilisant le registre d'adresse de depart le déroulement vertical est possible à travers les 16 K caractères.

Le générateur d'adresse lineaire répète la même sequence pour chaque ligne de balayage de la rangée de caractères.

- Visualisation avec deroulement vertical ou en page.
- Trois modes d'interface.
- Capacité alphanumerique et graphique complète.
- Matrice de caractères programmable (nombre de points trame).
- Nombre de caractères par ligne programmable.
- Nombre de lignes par écran programmable.
- Largeur et position de la synchronisation horizontale programmable.
- Position de la synchronisation verticale programmable.
- Registre du curseur programmable: détermine la position et la dimension du curseur sur l'écran.
 - Registre du curseur intégré.
 - Registre du photostyle intégré .
 - Aucun " buffer " de ligne nécessaire .
 - Compatibilité totale evec la logique TTL .
 - Alimentation unique + 5 \mathbf{v} .
 - Compatibilité totale avec le MC 6800 .

Les registres internes du CRTC sont programmable, par le MPU à travers le bus de données (DO - D7) et les signaux de controle = R/W, $C\overline{S}$, RS et E.

IV - 3 . Description du Système de Visualisation .

Comme le montre la figure ple contrôleur d'écran cathodique est la partie intelligente du terminal graphique. Il assure l'interface entre le MPU et l'écran de visualisation. Comme tel, sa fonction principale est la gestion de la mémoire de rafraichissement par un réseau de 14 lignes d'adresse (MAO - MA13), la mise en oeuvre dela mémoire de caractères par une séléction lignes (RAO-RA4), la synchronisation du système d'affichage avec le balayage du moniteur (H sync, V sync), ainsi que la gestion de l'écran par la sortie " apte à visualiser ("Display Enable "), et celle du curseur.

Tout le séquencement - dans le CRTC dérive de l'entrée d'horloge (CLK) .

Dand les terminaux alphanimeriques ce signal caractèrise la période du caractère. Cette période est un multiple de la période de pilotage du système d'affichage (ou fréquence vidéo), quand cette dernière est supérieur à 3 MHZ.

Le processeur communique avec le CRTC à travers le bus de données, par une lécture ou écriture dans la file. interne de registre du CRTC.

Les lignes d'adressage de la mémoire de rafraichissement sont multiplexées entre MPU et le CRTC. Les données apparaissent sur un bus secondaire; entre ce dernier et la ROM de caractères éxiste un registre tampon ou de vérouillage. Ce registre est validé par le signal de l'horloge haute fréquence.





Fig 1 8 Application typique du Controleur de TRC

Pour résoudre le contentieux entre le MPU et le CRTC pour l'accés à la mémoire : retain de rafraichissement, un certain nombre d'approches est possible :

1er/ Le processeur a toujours la priorité .

- 2º/ Le processeur a la priorité périodiquement ; il peut être synchronisé par une interruption pour éxécuter l'accés uniquement pendant le temps de relaxation horizontale et verticale ; c'est à dire dans la zone non active de l'écran .
- 3º/ Synchronisation du processeur par un cycles mémoire " WAIT " .
- 4º/ Synchronisation du processeur avec la période du caractère :





- Quand m , n sont des entiers , Tc est la période du caractère.

La famille M 6800 s'y prête bien à cette configuration du fait de la constance de la londueur de la période d'horloge. Cette méthode ne produit aucune charge sur le processeur, parcequ'il n'y a plus de rivalité pour l'accés à la mémoire.

La conception du bus secondaire est prévue pour l'utilisation de la RAM pour d'autres intentions.

Par exemple utilisant l'approche (4), une RAM de 64 K byte peut remplir les fonctions de stockage de données et de rafraichissement. Donc la mémoire d'écran est utili utilisée comme n'importe quelle mémoire. On dit alors que le contrôleur de CRT est transparent, vu d'un microprocesseur.

II - 3 . 1 Détermination de la fréquence de l'oscillateur :

Pour délivrer à sa sortie des points en synchronisme avec le balayage ligne, le registre à décalage doit être piloté par un oscillateur HF bien détérminé.

Nous nous proposons de calculer la fréquence de cet oscillateur, afin d'obtenir une image stable sur l'écran.

En effet un texte de (N) caractères par ligne demandera un passage de chaque ligne de caractère en (⁶⁴/N) µs, temps de chargement parallèle dans le registre à décalage inclus.

En réalité la durée utile, compte tenu du palier de garde avant (1,3 us), de la durée de l'impulsion ligne (5 us) et du palier de fin d'impulsion ligne (5,7us), représentés explicitement sur la fig 7 (Chapitre; Rappel sur la TV) se trouve être oue de 52 us seulement.

Ses problèmes de haute fréquence liés à l'emploi de circuits MOS commenceront à se poser dès que l'on veut atteindre 64 ou 80 caractères par ligne.

Dans notre cas les rangées ne sont que de 40 caractères et les problèmes de ce genre genre sont pratiquement éliminés.

Si l'on désigne par :

Nrc : le nombre de rangées de caractères.

N°/r : le nombre de caractères par rangée.

Le nombre total de caractères par écran sera:

$$N = N^{c}/r \times Nrc$$

Dans notre cas le format est de 20 x 40 , $d^{\prime}où \quad N=20 \ x \ 40 = 800 \ caractères \ par \ écran \ .$

D'autres part le format du caractère est de 9 x7 points.

Donc le nombre de points analysés par ligne de caractère, en tenant compte des 2 colonnes d'éspacement entre 2 caractères, sera :

$$(7+2)=9$$
 points.

D'où le nombre de points analysés par ligne de balayage:

$$N \text{ pa/}_{Lh} = 40 \times 9 = 360$$

Ce qui nous permet de détérminer la durée par point analysé :

$$dpa = 52 = 0, 144 \text{ us} = 144 \text{ ns}$$

Ceci nous imposera une fréquence minimale d'horloge de:

$$F_{\text{Min}} = \frac{1}{\text{dpa}} = \frac{1}{144.10^9} = \frac{6.9 \text{ MHZ}}{144.10^9}$$

On prendra une fréquence de 7 MHZ d'horloge pour avoir une image stable.

IV.3.2 Fonctionnement du système de visualisations.

Nous avons vu dans le chapitre consacré au rappel sur la télévision que l'image affichée est très fugitive. Il est donc nécéssaire de stabiliser cette image fugace. Pour ce faire on doit la recycler (toutes les 20 ms). Cela signifie que la liste d'affichage doit être décrite autant de fois que l'on désire réafficher son contenu.

IV.3.3 Mémoire de rafraichissement.

Comme l'indique la (^igure du schema global) la liste de visualisation est stockée dans une mémoire RAM spécialisée.

La transmission de caractères du clavier vers la visu se fait à tracers me microprocesseur.

Les caractéres ASCII provenant du microprocesseur sont stockés dans cette RAM, laquelle sera activée et controlée par le CRTC. Il est donc possible de conserver en mémoire, la liste de visualisation, qui sera appelée séquentiellement en avant ou en arrière par l'intermédiaire d'une petite logique associée et moyennant les registres d'adresse de départ, et d'adresse fin de liste ... sortie

Cette RAM delivrer les caractères ASCII qui serviront d'adresses pour le générateur de caractères, sons forme de 7 poids d'adresse (Ao - A6)

Les lignes de sorties constituent un bus de données secondaire, lequel bus est relié au bus principal, par l'intermediaire de "buffers" à 3 etats. Ce bus secondaire pourra être utilé surtout pour l'utilisation de la *RAM associée au CRTC pour le stockage de données et pour le rafraichissement.

IV.3.4 La mémoire de caractéres:


Une mémoire de caractéres est une simple mémoire, organisée de manière à pouvoir adresser séparement soit ses lignes et le type de caractére soit ses colones et ses caractéres. Dans ce type de mémoire le caractére est inscrit dans une matrice de b se (7x5 ou 9x7)


Le spot décrit toutes les positions de cette matrice séquentiellement point par point et ligne par ligne.

Pour notre application nous avons choisi la ROM MCM 6575. Cette mémoire présente une capacité alphanumerique du 128 caractéres.

IV.3.5 Etude de la MCM 6575

La fig montre que la mCM 6575 est constituée de six blocs: (Fig IV 6)





Fin 179 Schema Fenetionnel du MCM 6575

- Le décodeur d'adresses.
- D'une matrice mémoire de 8064 bits.
- D'une mémoire de contrôle de déplacement de 128 bits.
- D'un décodeur ligne.
- D'une matrice d'éffacement.
- D'une matrice de séléction.
- De"buffers" de sorties.

1) Caractéristiques.

- Le temps d'accés (on temps de lecture) maximum est de 500 ns.
- → Le temps maximum d'accés d'adresse : 500 ns.
- Le temps d'accés maximum de section ligne 500 ns.
- Dissipation maximale: 800 mw.
- Capacité de déplacement des caractéres.
- Compatililité TTL/AOS.
- 3 Sources d'alimentation + 3,0v; + 5 V; 12 V.

2/ Mode d'adressage:

Elle recoit 7 poids d'adresse en code (ASCII) aux entrées (Ao-A6), permettant d'adresser un des 128 caractères, et suivant la valeur des bits (RSo - RS4), les lignes du caractère adressé serent selectionnées. Parceque le caractère est formé de 9 rangées de 7 points, l'adresse du type de caractère doit être appliquée séquentiellement 9 fois aux entrées (Ao - A6) en synchronisme avec le balayage ligne, tandis que les bits (RSo - RS4) évoluent de 0 à 16.

Pour cette mémoire un point allumé correspond à un "1" logique en sortie alors qu'un point éteint correspondrait à un "0" logique.

La sortie du contenu du mot adressé s'éffectué en paralléle sur les sorties (De - D6). On dispose d'un registre à décalage piloté par l'horloge HF. Ce registre à décalage convenablement chargé par ce mot paralléle, pourra fournir à la cadence de l'horloge, les points séries.

Le chargement paralléle s'effectue pendant un bref instant entre les caractéres. La sortie série de ce registre est mixée au signal vidés et on obtient sur l'écran une ligne compléte du générateur de caractére.

Au 9^{eme} top on éfféctue un nouveau chargement paralléle. Ainsi aux 7 tops suivants on aura ((posé)) une deuxième ligne de la matrice du second caractère sepărée de la première par 2 tops (qui pouvons se matérialiser par un noir, si la vidéo reste au noir pendant le changement paralléle).

Les registres internes du CRTC sont programmables par le processeur, par l'intermédiaire du bus de données et les signaux de contrôle R/W, CS , RS et E .

V . 1 Initialisation:

Les registres (RO - R15) doivent être initialisés après la mise sous tension du système. Le processeur charge les registres du CRTC séquentiellement à partir d'une table firmware.

Dans notre cas où le moniteur est un récépteur de TV (CCIR 625 lignes), l'initialisation du (MC 6845) consiste à l'adapter aux modes de balayages et de synchronisation du récépteur .

Initialisation des registres de séquencement horizontal : (Fig V 1) - La duree d'une ligne de balayage en 625 lignes est de 64 µs .

La fréquence d'horloge qui doit piloter le registre à decalage étant de 7 MHZ donc la période est de 0,144 µs .

Pour l'analyse d'une ligne d'un caratère il faut analyser 9 points (7 pointseffectifs et 2 de séparation).

D'où la période d'un caractère affiché :

$$Tc = 9 \times 0,144 \text{ us} = 1,296 \text{ us}$$
.

- Le Nombre de caractères total qu'on peut afficher sur une rangée est programmé par Ro .

> 64 = 49,382 µs. On prend 49 pour avoir un nombre entier de périodes de 1.296

caractères .

Le nombre programmable est : $49 - 1 = 48 \overline{J_c}$.

soit en hexadecimal: 30.

Nembre de caractères à visualiser par rangée : programmé par R1 = On avait choisi une rangée de 40 caractères,

d'où:

Ce qui représente à pev-prés la durée utile de la ligne de balayage écran qui est est de 52 us.

La valeur programmable est $\underline{40}$ T_c soit en hexa: 28.

2/ Position de la synchro - horizontale ; (programmée par R2) : Elles est de 52 µs durée utile pour 1,3 µs pour le palier avant

 $\frac{53.3}{1.296} = \frac{41.126}{}$ on prendra $\frac{41}{}$.

L'adresse memoire initial (NA) est determinée par le Contenu de 212/213

La valeur programmable est 40 soit en hexa: 31.

3/ R3 . Largeur de l'impulsion de synchro :

En (625 lignes CCIR) cette impulsion varie

entre: $5 \pm 0.2 \, \mu s$.

d'où, $\underline{5} = \underline{3.85}$ on prendra $\underline{4}$ $\overline{1}_c$

La valeur programmable est 4.

- V.1.2 <u>Initialisation des registre de séquencement vertical</u>: (Fig) \(\frac{1}{2} \)

 Pour l'analyse d'une trangée de caractères, il faut analyser 14 lignes (9 lignes éfféctives est 5 interlignes) d'où la durées d'une rangées de caractères:

 14 x 64 us = 896 us
- 1/ Nombre de rangées succeptible d'êtres affichées :

Le balayage d'une trame dure 20 µs, d'où :

$$\frac{20.000}{896} = 22.321$$
.

Le nombre entier 22 sera programmé par R4 et la fraction (0,321) sera programmée par R5.

Pour R4 la valeur programmable est 22 - 1 = 21.

$$22 \times 896 = 19.72 \text{ ms}$$

Pour R5 la valeur programmable est :

$$\frac{0,320}{64} = 5$$
.

2/ Ncmbre de rangées à afficher (R6):

on a choisi 20 rangées pour notre format, soit:

$$20 \times 896 = 17,92 \text{ ms}$$

3/ (R7) position de la synchro trame:

1,6 ms est nécessaire pour le retour trame d'où,

$$20 \text{ ms} - 1,6 \text{ ms} = 18,4 \text{ ms}$$

La valeur programmable est :

$$20 \times 896 = 17,92 \text{ ms}$$





fig V2 Format de L'ecran



.. Nht: Nombre de caractère total qu'un peut efficher horizontalement Sequencement pour les modes entrelacé et non entrelacé L'exemple est pour un Curseur programmé pour - Registre du Curseur = NCH+2

Les régistres de l'Ein du Curseur = 1

4/ (R8) Mode Entrelacé:

Dans notre cas le balayage est entrelacé d'où:

- le bit 0 du registre R8 doit être à 1 ,
- le bit 1 du registre R8 doit être à 0 .

Et la valeur programmable est " 1 ", soit en hexa 01 .

5/ (R9) fixe le nombre de lignes de balayage par rangées de caractères plus l'interlignes.

Dans notre cas ce nombre est 14 . (qui est la valeur programmable) .

6/(RIO) Début du curseur: (Fig) \widehat{Y} 3)

Il se situe à la 11 em ligne de balayage c'est à dire en dessous du caractère de 2 interlignes .


- 7/ (R11) Fin du curseur :
 A la 11 en ligne de balayage .
- 8/ (R12) Adresse de départ (H): 0 (00 en hexa).
- 9/ (R 13) Adresse de depart (L): 128 (80 en hexa).

Initialisation du CRTC pour l: format 40x20.

Pour le standard 625 lignes

Registres	timité de	.Calcul.		rogrammables
	Programme		Decimal	Hexadesimal
R0	Te	49 × 1,296 = 63,5 дз	49-1 = 48	Ngt = \$30
R1	Tc	40 x 1295 = 51,848 µs		NcH = \$28
R2	Tc	41 × 4,296 = 53,136,43		Npsh = \$31
R3	Tc	4 x 1,296 + 5,184,15		NLsh : \$ 04
R4	Ter	22 x 896 :19,72 ms	22 - 1 - 21	Nvs = \$15
R5	TsL	5 x 64 ps = 0,32 ms		Naguet = \$05
R6	Tor	20 x 896 = 17,92 ms		Nrcv = \$14
R7	Ter	20 x 896 = 17,92 ms	20	Npsv = \$14
R8	of profes. Joseph			\$01
R9	Tsl		14	\$0E
RIO	Tsi		11	\$08
RII	Tsl		11	\$08
RIS	20 Aug			\$ 00
R13			128	\$ 80
RIA	and the state of t			\$ 00
R!5			128	\$ 00 \$ 80
	The second control of			

Tol: ausé d'une ligne de balayage (60 ms).



Programme d'initialisation

	PAG	E 00	1 CRTI	NT			
	1				W.	NAM	CRTINT
	2	00				ORG	\$ 0
	3	00	5F			CLR B	
	4	01	CE	0020		LDX	# \$ 20
	5	04	F7	9000	CRTI1	STA B	\$ 9000
	6	07	1 6	00		LDA A	0,X
	7	09	B7	9001		STA A	\$ 9001
	8	OC	80			INX	
	9	08	5C			INC B	
	10	OE	CI	10		CMP B	# \$ 10
	11	10	26	F2		BNE	CRTII
	12	12	3F			SWI	
	13	20				ORG	\$20
	14	20	30		CRTTAB	FCB	\$30, \$28,\$31, \$04
	15	24	15			FCB	\$15, \$05, \$14, \$14
5	16	28	01			FCB	\$01, \$0E ,\$0B, \$0B
	17	20	80			FDB	\$80, \$80
	18		00			END	
	CRT	II 4	CRTT	AB 2	20		

Commantaire

L'accummulateur B est utilisé comme compteur, au debut il est vide.

D'autre part l'indexe pointe la zone de stockage des donnees et il est chargé r par la valour 32.

L' contenu de l'accumulateur B est stocké à chaque fois dans la position de memoire 9000 qui est l'adresse de la file de registres du CRTC. Donc en evoluant de zero à seize l'accumulateur B va permettre le comptage des 16 registres à initialiser.

Le MPU va chercher le contenu de l'adresse pointéepar le registre d'index et le stockage dans l'accumulateur A . Ce contenu est ensuite chargé dans le registre du CRTC correspondant .

On incremente ensuite le registre d'indexe et l'accumulateur B d'une unite pour passer au registre suivant et a son contenu, et ainsi de suite jusqu'au dernier registre du C R T C.

V.1-3 Addressage - du générateur de caractères et Visualisation

Definition du Problème :

Le microprocesseur transmet dans la mémoire associée au MC 6845 un caractère ... ASCII sous forme de sept poids d'adresse.

Le générateur de caractères reçoit sept poids d'adresse et suivant les valeurs de (RSO - RS3) envoie après la conversion parallèle serie, sur la grille du tube cathodique, un mot de 7 bits correpondant à une rangée de la matrice du caractère à visualiser. Parce que le caractère est formé de 9 rangées de 7 points, l'adresse (Ao - A6) doit être appliquée séquentiellement 9 fois au générateur de caractères.

Pour l'affichage d'une rangée de 40 caractères, le premier caractère ASCII est envoyé sur le générateur; Le mot de 7 bits correspondant à RSO = 0 ,RSI = 0, RS2=0 RS3 = 0 , délivrés par le générateur de caractères est transmis vers un registre parallèle/serie . Ce mot est visualisér sur la ligne de balayage 1 . Le second caractère ASCII correspondant est delivré par la RAM de donnée, sous controle du MC 6845 et: sert d'adresse pour le génerateur de caractère qui transfert vers l'ecran les 7 bits de la premiere ligne du second caractère. Ces tits sont visualisés sur la ligne de balayage 1 decalés par rapport au premier caractère de 2 bits. Le meme processus contenue, sous controle du MC 6845, jusqu'a ce que la première ligne de balayage soit completement parcourue.

La meme sequence est repetée jusqu'a ce que la première rangée de caractères (9 lignes de balayage) ait été completement affichée.

la meme façon on affiche une deuxieme rangée, ensuite une troisième et ainsi de suite jusqu'a 20^{em}.

1) Transfert de donnée

Pour le transfert de données de la RAM du MPU dans la RAM associée au CRTC, on utilise comme pointeur le registre d'index et le pointeur de pile.

L'index pointe vers le debut de la zone de depart, dont l'adresse de debut est (Beta + 1). Le pointeur de pile vers la zone d'arrivée dont l'adresse de debut est (Gamma).

Remarquons que l'utilisation du pointeur de pile comme pointeur implique le magquage des interuptions et la sauvegarde du contenu du pointeur de pile dans les positions de memoire SAUV et SAUV + 1 à chaque transfert.


Le programme ne comporte qu'une boucle. Se test de fin de zone est simple et use fait sur le registre d'index. Le principe de la la recopie est trés simple:

- Transfert d'un octet par l'intermediaire de l'accumulateur A
- du pointeur X
- La decrementation du contenu du pointeur de pile SP se fait automatiquement à chaque transfert
- Test de X .
- 2) Adressage du Generateur de caractère et Visualisation

L'horloge (CLK) amene le CRTC à adresser la memoire associée à l'aide de (MAO - MA13) en quête de caractères .

Ces caractères ont la forme de mots de 7 bits(ASCII) et sont envoyés à l'entrée du generateur de caractères. Celui -ci decharge ses matrices de points dont on adresse les lignes et les caractères dans un registre a decalage qui deverse son contenu dans la vidéo.

L'élaboration d'un caractère resulte du balayage de neuf lignes de 7 bits, donc de la lecture dans la ROM de caractères de 9 mots de 7 bits.




Msp: Position de mémoire indiquée par le SP MX: Position de mémoire indiquée par l'index.

3 / Programme de transfert de donnée

×		77
	LDX	# Debut
	SEI	
	STS	
	LDS	# Gamma - 40
Bouch	LDAA	0,X
	PUSHA	
	INX	
	CPX	₩ Z fin
	BNE	Boucle
	LDS	
	END	

Commentaire.

- Chargement en Immediat de l'adresse du debut de zone de depart. Sauvegarde du pointeur de pile
- Chargement en Immediat de l'adresse de fin de zone d'arrivée.
- -Chargement de l'accumulateur avec la position de memoires definie par X.
- Transfert du contenu de l'accumulateur vers la position de memoire definie par le SP.
- Incrementation du contenu de X .
- Detection de fin de zone .
- Saut à l'adresse " boucle " si la recopie n'est pas finie.
- Rechargement du pointeur de pile avec le contenu avant transfert.



1 .1 La mémoire de rafraichissement :

La figure montre une RAM de 16 K bytes qui servira au stockage de la liste de visualisation afin de pouvoir rafraichir l'écran toutes les 20ms.

La RAM utilisée est la MCM 6616 d'une capacité de 16 K bits. Pour avoir les 16 K bytes dont on a bescin on a regroupé 8 de ces mémoires de façon à ce que chacune d'elles ser. à la mémorisation d'un bit. A la sortie on obtient des mots de 8 bits dent 7 bits servirons à l'adressage de la ROM de caractères.

Bien qu'on a besoin de mots de 7 bits seulement à la sortie, on a choisi des mots de 8 bits.

Ceci explique le fait que la mémoire de rafraichissement pourrait être utilisée pour d'autres fonctions ("stockage de données " du système MPU).

Par exemple une mémoire de 64 K bytes peut remplir les fonctions de rafraichissement et de stockage de données; en même temps.

Caractèristiques. de la MCM 6616 L4:

- Elle est organisée en 16.384 x 1 bit .
- Le temps d'accés est rapide : 250 us.
- Elle posséde 2 lignes de selection utilisant des strobes (CAS et RAS).
- Sa dissipation de puissance est basse: moins de 600 mw .

alimentations .


- 3 sources d'alimentation sont nécéssaires :
- V_{DD} de 10,8 à 13,2 Voc
- Vcc de 4,5 à 5,5 V.c
- $-V_{BB}$ de -4,5 V.c à -5,5 V.C.

1/.2 Le registre à décalage :

Pour la conversion de l'information affichable présente aux sorties (DO -D6) de la ROM de caractères, de façon à ce que le spot soit excité séquentiellement par ces 7 bits, on utilise un registre à décalage. Ce registre est solidairement lié à la ROM et il est piloté par l'oscillateur HF (7 MHZ) de manière à ce qu'il y ait un synchronisme entre l'analyse et l'affichage du caractère.

Nous avons choisi le MC 14021 en technologie C -MOS qui est un registre statique à 8 bits .

Ce registre peut être utilisé soit en mode serie soit en mode parallèle.(fig)
Pour son utilisation en mode serie l'entrée P/S est constament à "O"
D'autre par comme on a besoin que de 7 de ces bascules, notre sortie sera en Q7.






Fig Schema Logique du registre à decalage statique à 8 bits sorties
"MC 14021 B"

Ł	Horloge	bs	P/5	1 CP6	Gy t= h+7	Q8 t=n=8
n		0	0	0	?	?
h +1		1	0	1	0	?
11+2		0	0	0	1	0
n+3		1	0	1	0	1
	1	X	0	Q6	Q7	Q8

Mode parallele.

Horloge	Ds	P/5	Dm	* Qm	
Χ	Х	1	0	0	-
X	X	1	1	1	

^{*} Q6, Q7 et Q8 Sont disposible

X sans attribution 0 on 1


(19)

V /.3 La sortie vidéo :

La conversion du parallèle en serie ainsi effectuée, pour être visualisées ces informations doivent subir au préalable un traitement.

D'abord pour l'obtention du signal composite (vidéo de synchro), il faut prévoir prévoir un étage mélangeur vidéo synchro. D'autres part pour pouvoir entrer sur la prise d'antenne il faut que ce signal soit modulé. Dans ce cas on utilisera un miodulateur (UHF ou VHF) . (Il existe des modulateur digitaux)

Finalement le signal obtenu est digital pour l'utiliser il faut un troisième étage qui fera la conversion du digital à l'analogique .



V /.4 Les " buffers " à 3 etats "

Ce sont des portes de puissances dont la sortie peut prendre 3 états: un état au n niveau logique "1", un état au niveau logique "0" et un troisième état de haute impédance dans lequel la sortie est équivalente à un circuit ouvert. Ce troisième état avantage énormement la mise en parallèle de plusieurs eircuits dont un seul est en service à la fois.

Pour nos applications nous avons choisi le MCM 14503 en technologie C - MOS. Ce circuit comporte 6 portes et 2 entrées de validation " Disable " (voirfig)

7.5. Le Multiplexeur:

C'est un interrupteur séléctif à N entrées et une sortie. On séléctionne l'entrée qui sera envoyée à la sortie à l'aide d'entrées de séléction.

Pour faire ce choix le multiplexeum recoit une adresse de n bits telle que : ${\tt N}=2^{\rm h}$.

Nous avons choisi le MCM 14052 en technologie C - MOS , Pour multiplexer les entrées d'adresse de la mémoire de rafraichissement entre le bus adresse (AO - A15) du MPU et Les 14 lignes (MAO - MA13) du CRTC .




Fig Schema du MC 14503B "Buffers à 3-etats"

Table de verité

Inn	entrée Disable	Outn
9	0	0
1	0	1
X	1	Haute Imp dance

X = 0 m 1

V /.6 Le circuit tampon " Latch ":

Entre la RAM de rafraichissement et la \mathbf{RQM} de caractères se trouve un circuit tampon .

Ce circuit délivrera donc à sa sortie l'information présente sur les sorties (DO - DO7) de la MCM 6616, les qu'il recoit un strobe (horloge) et que ses entrées (DO - D3) sont à un niveau "O" ou à un niveau "1".

Il est verouillé sur les fronts arrière ou avant des impulsions des entrées (${\tt DO}$ - ${\tt D4}$) .


L'emploi de ces mémoires tampons à été rendu nécéssaire pour maintenir l'information permanente en sortie de la RAM, tandis que l'adressage (Ao - A6) de ces RAM est entrain de changer.

Pour avoir un synchronisme entre l'adressage et l'affichage, ce latch est piloté par le même oscillateur HF (7MHZ). que le registre à décalage. (voir fig)

.7 Le clavier alphanumérique :

Ce clavier est identique à celui d'une machine à ecrire. Il permet l'inscription de textes et l'envoi de paramètres alphanumériques. Le nombre de touches ainsi que la nature des signes disponibles seront fonction du code utilisé: ISO, QWERTI, ASCII, etc... Pour notre cas nous utiliserons un clavier à code ASCII. Le principe de fonctionnement est basé sur l'injection d'un signal d'interruption qui, s'il est accepté, proquera la lecture dans un registre tampon du code du caractère concerné -

Précisons l'existance, lors d'édition de textes, du repère particulier appelé • curseur " et qui indiquera la position du prochain caractère.



Data	Horloge Bustrobe	Q
0	0	bornees
Γ	0	Yeroui Hé
1	1	bonnée
	1	Veroui Lui

sits 4	à	6			0	1	2	3•	4	5		
				0	NUL.	DLE	SF	6)		P		P
				1	SOH	DC:	1	1	A.	(2	n	G.
		1		2	STX	DC2	79.	2	13	77	to.	r
			1	3	ETX	DC3	#	3	C	S	411	5
			à	4	COT	DC4	*	4	D.	1	11	
			1	-5	ENO	MAK	10		f	()	10	u
		1	1	47	ACK	SYN	8.	6	F	V	1	v
	12		7	BEL	ETB		7	G	W	G.	V*/	
Bits 0	d	3		8	68	CAN		8	+ +	X	t1	×
			11	9	HT	EM)	Э.	1	16.5	. 1	Y
			1	A	1.F	31/3	-		J	7	- 1	7
	- 1	13	VT	ESC	4		K	1	- k			
		1	6	F.E.	FS			L		1		
		**	D	CR	GS			1.1	- 1	(11		
				E	SC	RS		3	N		21	
		F-	51	US	7	200	0	147	C.	DI		

Figure 3 : Code ASGII

CONCLUSION .

Nous avons l'avantage de profiter des progrés de la technique qui fait que toute la partie synchronisation et balayage du texte sur l'écran TV ainsi que la gestion de la ménoire de rafraichissement et la gestion du curseur, peut tenir dans un circuit intégré unique :

" le controleur d'écran cathodique " (MC 6845). Ce circuit est complétement programmable par le MPU .Il constitue la partie intelligente d'un terminal alphanumerique.

Le fait de disposer d'un nombre de lignes programmables, de caractères par lignes programmables, d'un curseur programmable, le renduct universel.

Dans notre travail on a etudié une application typique du CRTC pour l'affichage sur écran TV 625 lignes .

Si on dispose d'un standard différent du notre on peut profiter du travail effectué dans le cadre de ce projet en changeant certaines valeurs de programmation.

Donc pour n'importe quel moniteur utilisé, il suffirsit l'initialiser ce CRTC.

D'autre part le choix de 40 caractères par rangée est assez raisonnable, et les problèmes de haute frequence liés à l'emploi de circuit MOS sont pratiquement evités.

Il ne faut pas toutefois perdre de vue que tous les circuit utilisés dans notre cas sont digitaux et du même constructeur, d'où une grande fiabilité quand à la réalisation de ce système.

Le fait que tout est programmé dans ce système procure une grande souplesse d'adaptation du " terminal " à differentes applications .

- BIBLIOGRAPHIE -

- H. LILEN : Du micro processeu r au micro ordinateur.

 Editions RADIO.
- <u>H. LILEN</u>: Programmation du Microprocesseur .

 Editions RADIO .
- P. MORVAN et M. LUCAS: Images et Ordinateurs.

 Editions LAROUSSE.
- Documentation MOTOROLA:
 - M 6800 : Microprocessor Programming MANUEL.
 - M 6800 : Microcomputer Système design DATA .
 - Mc MOS HANDBOOK .
 - Mc 6800: CRTC .
- R. CARRASCO J. LAURET : Cours fondamental de TV .

 Editions RADIOS .
- Revues MINI MICRO .
- Projet de Fin d'études :

Etude et realisation d'une unité de commande d'un Microprocesseur.