



FILIÈRE D'INGENIEUR EN ELECTRONIQUE

PROJET DE FIN D'ETUDES

ETUDE D'UN PHASEMETRE NUMERIQUE



Proposé Par :

Mr. ESCALUP
Ingénieur

Etudié Par :

Mr. K. KERROUM

PROMOTION JUIN 1978

EXHIBIT Q1B003

DEPARTEMENT ELECTRICITE
FILIERE D'INGENIEUR EN ELECTRONIQUE

PROJET DE FIN D'ETUDES

ETUDE D'UN PHASEMETRE
NUMERIQUE

Proposé Par :
Mr. ESCALUP
Ingénieur

Etudié Par :
Mr. K. KERROUM

A Mes Parents

KERROUM KAMEL

- Je tiens à remercier toutes les personnes qui m'ont aidé de près ou de loin à la réalisation de ce projet
- Mes remerciements vont particulièrement à Monsieur ESCALUP qui par ses remarques judicieuses et son aide précieuse, m'a guidé au long de mes travaux.

K. KERROUM

PLAN DE L'ETUDE.

Introduction au VOR.

Chapitre 1: Généralités sur les phasemètres à lecture directe ou à affichage numérique.

Chapitre 2: Etage écriveur et mise en forme.

Chapitre 3: Traitement logique - Processus d'intégration.

I) Principe.

II) Chronogramme de la logique.

III) Système d'indication du sens du déphasage

IV) Processus d'intégration.

Chapitre 4: Conversion analogique numérique.

I) Définition

II) Convertisseur à rampe

III) Convertisseur à double rampe

IV) Comptage decimal

V) Régistre mémoire

VI) Décodeurs BCD/7 segments

VII) Affichage numérique.

INTRODUCTION AU VOR

Un système d'aide à la navigation très répandu et très utilisé est le VOR. Ce système VOR fonctionne sur VHF. Il est à correspondance Azimut-Phase ce qui signifie que la mesure de l'azimut s'effectue à partir d'une mesure de phase. En ce qui concerne la navigation par VOR deux signaux 30Hz sont extraits de l'onde rayonnée par les émetteurs du récepteur : l'un est nommé signal phase de référence parce que la phase est immuable quelque soit la position du récepteur en azimut (angle du rayon vecteur balise avec le rayon vecteur Nord magnétique). Le second signal est appelé signal de phase variable parce que son déphasage par rapport au signal de référence varie comme l'azimut. Lorsque l'avion est au Nord il reçoit deux signaux en phase ; s'il est à 90° (EST) le déphasage est de 90° , s'il est à 180° le déphasage est de 180° . À partir des deux signaux de 30Hz un phasomètre si affichage numérique mesure le déphasage. Il existe aussi des phasomètres à aiguille (lecture directe). La sortie vers un calculateur.

Chapitre I.

Generalités sur les phasemètres à lecture directe ou à affichage numérique.

La phase dans de nombreux équipements : radionavigation - radiogoniométrie - servomecanismes constitue le paramètre essentiel de l'emploi du phasmètre. Il est tout récent. La phase est la translation angulaire d'un décalage dans le temps séparant deux signaux électriques de configuration périodique. Rappelons que le signal le plus apte si la mesure est le signal sinusoïdal (dans notre cas on a deux signaux sinusoïdaux de 30 Hz) et que la mesure du déphasage d'un signal (phase variable) consiste à déterminer son avance ou son retard par rapport à un signal de même fréquence.

Les constructeurs ont de grandes difficultés à la fabrication de phasemètres car toute sorte de précisions s'avèrent nécessaires : sélection rigoureuse des composants, vieillissement, appariement de certains éléments actifs, méthode de réglage élaborée, fiabilité, précision.

La différence entre un phasmètre à lecture directe et un phasmètre à affichage numérique réside dans l'affichage du résultat. Dans le premier cas l'affichage est obtenu sur un galvanomètre dans le second cas on connaît un voltmètre numérique à quatre digits en prévoyant une sortie BCD.

La constitution d'un phasmètre numérique apparaît assez simple si l'on juge le schéma synoptique de la figure 1.

On notera : A_s signal à phase variable. B_s signal à phase fixe.

Chacune des entrées débouche sur un étage émetteur qui a pour mission de transformer la forme sinusoïdale en signaux rectangulaires à fronts de montée et de descente très courts. La mise en forme suivante délivre les signaux logiques nécessaires à l'attaque "TTL" du circuit de traitement. Ce dernier comporte entre autre un circuit « ou exclusif » qui fournit une suite d'impulsions de largeur négocierusement égale au décalage existant entre les tensions A_s et B_s appliquées à l'entrée. Un circuit intégré qui transforme en voltage moyen la tension équivalente au décalage. Une partie rend disponible la tension « analogique » composante continu esprimant la pente de conversion « tension - degrés ». En appliquant cette tension à un voltmètre numérique on obtient toute la précision souhaitable.

Le traitement logique déclenche une bascule B qui s'inverse une fois pour toute à l'application des signaux A_s et B_s pour éclairer le lampes, selon que le premier signal est en avance ou en retard sur le second. Le mécanisme de ce levier de doute sera expliqué par le schéma même du système logique.

Le Phasemètre numérique comprend un très grand nombre de composants et il n'est pas très pédagogique d'en donner le schéma complet. Celui ci est donc représenté sous forme de blocs fonctionnels. Si l'on a compris le fonctionnement des blocs pris séparément, l'étude de l'ensemble se trouvera grandement facilitée. La reproduction complète du schéma devra être rendue ainsi motivée.

Ce phasemètre est à forte impedance d'entrée et de faible impedance de sortie afin d'obtenir une réduction considérable de la puissance consommée.

La bande "passante" est étroite, une précision nettement améliorée.

L'indication numérique (affichée) est exempte d'un grand nombre d'erreurs affectant un phasemètre à lecture directe: fidélité, mauvais contacts, champ parasite, coefficient de température.

Les principaux phénomènes gênant la mesure du déphasage sont :

- bruit thermique dans une résistance et dans une impedance.
- bruit de fond dans une impedance.
- bruit caractéristiques des transistors.
- les ronflements : un mauvais filtrage de la source peut engendrer des ronflements.




Fig. 1: Schéma synoptique
d'un phasemètre numérique.

Chapitre 2

Etage émetteur et mise en forme.

Il faut transformer les signaux sinusoidaux (30Hz chacun) appliqués à l'entrée des étages afin qu'ils soient compatibles TEC. Le montage de la figure A) utilise deux circuits intégrés très classiques (TA703 et le TA702) montés en émetteur et plusieurs transistors, diodes et autre semiconducteur.

Chaque entrée débouche sur un circuit RC de liaison dont l'impédance est évaluée à 820 k Ω aux fréquences moyennes.

Les résistances R₁ et R₂ constituent un pont diviseur qui évite de reporter sur les entrées la non linéarité des diodes D₁ et D₂. Ceffeci écrevient le signal à ±0,7V (tension de seuil d'une diode à silicium) environ et protègent le transistor à effet de champ qui suit contre les surcharges d'entrée. On fait par ailleurs appel à un TEC afin d'obtenir une grande impédance branchée sur les diodes afin que ceffeci remplisse leur fonction limiteuse avec le maximum d'efficacité. Le couplage direct avec le transistor BC 2126 permet d'accroître l'amplification faible avec le TEC précédent.

Le microcircuit suivant comporte un ampli opérationnel dont les principales caractéristiques sont données par le tableau suivant:

| | |
|-----------------------------------|---------------|
| condition de mesure: Tambiente | 25°C |
| Tension de sortie comprise entre: | ± 3 Volts |
| décalage de la tension d'entrée | 1mV |
| décalage du courant à l'entrée | 50 nA |
| Résistance d'entrée | 100KR |
| Résistance de sortie | 150R |
| consommation de puissance | 80mW |

Le TA709 comporte deux possibilités de compensation entre les bornes 6 et 1 et entre les bornes 5 et la sortie 6. En effet le gain en boucle ouverte du TA709 est élevé entre 25000 et 40.000 (soit environ entre 88 et 97 dB) et sans compensation il se met à osciller sur un seul résonateur ne réussissant pas à compenser sur plus de 60 dB.

Dans notre schéma une compensation élémentaire consiste donc à connecter des capacités $C_2 = 10\text{pF}$ entre les bornes 1 et 8 et $C_6 = 3\text{pF}$ entre les bornes 5 et 6. Pour élargir la bande passante une résistance $R_{10} = 1\text{KR}$ est branchée en série avec C_2 . Le condensateur C_6 introduit dans la caractéristique de réponse une fréquence de coupure f_1

telle que:

$$f_1 = \frac{1}{2\pi C_1 A_2 R_a}$$

R_a : résistance vue entre la borne 1 et la masse.

A_2 : Gain en tension de l'ampli (TA_4 et TA_6)

- 7 -

La résistance R_5 série, de 50 Ω environ connectée en sortie du $\eta A 703$ élimine les oscillations dues aux faibles charges capacitatives. Lorsque la liaison à l'étage suivant est directe comme dans notre cas une compensation de la tension de décalage du $\eta A 703$ s'oppose, c'est le but poursuivi par le potentiomètre P_2 dont le curseur aboutit via un atténuateur par 100 ($R_{16} \# 100\Omega$ $R_{17} \# 10k\Omega$) à l'amplificateur inverseuse 3.

Le microcircuit comprenant le $\eta A 703$ fonctionne en limiteur d'alternance grâce aux diodes D_3 et D_4 . En continu le gain de l'étage est limité par le rapport $\frac{R_g + R_{13}}{R_g}$ qui est de l'ordre de 20.

Les résistances R_g et R_{13} sont en effet découplées par C_3 . En alternance le gain est défini par le rapport $\frac{R_{14}}{R_g} \# 100$ et ce jusqu'à concurrence de l'action limitatrice des diodes D_3 et D_4 (jusqu'à 0,7). lorsque celles-ci conduisent, le gain de l'étage devient en effet presque nul.

L'étage suivant a été choisi à telles fins que le signal livré soit compatible TTL. Il comporte un circuit opérationnel le $\eta A 702$ dont les principales caractéristiques sont données par le tableau suivant:

| |
|--|
| Condition de mesure : Température ambiante 23°C |
| Tension de sortie $+12V$ $-5V$ |
| Tension de décalage à l'entrée 0,5 mV Courant de décalage à l'entrée 0,18 mA. |

Une surtension appliquée à l'entrée du 74A702 puisque de l'endommager si son niveau dépasse la tension maximale permise*. Pour parer à cet inconvénient on place deux diodes D_5 et D_6 montées "tête bêche".

La compensation en fréquence est réalisée en reliant les bornes 4 et 8 par C_{10} . Lorsque le 74A702 attaque le circuit classique de logique deux précautions sont alors à prendre :

1) La tension de sortie du circuit linéaire ne doit qu'une exceder la tension d'entrée du circuit logique.

2) Le courant de sortie du circuit linéaire ne doit pas dépasser la valeur maximale admise.

On obtient si ces deux résultats grâce aux deux diodes D_7 et D_8 .

La diode D_8 limite l'excursion à environ -0,7 volts. La résistance interne de l'amplificateur permettant alors de maintenir le courant de sortie à une valeur compatible avec son bon fonctionnement.

La diode D_7 est connectée entre la base du transistor de puissance et la ligne d'alimentation positive du circuit de logique ainsi la tension de sortie ne peut exceder cette dernière.

Pour ce faire on aligne la sortie à +5 volts en reliant la borne 6 du 74A702 à une source constante de +5 V via la diode D_9 . Ainsi la tension apparaissant en 7 ne peut monter au delà de +5 volts,

inversément grâce à D_8 . La dite tension ne peut devenir négative.

Le signal est donc sensiblement aligné au niveau 0.


Le MA 702 utilisé fonctionne en comparateur puisque la sortie 7 revient via une résistance R_{22} sur l'entrée non inverseuse 3.

La réaction étant positive l'étage bascule rapidement et c'est si chaque sollicitation d'entrée.

En raison du fait que le MA 702 fournit à sa sortie des niveaux logiques il est tout naturellement destiné à être suivi par des circuits logiques. Son niveau bas doit se situer autour de 0V et son niveau haut doit par conséquent être positif.

On reçoit les signaux rectangulaires A et B en parfait synchronisme avec les signaux d'entrée A_s et B_s lesquels sont sinusoïdaux.

On obtient les signaux suivants.



Remarquons que le circuit de mise en forme est assez complexe un schéma de mise en forme peut être réalisé plus facilement à l'aide d'un circuit intégré le LM311.





Fig 1 : Schéma de l'amplificateur correcteur.
IC₁: 74703 IC₂: 74702

11.

Autre schéma de mise en forme:



Le signal de référence e_a est appliqué aux entrées du comparateur Q_1 par l'intermédiaire d'un réseau composé R_1 - R_2 et D_1 à D_4 . Ces éléments ont pour fonction de protéger le comparateur contre les surcharges éventuelles.

Un circuit identique peut être réalisé pour le signal variable e_b . Les sorties des deux comparateurs attaquent un circuit "ou exclusif" comme dans le cas précédent.

Chapitre 3.

Traitement logique. Processus d'intégration

I Principe

Chaque étage metteur en forme contribue à créer des impulsions décalées dans le temps à cause du déphasage.

Ces signaux à des portes NAND par les entrées (3) et (5). La liaison des circuits « mise en forme » au circuit logique s'effectue par le cablage assez complexe de la figure (2) auquel sont associés le système d'alimentation générale et les sources particulières nécessaires au bon fonctionnement de la logique et des circuits annexes. Les portes ET-NON sont agencées en symétrique afin que les impulsions traversent une chaîne de circuits identiques, de telle sorte que les temps de transit restent voisins. Aucun décalage du aux circuits n'apparaît donc entre les signaux traités.

Certaines portes sont regroupées de telle manière que la fonction « ou exclusif » soit obtenue. Il en résulte un train d'impulsions dont la durée correspond exactement au décalage de temps existant entre les deux signaux reformés. Cette information temps est intégré et intégré par le microcircuit IC₂ SW7241 qui on verra dans la partie : intégration. Ce montage intégré se présente sous la forme assez classique d'un amplificateur opérationnel comportant sur l'entrée inverseuse et la sortie

un condensateur ($C_1 = 4,7 \mu F$) shunté par une résistance ajustable ($T_1 + T_2 + R_2$ variant de $47 k\Omega$ à $157 k\Omega$).

Le schéma des étages assurant le traitement du déphasage et le processus d'intégration est donné par la figure 3.

La sortie délivre une tension continue proportionnelle au déphasage qui un voltmètre numérique (convertisseur analogique-numérique) peut compter. Un ajustement de la tension disponible permet le réglage de l'affichage maximal.




Figure 2 : liaison des circuits « mise en forme » au circuit logique




Fig 3 : Etages assurant le traitement du déphasage




Fig 4: Schéma synoptique du traitement des signaux déphasés et du filtre de douce sur le sens du déphasage

II Chronogramme de la logique

Afin d'expliquer le fonctionnement précis du dispositif mettant en évidence le décalage entre les signaux A et B il faut reprendre le schéma synoptique du traitement logique et l'expliquer mieux. Considérons alors la figure 4.

Chacun des signaux reformés rencontre un nombre identique de portes NAND. Les temps de transit sont donc analogues ceci explique et justifie à la fois que les fonctions ET complémentées et OU obtenu par le truchement des règles de Morgan sont réalisés à partir des signaux plusieurs fois complémentaires. À l'extrémité de la chaîne on a $S = A \oplus B$. C'est ce signal qui aboutit finalement à l'intégrateur.

Le chronogramme de la figure 5 donne l'ordre des transformations: en V_A et V_B nous trouvons les signaux sinusoidaux décalés dans le temps par suite d'un déphasage $\Delta\varphi = W \Delta t$ ce Δt est par principe contrôlé sur un oscilloscope bicaudal mais non mesuré.

Après reformage des informations sous la forme des impulsions A et B le décalage est plutôt défini par $\Delta t = t_1 - t_0 = t_3 - t_2 = t_5 - t_4$.


En complémentant les signaux A et B on retourne simplement le sens des impulsions. Le niveau 1 correspondant à la présence d'un signal on peut pour chacun d'entre eux établir le tableau séquentiel suivant:

| <u>Signal</u> | Séquences | | | | |
|-----------------------|-----------|--------------------|--------------------|--------------------|--------------|
| | $x < r_0$ | $r_0 \leq x < r_1$ | $r_1 \leq x < r_2$ | $r_2 \leq x < r_3$ | $x \geq r_3$ |
| A | 0 | 1 | 1 | 0 | 0 |
| B | 0 | 0 | 1 | 1 | 0 |
| \bar{A} | 1 | 0 | 0 | 1 | 1 |
| \bar{B} | 1 | 1 | 0 | 0 | 1 |
| AB | 0 | 1 | 0 | 0 | 0 |
| $\bar{A}B$ | 0 | 0 | 0 | 1 | 0 |
| $AB + \bar{A}\bar{B}$ | 0 | 1 | 0 | 1 | 0 |

On constate d'après ce tableau qui se trouve être évidemment le tableau de vérité d'un circuit "ou exclusif" que ce sont les intervalles de temps correspondant précisément au décalage Δt qui créent un niveau logique 1.

Le signal G de la figure 5 montre la présence d'impulsions dont la largeur est d'autant plus grande que le décalage est lui-même important. Pour aucun déphasage les impulsions n'existent pas pour $\varphi = 90^\circ$ les impulsions occupent la moitié de la période de récurrence que de fait de la logique combinatoire est elle-même moitié du signal appliquée. Si le déphasage tend vers 180° les intervalles $r_1 - r_0$ et $r_3 - r_2$ rassent empièçant l'espace $r_2 - r_1$ jusqu'à l'annuler pour $\varphi = 180^\circ$. Théoriquement l'intégrateur se verrait attaqué par un signal constant. Le niveau 1 se trouve alors strié par les transitions des

impulsions. L'intégration reflète une mesure très voisine de 1.



On voit que les impulsions engendrent une valeur moyenne proportionnelle au déphasage.

La valeur moyenne étant indépendante de la période de récurrence
la bande passante du système s'avère grande.

II Système d'indication du sens du déphasage

Le système d'indication du sens du déphasage est obtenu au moyen de deux lampes commandées par des transistors BC 2126 (figure 3) eux mêmes attaqués par les niveaux logiques \bar{P} et \bar{Q} livrés par une bascule D. Cette bascule D a pour propriété de reproduire sur \bar{Q} le niveau logique de D chaque fois que l'entrée horloge passe de 0 à 1 (front de montée pour le SN 7474)

Or on utilise les signaux \bar{B} et \bar{A} pour attaquer respectivement les entrées «D» et «clock». Les diodes D_2 à D_5 (figure 3) en série avec les bases des transistors précédents agissent en contre batterie avec les tensions de repos déjà existantes et séparent les transistors des circuits de sortie du SN 7474 N. Ce dernier a les entrées «clear» et «reset» à 1. L'entrée D reçoit l'information complémentaire exprimant le signal d'une voie (soit \bar{B}). L'horloge clock est reliée à l'autre voie pour recevoir le signal complémenté. Ainsi la sortie \bar{Q} ne peut reproduire le niveau logique apparaissant en D que s'il existe «clock» sur l'entrée horloge. On voit tout de suite que cela n'est possible que si \bar{B} existe déjà avant \bar{A} ce dernier est alors en retard sur \bar{B} ce qui contribue à l'éclairage de la lampe correspondante (celle branchée en \oplus) .

En se reportant à la figure 6 on voit que la sortie Q passe à 1 quand B est en avance sur A en effet B est à 1 sur D quand A passe de 0 à 1 sur l'entrée clock (horloge).

Par contre Q passe à 0 si le front de montée de A se fait quand B est à ce moment là, au niveau bas. Dans le premier cas Q débloque VT2 (BC8122) ce qui allume l'amphoule ② caractérisé par un retard de A sur B.

Dans le second cas c'est \bar{Q} qui débloque VT1 ce qui illumine l'amphoule branchée en ① (A en avance sur B). Si le niveau est insuffisant le déblocage est alterné et les lampes s'allument l'une après l'autre. Ceci s'explique par le fait que la bascule D ne soit plus sur quelle position se stabilise quand les signaux qui y parviennent sont insuffisamment reformés ou si leur amplitude est trop faible.

Il faut bien comprendre que l'affichage est définitif dès lors que le signal est appliqué, il suffit que le signal D soit à 1 une fois quand la transition en positif s'effectue sur l'horloge. Ensuite il n'est plus possible de prévoir une inversion puisque D est déjà à 1. Le même raisonnement tient lorsque D est initialement à 0.




figure 6: Mécanisme du Pever de double sur le sens du déphasage

Rappelons que l'on a noté A_s signal à phase variable et B_s signal à phase fixe, donc si à l'application des deux signaux de 30Hz c'est la Pamppe branchée en ③ qui s'allume le pilote sauvre qu'il est à l'Est (A en retard sur B). Si au contraire c'est la pompe branchée en ④ qui s'allume le pilote sauvre qu'il est à l'ouest (A en avance sur B) ce qui correspond à un déphasage de plus de 180°.

Table de vérité du SN7474

| t _D | t _{clock} |
|----------------|--------------------|
| D | Q G |
| 0 | 0 1 |
| 1 | 1 0 |

Dans certains phasemètres, pour connaître le sens du déphasage on utilise une insertion temporaire d'un réseau déphaseur à caractéristiques progressivement variables à la place de la bascule D. Ce réseau est introduit si la sortie de l'un des étages de mise en forme (figure 7). Il est réalisé à partir d'une batterie de condensateurs de valeurs croissantes et apporte un décalage supplémentaire dans la voie A, et selon le décalage entre A et B l'indication du déphasage croît ou décroît. Pour comprendre ce procédé de lever de doute il faut prendre un cas précis, admettons par exemple que A soit en retard sur B, en agissant sur le réseau déphaseur celui-ci retardant la transmission augmente le décalage et l'affichage indique une valeur supérieure. Au contraire si A est à l'origine en avance sur B l'affichage indique alors une valeur inférieure, le réseau agissant ainsi en compensation. En conclusion si l'action de la rotation du réseau déphaseur entraîne une augmentation de l'indication numérique c'est que A est en retard sur B par contre si il reproduit une réduction du déphasage affiché c'est que A est en avance sur B.




Fig 7: Insertion d'une batterie dans certains phasemètres pour lever le doute sur le sens du déphasage.

IV Processus d'intégration

On peut se demander comment un train d'impulsions de charge variable peut se transformer en une tension continue proportionnelle à cette charge alors que la fréquence de récurrence peut varier dans de larges proportions. Si l'on se reporte à la figure(4) qui résume le montage de la figure(3) on remarquera que l'intégration se complique par la résistance R_2 aux bornes de C . Si l'on appelle V_e la tension d'entrée de l'intégration compte tenu du fait que la tension d'attaque du microcircuit est toujours négligeable devant les tensions appliquées. Il vient l'expression du courant i_2 dans R_1 $i_2 \neq V_e$ ce même courant traverse R_2 et C $i_2 = i_{R_2} + i_C$ d'où la relation: $\frac{V_e - U_s}{R_1} = \frac{U_s}{R_2} + C \frac{dU_s}{dt}$

Après transformation il vient l'équation différentielle:

$$dU_s = \frac{dU_s}{R_2 C}$$

$$V_e - \frac{R_1 U_s}{R_2}$$

dont la résolution assez simple conduit à l'expression:

$$U_s = V_e R_2 \left(1 - e^{-\frac{t}{C R_2}} \right)$$

on pourrait s'attendre à une réponse quasi-exponentielle.

t_1-t_0, t_3-t_2) reste toujours très court devant la constante de temps $C R_2$. En effet avec $C = 417 \text{ nF}$ et $R_2 \sim 100 \text{ k}\Omega$ on a $\Theta = 0,47 \text{ s}$.

Le condensateur C a pour fonction d'extraire la composante moyenne du signal résultant de la comparaison. Par ailleurs pour $\varphi = 180^\circ$ si la fréquence la plus basse de la gamme de fréquence (10 Hz environ) les intervalles $\ll t_1 - t_0 \ll t_3 - t_2$ ne dépassent pas $\Delta t \leq 50\text{ms}$ on peut faire l'approximation en développant au 1^{er} terme cette série :

$$\frac{\Delta U_s + V_e R_2 \Delta T}{C R_2} \approx \frac{V_e \Delta T}{R_1 C}$$


avec $R_1 \approx 220\text{k}\Omega$ et $\Theta' = R_1 C \approx 15$. Pour un signal logique TTL la variation de tension ΔU_s superposée à la valeur moyenne ne dépasse pas $\Delta U_s \approx \frac{5 \times 40 \cdot 10^3}{2} = 0,25\text{V}$ on a pris $\Delta t = 40\text{ms}$.

On peut donc dire que la tension apparaissant à la sortie de l'intégration reste toujours très voisine de la composante continue moyenne V_s définie figure 5 (signal G) par l'identité des surfaces $S_1 = S_2$ soit, par rapprochement avec les grandeurs « amplitude par rapport au temps » (avec E_p = niveau logique TTL = 5V) :
on a donc : $(E_p - V_s) \Delta T = V_s \left(\frac{T}{2} - \Delta T \right)$ ou après transformation de l'identité : $V_s \frac{T}{2} = E_p \Delta T$. L'expression linéaire du déphasage en tenant compte que $\Delta \varphi = w \Delta T$ est :


$$V_s = \frac{E_p R_2}{\pi} \Delta T$$

on voit que la tension de sortie V_s évolue de 0 à E_p quand φ passe progressivement de 0 à π . Périodiquement elle évolue bien linéairement


en fonction du déphasage. Les figures suivantes donnent les exemples.



Tension de sortie pour un déphasage de 45° .



Tension de sortie pour un déphasage de 135° .



Variations de la valeur moyenne de V_3 en fonction de la phase entre les signaux d'entrée F_1 et F_2 .

Chapitre 4

Conversion analogique-numérique

I Definition:

À la sortie de l'intégrateur nous avons une tension continue proportionnelle au déphasage, le problème revient à afficher ce résultat en degrés sous forme numérique. Avant d'aborder ce problème on fera un rappel sur la méthode analogique et la méthode numérique.

Quand on désire enregistrer ou transmettre une grandeur on utilise le plus souvent l'intermédiaire de la transmission électrique.

Il existe deux méthodes pour transmettre ou enregistrer une grandeur par voie électrique.

1 - La méthode analogique: Elle consiste à asservir à la variation de la valeur à transmettre celle d'une grandeur électrique (Tension, courant). Cette grandeur varie donc progressivement et c'est elle que l'on transmettra par l'intermédiaire des fils de connexion. À la réception on pourra mesurer cette grandeur électrique et l'afficher au moyen d'un appareil à aiguille.

2 - La méthode numérique: ou digitale consiste à estimer la valeur de la grandeur sous forme d'un nombre d'unités et à la transmettre ce nombre. La transmission de ce nombre sous forme d'une série est longue. On préfère une autre solution en codant ce nombre et en l'exprimant électriquement afin de le transmettre aisement.

Le codage le plus logique consiste à exprimer le nombre en code binaire et à transmettre sur plusieurs fils (méthode //) ou sur un même fil des présences ou des absences de tension correspondant aux chiffres 0 ou 1 du nombre binaire qui exprime la grandeur.

La conversion des grandeurs continues en ensemble de "dix" ou la conversion AN et la conversion inverse NA sont des opérations fondamentales dans l'utilisation des systèmes de traitement et de transmission de l'information sous forme numérique.

Les performances que l'on exige des dispositifs de conversion varient avec les applications envisagées.

Pour un phasemètre ou autre appareil de mesure on regarde la précision mais aussi le taux de réfection des renoulements la vitesse étant un paramètre moins important.

Un système de conversion AN utilisé pour une grandeur mécanique (angle de rotation) si codé est réalisé par des disques codés.

II Convertisseur à rampe:

Nous avons à la sortie analogique $V_3 = \frac{E_R}{180} \varphi$. Pour réussir à afficher φ en degrés un convertisseur à rampe suffira, mais néanmoins on préfère utiliser un convertisseur à double rampe pour réduire l'erreur due au bruit.

Bien que le mode de conversion à rampe soit techniquement inférieur à celui du mode de conversion à double rampe il est bon d'en parler afin de mieux comprendre par comparaison le second procédé.

Dans un convertisseur à rampe, un signal en dent de scie présentant une montée linéaire de tension, franchit deux signaux successifs ($+V_e$ et $-V_e$ ou bien 0 et $+V_e$) dont la distance représente la tension continue à numériser (il suffit dans notre cas de faire $V_e = V_3$).

Un comparateur présente à sa sortie un signal présent lorsque la tension de rampe est comprise entre les deux niveaux; il s'agit donc d'un crenneau de durée proportionnelle à V_3 . Pour traduire numériquement V_3 il suffit de compter des impulsions pendant la durée du crenneau.

On verra dans la partie "conversion à double rampe" comment numériser φ et non pas $V_e = V_3$.

Un convertisseur doit pouvoir renouveler régulièrement sa mesure.

Par conséquent, un générateur d'impulsions appelé "base de temps" fournit les signaux "commande PT, initialisation, transfert, RAZ, compteur".

Le Bloc diagramme d'un voltmètre numérique fait l'objet de la figure (8).

Les principaux signaux observés font l'objet de la figure (9).

L'élément prépondérant du dispositif est la base de temps qui fournit les impulsions suivantes :

1. un signal rectangulaire "Commande PA", qui rend passante pendant la durée de la rampe, la porte analogique PA. L'intégrateur reçoit alors V_{REF} à son entrée; il fournit une dent de scie envoyée au comparateur à deux niveaux.

2. un signal d'initialisation de l'intégrateur, qui ramène Pa dans le scie à son point de départ.

3. une impulsion "transfert" qui autorise le transfert du contenu du compteur vers un registre mémoire.

4. une impulsion de remise à zéro du compteur (RAZ compteur).

D'avantage du convertisseur à rampe est sa forme linéaire.

Inconvénients : déréé d'une mesure importante, forte sensibilité aux bruits.




Figure 8: Bloc diagramme d'un voltmètre numérique à temps.

Dont de ces issues de
l'intégrateur




Figure 10: Principales signaux du convertisseur analogique-numérique

III Convertisseur à double temps:

Grâce à ce convertisseur par double intégration, on peut réaliser l'affichage en degrés.

Dans ce type de convertisseur on commence par intégrer le signal d'entrée V_E (c'est le signal de sortie de l'intégrateur qu'on a noté V_S) pendant une durée calibrée T_1 .

on prendra $T_1 = 18 \text{ ms} = 180 T$ (T étant la période de l'horloge).

La tension de sortie de l'intégrateur (figure 10) initialement au zéro est donc

$$V_{SR} = \frac{1}{RC} \int_0^{T_1} V_E dt = -\frac{V_E T_1}{RC}$$

Pour $R=RC$: (voir figure 10)

Puis le retour au zéro se fait par intégration d'une tension de référence $-V_{REF}$ (on choisit $V_{REF} = 5 \text{ V}$) de signe opposé à celui de V_E .

$$\text{on a: } V_{SR} = V_{SA} - \frac{1}{RC} \int_{T_1}^{T_1+T_2} -V_{REF} dt = V_{SA} + \frac{V_{REF}}{RC} T_2$$

$$\text{or } V_{SR}=0 \quad \text{d'où} \quad \frac{V_E}{RC} T_1 = \frac{V_{REF}}{RC} T_2$$

$$T_2 = T_1 \frac{V_E}{V_{REF}}$$


avec $T_2 = N T$. N information numérique désirée.

on a donc

$$N = 180 \frac{V_E}{V_{REF}}$$

Pour $V_E = V_{REF} = 5V$ Tension maximale redimise on a une indication de 180.

La figure ci dessous montre le principe de la conversion par double intégration.



Pour $T_{MAX} = T_1$ on a $N = 180$ composantes d'horloge, il me suffit d'horloger toutes ces périodes donc à un degré.

La tension V_{int} , obtenue par intégration du signal d'entrée V_E pendant une durée fixe T_1 varie avec la tension et le déphasage à mesurer.

Toutefois ce que l'on mesure, c'est la durée T_2 de retour au zéro après intégration d'une tension de référence $-V_{\text{REF}}$ de signe opposé à celui de V_E .

La durée du retour T_2 est proportionnelle à la tension à mesurer et par conséquent proportionnelle au déphasage ϕ . Ce résultat apparaît clairement sur la figure précédente où l'on voit bien que le retour se faisant à vitesse constante, sa durée est proportionnelle au déphasage et à la tension à mesurer.

Comme dans le système à rampe on est donc passé par l'intermédiaire d'une conversion amplitude-temps.

Le dispositif pratique (figure 10) doit compter des impulsions de fréquence fixe ($f = 10 \text{ KHz}$, $T = 0,1 \text{ ms}$) pendant la durée T_2 .

L'intégrateur reçoit sur son entrée soit la tension d'entrée V_E , soit la tension de référence, par l'intermédiaire des portes analogiques PA_1 et PA_2 . Dès le début de la première phase le montage intégrateur comme la charge du condensateur C , ainsi plus la tension V_E est grande, plus grande est la montée de la charge, laquelle s'effectue à courant constant puisqu'on utilise un montage intégrateur à amplificateur opérationnel.

L'intégrateur est suivi par un détecteur de zéro qui permet de stopper l'intégration de $-V_{REF}$ au moment où V_S passe par zéro.

La séquence de mesure est déterminée au moyen d'un compteur qui compte les impulsions d'une horloge H . On utilise un montage testable comme horloge. Dans certains cas on utilise des circuits "Trigger de schmitt" pour réaliser des montages testables d'une grande simplicité et très efficaces.

Notre compteur est constitué par trois décades il revient à zéro après l'impulsion 999.

La manœuvre de la porte P_{A1} peut être obtenue au moyen d'une bascule Eccles Jordan (bistable) armée au moment de la remise à zéro du compteur et mise au repos à l'arrivée de l'état 180.

La manœuvre de la porte P_{A2} peut être confiée à un deuxième Eccles Jordan, armée à l'état 180 et mis au repos à l'arrivée d'un état spécifique compris entre 180 et 360. Cela n'est pas contradictoire avec le fait que T_E est variable. En effet le détecteur de zéro placé après l'intégrateur a pour mission de commander la pré-détermination de l'état compris entre 180 et 360 du compteur dès que s'opère le passage à zéro.

Le schéma de la figure (ii) montre l'exemple des principales signaux du CAN à double rampe.




Figure 10: Bloc diagramme d'un convertisseur analogique numérique à double intégration.
La base de temps commande la RAZ du compteur et le transfert du contenu du compteur vers le registre mémoire.




Figure 11: Principaux signaux du convertisseur analogique-numérique.

L'intérêt essentiel de ce type de convertisseur est que la tension mesurée est d'abord intégrée : la précision ne dépend donc pas des fluctuations instantanées de cette tension.

En tenant compte de la proportionnalité entre V_E et φ la précision sur la mesure de φ est bonne.

La formule $N = 180 \frac{V_E}{V_{REF}}$ montre que l'information est indépendante.

de R, C, T ce qui augmente la précision. On suppose que ces paramètres sont constants au cours du temps.

L'erreur due au bruit est réduite du fait que la double intégration présente un taux de rejet faible, donc assez bon. C'est pour cette raison qu'on utilise ce système pour notre phasemètre numérique. Le convertisseur à double rampe admet un temps de conversion supérieur à 300 ms ; c'est le temps nécessaire pour obtenir en sortie un signal numérique correspondant au signal d'entrée analogique avec la précision désirée.

Le convertisseur à double rampe est IC AN 701.

Le temps de conversion total est : $t_c = t_2 - t_0$

t_0 : instant où l'on commence l'intégration de V_E .

t_2 : instant du passage à zéro

$$t_c = t_2 - t_0 = (t_1 - t_0) + (t_2 - t_1) \quad t_1: \text{instant à l'état } 180^\circ.$$

$$t_c = T_1 + T_2 \quad \text{pour } T_1 = T_2 = 18 \text{ ms}$$

$$\boxed{t_c = 36 \text{ ms}} \quad \text{ce qui correspond, qu'en fait } 1666$$

mesures à la minute.

COMPTAGE DECIMAL

1. Synthèse d'une decade asynchrone dans le code 8.4.2.1.

Une decade est dite asynchrone lorsque les impulsions à compter ne sont pas envoyées sur toutes les entrées horloges des bascules; en pratique, ces impulsions ne sont appliquées qu'à l'entrée horloge de la première bascule. Les entrées horloges des bascules suivantes reçoivent des signaux de fréquence plus faible.

La méthode de synthèse est la suivante.

a) on dresse le tableau de la decade et le diagramme des phases

| Sequence | Q_D | Q_C | Q_B | Q_A | |
|----------|-------|-------|-------|-------|--|
| 0 | 0 | 0 | 0 | 0 | |
| 1 | 0 | 0 | 0 | 1 | |
| 2 | 0 | 0 | 1 | 0 | |
| 3 | 0 | 0 | 1 | 1 | |
| 4 | 0 | 1 | 0 | 0 | |
| 5 | 0 | 1 | 0 | 1 | |
| 6 | 0 | 1 | 1 | 0 | |
| 7 | 0 | 1 | 1 | 1 | |
| 8 | 1 | 0 | 0 | 0 | |
| 9 | 1 | 0 | 0 | 1 | |

code de la decade





Diagramme des phases de la decade.

b) On réalise les connexions des horloges:

L'horloge de la bascule B peut être reliée à Q_A ; l'horloge de la bascule C peut être reliée à Q_A ; l'horloge de la bascule D ne sera reliée ni à Q_C ni à Q_B ; on peut la relier à Q_A .

c) En écrivant les signaux d'entrée nécessaires, dans chaque état, pour préparer l'état suivant tout en s'a aidant de la table de vérité des bascules JK et des indéterminations dues à la structure asynchrone, les diagrammes de Karnaugh nous donnent les résultats suivants :

$$J_A = K_A = 1; \quad J_B = \bar{Q}_D; \quad K_B = 1; \quad J_C = K_C = 1; \quad J_D = Q_C Q_B; \quad K_D = 1.$$

A partir de ces résultats, on peut dresser un schéma de réalisation d'une décade asynchrone de type 84.2.1 à l'aide de bascules JK.

4.1.

Néanmoins on préfère utiliser une réalisation intégrée :

Le SN7490N, décade asynchrone 8.4.2.1, formé de trois bascules JK et d'une bascule RS.

2. Réalisation intégrée : Le SN7490N




Schéma de la décade SN7490N.


Le circuit permet de réaliser une décade asynchrone 8.4.2.1. La 4^e bascule étant de type RS on a $S_D = Q_3 Q_2$ $R_D = \bar{Q}_3$.

Les commandes de la bascule RS ont été câblées par le constructeur. Le tableau suivant nous donne la logique de pré-détermination où X indique que le niveau logique 0 ou 1 peut être appliqué à l'entrée.

| Entrées de pré-détermination | | | | Sorties | | | |
|------------------------------|----------|----------|----------|----------|---|---|---|
| $R_o(2)$ | $R_o(3)$ | $R_g(6)$ | $R_g(7)$ | D | C | B | A |
| 1 | 1 | 0 | X | 0 | 0 | 0 | 0 |
| 1 | 1 | X | 0 | 0 | 0 | 0 | 0 |
| X | 0 | 1 | 1 | 1 | 0 | 0 | 1 |
| 0 | X | 1 | 1 | 1 | 0 | 0 | 1 |
| 1 | 1 | 1 | 1 | 1 | 0 | 0 | 1 |
| X | 0 | X | 0 | Comptage | | | |
| 0 | X | 0 | X | Comptage | | | |
| 0 | X | X | 0 | Comptage | | | |
| X | 0 | 0 | X | Comptage | | | |

TABLEAU de PEGOGIQUE de pré-détermination

Le schéma de branchement du circuit intégré SN7430 N en decade 8421 est donc le suivant :



Décade 8421 utilisant le circuit SN7430N.

3. Ensembles de comptage

Notre ensemble sera constitué par trois décades (SN7490N). Selon le mode des interconnexions, il peut être synchrone ou asynchrone indépendamment des décades utilisées.

Les impulsions à compter durant la durée T_2 (ouverture de la porte PA_2) seront envoyées dans la decade des unités. Le retour à zéro de cette decade à la 10^e impulsion doit faire avancer d'une unité la decade des dizaines. Celle-ci est couplée de la même façon à la decade des centaines.


3.1. Assemblages synchrones:

Dans ce cas, les impulsions à compter sont envoyées aux entrées Portage des trois décades.

3.2. Assemblages asynchrones:

Dans ce cas, les impulsions à compter ne sont envoyées qu'à l'entrée Portage de la première decade : celle des unités.

Un exemple de structure asynchrone est donné par la figure suivante en utilisant des décades SN7490N.




On a alors une information BCD.

1) Registré mémoire

1. Rôle du registré mémoire: Le rôle essentiel du registré est de permettre le stockage provisoire et le transfert d'une information.

2. Réalisation d'un registré de bâcheles non interconnectées:


MP est constitué par la juxtaposition de bâcheles D (fig.1)



Les signaux présents en D_A, D_B, D_C, D_D, entrent dans les bâcheles après application d'une impulsion en L.

Elle peuvent apparaître en S_A, S_B, S_C, S_D, après application d'un signal de lecture en L.

3. Exemple de réalisation intégrée: SN7475N : c'est un registré à entrées et sorties parallèles.



VI Decodewrs BCD/7 segments:


1- Definition: C'est un dispositif permettant d'exprimer une quantité binaire en son équivalent decimal. Ils sont réalisés en général par des circuits ET.

2- rôle du décodeur BCD/7 segments

Quelque soit le type d'afficheur à sept segments, il s'agit, pour la sortie du décodeur qui commande ces segments à partir des signaux d'entrée, fournis sur quatre voies A, B, C et D en BCD, de fournir une tension si l'affichage est à cristaux liquides ou de le faire traverser par un courant si l'affichage est à diodes électroluminescentes.

3- Fonctions Logiques à la sortie du décodeur:

Les segments sont placés comme l'indique la figure suivante:



a, b, c, d, e, f, g sont les sorties du décodeur.

A, B, C, D sont les entrées du décodeur.

Si on fait l'tableau de vérité des sorties en fonction des entrées en tenant compte que pour les nombres 10, 11, 12, 13, 14, 15 on a des indéterminations et que par exemple pour afficher le nombre 3 il suffit d'allumer a, b, g, c et d, et en dressant l'tableau de KARWAUGH on aboutit aux équations logiques des sorties en fonction des entrées:

$$a = BD + \bar{A}\bar{B}\bar{C}D$$

$$b = B(C \oplus D)$$

$$c = \bar{B}\bar{D}C$$

$$g = \bar{A}\bar{B}\bar{C} + BCD$$

$$d = B(\bar{C} \oplus D) + \bar{B}\bar{C}D$$

$$e = D + BC$$


$$f = CD + \bar{B}C + \bar{A}\bar{B}D$$

4. Exemple de réalisation intégrée : le SN 7447A.

Le circuit logique existe sous forme de circuit intégré réalisant les équations logiques précédentes.

Pour une réalisation pratique on utilisera 3 CI SN 7447A.

Il possède aussi des ordres spéciaux.



- 1. 2. 6. 7 en entrée BCD.
- 9. 10. 11. 12. 13. 14. 15. sortie 7 segments.
- BI : blocage des entrées : si BI est à 0 aucun chiffre n'apparaît.
- RBI : Sert à commander l'effacement du chiffre zéro.
- LT : Sert à tester l'afficheur pour l'affichage du 8 chiffre utilisant les sept segments.

Les sorties a, b, c, d, e, f, g sont connectées au segment à travers des résistances.

VII- Affichage numérique

1- Definition: Un dispositif d'affichage est un transducteur électron-optique qui transforme une quantité d'énergie électrique en énergie lumineuse ou en information visible.

Les systèmes d'affichage les plus utilisés sont :

- Des tubes NIXIES
- Des segments à 7 filaments incandescents, et à diodes électroluminescentes
- Des systèmes à cristaux liquides.

2- Les tubes Nixies:

Ces tubes sont des tubes à gaz à cathode froide ; ils comprennent une anode transparente grillagée, et 10 cathodes en fil très fin représentant les chiffres de 0 à 9. Une cathode s'illumine sous l'action d'une tension convenable.

3- les segments à 7 filaments incandescents:

A l'aide de sept filaments convenablement placés, on peut représenter tous les chiffres décimaux de 0 à 9. Les fils qui sont excités deviennent incandescents et nous permettent de visualiser la forme du chiffre désiré.

4- L'affichage à sept segments à diodes électroluminescentes:

L'afficheur comporte sept diodes LED ayant l'anode comme électrode commune. Ces L.E.D. sont des sources de lumière ponctuelles, mais des diffuseurs de lumière font en sorte que la lumière de chaque diode

- 4 b

se diffuse en un petit trait constituant un segment.

des LED sont des diodes à l'arseniure de gallium, dont la tension directe est comprise entre 1,5 et 1,8V, mais dans lesquelles le courant augmente rapidement quand la tension aux bornes dépasse un peu ce seuil; Pour y remédier à ce problème il y aura donc, par poste d'affichage, un circuit décodeur, sept résistances et l'afficheur.


La consommation des L.E.D est faible (10mA par segments pour des chiffres de 10mm sous 5V).

On trouve actuellement des dispositifs à sept segments, chaque segment étant constitué par l'assemblage de plusieurs diodes.

Le MAW 1 fait partie de ces dispositifs, c'est un circuit intégré capable d'afficher tous les chiffres de 0 à 9, le point décimal et certaines lettres.

Le courant direct maximal est de 30mA sous 6V.


Pour une réalisation pratique on peut utiliser trois circuits intégrés TIL 302.



Afficheur à segments TIL 302.

- 49 -

Le système d'affichage proposé est alors le suivant.



Conclusion

La relative nouveauté des phasemètres numériques dans le domaine de la mesure, fait que l'angage définissant les caractéristiques de cette ligne de produit n'est pas universel. Aussi pour choisir un phasmètre numérique est-il nécessaire de rassembler la documentation des différents constructeurs, d'en extraire les caractéristiques techniques et de les rendre homogènes. C'est après ce travail de recherche qu'on pourra choisir le meilleur appareil ou celui qui sera le mieux adapté au besoin de l'utilisateur.

Les chapitres précédents nous ont fait connaître des dispositifs très employés dans les appareils de mesures électroniques.

Dans cette étude on a donné la prépondérance aux dispositifs à circuits intégrés pour des raisons économiques et miniaturisation.

BIBLIOGRAPHIE

1. Emploi Rationnel des CIRCUITS INTEGRES

J.P. OEMICHEN

2. Mesures Electriques et Electroniques

G. NEY

3. Techniques de Conversion A/D et D/A

D. HOESCHEL

REVUES

* Haut-Parleur : Nov. 75 n° 1528

* Electronique Professionnelle : Juin 74 - Juin 73

* Toute l'électronique : Avril. 78

EXHIBIT E