UNIVERSITE D'ALGER

2ed

ECOLE NATIONALE POLYTECHNIQUE

DEPARTEMENT D'ELECTRONIQUE

BIBLIOTHEQUE

THESE DE FIN D'ETUDES

INGENIORAT EN ELECTRONIQUE

SWET:

DIGITALISATION ET MISE EN MEMOIRE D'OSCILLOGRAMMES RAPIDES ET NON REPETITIES

PROPOSEE PAR : M. BEN AISSA

Laboratoire de Fusion Thermonuclaire

ETUDIEE & REALISEE PAR

Y. BENNOUR

M. ISKOUNEN

* PROMOTION 1972-1977*

UNIVERSITE D'ALGER

ECOLE NATIONALE POLYTECHNIQUE

DEPARTEMENT D'ELECTRONIQUE

THESE DE FIN D'ETUDES

INGENIORAT EN ELECTRONIQUE

SUJET :

DIGITALISATION ET MISE EN MEMOIRE D'OSCILLOGRAMMES RAPIDES ET NON REPETITIFS

PROPOSEE PAR : M. BEN AISSA

Laboratoire de Fusion Thermonuclaire

ETUDIEE & REALISEE PAR

Y. BENNOUR

M. ISKOUNEN

* PROMOTION 1972-1977*

A mes Parents. A mes Amis et Comarades. A Sjemila.

M. ishung

A mes Parents. A mes freies. A mes Amis et Camarades et autout youce que L'integral, A mon louvi movious A Salah Oudahmana.

Benef.

Remerciements

Ce travail a été réalisé au laboratoire de Fusion thermonucléaire du Centre des Sciences et de la Technologie Nucleaire d'Alger.

Nous formulons l'expression de notre profonde reconnaissance à M.º M. BENAISSA Chercheur au CSTN et maître de Conférences qui a sien voulu nous recevoir dans son serviceat assurer
la direction de ce travail durant lequel il n'a jamais cesse de
nous apparter le concours de sa compétence et de son aide morale
qui nous ont permis d'élargir nos connaissances et de voir l'aboutissement de notre travail.

Nous exprimons notre gratitude à. M. K. BOUKLI pour sen aide morale et toute la benne volonte qu'il mettait pour rendre notre séjour agréable et nous aider à solutionner nos problèmes; dans ee sens, que M. L. HADI LALMI et M. Hamissi trouvent ici nos remerciements les plus sincères.

C'est une très sincère reconnaissance que nous voudrions témei quer à M! I. VAN. WAES Ingénieur Electronicien, pour nous avoir consacré de longueur heures de son temps précieux, aux discussions qui nous ont apporté les éclaircissements nécessaires et les mises au point indispensables à la poursuite de notre travail.

Que Mr. S. OUDAHMANE, Electronicien trouve ici nou remerciements les plus vifs pour l'aide qu'il nous à apportée dans la réalisations de nos circuits et pour son aimable compagnie.

Nous voudrions que nos parents, nos amis, nos maitres et professeurs trouvent dans ce modeste ouvrage, l'expression de notre gratitude et un grand hommage à toutes leurs peines, à leur attention bienveillante, à leur patience sans limites, à l'amour et à aux précieux trèsors qu'ils ent si bien su déposés en nous.

Que tous ceux qui ent contribué de près ou de loin à la concrétisation de ce travail trouvent ici l'expression de nos plus vifs remerciements; nous pensons particulièrement à Mr. M. KACIMI, Docteur Ingénieur au Projet Réacteur, et à MMrs: LAZIB, ABDI et CHIBANE du Service de Tirage et Reliure.

TABLE DES MATIERES

Introduction

Chapitre: 1 . Description du système .

- 1. Visualisation et échantillonnage du signal à en régistrer.
- 2. Methode d'enregistrement.
- 3. Traitement du signal vidéo.
- 4. Partie lecture.
- 5. Schēma du système general.

Chapitre : II . Obtention du signal videofréquence .

- 1. Rappel sur le fonctionnement d'une camera tubes analyseurs d'imag
- 2. Forme de signaux lumière.
- 3. Méthodes d'analyses de l'image : Balayage.
- 4. Signaux de synchronisation ligne et image.
- 5. Normalisation du signal image.
- 6. Caractéristiques des systèmes : signal d'image.
- 7. Application au cas de notre étude.

Chapitre : Il Traitement du signal video frequence .

- 1. Introduction
- 2. Amplification du signal videofrequence.
- 3. Remise en forme des signaux de synchronisation ligne et des signaux de synchronisation image pertriggerde Schmitt.
 - A : Circuits de mise en forme .
 - B. Trigger de Schmitt : Application dans notre cas.

- * Chapitre IV: Logique du signal video.
 - 1. Commande d'ouverture et fermeture d'une porte "AND".
 - 1. Commande "Chip Select" registre et memoire.
 - 3. Commande "Raz" du compteur.
 - 4. Adressage de la memoire.
 - 5. Commande d'arrêt du système au bout d'une demi-image.
- * Chapitre V: les horloges.
 - 1. Introduction.
 - 2. Multivibrateur astable à transistors.
 - 3. Horloges réalisées à l'aide d'un oscillateur à quartz et d'un trigger de Schmitt.
 - 4. Horloges réalisées o l'aide de portes "NAND".
- * Chapitre II. Synthèse et réalisation de Compteurs.
 - 1. Introduction .
 - 2. Methode d'étude.
 - 3. Réalisation dans le cas de notre étude.
 - 4. Conclusion.
- * Chapitre 1. Les Memoires.
 - 1. Memoires magnetiques.
 - 2. Memoires & semi-conducteurs .
- * Chapitre VIII. Notion sur les convertisseurs digitaux analogiques.
 - 1. Introduction.
 - 2. Cas où la grandeur de sertie est une intensite de courant continu.
 - 3. Casai la grandeur analogique de sertie est une tension continue.

- * Chapitre IX : Partie lecture :
 - 1. Extraction des informations contenues dans la memoire.
 - 2. Commande d'arrêt du système de lecture.
 - 3. Commande generale au niveau des memoires.
- * Conclusion generale.
- * Bibliographie.

INTRODUCTION

le but de notre étude est : la digitalisation et la mise en mêmoire d'oscillogrammes très rapides et non répétitifs .

Le Scope visualise un signal électrique qui traduit la loi de variation d'une grandeur caracteristique des interractions lasers-matière. La durée totale du signal à digitaliser et à stocker n'est que de quelques centaines de nanosecondes.

Ce signal très bref est visualisé à l'aide de scopes très performants (très large bande passant, et bonne remanence de l'écran).

Du papier photos (Polaroid) très sensible peut être utilisé pour fixer l'oscillogramme en vu de son étude ulterieure. Mais l'approvisionnement et le stockage de ce papier très sensible posent des problèmes, car la durée de vie de cepapier est très limitée et exige un très bon état de conservation. De plus l'approvisionnement reste tributaire du marche exterieur et des organismes de transport.

Comme chaque experience: "interraction lasermatière " nécessite 10 à 15 photos (oscillogrammes traduisant plusieurs grandeurs caractéristiques, il faudrait donc disposer de 150 à 200 papiers "Polaroïd" par jour! Cette solution est donc abandonnée à cause des problèmes cités ci-dessus, au profit du système que nous nous sommes proposés détudier.

La digitalisation et le stockage des oscillogrammes permet d'utiliser plusieurs fois dans la même journée le même système. Les résultats de chaque expérience sont extraits de la mêmoire, pour libèrer celle-ci et la préparer o l'experience suivante. Les informations recueillies sont traduites sous forme de courbes sur papier millimètre grace à la table traçante.

Chapitre I.

DESCRIPTION DU SYSTEME

- 1. Visualisation et échantillonnage du signal à enregistrer.
- 2. Methodes d'enregistrement.
- 3. Traitement du signal vidéo.
- 4. Partie lecture.
- 5. Schēma du système general.

1. Visualisation et echantillonnage du signal video .

la visualisation du signal à enregister estassurée par un oscilloscope à très large bande passante : (environ 500 MHZ).

Comme le signal à enregistrer est non répétitif, il faut que l'écran de l'oscilloscope ait une tres bonne remanence ; de manière à garder la trace du signal le temps nècessaire à une camera de TV pour le prendre . Ilest tres important que les balayages dans la camera et dans l'oscilloscope démarrent en même temps . Dans le cas contraire , on risque de ne prendre qu'une portion de la courbe si ce n'est au cun point de celle-ci . On utilisera un oscilloscope en position : déclenché . Le balayage dans l'oscilloscope demarrera des l'apparition du signal à visualiser.

L'echantillonnage du signal à enregistrer est assure par une camèra de télévision . La camèra sera installee de manière à analyser l'écran du scope suivant des lignes verticales .

La mosaïque de la camera étant un ensemble de miniscules cellules photoéléctriques, donc de points

discrets, qui se chargent positivement (par perte d'éléctrons) sous l'action de la lumière. La courbe perd son caractère de continuité et acquiert un caractère discret de la mosaïque. En effet, une seule cellule photoélectrique est éclairée par lipne analysée. Donc on fait un prêlèvement de la valeur de la fonction toutes les 64 ls (voir fig1).

le balayage dans la camèra étant entrelacé, l'enregistrement de tous les points de la courbe présents sur la mosaïque est ardu et inutile. Dans notre cas, on enregistrera seulement la première trame analysèe.

la forme du signal video à la sortie de la camera est celui de la figure 2 . C'est la forme ideale du signal video qu'il faut approcher en pratique .


2. Methode d'enregistrament:

On a deux methodes d'enregistrement possibles :


* Copier exactement la mosaïque sur une trame et la stocker en memoire (fig3). Dans ce cas d'enregistrement, on considère les charges de toutes les cellules photoèlectriques qui sont contenues dans une trame soit 312 x 625. Donc, ilfaudrait posse de une memoire de capacité 312 x 625 bits.

Ecran visualisant le signal à enregistrer

mosaique de la camèra .




Caractere continu de la courbe




lignesdånalyse

~ fig 1. ~

Caractère discret de la courbe.





mosaïque de la camera

- fig. 3~

les cases avec une croix sont des bits au niveau logique 1. Les autres sont auniveau 0 * Stocker en mêmoire l'abscisseet l'ordonnée de la cellule photoèlectrique éclairee (fig. 4).


Comme on prendra 312 points, la capacité de la mêmoire sera : 10 x 312 bits, car, disposant d'une horloge 10 MHz, le nombre "ordonnée" à stocker sera de 10 bits. Ceci est nettement avatangeux que dans le premier cas. le nombre enregistre donne l'ordonnéede la cellule éclairée. L'adresse à laquelle est stocke ce nombre donne l'abscisse de la cellule.


3. Traitement du signal vidéo-fréquence :

le signal vidéo fréquence sortant de la camèra est inutilisable avant son amplification et sa correction. En effet la valeur crête à crête du signal est de 1 v. Pour attaquer une logique T.T.L, il faut une tension située entre 3 et 5 v.

Il faudra aussi remettre en forme les différentes impulsions et en particulier celle d'image . le schema sera celui de la figure.5 .

Pour stocker en memoire l'abscisse et l'ordonnée de la cellule photoelectrique éclairée, une horloge rapide attaquera à travers une porte ET une echelle de comptage de 10 bits. La porte ET est commandée par une logique du signal vidéofréquence qui ouvrira-





ou fermera cette dernière, laissant passer ou non les impulsions d'horloge. L'état de cette échelle de comptage donne les prodonnées de la cellule éclairée, donc du point correspondant de la courbe.

les impulsions de synchronisation ligne commandent une échelle de comptage 10 bits, pour adresser les informations "ordonnées". L'état de cette échelle de comptage donne aussi les informations: "abscisse" le schema sera celui de la figure. 6.


Le signal vidéo frequence commande une logique Il déstinée à générer deux impulsions : celle de "Chip Select " de la memoire et celle de Raz de l'échel-


le de comptage .

l'échelle de comptage-adresse commande une logique III destinée à déconnecter les memoires au bout d'une trame analysée et à arrêter le balaya-ge dans la camera. Ainsi, tout le système est arrête au bout d'une demi-image analysée.

4. Partie lecture.

Une fois la courbe stockée en mêmoire, il faut la réstituer sur une table traçante, ceci afin de libérer la mêmoire de son contenu pour rendre disponible le système pour d'autres experiences. voir fig. 7.






vers table traçante

Avant de mettre en fonctionnement, il faut que l'échelle de comptage soit à l'état logique O, donc on doit envoyer l'instruction "Raz" sur chacune des bascules du compteur.

Après la mise en marche, on a une impulsion sur l'entree clock de l'echelle de comptage qui selectionne une adresse de la memoire.

Apres un certain delai (retard) qui permet au ploteur de se positionner aux coordonnees du point considére, la première impulsion attaque l'éléctro-aimant qui commande l'impression du point sur le papier.



Chapitre II.

OBTENTION DU SIGNAL VIDEO FREQUENCE

- 1. Rappel sur le fonctionnement d'une camèra tubes analyseurs d'image.
- 2. Forme des signaux lumière .
- 3 . Méthodes d'analyses de l'image. Balayage.
- 4 . Signaux de synchronisations ligne et image.
- 5. Normalisation du signal image.
- 6. Caracteristiques des systèmes: signal d'image.
- 7. Application au cas de notre étude.

1. Rappel sur le fonctionnement d'une camera. Tubes analyseurs d'images : Tonoscope.

Description: (fig 1)

Ce tube comprend:

_ Un canon electronique C procurant un faisceau, pouvant être devie par deux champs magnetiques X et Y produits dans la zone B du tube.

- Une mosaïque M essentielle, sensible à la lumière et pouvant être explorée point par point par le faisceau.

- Une anode A destinée à recueillir les électrons secondaires et autres.

- Un objectif O situé devant le tube.

La mosaïque est une feuille isolante (mica) sur laquelle on a déposé :


* D'un côté, une couche métallique conductrice, appelée:


plaque signal.

* De l'autre une couche de grains d'argent isolés électriquement les uns des autres, et sensibilisés à la lumière par un dépôt de cesium. Chacun de ces grains constitue une minuscule cellule photoéléctrique et aussi un petit condensateur avec la plaque signal.

Fonctionnement :

L'objectif O forme l'image sur la mosaïque de la






scène à transmettre. Chaque grain de la mosaïque est éclaire par le point correspondant de l'image. Il emet des électrons par effet photoéléctrique. Ces derniers sont captes par l'anode A, et ainsi le grain d'argent est charge positivement. Tous les grains de la mosaïque sont charges positivement (ne peuvent que perdre des electrons sous l'action de la lumière) et d'une manière proportionnelle à la quantité de lumière reçue. Leur état éléctrique constitue ce qu'on appelle l'image électrique.

Lorsque le faisceau éléctronique survient, il recharge chaque grain négativement. Chacun d'eux voit
donc sa charge varier d'une quantité d'autant plus grande
qu'il avait perdu d'electrons. Cette variation est transmise
à la plaque signal qui constitue l'autre armature de chacun
des petits condensateurs. Celle-ci est donc soumise à toutes
les variations de charges provoquées par l'exploration des
grains. L'écoulement de ces charges produit dans la résistance R une tension proportionnelle à l'éclairement. Il est
nécessaire de l'amplifier avant de la transmettre. C'est
le signal lumière.

2. Forme des signaux lumière :

La tension de sortie obtenue hors de la camera, varie de




Jeropour un point non éclaire (un point noir) à un certain maximum pour un point éclaire au maximum (point blanc). la loi de variation n'a aueun caractère particulier dans le cas d'une image quelconque: pas de periodicité, pas de symétrie.


* Le signal vidéo fréquence peut être du type : vidéo fréquence positive (fig: 3a) ou vidéo fréquence négative (fig. 36). Si à un point blanc correspond une tension maximale, on dit qu'on a une vidéo fréquence positive. Si au contraire on a une tension maximale pour un point noir, on dit que la vidéo fréquence est négative.

Il est possible de passer d'une vidéofréquence positive à une vidéofréquence négative et inversement.

les tensions fournies par la camera de TV ont un sens determine (mosaïque ne pouvant que perdre des élèctrons sous l'action de la lumière). Ces tensions sont donc du même côte du niveau zero (niveau du noir). On peut définir une tension moyenne ou composante continue comme la moyenne anthmétique des tensions concernant tous les points, par exemple d'une ligne ou d'une image (fig.4).

A un instant que l'conque on a :





Vs = Composante continue + composante variable de moyenne nulle .


La tension moyenne représente la luminosité moyenne de l'image (ou portion d'image) considerée. C'est pourquoi, elle est appelée teinte moyenne. Un exemple de signal et de sa valeur moyenne est donné: fig. 5.


* A la réception, il est indispensable de disposer de la composante continue du signal vidéo-fréquence. La composante variable donne des constrastes, mais pour que ceux ci soient fidelement rendus, la composante continue est necessaire.

En effet, considerons une image du type précédent (fig. 6) le signal d'exploration d'une ligne donners un creneau. Si à la reproduction, on a une valeur moyenne: Vmoy < Vmoy, on voit que le signal se rapproche du noir, et sur l'écran, on aura une bande noire sur un fond gris. L'image est donc changée. On voit ici l'importance de cette valeur moyenne.

3. Methodesd'analyse de l'image - Balayage Analyse simple (fig.7)

Dans cette analyse, le spot décrit l'image de la même manière que les yeux lorsqu'on lit un texte. Le spot part de N et va vers M. De M il vient vers M' et de suite jusqu'à ce qu'il arrive en N'. De là, il revient





en N pour analyser l'image suivante.

Il existe un défaut dans cette analyse ; on un scintillement de l'image quand la fréquence de celle-ci est de 25 Hz

Analyse entrelacée: (fig.8)

Dans celle analyse, le spot décrit une image en deux temps. Il explore d'abord les lignes paires:


[00', 22', (N-1)(N-1)']. Puis dans un second temps, il explore les lignes impaires [11', 33',, NN'].

On dit que le spot décrit deux trames: la trame paire et la trame impaire. Cette analyse a pour objet : l'éllimination du scintillement de l'image, défaut de l'analyse simple. Ainsi en 25 images, le spot décrit 50 fois l'écrant, cequi nous donne une fréquence trame de 50 Hz.

Balayage:

Le système de balayage ligne par ligne de l'image de TV associe un mouvement de balayage horizontal à un mouvement de balayage vertical. Ce dernier s'effectue à une vitesse beaucoup plus foible que dans le premier. Dans les deux cas, la vitesse est constante pendant l'analyse (sauf le retour)

Le deplacement horizontal (fig.9)
Il comprent deux parties :



- a. Partie active du spot : C'est durant l'aller qu'on effectue l'analyse de la ligne considerée.

_6. Partie non active du spot : Ayant termine l'analyse d'une ligne, le spot revient à gauche de l'ecran pour analyser la suivante. Le spot ne fournit aucun signal.

On a donc un temps aller du spot Tha et un temps retour du spot Thr. la durée totale de balayage d'une ligne est donc :

 $T_H = T_{Ha} + T_{Hr}$ = $T_U + T_{SL}$

ou Tu = durée utile de la ligne.

Tsl = durée de suppression ligne.

Le deplacement vertical : (fig. 10)

Tout comme le balayage horizontal , le mouvement vertical a deux parties :

analyse les lignes. Elle à une durée Tva.

Le le retour vertical; Amenant le spot du bas de l'image vers le haut de l'image. Pendant cette opération le spot n'éclaire pas. La durée de cette phase est Tvr et dure plusieurs durées de ligne.

la periode de balayage est:

Tv = Tva + Tvr = Tvu + Tsv




fig: 10 Dent de scie pour le balayage vertical.

où Tru est la durée utile du balayage. et Tsr est la durée de suppression verticale.

4. Signaux de synchronisation ligne etimage le signal de synchronisation ligne : (fig 10)

En plus du signal lumière, la camera devra transmettre aussi des signaux de synchronisation ligne et image, pouvant déclencher les bases de temps ligne et image dans le recepteur en synchronisme avec l'analyse de l'image dans la camera.

Le signal de synchronisation ligne est un signal rectangulaire dont l'un des fronts, le front avant en genéral, constitue l'horloge de déclenchement du balayage ligne.

de son évolution, l'instant OH pour le balayage ligne.

6- La fin de la ligne visible prècédent OH est le debut du signal de suppression et ce signal a une forme de front descendant lorsque le signal se termine au niveau blanc. La durée entre les instants à mi-hauteur de ce front et l'instant OH est appelée intervalle de garde.

· c - Le signal de synchronisation a une durée suffisamment grande.

d- Le signal de suppression se termine au début de la ligne utile et le front arrière ne prend son amplitude totale que pour une image débutant au niveau blanc

Le signal de synchronisation trame :

Il se place au début de la durée de suppression de trame et doit répondre aux conditions principales suivantes à la doit être facilement séparé des signaux de

synchronisation ligne.


6- doit maintenir la sequence des fronts descendants qui marquentles instants OH de balayage ligne.


c . Le premier front avant doit être décale d'une de demi-ligne , de trame en trame pour assurer l'entrelacement de celles-ci.

- Signal unique du système Français à 819 lignes (fig 12)

le signal de synchronisation trame est un signal rectangulaire unique, place au milieu d'une ligne en debut de trame et devant se terminer avont le signal de synchrosiisation ligne suivant pour maintenir le front descendant OH. La durée est nécéssairement inférieure à la demi-durée d'une ligne. Le choix s'est porte sur la valeur de 20 µs.

⁻ Signal de synchronisation trame des systèmes 525 et 625 lignes fig 13.





le signal de synchronisation de trame à 625 lignes est le même que le signal correspondant au système des Etats Unis à 525 lignes. La complexité du signal a pour but la simplification du récepteur.

le signal est un signal rectangulaire qui dure 2,5 lignes

5. Normalisation du signal image (fig 14)

L'expression signal vidéofréquence s'applique à tout signal électrique dont la bande de frèquence va de la valeur nulle à plusieurs MHz.


Référence	Terminologie
1 (M)	Amplitude crète à crête du signal vidéo.
2 (5)	Amplitude du signal de synchronisation.
3 (L)	Amplitude nominale du signal luminance.
4	Composante continue non significative du signal video
5	Composante continue du signal d'image intégré sur la durée totale d'une image.
6	Composante continue du signal d'image intégré sur la durée active de la ligne Tu.
7	Amplitude instantanée du signal luminance.
8	Amplitude instantance du signal image.
9	différence entre niveau noir et celui de suppression


- que le signal de luminance à une valeur plus élevée (blanc par rapport au noir). Ceci correspond à la polarité positive pour le signal image (vidéo fréquence positive) le niveau de tension correspondant aux paliers de suppression ligne sert de niveau de réference du signal d'image. Il est différent de la masse.
 - c le signal comprend deux parties caracteristiques :
 - l'intervalle de suppression ligne TSL.
 - La durée du signal image Tu .

La valeur normalisée crête à crête est de 1 v.

- -d~ Le niveau des impulsions de synchronisation est fixee à 30% de la valeur crête à crète soit 0,3 v.
- -e- Les amplitudes superieures au niveau de suppression sont utilisées par le signal luminance. L'amplitude nominale L du signal de Luminance est alors 0,7 v.
- -f La valeur moyenne du signal represente la composante continue du signal. Elle est calculable par l'expression:

$$Cv = \frac{1}{T} \int_{0}^{T} v(t) dt$$





6. Caracteristiques des systèmes : signal d'image

Caracteristique	Systems 525 lign	System 525 lig	Systeme 405 lig.	Systeme 819 Liga
Nombre de lignes par image	625	525	405	819
Fréquence trame en Hz	50	60	50	50
Frequence dimage en Hz	25	30	25	25
Frequence ligne en Hz	15625	15750	10125	20475
Format de l'image c = H/V	4/3	4/3	4/3	4/3
Caracteristique du sig	gnal de	lumin	ance	Service demonstration of the service
Bande video nominale B (MHz)	5005,5	4,2	3	10
Gamma de l'analyse couleurs	į.		0,4 ã 0,5	0,6
Decollement du niveau du noir %.	0=+5	8		4= 10
Caracteristiques des s	signau:	x d'in	nage	Landan and
Signal en ligne			,	
durée nominale de la ligne en us	64	63,5	98,8	48,84
durée du signal de suppression ligne ps	12±0,3	10,5011,5	17,5 ā 19	9,2 = 9,8
Intervalle entre le répere on et le front				
arrière du signal de suppression de ligne ps	10,5	806ā103	16a 17	8,9
* 1	1,5 ± 0,3	1	1	
Temps d'établissement des fronts du signal				
	Q3±Q1	0,48	0,25 8 0,5	0,2±0,03
Durée du signal de synchronisation Ligne				

Temps d'établissement des fronts	Sept. (Co.)			
dusignal synchronisation ligne us	0,2 ±0,1	0,25	⟨0,25	12±0,02
Signal en trame	\$. '		
durée de la trame en ms	20	16,667	20	20
durée de suppressiontrame en nombre ligne	25	18ā 21	13 a 15,5	33
Nombre de lignes des impulsions dégalisation			-	
avantet après le signal de synchoonisation	2,5 ou 3	3	0	0
Durée du signal de synchronisation de trames			Annual Colors	
en nombre de lignes.	2,5 ou 3	3	4	0,41
Durez des impulsions d'égalisation en us	2,35±0,1	2,29		
Durez des impulsions larges du signal de		and the state of t	Appropriate Comments	
Synchronisation de trame (µs)	27,3	26,4ã 28,	33 2 42	20±1
Durée des impulsions fines dans le signal				
de synchronisation de trame us	4,7 ±0,2	3,8 8 5	7,4 = 11,4	
Temps d'établissement des fronts du		-		Mary Company of the C
Signal de synchronisation.	0,2±0,1	69.25	6925	<0,2

7. Application au cas de notre étude :

On placera la camera de telle manière que l'analyse de l'image electrique sur la mosaïque se fasse ligne par ligne et verticalement. Ainsi, a chaque ligne verticale analysée, on fera correspondre seulement une seule cellule photoélectrique "chargée" voir fig:15

* Dans le premier cas, on ne réalise point une fonction qui à chaque ligne analysée fait correspondre une seule cellule photo éléctrique (ABCD).


* Dans le deuxième cas , à chaque ligne , il correspond une seule vellule photoélectrique éclairée. Dans ce cas d'analyse, on aura le signal vidéo suivant (voir fig:16).

Ce signal est un resultat purement théorique, qu'il faudra approcher dans la réalisation pratique.

La forme réelle des signaux obtenus à la sortie de la caméra est celle de la (fig 17)


Cette déformation du signal est dûe à l'intensité du spot de l'écran de l'oscilloscope et aussi à la distorsion occasionnée par les circuits interieurs de la caméra.

Pour approcher la forme du signal théorique, ou



mosaique d'une camera en position normale.


~ fig:15 ~



obtenir des impulsions idéales, il faudra faire un réglage permanent du spot de l'oscilloscope et aussi, procéder à la remise en forme des impulsions de lumière par un système électronique : genre bascule de Schmitt, porte logique etc...

Le niveau crête à crête otant de 1 v, il faudra aussi amplifier le signal vidéo pour amener les impulsions de synchronisation du niveau 0,3 v à un niveau maximum de 5 v ou à un niveau minimum de 3 v.

De même, pour l'impulsion d'image, il faudra l'amener du niveau 0,7 v au nivau maximum de 5 v ou au niveau minimum de 3 v.



Chapitre II

TRAITEMENT DU SIGNAL VIDEO FREQUENCE

- 1. Introduction.
- 2. Amplification du signal vidéfréquence.
- 3. Remise en forme des signaux de synchronisation ligne et des signaux d'image par trigger de Schmitt .
 - A : Circuit de Mise enforme .
 - B : Applications dans notre cas.

1. Introduction:

la camera realise un echantillonnage de la courbe à enregistrer. Par ce système, on a diattalise la courbe visualisée sur l'ecran de l'oscilloscope. Mais le signal vidéo frequence sortant de la camera està un niveau faible: on a un volt crête à crête du signal, ce qui est insuffisant pour déclencher les circuits logiques T.T.L. Il nous faudra donc l'amplifier avant de l'utiliser les impulsions d'image et de synchronisation ligne sont déformées (ne sont pas des impulsions rectangulaires propres). Il nous faudra, pour que leur emploi soit compatible avec un fonctionnement satifaisant des élèments logiques, les remettre en forme.

2. Amplification du signal videofrequence:

les amplificateurs larges bandes à transistors sont plus difficiles et plus complèxes à étudier età mettre "aupoint" que leurs homologues à tubes.

Les paramètres des transistors varient en fonction de la température, du courant de collecteur et de La frèquence. C'est cette dépendance de plusieurs paramètres qui rend difficile l'étude: on demande au transistor de fournir une puissance dans une large bande de la fréquence (plusieurs MHz). Ajoutons à tout ceci le temps relativement court pour l'étude de tout le projet. Pour toutes ces raisons, on n'étudiera pas l'amplificateur vidéo fréquence, mais on prendra pour les besoins de notre projet, une plaquette d'amplificateur large bande toute faite, ceci uniquement pour servir à avancer les essais.

Pour la réalisation, on prélevera le signal vidéofréquence juste à sa sortie de l'amplificateur large bande du moniteur de la camera. Ceci resoudra le problème de l'amplicateur large bande; mais il est entendu que c'est egalement une solution à court terme. Par la suite, la réalisation de cet amplificateur est nécessaire.

3. Remise en forme des signaux de synchronisation ligne et des signaux de synchronisation image par trigger de Schmitt:

Circuits de remise en forme :

lorsqu'un signal, constitué par une impulsion ou un train d'impulsions, a traverse un circuit logique ou un circuit amplificateur, il subit à sa sortie une certaine alteration, en forme (les temps de montée et de chute ne sont plus négligeables) et en amplitude. Si le signal consideré doit traverser

plusieurs circuits logiques disposès les uns dernière les autres comme cela est generalement le cas, L'alte ration à la sortie du dernier circuit est telle que le signal est difficilement utilisable. Il est donc necessaire deremettre en forme le signal après qu'il ait traverse un certain nombre de circuits.

On peut remettre en forme des signaux par deux circuits :


- * trigger de Schmitt ou bascule de Schmitt.
- * Circuit "ET" régénérateur.


Dans le deuxième cas, on utilise des impulsions d'horloge très propres et de frèquence rigoureusement égale à celle des signaux à traiter. (fig.1)

Pour opérer la mise en forme par une bascule de Schmitt, il faut que la fréquence de reccurence des signaux ne soit pas trop élevée pour laisser à la bascule le temps nécessaire à son changement d'état. C'est une bascule de Schmitt que l'on utilisera dans notre cas, pour la remise en forme.

a . Trigger de schmitt à composants discrets

La bascule de Schmitt (fig:2) derive de la bascule binaire par la substitution d'un couplage d'emetteur à l'un des couplages continus entre





collecteur d'un transistor et base de l'autre transistor. Elle comporte deux états stables, le passage de l'un à l'autre pouvant s'effectuer par l'application à son entrée d'une tension à variation continue, aussi lente que possible, désque cette tension passe par un niveau ou un seuil determine: (seuil critique). En fait, le seuil critique est un peu différent, suivant que la variation de la tension d'entrée se fait dans un sens ou dans l'autre. On dit que la bascule de Schmitt presente une hysterisis. Onraussi que la bascule de Schmitt change d'état des que le signal d'entrée franchit une zone critique dont la largeur a intérêt à être aussi faible que possible dans la plupart des applications. On conçoit que ces applications soi ent surtout axees sur la transformation d'un signal à varia tion progressive, en un signel rectangulaire (fig 3).

Un cas interessant est celui d'un signal rectangulaire altere par le passage dans différents circuits capacitifs qui modifient la pente des fronts verticaux rendant ces signaux inutilisables pour d'autres operations. Dans ce cas , la bascule de Schmitt restitue des signaux de forme correcte.

En même temps que la remise en forme, la bascule de Schmitt assure le retablissement d'un large "swing" (désignant la différence de tension entre niveaux obtenus dans chacun des deux états).

Ainsi, un signal continu, d'amplitude reduite pourvu qu'il franchisse le seuil critique, est transformé en un signal rectangulaire de grande amplitude. La bascule de Schmitt joue donc le rôle d'amplificateur par "tout ou rien".

Analyse du fonctionnement d'une bascule de Schmitt.

Au repos, la base de T, estèla masse par l'intermédiaire de la résistance Ra, cependant, celle du transistor T2 est à un potentiel negatif, fixè par le pont divieur (R, R3, R4). Par suite, T1 est bloque et T2 est passant et la polarisation des emetteurs est assuréepar le débit de T2 à travers la résistance d'emetteur R6.

Supposons alors que nous appliquions à l'entrée du diviseur (R7, R8) une tension variable U(t) qui partant de zero (0), prend des valeurs de plusenplus négatives. Lorsque U(t) atteint le seuil Uoi Ti commencera à debiter, et son debit s'ajoutera à celui de Ti dans la résistance d'émetteur R6, la polarisation des emetteurs deviendra plus énergique, ce

qui tendra à bloquer T2. En même temps, la montée de tension sur le collecteur de T1 s'accompagnera grâce au couplage continu (R3-R4) d'une montée du potentiel sur la base du transistor T1, ce qui accèlerera le blocage du transistor T2 achevant ainsi le basculement du système.

Dans ce nouvel état, la polarisation des deux transistors reste très voisine de sa valeur dans le premier cas. Par contre la tension sur la base de T2 est plus élevée. En effet, si l'an néglige en première appro-ximation le courant inverse Ico du transistor T, lors-qu'il est bloqué, la tension de son collecteur est E et la tension sur là base de T2 compte tenu de la mise en parallèle de R4 et R5.

$$(V_{62})_0 = \frac{\frac{R_4 R_6}{R_4 + R_6}}{\frac{R_4 R_6}{R_4 + R_6} + R_2} E$$

Dans le nouvel état, le débit de Ti dans la résistance Ri a pour effet de porter son collecteur à une valeur égale à : Re Re

$$(Vc_1) = \frac{\frac{R8R6}{R8+R6}}{\frac{R8R6}{R8+R6}+R_1} E$$

qui est du même ordre de grandeur que $(V \mathcal{B}_z)_o$, de sorte que la tension de base de T_z dans le nouvel êtat est voisine de :

$$(Vb_2)_1 = \frac{R4}{R4 + R3} \cdot (V\delta_2)_0$$

C'est-à-clire nettement moins negative. Cela signifie que le transistor T2 est bloque beaucoup plus enérgiquement que ne l'était T1 juste avant le bascu-lement et que pour rendre de nouveau T2 passant, il faudra que U remonte à une valeur U10 plus élevée que U01. C'est là l'origine de l'hysterisis présentée par la bascule de Schmitt qui manifeste ainsi deux seuils différents.

* Voi lors du passage de l'état de repos à l'état de travail.

* U10 > U01 lors du passage de l'état de travail à l'état de repos.

Des que le seuil un est atteint, Te redevient passant. Son débit s'ajoute à celui de Ti dans la résistance d'emetteur Re, ce qui polarise plus énergiquement les émetteurs et permet de bloquer Ti dont la tension de collecteur devient très négative. Parlecouplage continu (Rs, R4), cette diminution

de potentiel de potentiel est repercutée sur la base de T2 achevant de déplacer le point de fonctionnement de ce transistor vers la région de saturation. Il ya donc bien retour à l'état initial et obtention sur les deux sorties de signaux rectangulaires.

La fixation des seuils critiques est rendue possible par le choix des èlements du diviseur (Rr-Ra). Dans la plupart des problèmes rencontrès en pratique, on determinera ces èlements de façon que la zone critique se situe sensiblement à égale distance des niveaux entre lesquels évolue normalement le signal d'entrée.

Si l'on desire reduire l'hysterisis de la bascule, on aura la possibilité d'introduire une resistance de faible valeur Rh entre l'émetteur de Ti et le point commun à l'emetteur de Tz et à la resistance Rs. Cette resistance Rh n'intervient dans le fonctionnement que lorsque Ti est passant. C'est à dire dans l'état de travail mais ne joue aucun rôle lorsque la bascule est dans l'état de repos. Le seuil Ugnest pas change, par contre, grâce à Rh, le blocage de Tz n'est plus aussi energique que sans Rh, il n'est plus necessaire de monter à Uoi pour avoir le basculement.

En pratique, Rh est introduite sous forme de potentiomètre de faible valeur dont les extrimités seront relièes aux émetteurs de T1 et T2 et le curseur est à R6.


b. Trigger de Schmitte composant integré:


Il est possible de constituer un trigger de Sch mitt à l'aide de deux portes NAND à circuits intégrès selon le schema de la figure 4.

les entrées non connectées se trouvent en permanence dans l'état logique 1. La sortie Sattaque directement l'entrée E' tandisque la sortie S'est relièe à l'entrée Ez à travers la résistance R2. Ainsi, on a réalisé un amplificateur à réaction présentant 2 états stables.

Appliquons alors une tension variable sur l'entrée E_2 à travers la résistance R_1 . Tant que celle-ci est suf fisemment faible pour que l'entrée E_2 soit dans l'état logique zero , la sortie S est au niveau logique 1 et par consèquent , la sortie S' est dans l'état logique 0. La résistance R_2 renforce cette situation en ramenant une tension presque nulle à l'entrée E_2 .

Si maintenant la tension d'entrée croît et amene l'entrée E2 à l'état logique 1 , la première porte NAND





bascule et passe de l'état logique 1 vers l'état logique que et par consèquent, la deuxième porte NAND change aussi d'état : elle passe de l'état logique zero vers l'état logique 1. La encore la réaction positive introduite par la résistance R2 accèlère cette transition.

Finalement, on recueille à la sortie S, en fonction de la tension d'entrée, des tensions qui ne peuvent qu'évoluer de façon discontinue entre les états logiques 0 et 1. c'est à dire une valeur de tension inférieure à 0,4 v et une valeur supérieure à 2,4 v.

Le passage d'un état vers l'autre s'effectue par des seuils de tension différents. Selon le sens de variation du signal d'entrée, c'est à dire que le montage présente aussi l'hysterisis caracteristique du Trigger de Schmitt.

les circuits TTL se prétent bien à la réalisation d'un trigger de Schmitt par rétrocouplage à travers une résistance adéquate de deux portes NAND de telle manière à avoir un montage qui n'est pas un bistable mais un amplificateur à réaction présentant deux états stables (fig: 5). Le circuit intègre à utiliser est un SN 7400.

La diode sert à écreter les alternances négatives du signal d'entirée.

sur le cycle d'hystérisis, on voit que le montage bascule quand : Ve # 0,5 v et bascule une seconde fois quand Ve # 1,5 v . On a bien deux seuils différents.


3. Application dans notre cas :


On utilisera ce montage pour remettre en forme les impulsions de synchronisation ligne et celles d'image, ainsi que pour avoir la même amplitude des signaux.

Le signal vidéo amplifié sera applique à l'entrée du trigger, à travers un pont diviseur de tension qui selectionnera les signaux à remettre en forme. On voit que pour qu'il y ait basculement, il faut que Ve # 0,5v: Avec un jeu de résistances (pont diviseur de tension), on obtiendra 0,5v à l'entrée du trigger. Il faut également que latension appliquée affeingne une valeur déterminée, laquelle poura être au niveau des tops de synchronisation ligne ou de l'impulsion image. (fig 6).


Soit (R1-R2) le premier pont diviseur, il faut que l'on ait la rélation suivante pour remettre en forme les impulsions de synchronisation ligne :

0,5 v = seuil (le déclenchement du trigger





les deux portes NAND en traits interrom Impulsion image pus existent si les signaux sont inverses Impulsion image



signal video déforme et amplifie. - fig. 7 ~

$$0.5v = \frac{R_2}{R_1 + R_2} Ve_1$$

Soit (R_1-R_2) le premier pont diviseur, il faut que l'on satisfasse à la relation suivante pour remettre en forme les impulsions images.


$$0.5v = \frac{R_2'}{R_1' + R_2'} Ve_2$$

Si les impulsions sont inversées, il suffire de les passer à travers un inverseur (ou un NAND) pour les avoir dans le bon sens.

En utilisant deux montages du mêmetype, on voit que les signaux images et signaux de synchromisation ligne sont separes automatiquement. On poura ainsi attaquer directement la logique du signal video.

le schema des deux trigg. de Schmitt est celui de la figure.7. R sera prise égale à 10 K.M. Le schema à l'aide des circuits intégrés SN 7400 est donne à la figure.8.

les liaisons représentées en traits interrompus existerant si les signaux en S, et S2 sont inversés.



Chapitre IV.


LOGIQUE DU SIGNAL VIDEO.

- 1. Commande ouverture et fermeture d'une porte *AND*.
- 2. Commande "Flag" Registre et Memoire.
- 3. Commande "Raz" du compteur.
- 4. Adressage de la memoire.
- 5. Commande d'arrêt du système au bout d'une demi-image.

1. Commande ouverture et fermeture d'une porte "AND".

La fonction logique AND a pour table de verite:

E,	Fz	S
0	0	0
0	1	0
1	0	0
1	1	1



porte à deux entrées.


on voit que si les informations se présentent sur l'entrée Ez, l'entrée E, joue le rôle d'un interrupteur. En effet suivant la valeur logique présente sur E1, la sortie de la porte est soit au niveau logique O si E1 est au niveau logique O quelque soit celle de l'entrée E2, soit égale au niveau logique présent sur l'entrée E2 si E1 est au niveau logique présent sur l'entrée E2 si E1 est au niveau logique 1. On peut faire, le tableau suivant qui résume cette situation:

E ₁	E ₂	S	Situation (etat) dela porte.
0	0	0	La porte est fermée .
1	0	0	La porte est ouverte. La porte est ouverte.

Donc suivant la valeur de l'entrée E, La porte est soit ouverte, soit fermée; quand E, est au niveau logique zero, on dit que la porte est fermée et les informations présentes sur E2 ne passe pas, et quand E, est au niveau logique 1, on dit que la porte est ouverte et les informations présentes sur l'entrée E2 se retrouvent à la sortie S, donc elles passent.

La porte ET (ouAND) sera constitée en pratique par un circuit intégré SN 7400 (fig1) Celui-ci contient 4 portes NAND (ou non-Et). On utilisera deux des portes en cascades pour avoir la fonction logique ET La table de verité d'un NAND est:

E ₂	S
0	1
1	1
0	1
1	0
	0



Si on fait le montage suivant : on a :

$$E_1$$
 E_2
 E_2
 E_2
 E_2
 E_2
 E_2

la table de verité de la sortie S2 en fonction des entrées E, et E; est :

E,	E;	5,	E2	52
0	0	1	1	0
0	1	1	1	0
1	0	4	1	0
1	1	0	1	1

E,	E'	Sz
0	0	0
0	1	0
1	0	0
1	1	1

ET

Remarque :

* Le circuit SN 7400 est alimente sous 5 v à travers la broche 14 et la broche 7 qui est celle de la masse (GND).


* Une broche laissée en l'air est au niveau logique 1


Donc avec deux portes NAND à deux entrées, montées
en cascade, on a bien réalisé une porte AND à deux entrées


Dans notre cas, les informations sont les impulsions d'horloge à compter.

La commande de la porte AND ainsi constituée est réalisée par une bascule mise successivement dans l'état logique zero assurant ainsi l'ouverture et la fermeture de la porte.


Pour cela, on employera 1/2 SN7476 circuit intégre presentant deux baseules JK (fig 2). On attaquera les entrées PRESET (mise à un de la bascule)







Schema de principe du SN 7476



et clear (mise à 0 de la bascule) par des impulsions synchronisation ligne du signal videofréquence et par les impulsions images du signal videofréquence. On alimentera le circuit intégré SN7476 saus 5 v. Seules les broches 2 et 3 seront employées, les autres restant en l'air, la sortie sera par la broche 15.

Lorsque l'impulsion de synchronisation ligne se présente à l'entrée PRESET, La bascule JK se met à l'état 1 et la porte ET (AND) est ouverte et laisse passer les impulsions d'horloge. Lorsque l'impulsion image seprésente à l'entrée CLEAR de la bascule, celle-ci se met au zêro logique, ce qui a pour consequence de fermer la porte AND et de neplus laisser Les impulsions. Le compteur ne recevant plus d'impulsions d'horloge, s'arretera de compter. le schema du montage sera celui de la figure: 3.

Le diagramme des impulsions sera, pour une ligne, celui de la figure 4.

- 1. Impulsions de synchronisation ligne.
- 2. Impulsions d'image.
- 3. Signal à la sortie Q du SN 7476.
- 4. Impulsions d'horloge.
- 5. Impulsions à la sortie de la porte ET.





fig.3



2. Commande 'Chip Select " de la memoire :

la commande "Chip Select" de la memoire se fera a partir de l'impulsion image. La durée de cette impulsion ètant très faible (dépend de la remise en forme du signal), il convient de l'élargir pour plus de securité. On attaquera un circuit qui augmentera la durée de cette impulsion assurant ainsi la réponse des circuits memoire le circuit sera celui représenté à la figure 5.

En 1,5 µs, il faudra enzegistrer les informations présentées par l'echelle de comptage, remettre cette échelle de comptage à l'état zero pour la préparer à l'analyse de la Ligne suivante.

Le système élargissant l'impulsion sera constitué par un circuit intégré du type SN 74 121. Ce circuit réalise la fonction d'un monostable de précision. Sa structure interne est celle de la fig: 6 où:

NC = non connectée.

A, A2 = Sont mises à la masse pour cette utisation.


Vcc = 5 V (max: 5,5 V)

B: entrée, attaque du monostable.

9-10-11 Connection de resistance et capacité exterieures pour la largeur d'impulsion.

6-1 . Sorties Q et Q .

La capacité exterieure est connectée entre les



pines 10 et 11. La résistance exterieure est connectée entre les pines 9 et 14. Sans capacité exterieure, le circuit SN 74121 donne des impulsions de durée de 30 ns. Le montage sera celui de la fig:7.

La résistance R et la capacité C détérminent la Largeurs de l'impulsion en sortie. Cette durée d'impulsion est donnée par la relation:

$$T = 0.69 RC$$

On prendra $T = 0.5 \mu s$.


 $R = 1 K\Omega \implies C = \frac{7}{0.69 R} = \frac{0.5 \cdot 10^{-6}}{0.69 \times 10^{3}}$
 $C \# 720 pF$

3. Commande RAZ de l'echelle de comptage.

Lorsque la commande Raz du compteur se présente, if faut que la commande "Chip Select" de la mémoire ait cessé d'agir, donc que les informations présentées par l'échelle de comptage soient enregistrées avant l'apparition de l'impulsion Raz.

Donc la commande "Raz" ne doit ni seprésenter avant ni pendant que l'impulsion "Chip select" opère. Pour cela, on généra cette impulsiont "Raz" à partir de l'impulsion "Chip Select" ovec un certain retard.

De plus, il faut que l'impulsion "Raz" ait cesse d'agir



avant le début de l'analyse de la nouvelle Ligne, donc que le compteur soit prèt à "enregistrer" les impulsions se présentant à son entrée : "CLOCK".

La situation limite du signal video est celle de la figure 8.

On a donc 1,5 µs pour enregistrer les informations dans la mêmoire, effacer le compteur avant de commen cer l'analyse d'une nouvelle ligne.


Pour cela, on utilisera deux circuits integrés du type SN 74121 dont le premier donnera le retard de l'impulsion "Raz" proprement dite.

Le schēma de l'ensemble est celui de la figure 9.

La durée T, doit être superieure ou ègale à la durée de l'impulsion "Chip select". La durée T2 de l'impulsion "Raz" doit être suffisante pour remettre à l'état logique zero des bascules JK du circuit SN 7476 du compteur.

Donc Tz doit être superieure ou egale à 25 ns. On prendra dans notre cas 0,5 mg.

Le diagramme des impulsions est celui de la figure 10 Le monostable agit au flanc montant de l'impulsion d'atta que . L'impulsion "Chip Select" attaque le 1er monostable SN 74121. 1 On a su sortie Q1 une impulsion de durée 71. A sa sortie complementaire Q1, on a une impulsion qui, comme flanc montant, a son deuxieme flanc. Si on attaque



le deuxième monostable SN 74121 par cette impulsion, celuici ne réagira que T, après l'application du 1er flanc de l'impulsion. l'impulsion délivrée par ce second monostable est bien en retard de T, par rapport à celle du Chip Select.

Durée d'impulsion du "Chip Select": 0,5 jus .

Durée d'impulsion de "Raz" : 0,5 jus .

donc 0,5 jus & T, & 1 jus

 $R_1 = 1 K\Omega$ $720 pF < C_1 \le 1440 pF$ $R_2 = 1 K\Omega$ $C_2 \# 720 pF$

Le schema sera celui de la figure :011.


Le schema donnant la commande "Chip Select" et "Raz" sera celui de la figure: 12 .

4. Adressage de la memoire :

L'adressage dans la memoiresefera à l'aide d'une èchelle de comptage de 10 bits (pouvant avoir 1024 combinaisons). On introduira les impulsions desynchronisation lignes dans l'horloge de ce compteur.

On prévoit une commande manuelle qui ramènera cette èchelle de comptage et tous les autres circuits devant être initialement à l'état logique "zero" avant chaque experience.

Le compteur initialement mis à zero, séléctionnera



l'adresse "0" dans la mémoire. Quand l'impulsion:
"Chip Select" apparaît, les informations présentées par
le compteur ou echelle de comptage, sont stockées
dans la mêmoire à l'adresse "zéro".

Au fur et à mesure que l'analyse de l'image continue, les impulsions de synchronisation ligne, font changer l'état du compteur-adresse, selectionnant ainsi pour chaque ligne, une nouvelle adresse de la mémoire (fig.13).

Le compteur adresse sera réalisé avec des circuits intégrés du type SN 7476 qui sont des bascules JK Flip-Flop. Un chapitre a été consacre à leur étude

5. Commande d'arrêt du système au bout d'une demi-image analysée :

Comme il a ête vu dans le chapitre consacre à l'étude du signal vidéo, le balage se faisant d'une manière entrelacée pour toutes les cameras, l'analyse d'une image complète sera complexe et inutile.

En effet, sur une feuille de 40cm de long, avoir 625 points pour tracer une cour be est inutile. L'épais seur d'un point étant de 1 dami millimêtre environ, et en laissant un écart de 0,5 mm entre chaque point, on pour au plus tracer 400 points. Donc l'analyse d'une

d'une demi-image est largement suffisante pour tracer une courbe.

Pour notre étude, on arrêtera le système au bout d'une trame analysée ; paire ou impaire .

Pour cela, on a deux possibilités :

de durée 20 µs, donc supérieure à celle des impulsions de synchronisation ligne.

b- Décoder l'état de la dernière ligne de la trame


analysée .

Dans notre cas, on décodera un état de l'échelle de comptage adresse et on aura à ce moment la une impulsion qui servira à arrêter le balayage de la camera et à déconnecter les memoires en agissant sur l'entrée "Chip Select".

Le problème est le choix de l'état à décoder . Vue la forme du signal vidéo du système 625 lignes, la prèsence des impulsions d'égalisation impose l'état à décoder . Au lieu de décoder l'état 312, on décodera l'état 308 de l'échelle de comptage, les impulsions d'égalisation apparaissant 3 lignes avant et 3 lignes après l'impulsion de synchronisation trame.

308 s'ecrit en binaire pur :

Pour deconnecter les memoires, on utilisera une bagcule JK en Circuit intégré SN7476 pour mettre CS au niveau haut; ce qui deconnectera les memoires le schama sera celui de la figure: 14.



Chapitre V.

HORLOGES.

- 1. Introduction.
- 2. Multivibrateur astable à transistors.
- 3. Horloge réalisée à l'aide d'un oscillateur à Quartz et d'un trigger de Schmitt .
- 4. Horloge réalisée à l'aide de portes "NAND"

Introduction :

On appelera horloge : un dispositif électronique délivrant des signaux rectangulaires à une fréquence donnée et possédant une bonne stabilité en fréquence.

Un signal est rectangulaire si celui-ci passe par transition brusque d'une valeur "à "à une valeur" b ": (1er schéma).

On peut avoir des signaux rectangulaires symètriques ou dissymètriques.

* si t,-to = t2-t, le signal rectangulaire est symètrique voir (fig :1).


* Si to-to + to-to : le signal rectangulaire est dissymétrique. voir: (fig: 2).

On peut obtenir ces signaux de plusieurs façons :

- Ecrètage des tensions sinusoidales.
- _ Multivibrateur astable .
- Attaque d'une bascule de Shmitt par un signal periodique quelconque.

_ Déclenchement d'une bascule bistable par des impulsions.

Pour la réalisation d'une horloge, on prendra le système le plus stable en fréquence. On fera piloter les oscillations par un quartz assurant ainsi une stabilité en fréquence à 10-5 près.



Multivibrateur astable à composents discrets:


C'est un oscillateur qui delivre des signaux rectangulaires periodiquesconstituant un train d'impulsions. Le schema a le même structure qu'un bistable dans lequel les liaisons entre collecteur et base sont capacitives : Les deux transistors ne peuvent pas débiter spontanement dans un état qui soit stable: (fig 3).

Forme d'ande des tensions obsèrvées sur les èlectrodes : (fig 4).

Supposons qui initialement le transistor Ti est bloque et Ti est sature on a alors:

 $VcE_1 \# + E$ $Vc_2 = VcEsat \ll E$ $VB_1 \ll E$ $VB_2 \ll E$

Le montage ne peut rester longtemps dans cet état. En effet, la capacité Cz se charge à travers Ru. Des que le potentiel de la base de Tr d'evient positif, le transistor devient conducteur et le potentiel de son collecteur diminue très rapidement. Une impulsion négative bloquante est transmise à la base de Tz qui se bloque. L'augmentation de la tension du collecteur de Tz qui est transmise à la base de Tz, tend à renforcer son état conducteur. Le phénomène cumula tif est beaucoup plus rapide que la décharge des capacit C, ou Cz.



Experimentalement on observera une chute rapide du potentiel du collecteur du transistor qui devient conducteur.

VCE, passe de E à VCE, sat & E tandis que la tension du collecteur du transistor qui se bloque tend vers la tension d'alimentation E. Cette montée du potentiel est determinée par la charge de la capacité qui joint le collecteur du transistor qui se bloque à la base du transistor saturé.

 V_{CE2} passe de V_{CE2} sat à E avec la constante de temps: $c = R_2G$.

Le montage nereste pas dans cet nouvel état de Fonctionnement puisque la capacité C, se charge à travers R; Lorsque le potentiel de la base de Tz devient positif, on assiste à un basculement spontané et le même processus recommence indéfiniment: voir fig 4.

Periode du multivibrateur :

Le montage n'est pas forcement symétrique. La période T des signaux est égale à la somme des decrées de chaque état quasi stable.

On a:

$$V_{\delta_2} = A + Be^{-\frac{t_1-t_0}{R_5C_4}}$$

 $V_{B_2} = -E = A + B$

$$VB_{1}(\infty) = E = A \qquad d'où \text{ on tire: } B=-2E$$

$$\Rightarrow VB_{2} = E \left(1-2e^{-\frac{t_{1}-t_{0}}{R_{3}C_{1}}}\right).$$
Cherchons l'instant où $VB_{2}=0$

$$VB_{2}=0 \Rightarrow 1-2e^{-\frac{t_{1}-t_{0}}{R_{3}C_{1}}} = 0$$

$$donc \quad \frac{1}{2} = e^{-\frac{t_{1}-t_{0}}{R_{3}C_{1}}}$$

$$= \log \frac{1}{2} = -\frac{t_{1}-t_{0}}{R_{3}C_{1}}$$

$$d'où : \quad t_{1}-t_{0} = R_{3}C_{1} \log 2$$
C'est la durée d'un état quasi stable du système.
$$VB_{1} = A + Be^{-\frac{t_{2}-t_{1}}{R_{3}C_{1}}}$$

$$VB_{1} = -E = A + B$$

$$VB_{1}(\infty) = +E = A$$

$$VB_{1}(\infty) = +E = A$$

$$VB_{2} = e^{-\frac{t_{2}-t_{1}}{R_{3}C_{1}}} = 0$$
Soit $\frac{1}{2} = e^{-\frac{t_{1}-t_{1}}{R_{3}C_{1}}} \Rightarrow log \frac{1}{2} = -\frac{t_{1}-t_{1}}{R_{3}C_{1}}$

$$\Rightarrow t_{2}-t_{1} = R_{3}C_{2} \log 2$$
La periode est égale a :
$$T = (t_{2}-t_{1}) + (t_{1}-t_{0}) = t_{2}-t_{0}$$

si le montage est symétrique, on a : $R_3 = R_4 = R$ et $C_1 = C_2 = C$ La periode devient alors :

Condition de blocage et de saturation :

Pour saturer untransistor, on prend toujours :

Il > Ils . Où Ils est le courant de base de satura-

tion:

$$I\ell = \frac{E}{R_i} \Rightarrow I\ell_s = \frac{Ics}{\beta j} = \frac{E}{\beta j R_j}$$

$$\Rightarrow Ri < \beta j R_j \qquad i = 4,3$$

$$j = 1,2$$

c'est-à-dire $\beta, R_1 > R_4$ pour T_1 . $\beta_2 R_2 > R_3$ pour T_2 .

Le blocage est assure par l'impulsion de tension de collecteur: (-E) transmise par le transistor qui devient sature, à la base du transistor qui se bloque.

Pour le calcul :

Choix du transistor:

* Il faut que le transistor ait une frèquence de coupure tres supérieure à celle des signaux à obtenir.

* Il faut le choisir suivant la tension d'alimentation . Pour le calcul de Riet Re :

$$I_{csat}, = \frac{E}{R_s} \implies R_s = \frac{E}{I_{csat}} = \frac{E}{\beta_s I \ell_{ssat}}$$

$$I_{csat}, = \frac{E}{R_s} \implies R_s = \frac{E}{I_{csat}} = \frac{E}{\beta_s I \ell_{ssat}}$$

16 = 1,5 [6 sat.


La condition de saturation permet de caleuler R, et Ra. Les Condensateurs sont choisis suivant le rapport cyclique désire.

Le multivi brateur astable ne procure qu'un signal de médiocre stabilité, suffisante toute fois pour certains usages. Mais il est des fois où une grande stabilité en fréquence est demandée aux impulsions horloge. Il faudra alors avoir recours à l'emploi d'oscillateurs pilotés par quartz. Ces oscillateurs peuvent être constitués par des multivrateurs dont l'un ou l'autre des condensateurs est parfois les deux, sont remplacés par des quartz : (fig 5)

Dans le cas de deux quartz , le montage oscille à la frequence la plus petite des deux cristaux.

3. Horloge réalisée à l'aide d'un oscillateur à quartz et d'un trigger de schmitt : (fig. 6)

Le trigger de Schmitt a été étudié dans le chapitre



Dans ce paragraphe, on verra surtout la réalisation d'un oscillateur à quartz.

Genéralités sur le quartz :

Le quartz peut être mis en vibration mécanique à des fréquences allant jusqu'à plusieurs dizaines de MHz, fréquences d'autant plus élevées que la lame de quartz est plus mince. Le Quartz à aussi la propriete d'être piezo éléctrique. Etant donné que l'oscillation du quartz se fait avec un amortissement très faible, on peut réaliser avec une lame de ce materiau, une oscillation de très grande stabilité.

Une lame de quartz munie de deux éléctrodes se comporte comme le circuit représente sur la fig.7.

Le coefficient de self induction de la bobine est très grand, la capacité du condensateur C est faible (millieme de pf). La résistance R d'amortissement est très faible. On comprend que l'ensemble présente un coefficient de surtension très élevé. Le condensateur C'qui shunte le circuit résonnant serie principal p'est autre que la capacité propre à la lame de quartz.

Le circuit possède deux fréquences de resonnance :

- Une fréquence de résonnance senie correspondant à l'accord LC. A cette frequence, l'impêdance du système

passe par la valeur R qui est faible.


-Une fréquence de résonnance parallèle ou autre résonnance pour laquelle l'ensemble se comporte comme un circuit bouchon d'impédance infinie. A cette fréquence on considère que Cet C' sont en serie et résonnant avec L

La différence entre les deux fréquences est très faible car C'est très petite par rapport à c'.

On fera osciller le quartz dans un oscillateur à une frèquence sitée entre les deux frèquences définies plus haut. La frèquence dépendra donc en partie du circuit.

Oscillateur Pierce: (fig 8)

Le montage est le type Pierce. Il correspond exatement au colipits dans lequel Crest remplace par le quartz qui joue le rôle d'arrêt de la composante continue entre le collecteur et la base. La résistance R sert à déterminer le courant moyen du transistor. C2 et C2 doivent être choisis en fonction de la fréquence des oscillations à transmettre. On peut donner une approximation en pratique : C3 dait présenter à la fréquence des oscillations du quartz une impédance comprise entre 100 et 500 \(\Omega\). Pour C2, à cette fréquence, l'impédance doit être comprise entre 200 et 1000 \(\Omega\)



T: 2N 708.

 $R_1: IK\Omega$

C2 : 220 pf

R= 10 + 12,5 KQ

C1: 1200pF Q = 10 MHz.

Il existe une troisième possibilité pour réaliser des horloges : à l'aide de circuits intégrés. C'est ce montage qu'on réalisera pratiquement.

4. Horloge réalisée à l'aide de portes 'NAND' soit le montage suivant de la fig: 9.

les entrées E, et E, E3 des 3 portes NAND sont laissées en lair, elles sont donc au niveau 1 Logique en permanence.

Comportement du circuit , Forme d'onde recueillie en S:

Supposons que l'entrée E, soit au niveau logique 0, l'entrée Ez sera alors au niveau logique 1 et la sortiesainsi que l'entrée Es au niveau logique jero. Le point s' sera donc au niveaulogique 1. De ce fait, on a apparition d'un 1 Logique sur l'entrée E, faisant basculer l'état de la première porte qui prend alois l'état logique O. La deuxième porte change aussi d'état puisque son entrée E2 a change. Elle passe de l'état logique 0 vers l'état logique 1. Donc Sa change d'état. A nouveau La 3º porte change d'état et prend l'état logique zèro

qui se présente aussi à l'entrée de la prémière porte qui basculera ; faisant à chaque fois basculer les deux autres portes.

On voit que le système est instable, l'entrée n'est jamais en accord avec ce qu'il ya en sortie.

Comme les états que peuvent prendre les différentes portes sont en nombre de deux, l'état de la sortie S'est donc aussi en nombre de deux états logiques: le 0 et le 1.

Donc théoriquement, la forme d'onde de la tension recueillie en "S" sera un crèneau; un traind'impulsions rectangulaires dont la période est donnée par le temps mis par une information à la sortie pour parcourir le chemin: E3-S'-E2-S

Chaque circuit "NAND" introduit un déphasage entre l'entrée et la sortie du montage de 1 ns, il faudra donc utiliser 9 circuits "NAND" (fig10)

Theoriquement, la periode du signal de sortie est de : $9 \times 12 \text{ ns} = 108 \text{ ns}$: donc une frequence de: $\frac{10^9}{108} \# 10^7 \text{ Hz} = 10 \text{ MHz}$.


En pratique, au lieu d'utiliser autant de circuit "NAND", On préfère retarder l'information parune cellule RC, le Schema devient celui de la fig.11.


On stabilisera la fréquence des oscillations par un quartz schuntant le circuit de réaction. Le schema devient celui de la fig. 12. Une petite capacité (de quelque pF) Schunte le quartz Q.

Remarque :

En pratique, des capacités schuntent une des portes "NAND", ceci à pour effet de diminuer les fronts de montée et de descente des impulsions. Mais ceci augmente la periode des impulsions, donc la frequence diminue. On a réalisé une hor loge à l'aide de 3 portes "NAND" oscillant à la frequence de 1 MHz, pour les essais.

On donne à titre indicatif quelques shemas d'horloges réalisées à l'aide des portes "NAND" en circuits integrés de la serie SN7400. stabisées en fréquence à l'aide d'un cristal de quartz (fig.73).





Chapitre 1

SYNTHESE ET REALISATION DE COMPTEURS.

- 1. Introduction.
- 2. Méthodes d'étude.
- 3. Réalisation dans le cas de notre étude .
- 4. Conclusion.

1. Introduction:

Un compteur est un système sequentiel réalise à l'aide de bascules, capables de détecter et compter des impulsions. Il existe deux types de compteurs :


- compteur synchrone et compteur asynchrone.

Dans le premier cas, toutes les bascules reçoivent les impulsions à compter, alors que dans le second cas, seule la première bascule reçoit ces impulsions. On peut étudier un compteur dans différents codes: code binaire pur, code gray... etc.

On fera l'étude dans le cas du code binaire pur.

2. Methodes d'étude :

Dans un compteur, souvent, les cellules le constituant, sont cablees de façon recurrente entre-elles. On va étudie dans ce paragraphe, la réalisation de deux types de compteurs: synchrones et asynchrones. Dans les deux cas, on utilise des bascules JK.



la table de verité des bascules JK est :

\mathcal{J}	K	Qŧ	Q++c
0	0	0	0
0	0	1	1
0	1	0	0
0	1	Í	0
1	0	0	1
1	0	1	1
1	1	0	1
1	1	1	0

la forme contractée devient :

J	K	Qt+z	
0	0	Qt	garde l'information: rôle demêmoire
0	1	0	Mise à zèro de la bascule.
1	0	1	Mise à un de ba bascule .
1	1	āŧ	Changement de l'état de la bascule.

Remarque: Pour que la bascule fonctionne, il faut que les entrées Logiques Jet K soient présentes ainsi que des impulsions "horloge".

A. Compteurs synchrones : Méthode de Marcus

Dans les compteurs synchrones, toutes les bascules reçoivent la même impulsion horloge; Ce sont les entrées logiques Jet K qui commandent le changement d'état ou non de la bascule. Dans cette méthode, on part des états présents elu compteur et des états futures pour déterminer les equations logiques de Jet K en fonction des sorties des bascules.

Marcus s'interesse, pour l'étude de ces compteurs à la stabilité et au basculement de chaque cellule. Chaque bascule peutêtre:

- * Stable en 1 _ S,
- * Stable en O ___ So
- * transiter vers 1 __ T,
- * transiter vers 0 _ To

Applique à la bascule JK on a le tableau suivant :

	att	Qŧ	K	J
50	0	0	0	0
51	1	1	0	0
50	0	0	1	0
To	0	1	1	0
TI	1	0	0	1
51	1	1	0	1
T1	79	0	1	7
70	Q	1	1	1

丁	K	
0	0	CO
0	1	50
0	0	C
1	0	\$1
0	1	To
1	1	To
Í	0	T1
1	1	

D'où on peut faire le tableau :

	J	K	
SO	0	Ø	J=0 quelque soit la valeur de K.
S1	Ø	0	K=0 quelque soit la valeur de J
To	Ø	1	K=1 quelque soit la valeur de J
TI	1	Ø	J=1 quelque soit la valeur de K.


Exemple de réalisation d'un compteur 0+7 :

Pour déterminer le nombre de bascule à employer pour la réalisation du compteur , on utilise la relation suivante :

 $2^{n} - 1 > N$ où: N = nombre de bascules N = Nombre d'états de compteux

Dans ce cas, on voitque: 23_1 = 7

On veut réaliser un comptage, donc suivre le chemin suivant :



Soient A, Bet C les 3 bescules on a:

C	B	A	C	В	A	С	В	A
0	0	0	0	0	f	50	50	T1
0	0	1	0	1	0	SO	Tf	TO
0	1	0	0	1	1	50	S1	T1
0	1	1	1	0	0	TI	To	TO
1	0	0	1	0	1	S1	50	71
ſ	0	1	1	1	0	51	TI	TO
1	1	0	1	1	1	51	51	TI
4	i	Í	0	0	0	TO	TO	TO
avanı	impo	Ision	après	imp	ulsion			2501

Pour avoir maintenant les équations de Jetk de Chaque bascule, on fait les tableaux de Karnaught avec comme variables de sortie des bascules : QA QB Qc et Comme sorties, les entrées logiques de chaque bascule . On aura donc 6 tableaux de Karnaught.

Bascule A:

Q.B.Q.	100				QB					, Qa				
	100	07	77	10	QC WA	00	01	11	10	QB QA	00	01	11	10
0	TI	70	To	T_1	0	1	Ø	φ	,	0	Ø	9	1	ø
1	Ti	To	70	71	1	1	ø	Ø	1	1	Ø	1	9	Ø

 $J_i = 1$ $K_A = 1$

Bascule 8:

0 & Q.				. 1	Q.Q.					Gem.				
Qe,	00	01	11	10	Q2	00	01	91	10	9°%	00	01	12	10
0	50	71	70	5,	0		1	Ø	Ø	0	Ø	Ø	Sage .	ancies dejunite
*	51	7	70	SI	1	and the second	1	Ø	Ø	f	Ø	Ø	1	- Constitution of
 **************************************	Andrewson and the constitution]	e Challen II elektropes per Jose	E .	git over the section is seen	J	L	Oa		Ke	= (Ja	<u> </u>	

Bascule C:

0	50	50	τ_{i}	So	See o		-	g	/0	G. C.	Ø	Ø	III d	ø
1	Si	51	70	St	1	Ø	ø	Ø	Ø	1	1		#	


En ayant les équations logiques des entrées Jetk de chaque bascules, on peut faire le schéma de cablage réprésenté sur la figure . 1 .


Le diagramme des impulsions à la sortie de chaque bascule sera à la figure.2.

On a bien réalisé un comptage en binaire pur des impulsions d'horloge.

Remarque :

l'impulsion Raz remet le compteur à létat 000 quelque soient les entrées logiques J,K et l'entrée horloge de chaque bascule.





~ fig: 2 ~

B. Compteurs Asynchrones.

Dans ce cas de compteurs, les entrées logiques J et K de toutes les bascules le constituant sont mises à l'état logique 1, assurant ainsi un changement d'état de la bascule chaque fois qu'un front (ascendant ou descendant) se présente à l'entrée "horloge".

La première bascule est attaquée par des signaux exterieurs; les autres bascules sont attaquées par les sorties des précédentes. Le schema est celui dela figure.3.


Le changement d'état d'une bascule est assure lors - que sur la sortie de la précédente, un digit 1 est rempla ce par un digit 0, c'est à dire : lorsque la bascule passe de l'état logique 1 vers l'état logique 0.

Remarque :

Parfois, des signaux parasites prennent naissance dans les compteurs : c'est le cas du "SPIK". En pratique, lorsqu'on réalisera le compteur, si le sPIK existe, il faudra veiller à l'elliminer.

3. Réalisation dans le cas de notre étude :


Pour notre étude, on fera un compteur asyn chrone qui est de loin le plus simple et le moins encombrant en pratique. Dans notre cas, on veut un compteur ayant 1024 combinaisons, on devra donc



faire une échelle de comptage de 10 bits. On utilisera 10 bascules JK en cascade, suivant le schema de la figure 4.


En pratique, on utilisera des bascules JK pour réaliser le compteur. Ce sont les circuits intégrés de la serie SN 7476. Chaque circuit à deux bascules JK "FLIP-FLOP". Il noufaut donc 5 circuits intégrés pour le réaliser. Les entrées Jet K seront mises au niveau logique 1 toutes les deux, assurant ainsi un basculement de la cellule à chaque impulsion d'horloge.

Le circuit intégré SN 7476 JK FLIP-FLOP est basé sur le principe: maître-esclave. Les entrées pour la partie maître sont contrôlées par l'impulsion d'horloge. L'impulsion d'horloge aussi, rèquie l'état des transistors de couplage qui connectent la partie maître à la partie esclave. La sequence des opérations est comme suit:



- Forme d'impulsion horloge.

- 1. Isolation de l'esclave du maître
- 2. Entrée de l'information pour le maitre.
- 3. Neutralisation des entrees Tet K.
- 4. Transfert de l'information du maître vers l'esclave.



La largeur de l'impulsion d'horloge doitêtre superieure ou egale à 20 ns .


La Largeur de l'impulsion RAZ doit être supérieure ou égale à 25 ns.

le schema du compteur à l'aide des circuits integrés SN 7476 voir : fig.5.

4 . Conclusion :

Il existe des compteurs synchrones et asynchrones sous forme intégrée qu'il sera avantageux d'utiliser dans notre cas. Ceci réduire le nombre d'éléments employès et le volume de place occupe.

La réalisation se fera avec des circuits SN7476; mais, plûs tard, on poura refaire la maquette et réduire ainsi le système à une seule plaquette imprimée.



Chapitre VII

LES MEMOIRES.

- 1. Memoire magnetique.
 - 2. Memoire à semi-conducteurs .

1. Mémoires magnétiques :

Phenomene physique mis en yeu.

Le phénomène physique mis en jeu est: L'aimantation et son sens. Considerons le transformateur de la fig1 on y distingue:

- l'enroulement primaire .
- L'enzoulement secondaire.
- _ le circuit magnetique.

Un courant dans l'enroulement primaire permet de creer un état magnétique, c'est-a-dire: une aimantation determinée dans un circuit magnétique.

L'enroulement secondaire ne sait pas reconnaître cet état mais peut en déceler ses changements.

Un courant éléctrique dans un sens crée un état magnétique oriente. Un courant de sens contraire crée L'état magnétique inverse.

Donc en prenant comme élément binaire le sens d'aimantation, on peut conclure que:

- _ Un courant éléctrique enregistre Le bit 1.
- . Un courant éléctrique de sens opposé enregistre le bit 0.

Pour la lecture de l'information, on enregistre le bit 0:

- Si après cet enregistrement on ne decèle aucun

changement, c'est que l'enregistrement était à zero (0)

- Si on décele un changement, l'enregistrement

était à 1 et il faut alors le réenregistrer.

Memoire à tores de ferrite . Memoire à aiguilles

Dans ces memoires, chaque bit de l'information est enregistre sur un support physique parfaitement individualise: C'est le propre des memoires statiques, une cellule ou élement par bit.


Transformer une énergie electrique en énergie magnétique et inversement ne se fait pas avec un meilleur rendement et la fai blesse des energies mises en jeu ajoute un autre problème. D'où on à été amene aux deux technologies


Dans une memoire a tores, le support magnetique entoure les conducteurs. Pour cela, il a une forme en anneau. Le materiau est un mélange de ferrite: oxyde mixte de fer et d'un autre mêtal; On cherche une forte induction remanente pour un faible champ coercitif, et un cycle d'hystérisis aussi proche que possible

de la forme rectangulaire. (fig.2.6)

Pour l'écriture, le toreest traverse par deux fils

(fil 1 et 2). Ses petites dimensions (moins de 1mm de





de diamètre) font que l'on se limite à lui faire traver. ser le tore du lieu de l'enrouler. Un 3ºm fil traverse le tore : c'est celui de lecture captant le basculement èventuel à cet instant.

* L'aiguille fig.3

Son diamètre est de 0,25 mm. Sa lonqueur est inferieure à 3 mm. L'aiguille elle-même n'est pas magnétique, mais est revêtue d'une couche mince de ferronickel (magnetique) l'épaisseur de cette couche est 4.10 m. Comme pour le tore, il existe deux fils d'ecriture qui l'entoure rent sur une dizaine de tours. Le rôle du fil de lecture est rempli par l'un d'eux.

Comparaison des deux techniques :

* le tore est plus facile à élaborez (pas de couche mince à surveiller).

* Mise en place des conducteurs est difficile pour le

tore . Tissage manuel

* Facilité d'écriture : l'état du tore est plus difficile à faire basculer que celui de l'aiguille à cause de la quantité de matière magnetique.

* Facilité de l'ecture pour l'aiguille : signal electrique engendré est proportionnel au nombre de tours du

conducteur.

* Rapidite de basculement : un tore exige plus de temps que l'aiguille pour basculer d'un état à l'autre
* Les aiguilles étant plus sensibles, le seront aussi aux
bruits éléctriques introduits par la machine. Elles peuvent
donc basculer sous l'influence de ces bruits électriques
ce qui ne sera pas le cas du tore.

Pour réaliser des mémoires trés rapides, les tores de ferrite ou les films minces sont très coûteux. On utilise alors des bascules réalisées avec des Semi-conducteurs sous une forme intégrée.

2. Mémoire à semi-conducteurs: Description de la mémoire TTL ISOPLANAR MEMORY 931.4%

La 931 425 est une memoire à accès libre d'écriture et lecture de petite puissance de 1024 bits organisée en 1024 mots de 1 bit. Elle à un temps d'acces typique de 35 ns et est désignée pour être employer comme tampon, pour le contrôle de stockage et pour ses hautes performances dans les applications demandant une petite puissance.

La 93 L 425 à des décodeurs dans le circuit, deux lignes "entrées, sorties" séparées et une ligne "Selecteur de circuits" active au niveau bas. le 35 état de sortie est donné pour guider les systèmes organisés ET/ou

charges hautement capacitives . La 93L425 est compatible avec les standards des familles DTL et TTL .


- * 3 états de sortie.
- * Sortie non inversee .
- * organisée en 1024 mots de 1 bit.
- * Temps d'accès de lecture de 35 ns typique.
- * Temps d'accès au chip select : 25 ns typique.
- * Puissance dissipée : 250 mW typique.
- * Entrées et sorties TTL .

Description du fonctionnement

La 931 425 est une mêmoire à accès libre de 1024 bits organisée en 1024 mots de 1 bit. Le mot est sélectionne par l'état des 10 bits adresse : A0 ÷ A9.


L'entrée "chip select" ordonne l'expansion des rangées de la mémoire. Pour les grandes mémoires, le temps d'accès rapide du "chip select" permet de décoder le chip select (cs) de l'adresse sons affecter les performances du système.

Les opérations de lecture-écriture sont contrôlées par l'état de "Writeenable" qui est actif au niveau bas (WE). Lorsque (WE) est au niveau bas, et le circuit sélectionne, l'information présente au Din est ècrite à l'adresse allouée. Pour lire, WE doit être mis




Vec: Pine 16
GND: Pine 8

~ fig.4 ~ Symbole logique



~ fig:5 ~ Diagramme de Connection



au niveau haut, et le circuit selectionne selectionne, et l'information contenue dans la localité spécifiée, est présente au Dout, et est non inversée. Durant l'écriture, la sortie est dans l'état de haute impédance.

Le 3s état de sortie fournit une bonne conduite "
aux grandes vitesses avec des charges hautement capacitives du système. Le 3s état (impédance élevée) ordonne les lignes du système organise quand de multiples
sorties sont connectées à une ligne commune.

Table de Verite :

	outputs	Inputs		
Mode	Dout	Din	WE	cs
pas selectionne	high Z	Х	X	Н
ēcrire "0"	high I	4	1	L
ecrire 1	high Z	Н	L	L
Lire	Dout	Х	H	L

Caracteristiques maximales d'utilisation au dessus desquelles l'utilisation peut endommager le circuit :

Temperature de stockage : -65°C à + 150°C

Vcc: (alimentation) : -0.5 v a + 7.0 v

Tension d'entrée (DC) : -0,5 v à +5,5 v

n:	· Ycc			Temperature
	Min	Тур	Max	ambiante
93L425 × c	4,75 v	5,0 r	5,25 v	0°c ā 75°c
93L425 x M	4,50Y	5,0 V	5,50 v	- 55°Cā+125°C


Applications

1. Augmentation de la longueur des mots :

Lorsque l'on désire stocker des mots dont la longueur est supérieure à un bit, il sera nécessaire de placer en parallèle plusieurs mêmoires 931425 comme le montre le schema de la (fig:7):

- Le bit 1 du mot choisi à stocker sera ecrit dans la memoire 0.
 - Le bit 2 dans la mêmoire @ à la même adresse.
 - Le bit n dans la mémoire m à la même adresse.

Un mot sera inscrit dans la memoire en ayant ses différents bits localisés dans chaque circuit 931425 aux mêmes adresses. On aura autant de memoires placées en parallèle que la longueur du mot à stocker à de bits.



~ fig:7 ~

2. Augmentation de la capacité de la memoire :

Dans chaque memoire, on aura 1024 bits de 1 bit. Si on a besoin d'un nombre de mots plus élevé que 1024, on réalise le montage suivant:


On utilise un décodeur pour mettre en cuircuit les différentes mê moires grâce à l'entrée "Chip Select" (CS). En effet, d'après la table de verité donnée précedamment, un circuit 93L425 est sélectionné si on a un niveau bas sur l'entrée CS.

Exemple: pour avoir une memoire 1024 x 16 bots de 1 bit, on réalise le schéma de la (fig 8).

Lorsque BCDE sont tous les 4 au niveau zero, l'état zero est décode et à la sortie du décodeur, on a un un logique. Celui inverse devient zero qui est applique à l'entrée: chip select " CS qui sélectionne ainsi la mêmoire. Tous les autres circuits ont leurs entrées CS au nivoau haut, donc ne sont pas sélectionnés. Au fur et à mesure que les états de 0 à 15 sont décodés, les circuits 93 L425 sont mis ou non en service.

3. Augmentation simultanée de la capacité et de la longueur des mots.

En alliant les deux principes précédents, on augmente la capacité et la longueur des mots (fig.9).



Quand le zero est décode, c'est la première rangée de 931425 qui est sélectionnée. Cette rangée contient 1024 mots de m bits s'il ya m circuits montes en parallèle dans cette rangée. Quand l'état 1 est décodé, la deuxième rangée est selectionnée et ainsi de suite.


Les différentes entrées et sorties de chaque rangée, sont reliées à celles des autres rangées, de sorte que l'on ait m entrées (Din). Le schema et m sorties Dout différentes. On ne la pas entièrement represente sur le schema pour eviter de le surcharger.

Sortie Dout } reliees pour : Mi.
Entree Din } reliees pour : Mi.
Mim

Application au cas de notre étude :

Dans notre cas, on a besoin de stocker 312 mots de 10 bits à chaque experience "tirau laser".

On poura réaliser le montage permettant d'augmenter la longueur des mots en utilisant 10 circuits 93 L 425. On aura ainsi une memoire de 1024 mots de 10 bits.



Chapitre VIII

NOTION SUR LES CONVERTIS-SEURS DIGITAUX ANALOGIQUES.

- 1. Introduction.
- 2. Cas où la grandeur analogique de sortie est une intensité de courant continu .
- 3. Cas où la grandeur analogique de sortie est une tension continue.

1. Introduction:

Dans la première partie, on s'est attaché à transformer le signal élèctrique, donc un signal analogique, en digits susceptibles d'être enregistrés sur memoire.

Dans celle partie, on fera l'étude d'un système ayant la fonction inverse à celui précédent : c'està dire que, partant de digits, on reconstitue une grandeur analogique proportionnelle à la valeur quantifiée, définie par le code.

On s'interessera à la traduction digitale analogique d'information definie dans le binaire pur.

2. Cas où la grandeur definie analogique est une intensite de courant continu :

Ce cas est le plus simple. Une source de courant continu à tension rigoureusement constante alimente en parallèle un certain nombre de circuits élémentaires en nombre égal à celui des moments du code et dont la résistance peut être soit infinie (circuit ouvert) soit finie et proportionnelle au poids desmoments du code dans les combinaisans codee considerée (circuit, fermé). Un milli-ampéremêtre de faible résistance interne mesure à chaque instant la somme des courants debités par l'ensemble des circuits élémentaires lequelle

est donc proportionnelle à la somme ponderée des digits du code.


Suivant les organes de commutation qui ouvrent ou ferment chacun des circuits élementaires, on a des traducteurs à relais, des traducteurs éléctroniques: (diodes, transistors).. etc.

On étudiere ici les traducteurs à bascules.

Dans ce mode de réalisation, les organes de commutation disposés en tête de chaque circuit élementaire du traducteur digital-analogique sont constitués par des bascules à transistors PNP, dont la tension de polarisation - IVol est fournie par une source de tension régulée. La même source fournit également latension constante - IVI appliquée à la borne négative du milli-ampéremètre. La valeur absolue IVI est choisie supérieure à la valeur absolue IVI, mais inférieure à la valeur absolue IVI, délivrée par la sortie (1) de chaque bascule lorsque le digit contenu dans cette dernière est un zéro.

le circuit élèmentaire controlé par la sortie (1) de la bascule de rang p (16 p 6) comprend une diode dp en serie avec une résistance de pondération : Rp. On peul avoir deux situations pour chaque circuit élèmentaire.

Registre contenant la combinaison à décoder.



a) Np=0 => Np=1.

Une tension - |Vi| < - |V| est appliquée par la sortie (1) de la bascule en amont de la diode \$\mathbb{Q}_p\$ qui est polarisée en inverse. Tout se passe comme si la résistance \$Rp\$ n'était pas en service. Aucun courant ne la traverse. Ce resultat est d'autant plus valable que la résistance de la diode \$\mathbb{Q}_p\$ est plus élevée.

b) Np=1 => Np=0.

Le transistor de droite est passant et sature, la tension de polarisation - |Vo| > - |V| est appliquée en amont de la diode & qui est rendue passante. Un courant circule dans la résistance de pondération. Sa valeur n'est fonction que de la différence de potentiel (IVI- |Vo|) fournie par la source de tension régulée et de la résistance du circuit de polarisation qui comprend, outre la résistance Rp, la résistance directe de la diode. Celle-ci est négligeable devant Rp.

Donc suivant le nombre affiché par le régistre, on aura une certaine intensité dans le milliamperemetre, egale à la somme des intensités des courants fournis par chaque circuit élémentaire lorsque le digit Np-1

2. Cas où la grandeur analogique est une tension continue:


le courant pondéré qui circule à travers l'appareil de mesure, clans le système decrit précedemment peut être envoyé dans une résistance commune de valeur faible devant chacune des résistances individuelles de pondération. On recueille alors à ses bornes une tension proportielle à la valeur quantifiée définie par la combinaison codée.

Il existe une solution basée sur l'emploi des amplificateurs opérationnels et fréquemment utilisée dans les calculateurs analogiques (fig 2)

Considérons un système à n'entrées et à une sortie chaquine des entrées étant connectée à un même point modal P par l'intermédiaire d'une résistance de pondération de la forme R/2k-1 et d'un organe de commutation dont l'état est contrôle par le digit Nk ou son complément. Nk suivant le mode de réalisation.

On prendra par exemple le digit Nk pour un transistar attaqué à sabase, l'émetteur étant seums à une tension d'entrée E de niveau intermédiaire entre les niveaux affectés aux digits 0 et 1 de sorte que le transistor sera bloque ou passant et saturé.

Lors que l'organe de couplage ouvre le circuit de rang k, aucun courant ne circule dans la résistance Rr. Par contre, des que le circuit est ferme, un courant



apparait . Sa valeur est égale à :

& désignant la tension au point nodal P.

Cette tension est très voisine de 0 car au point nodal Pest connecté un amplificateur opérationnel A de Gain G très èlevé: (100:000) qui delivre une tension 5 telle que : S = G 6 nécessoirement finic, ce qui implique :

$$\mathcal{E} = \frac{S}{G} \# O.$$

Pour cette raison le point Pest applique "terre virtualle"
Un circuit de retroaction purement résistif R'ramene à l'entrée de l'amplificateur une partie de la tension de sortie Le courant circulant à travers R'est:

$$I' = \frac{S - \varepsilon}{R'}$$

l'impédance d'entrée de l'amplificateur opérationnel étant très elevée, infinie, au cun courant n'entre dans celui-ci. Écrivons la loi de Kirchoff au point nodal P on a :

$$\sum_{k=1}^{n} \frac{2^{k-1}}{R} (E-E) + \frac{S-E}{R'} = 0$$

En ne considérant que les digits 1 on a alors :

Cette quantité est proportionnelle à la somme pondérée des digits du code et peut donc représenter la tension analogique de sortie au code considéré.

Pour notre réalisation, on utilisera le circuit intègre DAC 02 CW qui est un convertisseur digital analogique 10 bits.

Chapitre IX

PARTIE LECTURE

- 1. Extraction des informations contenues dans la memoire
- 2. Commande d'arrêt du système de lecture.
- 3. Commande générale au niveau des memoires.


2. Extraction des informations contenues dans la mêmoire :

le schema de lecture est celui de la figure 3. Pour que les informations stockées en memoire, soient disponibles à la sortie Dout, il faut que la commande "Chip Select" soit au niveau bas et celle de "Write Enable" au niveau haut.

Description et fonctionnement du système de lecture :

Une echelle de comptage fournit l'adresse des me moires. Le poids de l'adresse selectionnée est convertie en une tension analogique par un Convertisseur digital-analogique (CDA) qui est appliquée sur l'amplificateur X de la table traçante. Ce qui selectionne une abscisse. Les informations disponibles en Dout sont converties en une tension proportionnelle au poids binaire de cellesci par un CDA. Cette tension est appliquée sur l'ampli Y de la table traçante. Ceci a pour effet: la selection d'une ordonnée.

l'impulsion de clock de l'échelle de comptage, retardée par un dispositif de retard, est appliquée à l'éléctro - aimant du ploteur qui marque ainsi un point ayant pour abscisse, l'équivalent en



tension du poids binaire de l'adresse et pour ordonnée l'équivalent en tension du poids binaire des informations localisées à l'adresse selectionnée.


Un autre dispositif à retard ramène l'impulsion Clock retardée une seconde fois, à l'entrée clock de l'échelle de comptage et le cycle recommence.

Avant de commencer l'operation, il faut que l'échelle de comptage soit à zèro. Une commande Raz manuelle du compteur est prevue à cet effet. La premie re impulsion d'horloge est donnée au système manuellement, l'échelle de comptage étant à zèro.

3. Commande d'arrêt du système de lecture :

Comme pour l'écriture, on décode l'état 308 de l'éche le de comptage et grace à l'impulsion ainsi génerée et à une logique, on ouvre le circuit ramenant l'impulsion vers l'entrée. Le scherna de principe est donné par la fig 4.

Quand l'état 308 est décodé, la logique bloque l'impulsion de retour et porte la commande de "Chip Select" au niveau haut; ce qui ouvre les circuits mémoires et tout le système est à l'arrêt. On prévoit un voyant exterieur qui préviendra l'opérateur de la fin de l'opération de lecture.



- fig4-

la logique d'arrêt du système est la même que celle pour l'écriture. Les circuits de retard seront constitués de deux monostables : SN74121 suivant le schêma de la figure 5.

la valeur de Cet de R donne le retard désiré par la relation : C = 0.69 RC.


4. Commande générale au niveau des memoires


Comme il a èté vu pans les deux systèmes : écriture et lecture, la mémoire doit être commandée au niveau de l'entrée "Chip select" et celle de "Write Enable".

Dans ce paragraphe, on se propose de rassembler les commandes.

la commande de l'entrée "Chip Select" (cs) est réalisée par l'attaque du signal image pour l'écriture et est à la masse pour la lecture. Dans les deux cas, un système logique la porte à un niveau haut (+5 v) pour isoler les mêmoires des autres circuits.

la commande "Writ Fnable" se fera à l'aide d'un interrupteur portant catte entrée soit au niveau bas (masse) soit au niveau haut (+5v) suivant que l'on veut effectuer respectivement une opération d'écriture, soit une opération de lecture. le schema proposé est velui de la figure 6.





~ fig. 6 ~


les deux interrupteurs sont commandes simultanement. Il fautremettre à zèro la logique d'arrêt avant chaque opération de lecture ou d'écriture.

le diagramme des impulsions du "Chip Select" est celui de la fig.7.

lors des opérations de l'ecture ou d'écriture, l'adressage de la mamoire nécessite l'emploi de deux échelles de comptage différentes: l'une pour l'écriture et l'eutre pour le lecture. Comme les sorties de cas deux échelles de comptage correspondant du même poids binaire, sont connectaes aux mêmes pines d'adresse de la mêmeire, il faut donc pouvoir différencier à tout moment entre les deux sorties des échelles de comptage et ne considerer que la sortie de l'échelle de comptage correspondant à l'opération qui se déroule. Il faut alors concavoir une logique qui selectionnera l'une ou l'autre de ces deux sorties selon le fonctionnement.

L'solution: On peut utiliser 10 interrupteurs à 2 positions chacun, mettant en service l'une ou l'autre des deux sorties selon l'opération effectuée. L'opérateur devra donc commuter ces dix interrupteurs avant chaque opèration de lecture ou d'écriture. (fig. 8)

2º Solution : Avec des portes "OU" (OR) , nous pouvons s'electionner les sorties de l'une ou de l'autre des deux exhelles de comptage adresse.




* lecture :

	1
	ētat dećodē 308
	1 = =
	entree CS

Avant toute opération d'écriture ou de lecture, les deux échelles de comptage sont mises à l'état logique zero afin d'eviter toute erreur d'adressage.


Porte "DR"


table de Verité.



E,	Ez	S
0	0	0
0	1	1
1	0	1
1	1	1

On remarque qu'en portant l'une des entrees E, ou Ez de la porte "OR", au niveau logique O, nous retrouvons en sortie S l'information presentée sur l'autre entrée. le schema du montage sera celui de la figure.9.





- fig.9-

Conclusion Genérale.

Nous déplorons regrettablement le manque du materiel nécessaire à la réalisation pratique complète de notre étude, ce qui nous a longuement retardé dans l'avancement de notre travail. Néanmoins, nous pensons pouvoir réaliser des experien ces pour tester le bon fonctionnement de notre système, des la récéption de ce materiel afin de porter les corrections utiles à son efficacité.

Il reste encore à parfaire certaines parties, c'est le cas de l'amplificateur vidéo, des circuits de remise en forme des impulsions et de l'horloge dont il faut augmenter la frequence pour plus de précision du système.

l'utilisation judicieuse d'une memoire RAM à acces rapide de la serie TTL Isoplanar-Memory de Fairchild : 931425 nous permet d'eviter l'emploi trop coûteux d'une memoire d'ordinateur ou d'une grande matrice de bascules au diodes (625 x 312)!

Il existe un système réalisant les mêmes fonctions que le notre. Il est commercialise et coûte la somme pudique de:

-) alors que le notre n'a couté au laboratoire que:
- lenviron. Malheureusement, il ne nous a pas ete donne de voir ce système, ni de l'étudier sur schemas pour en faire mention ou le citer en référence.

Nous pensons avoir réalisé et accompli ce qui a été attendu de nous et que notre travail serve efficacement au laboratoire

d'électronique Quantique et à d'autres laboratoires où la visualisation et le stockage de Signaux analogiques rapides posent des problèmes.

Nous espèrons également avoir posé les bases nécessaires pour la réalisation d'un système fiable pouvant être compétitif avec celui commercialisé en comment par CSF Thomson.

Nous pouvons utiliser également en sortie, à la partie lecture, autre que la table traçante, des sorties digitales sur ordinateur ou sur un tube cathodique de visualisation. Ceci peut constituer l'objet d'une étude future.

- Bibliographie -

- 1. Television Monochrome et en couleur : L. Goussot . Eyrolles . Paris .
- 2. Les Techniques Binaires et le traitement de l'information H. Soubies-Camy. Dunod Paris 1966.
- 7. Texas Instruments. Integrated Circuits
 Data Book. July 1971.
- 4. Fairchild . Bipolar memory .
 Data Book . 1977