

المدرسة الوطنية للطوم الهندسي

وزارة التعليم و البحث العلمي المكتبة

MINISTERE DE L'ENSEIGNEMENT ET DE LA RECHERCHE SCIENTIFIQUE
ECOLE NATIONALE POLYTECHNIQUE
BIBLIOTHEQUE

ECOLE NATIONALE POLYTECHNIQUE

DEPARTEMENT **Electronique**

PROJET DE FIN D'ETUDES

S U J E T

**Etude et Réalisation
d'un programme d'analyse
des circuits intégrés
à M.O.S**

* Proposé par :

KARAKHANIAN

* Etudié par :

MAHDI RACHIDA

* Dirigé par :

KARAKHANIAN

* PROMOTION :

~ JUIN 85 ~

* * * * *
* REMERCIEMENTS *
* * * * *

Je remercie tous les enseignants qui ont contribué
à ma formation

Que Monsieur KARAKHANIAN vienne trouver ma
reconnaissance pour ses précieux conseils

Que Madame SBAIBI trouve toute ma
profonde gratitude

* * *

• INTRODUCTION

• CHAPITRE I - THEORIE

- I. 1 - Introduction
- I. 2 - Différents modèles existants
 - I. 2.1 - Modèles physiques
 - I. 2.2 - Modèles mathématiques
- I. 3 - Les principaux effets physiques
- I. 4 - Choix du modèle mathématique
- I. 5 - Les approches permettant la réalisation d'un programme d'analyse
- I. 6 - Description de l'approche choisie
 - I. 6.1 - Description du modèle de la capacité
 - I. 6.2 - Description de la solution des circuits non linéaires.
- Conclusion.

• CHAPITRE II - MODELE NUMERIQUE DU TRANSISTOR M.O.S.

- 2. 1 - Introduction
- 2. 2 - Etude du modèle numérique du transistor M.O.S.
- 2. 3 - Circuit équivalent du modèle numérique du transistor M.O.S.
- 2. 4 - Modèle mathématique utilisé du transistor M.O.S.
- 2. 5 - Vérification de la validité du modèle .

• CHAPITRE III - ALGORITHME - ORGANIGRAMME ET PROGRAMME D'ANALYSE DES CIRCUITS INTEGRÉS A M.O.S.

- 3. 1 - Introduction
- 3. 2 - Algorithme
 - 3. 2.1 - Application de la loi de Kirchoff pour les Noeuds du circuit
 - 3. 2.2 - Identification et regroupement des tensions égales

- 3. 2.3 - Formation du système $A X = B$
- 3. 2.4 - Résolution du système d'équation par la méthode de GAUSS - SEIDEL
- 3. 3 - Choix du pas de discrétisation
- 3. 4 - Choix de la valeur de
- 3. 5 - Applications

Conclusion

. CHAPITRE IV - VERIFICATIONS EXPERIMENTALES

- 4. I - Détermination des caractéristiques d'un transistor M.O.S.
- 4. I.1 - Modèle mathématique du transistor
- 4. I.2 - Mesure des paramètres d'un transistor
- 4. I.3 - Application du transistor 2 N 4351
- 4. 2 - Analyse expérimentale - Analyse par programme
- 4. 2.1 - Analyse d'un circuit simple
- 4. 2.2 - Analyse d'un amplificateur de lecture

Conclusion

. CONCLUSION

. BIBLIOGRAPHIE

INTRODUCTION

Les circuits intégrés digitaux à moyenne et grande échelle, présentent un niveau de complexité se situant aux environs d'une centaine de portes réunies sur une même pastille de silicium. De tels niveaux posent des problèmes nouveaux dans la conception du circuit.

Jusqu'à présent, il existe deux approches pour l'analyse des circuits.

La première est l'appareil de mesure qui possède une certaine précision pour analyser correctement le circuit. Cependant pour la faire, il faut concevoir le circuit intégré. Si la réponse est incorrecte, il faut reconcevoir le circuit intégré en introduisant d'autres paramètres technologiques et physiques. Sa durée de réalisation est longue (trois à quatre mois environ). Ceci dit, cette approche n'est pas tellement satisfaisante.

La seconde est l'analyse par ordinateur.

Dans ce domaine, l'ordinateur se révèle comme un auxiliaire précieux, si l'on dispose d'un programme. L'intérêt de l'analyse par ordinateur réside dans la précision avec laquelle est défini le modèle.

Dans cette étude, on s'intéresse particulièrement à la seconde approche ; "réalisation d'un programme d'analyse". Lorsqu'on a envisagé l'application de cette conception assistée par ordinateur à l'analyse du circuit, on a choisi le modèle le mieux adapté et le plus simple, représentant avec précision le comportement du dispositif en tenant compte des principaux effets physiques du transistor M.O.S.

Pour résoudre ce type de problème, il faut recourir à une forme de processus itératif, ce que fait l'ordinateur en un meilleur délai.

Cependant, on applique la méthode numérique pour l'étude des circuits intégrés digitaux à M.O.S. en vue de déterminer leur temps de commutation. C'est donc, dans cette étude qu'on montre la méthode de discrétisation et linéarisation peut avoir un emploi considérable dans l'analyse des circuits intégrés à M.O.S.

En effet, ce programme permet de simuler l'évolution du circuit au cours du temps, pour toute séquence de commande appliquée sur ses entrées. En outre, il permet de voir la

liaison directe de la réponse du circuit avec les paramètres technologiques et d'autres du circuit en question.

Pour les chercheurs du XXème Siècle, le compromis entre la simplicité et l'exactitude constitue le grand problème.

Le programme présenté est un outil d'aide pour la conception des circuits digitaux à M.O.S.

Le premier chapitre introduit : les différents modèles existants du transistor M.O.S., les effets physiques dont il faut tenir compte afin d'établir le modèle et les approches permettant d'élaborer un programme. Ceci se termine par la description des approches choisies pour faire l'algorithme.

Le modèle numérique, linéaire du transistor M.O.S., est introduit au chapitre II.

L'algorithme, l'organigramme et le programme sont élaborés systématiquement au chapitre III ;

Enfin la vérification du programme d'analyse est présentée au chapitre IV.

1. 1 - Introduction :

Le dispositif semi-conducteur est caractérisé par une série de paramètres physiques : mobilité, temps de vie et les paramètres technologiques (géométrie, dopage). On définit un bon modèle, comme étant un modèle qui se développe en considérant à la fois les propriétés physiques du dispositif et ses applications. Cependant, la modélisation des dispositifs électroniques se situe au carrefour de plusieurs disciplines : physique du solide, technologie de fabrication, conception du circuit et l'étude des performances.

1. 2 - Différents modèles existants :

Comme ce modèle est lié aux propriétés physiques et aux applications du dispositif (voir fig. 1.1), alors nous avons rencontré un certain nombre de modèles du transistor M.O.S. en bibliographie.

Parmi les modèles existants, il y a les modèles physiques et les modèles mathématiques.

1. 2.1 - Modèles physiques :

Pour le modèle physique, le phénomène principal dont on tient compte est l'effet du champ électrique (pour lequel l'effet transistor existe). En considérant ce phénomène, on peut créer un modèle physique simple, en supposant également que la mobilité est constante (indépendante de la concentration et du champ électrique). Le modèle a été établi par SAH, HOFSTEN et HEIMAN, l'erreur est de 30 à 40 %.

Le second effet dont on doit tenir compte est l'effet de substrat, ce qui conduit SAH et PAO à définir un autre modèle plus complexe que le premier avec une erreur de 20 % près. [6]

Les modèles physiques ne se limitent pas à ces deux derniers, mais il existe d'autres modèles tels que :

* Modèle physique à une dimension.

Le transistor M.O.S. est essentiellement un dispositif à 3 dimensions,




Fig 11

cependant, il peut être analysé approximativement comme un dispositif à une seule dimension. L'analyse unidimensionnelle est utilisée pour trouver la bande supérieure et inférieure du courant de drain des transistors M.O.S. comme l'ont publié B. HOENEISEN et C.A. MEAD [11]

Ceci est un des exemples qui fait l'approximation pour assimiler le transistor M.O.S. à un dispositif unidimensionnel.

* Modèle simple de la tension de seuil pour un transistor M.O.S. à canal court et étroit.

Naguère, le transistor M.O.S. avait un canal long, la théorie unidimensionnelle donnait une approximation du canal graduel comme une analyse simple, était exacte. Cependant, le progrès de la technologie rendait le dispositif graduellement petit, et les problèmes dus aux effets de la vitesse de saturation et l'étude bidimensionnelle se posaient. La tension de seuil V_T du transistor M.O.S. était totalement influencée par les dimensions du canal des dispositifs à faibles grandeurs: POON [7] et YAN [8] montraient que pour les canaux courts, V_T diminuait et pour les canaux étroits, elle augmentait NOBLE [9]

GERARD MERCKEL proposait des équations simples, exactes, décrivent la relation de la tension de seuil pour un canal court et un canal étroit à des basses tensions drain - source [10]

* Modèle du transistor M.O.S. à large signal pour l'utilisation dans la conception assistée par ordinateur.

Ces modèles s'appliquent avant et après la zone de saturation; Il a été réalisé pour les caractéristiques $I_D = f(V_{DS})$, les différentes longueurs du canal, résistances dynamiques dans la région de saturation avec une précision de cinq pour cent (5 %) près [2]

* Modèle du transistor M.O.S. tenant compte de l'effet bidimensionnel.

L'utilisation du transistor M.O.S. à canaux courts (longueur inférieure à 5 micro) est courante dans les circuits intégrés, ces éléments ont des caractéristiques mal représentées dans l'analyse unidimensionnelle et en particulier à la saturation.

MERCKEL propose un modèle utilisable dans ces conditions. Ce modèle est le modè-

le dit à source liée, qui en réalité est un faux modèle bidimensionnel mais représentant correctement le fonctionnement des transistors M.O.S. à canaux courts (en continu ou en commutation). Le nombre de paramètres du modèle est relativement faible, mais sont facilement mesurables [2]

1. 2.2 - Modèles mathématiques :

En accord avec la description des autres dispositifs, le modèle mathématique du transistor M.O.S., reste un compromis entre la simplicité et l'exactitude. Il existe deux (2) types de modèles mathématiques.

- 1. Modèle mathématique pour la fabrication du transistor
- 2. Modèle mathématique pour l'analyse.

Le premier type est un modèle qui ne nous intéresse pas car il relève de la fabrication, mais le second reste nécessaire pour l'analyse des circuits intégrés digitaux à M.O.S. . Pour ce dernier type de modèle nous avons :

* Le modèle mathématique qui traite le phénomène unidimensionnel continu et transistors.

Les chercheurs ont mis au point un certain nombre de programmes qui donnent la répartition des porteurs de charges, du champ électrique, du potentiel [2]

* Les modèles mathématiques obtenus à partir de l'analyse des caractéristiques statiques du transistor M.O.S.

Les modèles établis permettent de mettre en évidence l'influence du dopage du substrat et de la tension source - drain [6]

* Modèle mathématique donnant les expressions analytiques des caractéristiques.

Les modèles précédents obtenus à partir de l'analyse des caractéristiques ne tiennent pas compte de l'influence des variations de la mobilité sans l'effet du champ. H. MARTINOT, P. ROSSEL et G. VASSILLEFF ont déterminé les expressions analytiques des caractéristiques des transistors M.O.S. en régime non pincé tenant compte des variations de mobilité [2]

* Modèle mathématique tenant compte de l'effet bidimensionnel.

Les effets à deux dimensions sont très importants dans les dispositifs actuels à faibles dimensions. L'étude mathématique est plus complexe que dans le cas unidimensionnel, mais les premiers résultats sont disponibles pour le transistor M.O.S. [2]

. / ..

Vu que le nombre des modèles des transistors M.O.S. est important, nous nous limiterons à ces derniers. L'existence de plusieurs modèles est due au fait que les dimensions du canal diminuent de plus en plus à cause de l'intégration à grande échelle, accentuant les effets physiques en les rendant de plus en plus complexes d'une part et aux applications d'autre part.

1. 3 - Les principaux effets physiques :

Les principaux effets permettant d'établir le modèle mathématique sont représentés par l'influence des dimensions du canal (longueur et largeur) sur les paramètres électriques, l'effet du substrat, la mobilité des porteurs de charge ainsi que l'effet du champ électrique.

1. 4 - Choix du modèle mathématique :

Comme le transistor M.O.S. est un élément complexe non linéaire, donc régi par des équations différentielles non linéaires, difficiles à résoudre, nous devons choisir des approches pour trouver le modèle. Nous avons deux représentations différentes :

- . Fonction analytique entre les variables (courant - tension)
- . Tableau de mesure.

Pour établir la fonction analytique, on utilise la théorie de la physique en considérant l'effet du champ électrique, du substrat et de la tension de seuil V_T qui est fonction de la longueur et la largeur du canal.

La seconde est basée sur l'expérimentation, donc limitée en nombres de variables à représenter. Jusqu'à présent, nous avons beaucoup parlé des modèles mathématiques et physiques, cependant, il ne faut pas perdre de vue que le but de ce projet n'est pas de créer le modèle mathématique mais plutôt le programme d'analyse des circuits intégrés à M.O.S. tout en utilisant le modèle mathématique le plus simple et qui donnerait des résultats corrects. Alors, il est toujours possible de changer le modèle mathématique du transistor M.O.S. car l'algorithme établi au chapitre III n'est pas basé sur ce modèle. Ce dernier est utilisé seulement pour des applications.

Le modèle que nous avons adopté correspond à une fonction analytique qui tient compte de l'effet du champ électrique, du substrat φ , de la tension de seuil V_T , de la mobilité moyenne des porteurs de charge $\bar{\mu}$ et des dimensions du canal W/L .

. / ..

1. 5 - Les approches permettant la réalisation d'un programme d'analyse :

Les programmes d'analyses du circuit par ordinateur sont importants pour la conception des circuits intégrés. Ils peuvent réduire ou éliminer des dépenses et délai de conception. Pour établir ce programme, il faut disposer d'un concept mathématique.

Les importants concepts mathématiques applicables à plusieurs formes de systèmes sont les suivants :

- Analyse par la variable d'état.
- Analyse par la théorie des graphes.
- Analyse par la méthode de discrétisation et de linéarisation des caractéristiques (analyse numérique) : itération de NEWTON.

1er concept : Analyse par la variable d'état.

C'est un concept applicable à plusieurs systèmes discrets et continus, représentant l'état du système. Pour cette approche, il faut formuler les équations différentielles, faire des transformations pour obtenir des équations d'état et les résoudre par la méthode RUNGE - KUTTA du 4ème ordre, enfin trouver la solution par programme.

Cette approche n'est pas directe car elle demande un certain nombre d'étapes avant l'élaboration de l'algorithme conduisant au programme d'analyse, d'où l'inconvénient de ce concept vis à vis de la complexité des circuits intégrés digitaux à M.O.S.

Un programme d'analyse utilisant les techniques des variables d'états a été réalisé pour la modélisation et la simulation décrivant les équations différentielles du premier ordre

2ème concept : La théorie des graphes.

C'est une théorie qui s'applique pour des réseaux fermés d'éléments passifs (capacité, résistance, self). C'est un moyen qui transforme le réseau électrique en un graphe donnant des équations aux noeuds sous forme matricielle, donc facilement programmable.

C'est une méthode utilisable pour des réseaux passifs très complexes. En ce qui concerne les éléments actifs, elle ne donne aucun résultat sur leur modèle.

Mais si on dispose d'un modèle du composant actif donc d'une représentation par des éléments passifs (conductance, capacité). Ce concept peut donner des résultats.

Cette méthode présente des inconvénients, elle nécessite à chaque fois de donner le circuit électrique équivalent, elle ne donne aucun renseignement sur le modèle de l'élément actif. Ceci nous a amenés à rejeter cette théorie, vu que nous travaillons sur des circuits intégrés digitaux à M.O.S. pour lesquels, nous ne disposons pas de modèle pour l'ordinateur [1].

3ème concept : Méthode numérique de NEWTON.

Ce concept est une forme de processus itératif. Pour la linéarisation, on utilise la méthode de NEWTON et la formule de BACWARD EULLER pour approximer la dérivée. Le concept le plus adopté est le 3ème, car il présente des avantages par rapport aux deux premiers pour son application aux circuits intégrés digitaux à M.O.S. ;

- * Méthode directe, ne nécessite pas de transformation,
- * Méthode qui donne un modèle numérique des éléments actifs,
- * Méthode qui ne demande pas une représentation mathématique (circuit équivalent) pour la résolution du problème.

1. 6 - Description de l'approche choisie :

Les approximations mathématiques, ou modèles des caractéristiques électriques des dispositifs électroniques sont essentiellement dans n'importe quelle procédure d'analyse des circuits. Mais chaque procédure possède un domaine d'application, pour cela il est toujours nécessaire de faire le choix d'une approche. Avant d'introduire dans cette optique, l'approche choisie, il est nécessaire de présenter les considérations de la conception et de l'analyse d'un circuit d'une manière générale [1]:

• - Considérations du circuit.

- spécification : D C, fréquence, sensibilité, transitoire,
- modèle : linéaire, non linéaire, large signal, petit signal, D C, dynamique, temps variable etc ...

• - Considérations algorithmiques.

- formations des équations : analyse de la réponse (maille, noeud).
- solution numérique : analyse de la sensibilité, méthode des matrices, méthodes itératives, méthode d'intégration, méthode des ap-

. / ..

proximations.

- étude automatique : formations des erreurs, contraintes.

. - Implantation de la C. A. O.

- réalisation du programme : nouveau usage spécial du programme.

Existence de l'usage du programme.

Pour notre approche choisie, les considérations de l'analyse du circuit sont les suivantes :

- Considérations de la conception.

. Spécification : transitoire

. Modèle : -linéaire pour l'élément d'inertie, capacité
- numérique pour l'élément actif transistor M. O. S.
- variable temps.

- Considérations algorithmiques.

. Formation des équations : analyse de la réponse aux noeuds.

. Solution numérique : méthodes des matrices.

méthode itérative.

méthode des approximations.

- Implantation de la C. A. O.

. Réalisation du programme : existence de l'usage du programme.

Pourquoi ce choix ?

Comme tout dispositif électronique, un circuit possède une certaine inertie qui se traduit par un temps de commutation dans la transmission de l'information logique.

La méthode générale est la résolution des équations différentielles non linéaires qui s'appliquent à chacun des régimes transitoires.

Mais on peut aborder le temps de commutation en faisant des approches.

. Choix de l'analyse aux noeuds.

Nous avons choisi l'analyse aux noeuds et non aux mailles car pour les circuits en question, il y a moins de noeuds que de mailles, donc moins d'équations à traiter d'une part, les expressions disponibles (pour la capacité et pour le transistor M.O.S.) sont

. / ..

représentés par des courants en fonction des tensions donc facilement remplaçables dans les équations aux noeuds pour la détermination des réponses transitoires d'autre part.

$$\left\{ \begin{array}{l} i_c = C \cdot \frac{dv}{dt} \\ i_d = i_s = f(V_g, V_s, V_d) \end{array} \right.$$

. Choix de la solution numérique.

Bien que nous savons formuler les équations différentielles des réseaux compliqués en utilisant l'analyse aux noeuds, nous pouvons résoudre analytiquement les réseaux linéaires simples. Nous pouvons trouver que pour ces applications (solution numérique acceptable) la réponse transitoire des circuits linéaire et non linéaire, des circuits dynamiques compliqués, calculés avec une petite extension des techniques d'analyse des réseaux resistifs (remplacer un réseau de capacités et de transistors par un réseau associé formé uniquement de conductance et de sources dépendantes) dont les éléments sont calculés numériquement. Mais la solution numérique a quelques inconvénients relatifs à la solution analytique, cependant :

- 1. La solution analytique est connue comme une fonction du temps continue par contre la solution numérique peut être calculée seulement à des instants discrets.
- 2. Les équations différentielles donnant la solution analytique peuvent être seulement approximées numériquement. Bien que l'erreur faite dans cette approximation peut être estimée.

Nous allons décrire à présent les équations de passage d'un réseau formé d'éléments linéaires et non linéaires à un réseau associé qui se compose uniquement de conductances et de sources (tensions ou courants) dépendantes.

1. 6.1 - Description du modèle de la capacité :

Approximation de la dérivée

Les approximations possibles sont :

- formules BACWARD EULER
- formule FORWARD EULER

a/ formule de BACWARD EULER.

$$\frac{dV}{dt} \Big|_{t=t^{n+1}} \approx \frac{v^{n+1} - v^n}{t^{n+1} - t^n}$$

(voir Fig.12)

terme "BACWARD" vient de l'utilisation des valeurs de V dans le passé.

. Si le pas est constant $t^{n+1} - t^n = T$

b/ Formule FORWARD EULER.

d'approximation de la dérivée est donnée par :

$$\left. \frac{dV}{dt} \right|_{t=t^n} \approx \frac{v^{n+1} - v^n}{T}$$

$$V \rightarrow v^n$$

Etude de la stabilité des deux formules

$$\text{Si } \dot{V} = -V + 1 \quad \frac{dV}{dt} = -V + 1$$

Pour FORWARD EULER

$$\frac{v^{n+1} - v^n}{T} = -v^n + 1 \quad \Rightarrow \quad v^{n+1} = v^n(1 - T) + T \quad n \in \mathbb{N}$$

Pour BACWARD EULER

$$\frac{v^{n+1} - v^n}{T} = -v^{n+1} + 1 \quad \Rightarrow \quad v^{n+1} = \frac{v^n + T}{1 + T}$$

$$T \rightarrow 0 \Rightarrow v^{n+1} \rightarrow v^n \quad \text{pour BACWARD et FORWARD}$$

$$T \rightarrow \infty \Rightarrow \begin{cases} v^{n+1} \rightarrow \infty & \text{instable pour FORWARD} \\ v^{n+1} \rightarrow v^n & \text{stable pour BACWARD} \end{cases}$$

Conclusion.

D'après l'étude de la stabilité, nous choisissons la formule de BACWARD EULER

- Application de cette approximation.

Vu que pour les circuits intégrés à MOS, nous avons les éléments capacitifs, et que le courant de la capacité est proportionnel à la dérivée de la tension aux bornes de cette capacité.

Le courant est défini par :

$$i_c = C \cdot \frac{dV}{dt}$$

. / ..

$$i_c \Big|_{t=t^{n+1}} = C \frac{dv}{dt} \Big|_{t=t^{n+1}}$$

$$i_c \Big|_{t=t^{n+1}} \approx C \frac{v^{n+1} - v^n}{t^{n+1} - t^n} = C \frac{v^{n+1} - v^n}{T}$$

Le courant i_c^{n+1} est alors seulement une approximation du courant exact de la capacité.

- Le modèle associé.

$$i_c^{n+1} = C \frac{v^{n+1} - v^n}{T}$$

La représentation de la branche pour la capacité dans le réseau associé est réalisée par le fait de considérer l'équation précédente comme la somme KCL aux noeuds de la branche.

$$i_c^{n+1} = \frac{C}{T}(v^{n+1} - v^n) = \frac{C}{T}v^{n+1} - \frac{C}{T}v^n$$

Alors le modèle mathématique représenté par la combinaison des éléments (conductances, sources dépendantes) conduit au circuit associé est donné par la fig. 1.3

v_c^0 est considéré comme une condition initiale.

Remarque :

Le circuit original et associé satisfont aux mêmes équations structurelles (KCL et KVL) et aux mêmes conditions initiales.

./..

1. 6.2 - Description de la solution des circuits non linéaires :

Dans cette partie, nous n'allons pas décrire le modèle du transistor M:O:S, mais plutôt la procédure qui nous permet d'aboutir à ce modèle numérique associé. Pour expliquer cette méthode nous considérons un élément non linéaire qui est la diode. La procédure usuelle était réalisée à l'aide de la construction graphique (voir fig. 1.4) (b). Mais ceci s'applique principalement au circuit à un seul élément non linéaire. La seule approche générale pour résoudre ces problèmes ayant plusieurs éléments non linéaires est par itération. Cette procédure possède des inconvénients.

- 1) le processus peut en effet diverger.
- 2) l'utilisateur doit construire un test pour déterminer quand l'itération a convergé vers une exactitude acceptable.

La meilleure méthode de convergence connue est celle de NEWTON. Pour expliquer cette méthode, nous considérons le cas de la diode. Nous cherchons à linéariser la caractéristique non linéaire autour du point de polarisation. Ceci est équivalent analytiquement à l'équation de la diode linéarisée obtenue par le développement de TAYLOR de i_d au voisinage de i_d^0 .

$$i_d = f(v_d)$$

$$i_d = i_d^0 + \left. \frac{\partial i_d}{\partial v_d} \right|_{v_d = v_d^0} (v_d - v_d^0)$$

Exemple de montage (voir fig. 1.4 .a)

Le modèle mathématique de la diode donne :

$$i_d = f(v_d) \quad \text{non linéaire}$$

$$i_d = I_s (e^{v_d} - 1)$$




Fig 1.2 APPROXIMATION DE LA DERIVEE




Fig 1.3 MODELE DE LA CAPACITE ASSOCIE




Fig 1.4 (b) SOLUTION ITERATIVE




Fig 1.5

Le courant de la diode : $I_d = I_s (e^{\lambda v_d} - 1)$

$$I_d = I_s (e^{\lambda v_d^0} - 1) + \lambda I_s e^{\lambda v_d^0} (v_d - v_d^0)$$

$$I_d = I_s (e^{\lambda v_d^0} - 1) + \lambda I_s e^{\lambda v_d^0} \Delta v_d^0 \quad \text{c.u. } \Delta v_d^0 = (v_d - v_d^0)$$

L'équation de la droite de charge est donnée par :

$$\begin{aligned} I_d &= \frac{-v_d + v_s}{R} = \frac{-v_d + v_d^0 - v_d^0 + v_s}{R} = \frac{-v_d^0 - (v_d - v_d^0) + v_s}{R} \\ &= \frac{-v_d^0 - \Delta v_d^0 + v_s}{R} = I_s (e^{\lambda v_d^0} - 1) + \lambda I_s e^{\lambda v_d^0} \Delta v_d^0 \end{aligned}$$

$$v_d^1 = v_d = v_d^0 + \Delta v_d^0$$

(voir fig. 1.3)A)

La seconde linéarisation au point (i_d^1, v_d^1) donne Δv_d^1 , etc.

Dans ce cas, on montre d'après la figure que le processus converge [1].

La formule générale :

$$\Delta v_d^m = v_d^{m+1} - v_d^m = \frac{-R I_s (e^{\lambda v_d^m} - 1) - v_d^m + v_s}{1 + \lambda R I_s e^{\lambda v_d^m}}$$

En développant cette approche itérative, il est clair qu'il n'est pas nécessaire de faire une représentation graphique des itérations. Nous pouvons écrire et résoudre simplement des séries d'équations algébriques utilisant les lois de Kirchoff et l'extension de la méthode de NEWTON.

$$i_d^{m+1} = i_d^m + \left[\frac{\partial i_d}{\partial v_d} \Big|_{v_d = v_d^m} \right] (v_d^{m+1} - v_d^m)$$

où m est le nombre d'itération (0, 1)

A partir de cette équation, nous pouvons établir un modèle du circuit associé, linéarisé (voir fig. 1.5).

Le circuit associé a (2) deux propriétés importantes qui nous permettent de remplacer le circuit original par le circuit associé [1] .

Propriété 1. - les courants et les tensions des branches **satisfont** aux mêmes lois (KCL et KVL) que le circuit original.

Propriété 2. - les relations tensions et courants sont approximées.

Conclusion.

A travers ce chapitre, nous avons indiqué les différents modèles pouvant être utilisés par le programme d'analyse. Ce nombre élevé de modèle est dû au fait que le transistor M.O.S. possède plusieurs effets physiques dont on doit tenir compte, surtout avec l'intégration à grande échelle, d'une part, aux applications multiples du transistor M.O.S. d'autre part.

Comme nous devons choisir un concept pour l'élaboration du programme d'analyse, nous avons présenté trois (3) concepts avec leurs avantages et inconvénients. Le choix a été fait pour le concept qui présente le plus d'avantages et qui semble le mieux adapté par l'ordinateur. Le processus itératif décrit à la fin sera appliqué au transistor M.O.S. dans le chapitre 2.

2. 1 - Introduction.

Pour représenter le phénomène physique sur ordinateur, on a recours à des modèles.

Ce chapitre décrit le nouveau modèle numérique du transistor M.O.S. en utilisant la méthode de NEWTON. La représentation du modèle mathématique (circuit équivalent) n'est pas nécessaire pour l'analyse du circuit par ordinateur, mais elle permet la compréhension :

- . Evolution du nouveau modèle
- . Concept du modèle du dispositif en question.

Pour confirmer la validité de ce circuit, deux montages sont simulés et leurs résultats sont comparés aux valeurs théoriques.

2. 2 - Etude du modèle numérique du transistor M.O.S.

Le transistor M.O.S. à canal N est représenté sur la fig. 2.1 . Pour le type de transistor, le courant de drain (respectivement de la source) est une fonction de 3 variables V_s , V_d et V_g .

Toutes les tensions sont prises par rapport au substrat qui est relié à la masse.

$$I_d = f (V_g , V_d , V_s)$$

$$I_s = f (V_g , V_d , V_s)$$

Avec le courant de gate I_g nul : $I_g = 0$ V_s , V_d , V_g .

On applique le développement de TAYLOR pour le courant de drain.

$$(1) \Delta I_D = \left[\frac{\partial f}{\partial V_G} \Big|_{V_G=V_G^m} \right] \Delta V_G + \left[\frac{\partial f}{\partial V_D} \Big|_{V_D=V_D^m} \right] \Delta V_D + \left[\frac{\partial f}{\partial V_S} \Big|_{V_S=V_S^m} \right] \Delta V_S$$

Avec :

$$\Delta v_G = v_G^{m+1} - v_G^m$$

$$\Delta v_D = v_D^{m+1} - v_D^m$$

$$\Delta v_S = v_S^{m+1} - v_S^m$$

$$(2) \Delta I_D = \left[\frac{\partial F}{\partial v_G} \Big|_{v_G=v_G^m} \right] (v_G^{m+1} - v_G^m) + \left[\frac{\partial F}{\partial v_D} \Big|_{v_D=v_D^m} \right] (v_D^{m+1} - v_D^m)$$

$$+ \left[\frac{\partial F}{\partial v_S} \Big|_{v_S=v_S^m} \right] (v_S^{m+1} - v_S^m) \quad ; \quad I_D = f(v_G, v_D, v_S)$$

$$(3) I_D^{m+1} = I_D^m + \left[\frac{\partial I_D}{\partial v_G} \Big|_{v_G=v_G^m} \right] (v_G^{m+1} - v_G^m) + \left[\frac{\partial I_D}{\partial v_D} \Big|_{v_D=v_D^m} \right] (v_D^{m+1} - v_D^m)$$

$$+ \left[\frac{\partial I_D}{\partial v_S} \Big|_{v_S=v_S^m} \right] (v_S^{m+1} - v_S^m)$$

$$I_D = f(v_G, v_D, v_S)$$

$$(4) I_D = I_D + \left[\frac{\partial I_D}{\partial v_G} \Big|_{v_G=v_G^m} \right] (v_G^{m+1} - v_G^m) + \left[\frac{\partial I_D}{\partial v_D} \Big|_{v_D=v_D^m} \right] (v_D^{m+1} - v_D^m) + \left[\frac{\partial I_D}{\partial v_S} \Big|_{v_S=v_S^m} \right] (v_S^{m+1} - v_S^m)$$

Les termes : $\frac{\partial I_D}{\partial v_G} \Big|_{v_G=v_G^m}$; $\frac{\partial I_D}{\partial v_D} \Big|_{v_D=v_D^m}$ et $\frac{\partial I_D}{\partial v_S} \Big|_{v_S=v_S^m}$ representent

des conductances :

$$G_{G,G}^m = \frac{\partial I_D}{\partial v_G} \Big|_{v_G=v_G^m}$$

$$G_{D,D}^m = \frac{\partial I_D}{\partial v_D} \Big|_{v_D=v_D^m}$$

$$G_{S,S}^m = \frac{\partial I_D}{\partial v_S} \Big|_{v_S=v_S^m}$$

./..

Alors l'équation (4) devient :

$$(5) \quad I_D^{m+1} = I_D^m + G_G^m (V_G^{m+1} - V_G^m) + G_D^m (V_D^{m+1} - V_D^m) + G_S^m (V_S^{m+1} - V_S^m)$$

De même pour $I_S = f(V_G, V_D, V_S)$ avec $I_S = I_D$.

Alors on a :

$$\begin{aligned} G_G^m &= \left. \frac{\partial I_D}{\partial V_G} \right|_{V_G=V_G^m} = \left. \frac{\partial I_S}{\partial V_G} \right|_{V_G=V_G^m} \\ G_D^m &= \left. \frac{\partial I_D}{\partial V_D} \right|_{V_D=V_D^m} = \left. \frac{\partial I_S}{\partial V_D} \right|_{V_D=V_D^m} \\ G_S^m &= \left. \frac{\partial I_D}{\partial V_S} \right|_{V_S=V_S^m} = \left. \frac{\partial I_S}{\partial V_S} \right|_{V_S=V_S^m} \\ I_S^m &= I_D^m \quad ; \quad I_S^{m+1} = I_D^{m+1} \end{aligned}$$

$$(6) \quad I_S^{m+1} = I_S^m + G_G^m (V_G^{m+1} - V_G^m) + G_D^m (V_D^{m+1} - V_D^m) + G_S^m (V_S^{m+1} - V_S^m)$$

$$(7) \quad I_G^{m+1} = I_G^m = I_G = 0$$

Le modèle numérique du transistor M.O.S. est donné par le système d'équations suivant :

$$\begin{aligned} \circ I_D &= I_D + G_G (V_G - V_G) + G_D (V_D - V_D) + G_S (V_S - V_S) \\ \circ I_S &= I_S + G_G (V_G - V_G) + G_D (V_D - V_D) + G_S (V_S - V_S) \\ \circ I_G &= 0 \\ \circ I_{Sb} &= 0 \end{aligned}$$

$$m = 0, 1, 2, \dots$$

./ ..

2.3 - Circuit équivalent du modèle numérique du transistor M.O.S.

On transforme le système d'équation précédent :

$$\begin{aligned}
 I_D^{m+1} &= I_D^m + G_G^m (V_G^{m+1} - V_G^m) - C_G^m (V_D^{m+1} - V_D^m) + G_G^m (V_D^{m+1} - V_D^m) + C_D^m (V_D^{m+1} - V_D^m) \\
 &\quad + G_S^m (V_S^{m+1} - V_S^m) - C_S^m (V_D^{m+1} - V_D^m) + G_S^m (V_D^{m+1} - V_D^m) \\
 I_D^m &= I_D^m + G_G^m (V_G^m - V_G^m) + G_S^m (V_S^m - V_S^m) + G^m (V_D^m - V_D^m)
 \end{aligned}$$

De même pour I_S :

$$\begin{aligned}
 I_S^{m+1} &= I_S^m + G_G^m (V_G^{m+1} - V_G^m) + G_S^m (V_S^{m+1} - V_S^m) + (C_D^m + G_S^m) (V_D^{m+1} - V_D^m) \\
 &\quad - (G_D^m + G_S^m) (V_D^{m+1} - V_D^m) + (G_G^m + G_D^m + G_S^m) (V_S^{m+1} - V_S^m)
 \end{aligned}$$

$$\begin{aligned}
 I_S^m &= I_S^m + G_G^m (V_G^m - V_G^m) + G_S^m (V_S^m - V_S^m) + C_G^m (V_D^m - V_D^m) \\
 &\quad + (C_D^m + G_S^m) (V_D^m - V_D^m)
 \end{aligned}$$

$$I_G = 0$$

$$I_{SD} = 0$$

Le système précédent devient :

$$\begin{cases}
 I_D^{m+1} = I_D^m + G_G^m (V_G^{m+1} - V_G^m) + G_S^m (V_S^{m+1} - V_S^m) + G^m (V_D^{m+1} - V_D^m) \\
 I_S^{m+1} = I_S^m + G_G^m (V_G^{m+1} - V_G^m) + G_S^m (V_S^{m+1} - V_S^m) + C_G^m (V_D^{m+1} - V_D^m) + (C_D^m + G_S^m) (V_D^{m+1} - V_D^m) \\
 I_G^{m+1} = I_G^m = 0 \quad \forall m
 \end{cases}$$

$$G^m = G_S^m + G_D^m + G_G^m$$

Le circuit équivalent représentant le modèle mathématique est donné par la fig. 2.2.




Fig 2.1 TRANSISTOR: M.O.S. A CANAL N




Fig23 MONTAGE SUIVEUR




Fig2.2 REPRESENTATION DU MODELE NUMERIQUE
DU TRANSISTOR MOS

2. 4 - Modèle mathématique utilisé du transistor M.O.S.

On pose $I = I_s = I_d$

. Régime bloqué

si $V_e < V_s$ $I = 0$

. Régime non bloqué

si $V_e \geq V_s$ $I \neq 0$

Pour ce régime, on a deux cas :

. $V_e \geq V_d$ $I = K_e (2 V_e - V_s - V_d)(V_d - V_s)$ régime de non saturation

. $V_e < V_d$ $I = K_e (V_e - V_s)^2$ régime de saturation

Avec :

$$V_e = \frac{V_G - V_T}{1 + \eta}$$

$$K_e = K (1 + \eta)$$

$$K = K_0 \frac{W}{L}$$

$$K_0 = \frac{\mu C_0}{2}$$

$$C_0 = \frac{\epsilon \epsilon_{SiO_2}}{t_{SiO_2}}$$

. V_T : tension de seuil

W : largeur du canal

L : longueur du canal

K_e : conductivité spécifique effective

K : conductivité spécifique

η : coefficient de l'effet du substrat

$\bar{\mu}$: mobilité moyenne des porteurs de charges

ϵ : permittivité du vide

ϵ_{SiO_2} : permittivité relative du dioxyde de silicium

t_{SiO_2} : épaisseur du dioxyde de silicium

. / ..

Remarque :

Ce modèle a été utilisé afin de vérifier le modèle numérique du transistor M.O.S., cependant, tout autre modèle mathématique peut être utilisé pour les applications.

2. 5 - Vérification de la validité du modèle.

Pour confirmer la validité du modèle, nous étudions un montage à source suivieuse et un montage inverseur. Ce choix s'est porté sur ces deux montages, car pour le premier, le calcul théorique ne pose pas de problème et le second, toute porte logique peut se ramener à un ensemble d'inverseurs.

1er Exemple : Montage Suiveur.

Le montage du suiveur est donné par la fig. 2.3

$$t = 0 \quad V_c = 0$$

Les caractéristiques du transistor.

$$\eta = 0.1$$

$$K_0 = 14 \mu A/V^2$$

$$\frac{W}{L} = 1.5 \quad ; \quad K_e = K_0 \frac{W}{L} (1 + \eta)$$

Alimentations.

$$V_D = 5V$$

$$V_G = E (1 - e^{-\frac{t}{\tau}})$$

$$C = 5 \text{ pF}$$

$$\tau = 0.1 \div 10 \text{ ns}$$

Le modèle mathématique du transistor M.O.S.

$$\begin{cases} I_D = 0 & \text{si } V_E < V_S \\ I_D = K_E (2V_E - V_S - V_D)(V_D - V_S) & \text{si } V_E \geq V_D \\ I_D = K_E (V_E - V_S)^2 & \text{si } V_E < V_D \end{cases}$$

Pour cet exemple, nous utilisons le circuit équivalent de la capacité et celui du transistor M.O.S. pour avoir une idée sur le comportement du circuit suiveur (fig.2.4)




Fig 2.4 CIRCUIT EQUIVALENT DU MONTAGE SUIVEUR

Au noeud A, nous avons :

$$\left\{ \begin{aligned} I_S &= I_C \\ I_S^{m+1} &= I_S^m + G_G (V_G^{m+1} - V_G^m) + G_D (V_D^{m+1} - V_D^m) + G_S (V_S^{m+1} - V_S^m) \\ I_C^{n+1} &= \frac{C}{T} (V_C^{n+1} - V_C^n) \end{aligned} \right.$$

Pour ce montage :

$$\begin{aligned} V_D^{m+1} &= V_D^m = V_{DD} \\ V_G^{m+1} &= V_G^m = V_{CG} \end{aligned}$$

Linéarisation et discrétisation donnent :

$$(1) \quad I_S^{m+1, n+1} = I_S^{m, n+1} + G_S (V_S^{m+1, n+1} - V_S^{m, n+1})$$

$$(2) \quad I_C^{m+1, n+1} = \frac{C}{T} (V_C^{m+1, n+1} - V_C^{m+1, n})$$

En égalant (1) et (2), nous obtenons :

$$\frac{C}{T} V_C^{m+1, n+1} - \frac{C}{T} V_C^{m+1, n} = I_S^{m, n+1} + G_S (V_S^{m+1, n+1} - V_S^{m, n+1})$$

Comme $V_S = V_C$ alors $V_S^{m+1, n+1} = V_C^{m+1, n+1}$

En regroupant les termes, nous obtenons :

$$\left(\frac{C}{T} - G_S \right) V_C^{m+1, n+1} = \frac{C}{T} \cdot V_C^{m+1, n} + I_S^{m, n+1} - G_S \cdot V_S^{m, n+1}$$

d'où

$$V_C^{m+1, n+1} = \frac{\frac{C}{T} \cdot V_C^{m+1, n} + I_S^{m, n+1} - G_S \cdot V_S^{m, n+1}}{\frac{C}{T} - G_S}$$

./ ..

L'ALGORITHME étant le suivant :

$$V_C^{m,n+1} = \frac{C \cdot S^{m,n+1} - \frac{C}{T} V_C^{m,n+1} - C \cdot S^{m,n+1} V_S^{m,n+1} + I_S^{m,n+1}}{C \cdot S^{m,n+1}}$$

Avec :

$$C \cdot S^{m,n+1} = \left[\frac{\partial I_S}{\partial V_S} \mid V_S = V_S^{m,n+1} \right]$$

$$I_S^{m,n+1} = f(V_S^{m,n+1}) ; \quad V_S^{m,n+1} = V_C^{m,n+1}$$

$m = 0, 1, 2, \dots, m_f$

$n = 0, 1, 2, \dots$

$$V_C^{n+2,0} = V_C^{n+1,m_f}$$

m_f est défini de la façon suivante : $m_f =$ indicateur de l'itération finale tel que :

$$V_C^{n+1,m_f} - V_C^{n+1,m_f-1} \leq \varepsilon$$

$\varepsilon =$ erreur admissible entre deux itérations successives.

Le processus de cet algorithme.

Nous fixons $n = 0$ et nous faisons varier m de 0 jusqu'à m_f tel que :

$$(V_C^{1,m_f} - V_C^{1,m_f-1})^2 \leq \varepsilon$$

$V_C^{1,1}, V_C^{1,2}, V_C^{1,3}, \dots, V_C^{1,m_f}$: sont calculer à partir de

l'algorithme précédent de la manière suivante :

$$\text{condition initiale : } V_S^{1,0} = V_C^{0,1}$$

./ ..

$$\begin{aligned}
 V_C^{1,1} &= V_S^{1,1} \\
 V_C^{1,2} &= f(V_S^{1,1}, I_S^{1,1}, G_S^{1,1}, V_C^{1,0}) \\
 V_C^{1,3} &= f(V_S^{1,2}, I_S^{1,2}, G_S^{1,2}, V_C^{1,0}) \\
 &\vdots \\
 V_C^{1,m_f} &= f(V_S^{1,m_f-1}, I_S^{1,m_f-1}, G_S^{1,m_f-1}, V_C^{1,0})
 \end{aligned}$$

V_C^{1,m_f} est la valeur de la tension aux bornes de la capacité à

$t = T$ c'est-à-dire le premier pas ($n = 0$)

pour $n = 1$ et $m = 0, 1, \dots, m_f$

$$\begin{aligned}
 V_C^{2,1} &= f(V_S^{2,0}, I_S^{2,0}, G_S^{2,0}, V_C^{1,1}) \\
 V_C^{2,2} &= f(V_S^{2,1}, I_S^{2,1}, G_S^{2,1}, V_C^{1,1}) \\
 V_C^{2,m_f} &= f(V_S^{2,m_f-1}, I_S^{2,m_f-1}, G_S^{2,m_f-1}, V_C^{1,1})
 \end{aligned}$$

Avec $(V_C^{2,m_f} - V_C^{2,m_f-1})^2 \leq \varepsilon$

La tension de la capacité à $t = 2 T$ est donnée

$$\text{par : } V_c (t = 2 T) = V_c^2, \text{ m'f}$$

Le même processus est répété pour $n = 2, 3, 4, \dots$

$$\text{Avec } V_c (t = (n + 1) T) = V_c^{n + 1}, \text{ mf}$$

La représentation de cette réponse est donnée par la fig. 2.5

Comme la réponse numérique d'un tel circuit doit être comparée à celle de la théorie, alors, nous prendrons un exemple bien précis de transistor M.O.S.

Applications

Pour déterminer les relations de I_s et G_s en fonction de la tension V_s , il faut connaître le régime du transistor M.O.S.

Caractéristiques du transistor M.O.S.

$V_s = 0$ condition initiale

$$V_G = E \left(e^{-\frac{t}{\tau}} \right); E = 8 \text{ V}$$

$$V_D = 5 \text{ V}$$

$$\eta = 0.1$$

$$V_T = 0.7 \text{ V}$$

$$\text{Comme } V_e = \frac{V_G - V_T}{1 + \eta} \text{ et } V_s = 0$$

$$V_e = 6.64 \text{ V} \quad V_e > V_s \quad \text{transistor non bloqué}$$

$$V_d = 5 \text{ V} \quad V_e > V_d \quad \text{régime de non saturation}$$

Le modèle mathématique du transistor en régime --

$$I_s = K_e (2 V_e - V_s - V_d) (V_d - V_s)$$

$$G_s = \frac{\partial I_s}{\partial V_s} = 2 K_e (V_d - V_e)$$

./ ..




Fig 2.5 REPONSE NUMERIQUE




Fig 2.6 MONTAGE INVERSEUR

L'algorithme devient.

$$V_C^{m,n+1} = \frac{\frac{C}{T} V_C - C \cdot V_S + I_S}{\frac{C}{T} - G_S}$$

$$I_S^{m,n+1} = K_e (2V_E - V_D - V_S)^{m,n+1} (V_D - V_S)^{m,n+1}$$

$$G_S^{m,n+1} = 2K_e (V_S^{m,n+1} - V_E)$$

$$V_C^{n,0} = V_S^{n,1} = 0$$

$$m = 0, 1, 2 \dots m$$

$$n = 0, 1, 2, \dots n$$

Pour vérifier l'exactitude du modèle, il faut comparer la réponse calculée par programme en utilisant l'algorithme déjà établi avec la réponse analytique.

Calcul de la réponse analytique.

Le courant circulant dans la capacité est donné par :

$$I_C = C \frac{dV}{dt}$$

$$I_C dt = C \cdot dV$$

$$\int_{t_0}^t dt = \int_{V_0}^V \frac{C}{I_C} dV \quad ; \quad t = f(V)$$

Le transistor est en régime de non saturation :

$$I = K_e (2V_E - V_S - V_D) (V_D - V_S) \quad V_S = V_C = V$$

$$\int_{t_0}^t dt = \int_{V_0}^{V_C} \frac{C}{K_e (2V_E - V_D - V) (V_D - V)} dV \quad V_0 = 0 \text{ à } t = t_0 = 0$$

./..

Nous posons : $A = 2V_E - V_D$

$$B = V_D$$

$$t = \frac{C}{K_e(B-A)} \int_0^{V_c} \left(\frac{1}{A-V} - \frac{1}{B-V} \right) dv$$

$$t = \frac{C}{2K_e(V_D - V_E)} \text{Log} \left(\frac{V_D - V_c}{V_c + V_D - V_E} \cdot \frac{2V_E - V_D}{V_D} \right)$$

Nous posons : $D = \frac{2V_E - V_D}{V_D}$; $\tau = \frac{C}{2K_e(V_E - V_D)}$

$$t = -\tau \text{Log} D \frac{V_c - B}{V_c - A} \Rightarrow e^{-\frac{t}{\tau}} = D \frac{V - B}{V - A}$$
$$V_c = \frac{B - \frac{A}{D} e^{-\frac{t}{\tau}}}{1 - \frac{e^{-\frac{t}{\tau}}}{D}}$$

La réponse analytique du montage suiveur est donnée par :

$$V_c = \frac{(V_E - V_D)(1 - e^{-\frac{t}{\tau}})}{\frac{2V_E - V_D}{V_D} - e^{-\frac{t}{\tau}}}$$

avec :

$$\tau = \frac{C}{2K_e(V_E - V_D)}$$

Pour comparer la réponse analytique avec celle donnée par l'algorithme établi, on donne l'organigramme et le programme, calcule et trace les courbes analytique et numérique afin de confirmer la validité du modèle.

Conclusion.

En faisant varier le pas de discrétisation dans l'ordre décroissant, la courbe numérique s'approche de plus en plus de la courbe analytique. D'après les résultats obtenus, l'erreur est de l'ordre de 0,3% pour $T = 0.25$ NS, donc c'est un modèle acceptable, représentant correctement le fonctionnement du transistor M.O.S.

Etude de l'erreur du modèle en fonction du pas de discrétisation T:

L'utilisation correcte du modèle numérique du transistor M.O.S; nécessite la connaissance de l'erreur en fonction du pas. D'après les courbes tracées, nous avons remarqué que plus T est faible, plus l'erreur est minimale. Pour cela, nous allons définir un intervalle de valeurs de T pour lequel l'erreur est inférieure à 10%.

D'après la courbe de $\epsilon' = f(T)$, nous remarquons que pour T inférieure à 2.5 ns, l'erreur est inférieure à 10% (voir tableau 2.1).


$$\epsilon' = \Delta V$$


avec $\Delta V = V_{\text{théorique}} - V_{\text{numérique}}$


$$\epsilon = 5 \text{ pF}$$

T (ns)	20	10	7.5	5	2.5	1	0.75	0.5	0.25	0.1	0.05
ΔV (volt)	0.5	0.3	0.2	0.16	0.08	0.03	0.026	0.01	0.008	0.003	$3 \cdot 10^{-5}$

tableau 2.1







ORGANIGRAMME POUR LE MONTAGE SUIVEUR

constante de temps est :

$$\tau = \frac{C}{K V} = 0,05 \mu s = 50 ns$$

pour $\frac{T}{\tau} \leq 5\% : \varepsilon' \leq 8\%$

2ème Exemple : Etude du Montage Inverseur.

Soit le montage de l'inverseur donné par la fig.

Pour étudier et analyser un montage, il faut :

- . Etablir le modèle numérique de l'inverseur.
- . Ecrire les équations aux noeuds permettant de déterminer V_c .
- . Donner l'algorithme.
- . Donner l'organigramme.
- . Donner le programme.

. / .

• Modèle numérique de l'inverseur est donné par :

$$\left\{ \begin{aligned} I_D^{m+1} &= I_D^m + G_C C^{m+1} (V_C^m - V_C^{m+1}) + G_D D^m (V_D^m - V_D^{m+1}) - G_S S^m (V_S^m - V_S^{m+1}) \\ I_S^{m+1} &= I_S^m + G_C C^m (V_C^m - V_C^{m+1}) + G_D D^m (V_D^m - V_D^{m+1}) + G_S S^m (V_S^m - V_S^{m+1}) \\ I_C^{n+1} &= \frac{C}{T} (V_C^{n+1} - V_C^n) \end{aligned} \right.$$

• Equation au noeud B. $I_S(2) - I_D(1) - I_C = 0 \quad (1)$

$$I_S^{m+1, n+1} - I_D^{m+1, n+1} - I_C^{m+1, n+1} = 0 \quad (2)$$

$V_C(1)$, $V_C(2)$ et $V_D(2)$ sont des tensions d'alimentation et de commande, alors :

$$\Delta V_C(1) = \Delta V_C(2) = \Delta V_D(2) = 0$$

Nous remplaçons les courants par leurs formules dans (2)

$$\begin{aligned} & m_3^{n+1} I_S^{m+1, n+1} + G_C C^{m+1} (V_C^m - V_C^{m+1}) + G_D D^m (V_D^m - V_D^{m+1}) + G_S S^m (V_S^m - V_S^{m+1}) \\ & - I_D^{m+1, n+1} - G_C C^m (V_C^m - V_C^{m+1}) - G_D D^m (V_D^m - V_D^{m+1}) - G_S S^m (V_S^m - V_S^{m+1}) \\ & - \frac{C}{T} (V_C^{m+1, n+1} - V_C^{m+1, n}) = 0 \quad (3) \end{aligned}$$

Comme $V_C(1) - V_C(2) = V_C(2) - V_C(2) = V_D(2) - V_D(2) = V_S(1) - V_S(1) = 0$

$$\left(G_S(2) - G_D(1) - \frac{C}{T} \right) V_C = I_D(1) - I_S(1) + G_S(2) \times V_S(1) - G_D(1) \times V_D(1) - \frac{C}{T} V_C$$

L'algorithme est donné par :

$$V_C = \frac{m_3^{n+1} \frac{C}{T} V_C^{m+1, n+1} + I_S(2) - I_D(1) + G_D(1) V_D(1) - G_S(2) V_S(2)}{\frac{C}{T} + G_D(1) - G_S(2)}$$

avec :

$$G_S = \frac{\partial I}{\partial V_S} \Big|_{V_D = V_S}^{m_3^{n+1}}$$

$$G_D = \frac{\partial I}{\partial V_D} \Big|_{V_D = V_D}^{m_3^{n+1}}$$

$$(V_C^{n+1, m_f} - V_C^{n+1, m_f-1})^2 \leq \varepsilon$$

Etude de l'influence des constantes spécifiques sur les temps de commutation et sur le niveau bas de la réponse du circuit à l'aide du modèle et du calcul théorique

Le schéma est donné par la fig. 26

V^0 : correspond à la décharge du condensateur.

V^1 : correspond à la charge du condensateur.

• Calcul de V^0

$t = 0 \div t_1$: le condensateur se décharge jusqu'à : $V_c = V^0$

les deux transistors sont au régime de non saturation.

$$I = k_e (2 V_e - V_s - V_d) (V_d - V_s)$$

$$I_1 = k_{e1} (2 V_{e1} - V^0) V^0$$

$$I_2 = k_{e2} (2 V_e - V^0 - V_d) (V_d - V^0)$$

Comme $I_c = 0$ alors $I_1 = I_2$


après avoir remplacé I_1 et I_2 nous obtenons :


$$\left(1 + \frac{k_{e1}}{k_{e2}}\right) V^2 + 2 \left(V_{e2} + \frac{k_{e1} V_{e1}}{k_{e2}}\right) V^0 + V_d (2 V_{e2} - V_d) = 0$$


La résolution de cette équation donne V^0

Le Programme MAHDI R.1 donne V^0 (voir annexe)

k_{e2} (MA/V)	23	23	230
V^0 (VOLT)	0,0315	0,298	1,96
V^0 (VOLT)	0,0314	0,297	1,95










MONTAGE SUIVEUR

UPCHR4 (9) : "62"




reponses d'un inverseur
(par programme)



caracteristiques de transfert
d'un inverseur

U?CHR#(9); "62"



U?T, T1, N1


1E-10 200 625

U?VC, V6(1)

4.99206236 .219684668

U

U?CHR#(9); "62"



U?T, T1, N1


1E-10 100 643

U?VC, V6(1)

4.99519331 8.06225418E-03

U

U?CHR#(9); "62"



U?T, T1, N1
1E-10

25 317

U?VC, V6(1)
4.79214562

1.55638119E-05

0

Chapitre III.

ALGORITHME - ORGANIGRAMME et PROGRAMME D'ANALYSE DES CIRCUITS INTEGRES

A M.O.S.

3.1. - Introduction.

De la description du schéma logique du circuit, du modèle transistor M.O.S. et celui de la capacité, nous établissons l'algorithme qui présente plusieurs étapes suivi de l'organigramme donnant des réponses de sorties, à partir des commandes d'entrées du circuit.

3.2. - Algorithme.

L'algorithme se décompose en plusieurs étapes :

- . Loi de Kirchoff pour chaque noeud : $\sum_{k=1}^T I_k = 0$
- . Identification et regroupement des tensions égales
- . Ramener le système d'équations aux noeuds à un système de la forme
 $A X = B$
 - Calcul des éléments de la matrice conductance A
 - Calcul des composantes du vecteur courant B
- . Résolution du système par la méthode de Gauss - Seidel.

Remarque :

Toutes les tensions sont prises par rapport à la masse.

3.2. 1 - Application de la loi de Kirchoff pour les N noeuds du circuit.

Imaginons toutes les connections possibles entre les électrodes des transistors M.O.S. du circuit à analyser de N noeuds et T transistors.

./ ..

Supposons qu'au noeud m , nous avons la configuration donnée par la fig. 3.1

Nous appliquons la loi de Kirchoff au noeud considéré

noeud m :

$$\sum_{k=1}^T I_k^{m'+1} = 0 \quad (1)$$

Avec :

$$I_k^{m'+1} = I_k^{m'} + C_k C_k (V_{C_k}^{m'} - V_{C_k}^{m'+1}) + C_k D_k (V_{D_k}^{m'} - V_{D_k}^{m'+1}) + C_k S_k (V_{S_k}^{m'+1} - V_S^m)$$

Le processus se répète pour les N noeuds du circuit ce qui conduit à un système d'équations et N inconnues.

Pour établir l'équation (1), on introduit un facteur qui définit le sens du courant au noeud m , pour le transistor k .

$$ND(m, k) = \begin{cases} 0 & : \text{pas de courant provenant du transistor } k \text{ au noeud } m. \\ 1 & : \text{le courant du transistor } K \text{ est rentrant.} \\ -1 & : \text{le courant du transistor } K \text{ est sortant.} \end{cases}$$

Pour la configuration de la fig. 3.1, l'équation (1) s'écrit :

$$ND(m, w) I_w^{m'+1} + ND(m, u) I_u^{m'+1} + ND(m, K) I_K^{m'+1} + ND(m, z) I_z^{m'+1} + ND(m, h) I_h^{m'+1} + ND(m, v) I_v^{m'+1} = 0$$

Avec :

$$ND(m, w) = 1$$

$$ND(m, u) = 0$$

$$ND(m, h) = -1$$

$$ND(m, z) = -1$$

$$ND(m, v) = -1$$

D'une manière générale :

$$\sum_{k=1}^T ND(i, k) I_k = 0 \quad ; \quad i = 0, 1, 2, 3, 4, \dots, N$$




Fig 3.1




Fig 3.2

2. 2 - Identification et regroupement des tensions égales.

Quand au noeud m, nous avons P électrodes des transistors, alors ces P tensions sont égales. Pour cela, nous introduisons des termes qui justifient la présence ou non des électrodes d'un transistor. Tous ces paramètres rentrent dans le cadre de la description du schéma.

Au noeud I, pour le transistor J , nous définissons les termes suivants :

$$S(I, J) = \begin{cases} 0 & : \text{si la source du transistor } J \text{ n'est pas reliée au} \\ & \text{noeud I.} \\ 1 & : \text{si la source du transistor } J \text{ est reliée au noeud} \\ & \text{I.} \end{cases}$$

$$D(I, J) = \begin{cases} 0 & : \text{si le drain du transistor } J \text{ n'est pas relié au} \\ & \text{noeud I.} \\ 1 & : \text{si le drain du transistor } J \text{ est relié au noeud I.} \end{cases}$$

$$G(I, J) = \begin{cases} 0 & : \text{si le gate du transistor } J \text{ n'est pas relié au} \\ & \text{noeud I.} \\ 1 & : \text{si le gate du transistor } J \text{ est relié au noeud I.} \end{cases}$$

Les termes ainsi définis permettent de regrouper toutes les tensions égales, liées au noeud I.

Mais dans l'équation au noeud, on peut rencontrer des tensions des autres noeuds. Pour cela, nous introduisons des éléments indiquant toutes les liaisons possibles entre les différents noeuds.

Pour $I \neq k$, nous avons les termes suivants :

$$L1(I, K) = \begin{cases} 0 & \text{il n'existe pas de liaison entre le noeud I et le noeud K par} \\ & \text{l'intermédiaire de la source.} \\ 1 & \text{il existe une liaison entre le noeud I et le noeud K par l'in-} \\ & \text{termédiaire de la source.} \end{cases}$$

. / ..

$$L_2(I, K) = \begin{cases} 0 : \text{il n'existe pas de liaison entre le noeud I et le} \\ \text{noeud K par l'intermédiaire du drain} \\ 1 : \text{il existe une liaison entre le noeud I et le noeud K} \\ \text{par l'intermédiaire du drain.} \end{cases}$$

$$L_3(I, K) = \begin{cases} 0 : \text{il n'existe pas de liaison entre le noeud I et le} \\ \text{noeud K par l'intermédiaire du gate} \\ -1 : \text{il existe une liaison par l'intermédiaire du drain et} \\ \text{gate} \\ 1 : \text{il existe une liaison entre le noeud I et le noeud K} \\ \text{par l'intermédiaire du gate et de la source.} \end{cases}$$

D'une façon générale plus explicite, nous supposons au noeud I la configuration donnée par la fig. 3.2

Au noeud I :

- * pour le transistor m :
 $D(I, m) = 1 \quad S(I, m) = 0 \quad G(I, m) = 0$
- * pour le transistor i :
 $D(I, i) = 0 \quad S(I, i) = 0 \quad G(I, i) = 1$
- * pour le transistor l :
 $D(I, l) = 0 \quad S(I, l) = 1 \quad G(I, l) = 0$
- * pour le transistor n :
 $D(I, n) = 1 \quad S(I, n) = 0 \quad G(I, n) = 0$
- * pour le transistor f :
 $D(I, f) = 0 \quad S(I, f) = 1 \quad G(I, f) = 0$
- * pour le transistor e :
 $D(I, e) = 1 \quad S(I, e) = 0 \quad G(I, e) = 1$

Le processus se répète pour tous les noeuds M, F, N, E, 1 ..

Pour les liaisons entre noeuds,

./..

ncms avons :

$L_1 (I,P) = 1$	$L_2 (I,P) = 0$	$L_3 (I,P) = 0$
$L_1 (I,M) = 0$	$L_2 (I,M) = 0$	$L_3 (I,M) = -1$
$L_1 (I,W) = 0$	$L_2 (I,W) = 0$	$L_3 (I,W) = 1$
$L_1 (I,N) = 0$	$L_2 (I,N) = 0$	$L_3 (I,N) = -1$
$L_1 (I,K) = 1$	$L_2 (I,K) = 0$	$L_3 (I,K) = 0$
$L_1 (I,L) = 0$	$L_2 (I,L) = 0$	$L_3 (I,L) = 1$
$L_1 (I,E) = 1$	$L_2 (I,E) = 0$	$L_3 (I,E) = 0$
$L_1 (I,F) = 0$	$L_2 (I,F) = 1$	$L_3 (I,F) = 0$
$L_1 (I,T) = 0$	$L_2 (I,T) = 1$	$L_3 (I,T) = 0$

3.2. 3 - Formation du système $A X = B$

Pour déterminer les tensions inconnues, il faut ramener le système d'équation aux noeuds à un système de la forme $A X = B$, afin de calculer les composantes du vecteur X par la méthode de résolution de Gauss - Seidel.

Pour cela, il faut trouver un moyen qui calcule les éléments de la matrice conductance A et les composantes du vecteur courant B .

Le modèle numérique du transistor M.O.S. est donné par :

Au noeud I et pour le transistor J :

$$i(J)^{m+1} = i(J)^m + G_G(J) (v_G(J)^{m+1} - v_G(J)^m) + G_D(J) (v_D(J)^{m+1} - v_D(J)^m) + G_S(J) (v_S(J)^{m+1} - v_S(J)^m)$$

Les tensions inconnues sont celles de la $(m+1)^{\text{ème}}$ itération : $v_g^{m+1}(J)$,

$v_s^{m+1}(J)$ et $v_d^{m+1}(J)$. Les tensions connues sont celles de la $m^{\text{ème}}$ itération

. / ..

$V_g^m (j)$, $V_s^m (j)$ et $V_d^m (j)$. Les conductances et le courant de la $m = \text{ité-}$

ration sont connus.

Alors les termes connus (conductances, tensions, courants) forment les composantes du vecteur courant B. Les éléments de la matrice conductance sont calculés uniquement à partir des conductances. Dans le cas où les tensions des électrodes sont des tensions

de commande ou d'alimentation, le terme entre parenthèses est nul : $(V^{m+1} - V^m) = 0$ car ces tensions ne sont pas concernées par les itérations de NEWTON (tensions extérieures). Pour cela, il faut prévoir pour chaque composante du vecteur B des termes qui précisent la présence ou non des tensions de commande (ou d'alimentation).


Nous définissons les paramètres suivants par le transistor j :

$H_1 (j) = \begin{cases} 0 & \text{la source du transistor } j \text{ est reliée à une tension extérieure.} \\ 1 & \text{la source du transistor } j \text{ n'est pas reliée à une tension extérieure.} \end{cases}$

$H_2 (j) = \begin{cases} 0 & \text{électrode drain du transistor } j \text{ est liée à une tension extérieure} \\ 1 & \text{électrode drain du transistor } j \text{ n'est pas liée à une tension extérieure.} \end{cases}$

$H_3 (j) = \begin{cases} 0 & \text{électrode gate du transistor } j \text{ est liée à une tension extérieure} \\ 1 & \text{électrode gate du transistor } j \text{ n'est pas liée à une tension extérieure.} \end{cases}$

Sens du courant :



* Au noeud K on a : + I f

* Au noeud N on a : - I f

D'après cette convention:

* Si la source est reliée au noeud K : + I f.

* Si le drain est relié au noeud K : - I f.

Comme le courant de la capacité est de la forme :

$$I_{Ck}^{n+1} = \frac{C_k}{T} V_{Ck}^{n+1} - \frac{C_k}{T} V_{Ck}^n$$

Si la capacité est reliée au noeud K, le terme de la conductance $\frac{C_k}{T}$ apparaît dans l'élément de la diagonale A (K, K) de la matrice conductance A, et dans la composante B (K) du vecteur courant B.

Ce qui conduit au système d'équation du circuit de N noeuds (I).

Après avoir décrit toute la procédure de description du schéma, les éléments de la matrice A se calculent par l'algorithme (2.1, 2.2, 2.3).

T : nombre de transistors dans le circuit

N : nombre de Noeuds dans le circuit.

Alors le système d'équations aux noeuds devient un système de la forme $A X = B$ (voir page 56)

Les éléments de la matrice A et ceux du vecteur B sont donnés par l'algorithme (page 57) établi

L'organigramme correspondant est donné par la suite (page 58)

LES EQUATIONS AUX NOEUDS DONNENT LE SYSTEME SUIVANT :

$$\left\{ \begin{aligned}
 & A(1,1) V_{C1} + A(1,2) V_{C2} + \dots + A(1,K) V_{CK} + \dots + A(1,N) V_{CN} = B(1) \\
 & A(2,1) V_{C1} + A(2,2) V_{C2} + \dots + A(2,K) V_{CK} + \dots + A(2,N) V_{CN} = B(2) \\
 & \dots \\
 & A(K,1) V_{C1} + A(K,2) V_{C2} + \dots + A(K,K) V_{CK} + \dots + A(K,N) V_{CN} = B(K) \\
 & \dots \\
 & A(N,1) V_{C1} + A(N,2) V_{C2} + \dots + A(N,K) V_{CK} + \dots + A(N,N) V_{CN} = B(N)
 \end{aligned} \right.$$

LA REPRESENTATION MATRICIELLE EST :

$$\begin{bmatrix}
 A(1,1) & A(1,2) & \dots & A(1,K) & \dots & A(1,N) \\
 A(2,1) & A(2,2) & \dots & A(2,K) & \dots & A(2,N) \\
 \vdots & \vdots & & \vdots & & \vdots \\
 A(K,1) & A(K,2) & \dots & A(K,K) & \dots & A(K,N) \\
 \vdots & \vdots & & \vdots & & \vdots \\
 A(N,1) & A(N,2) & \dots & A(N,K) & \dots & A(N,N)
 \end{bmatrix}
 \times
 \begin{bmatrix}
 V_{C1} \\
 V_{C2} \\
 \vdots \\
 V_{CK} \\
 \vdots \\
 V_{CN}
 \end{bmatrix}
 =
 \begin{bmatrix}
 B(1) \\
 B(2) \\
 \vdots \\
 B(K) \\
 \vdots \\
 B(N)
 \end{bmatrix}$$

L'algorithme pour le calcul des éléments de la matrice A et du vecteur B étant le suivant :

• Calcul des éléments de la matrice conductance A

Pour un circuit intégré de T transistors, N nœuds l'algorithme donnant les de la diagonale et les autres étant le suivant :
éléments

Les éléments de la diagonale

$$A(i,i) = \left(\sum_{j=1}^T ND(i,j) (S(i,j) \times GS(j) + D(i,j) \times GD(j) + G(i,j) \times GG(j)) \right) - \frac{C(i)}{T1}$$

$$i = 1, 2, 3, \dots, N$$

2.1

Les éléments de la (non diagonale) matrice A

$$A(p,i) = \sum_{j=1}^T -L1(p,i) \times GS(j) + L2(p,i) \times GD(j) + L3(p,i) \times GG(j)$$

$$p \neq i$$

$$p = 1, 2, 3, \dots, N$$

$$i = 1, 2, 3, \dots, N$$


2.2


• calcul des composantes du vecteur courant B

$$B(i) = \left[\sum_{j=1}^T ND(i,j) (-H(j) \times (S(i,j) \times D(i,j) + G(i,j))) (H1(j) \times GS(j) \times VS(j) + H2(j) \times GD(j) \times VD(j) + H3(j) \times GG(j) \times VG(j)) \right] - \frac{C(i)}{T1} \times VC(i)$$


$$i = 1, 2, 3, \dots, N$$


2.3





Calcul des éléments de la matrice A





I = I + 1



P = P + 1



I = 1

$B(I) = \frac{C(I) * V(I)}{T1}$

J = 1

$B(I) = B(I) + ND(I, J) * (H1(J) + (S(I, J) + D(I, J) + G(I, J)) * (H1(J) * GS(J) * VS(J) + H2(J) * GD(J) * VD(J) + HB(J) * G * GG(J)))$

J = J + 1



Calcul des éléments du vecteur B

B

C

D

4

4

$I = I + 1$

$I \leq N$

oui
D

non

$I = 1$

E

$A(I, I) = 0$

non

oui

$H = I + 1$

Recherche d'un pivot non nul

$A(H, I) \neq 0$

oui

non

$H = H + 1$

oui

$H \leq N$

non

IMPRIMER "IMPOSSIBLE"

STOP

Permutation de 2 lignes

$J = 1$

$X = A(I, J)$
 $A(I, J) = A(H, J)$
 $A(H, J) = X$




$J = J + 1$


$J \leq N$


oui

$Y = B(I)$
 $B(I) = B(H)$
 $B(H) = Y$



5








Resolution du système triangulaire




8





Test: dernière itération

$$E1(I) = (Z1(I) - XC(I))^2$$



Calcul du pas T1





ORGANIGRAMME GENERAL

3. - Choix du pas de discrétisation :

D'après les résultats du chapitre II, nous avons constaté que si le pas augmente, l'erreur augmente et le temps de calcul diminue, par contre si le pas diminue, l'erreur diminue, mais le temps de calcul augmente. Alors, nous avons un compromis entre le temps de calcul et l'exactitude.

Pour supplanter ce problème, nous considérons un calcul de pas automatique, la nouvelle valeur du pas est proportionnelle à l'ancienne valeur.

$$\tau'' = K \tau' \quad k = 0, 1, 2, \dots$$

$$K = \frac{\Delta V_{fixée}}{\Delta V_c}$$

Si le circuit possède plusieurs (N) sorties ; ΔV_c sera donnée par (voir fig. 3. 7)

$$\Delta V_c = \text{MAX} (V_{ci}) \quad \text{avec} \quad \Delta V_{ci} = |V_{ci}' - V_{ci}''|$$

$$i = 1, 2, \dots, N.$$

ΔV_{ci} dépend de la tension maximale E

$$V_{fixée} = \frac{E}{M}$$

$$M = 10 \div 40$$

$$\tau'' = \frac{\Delta V_{fixée}}{\Delta V_c} \cdot \tau' \quad (*)$$

$$\tau'' = f\left(\frac{1}{\Delta V_c}\right)$$

• si $\Delta V_c > \Delta V_{fixée} \Rightarrow \tau'' < \tau'$

• si $\Delta V_c < \Delta V_{fixée} \Rightarrow \tau'' > \tau'$




Fig 3.7




Fig 3.8




Fig 3.9

si $\Delta v \rightarrow 0$ $f'' \rightarrow \infty$: d'où l'inconvénient de la formule (*). Les impulsions de durée brève ne sont pas prises en compte par l'ordinateur (voir fig. 3.8 - 3.9)

Pour supplanter le problème, nous pouvons prévoir pour ces signaux un contrôle et une limitation de la valeur du pas de discrétisation afin que la réponse calculée soit correcte.

4. - Choix de la valeur de ϵ :

ϵ représente l'erreur entre 2 itérations successives :

$$(v_e^{n,m_f} - v_e^{n,m_f-1})^2 \leq \epsilon$$

La valeur de ϵ est calculée par la formule suivante :

$$\epsilon = \frac{E}{N'} \cdot \frac{1}{100}$$

N' = nombre de points à calculer

E = tension maximale du signal à analyser.

5. - Applications :

Nous allons à présent analyser deux circuits différents l'un à 5 transistors et 4 capacités (fig. 3.5 et 3.6), l'autre est une mémoire de lecture de 3 transistors et 2 capacités. Pour que le programme soit plus explicite, nous donnons les matrices de description du circuit pour l'ordinateur (matrice de liaison entre les composants) afin que l'utilisateur sache comment nous faisons la description du circuit.

Conclusion.

D'après les résultats obtenus, le programme élaboré permet de simuler les circuits.

Les possibilités de ce programme sont limités par celles de l'ordinateur :

. Espace mémoire :

$$C = (3 T N^2 + N T + 5 N + 13 T) \times \text{Espace mémoire de chaque variable}$$

./ ..

N = Nombre de Noeuds

T = Nombre de Transistors

• Vitesse d'exécution temps de calcul :

$$t_c = (N I + N 2) \times N (E) \times \text{Nbre de pas} \times t_e$$

$N I$ = Nombre d'opérations de la méthode de GAUSS

$N 2$ = Nombre d'opérations pour former les éléments de la matrice

t_e = Temps d'exécution d'une opération.




Fig 3.3 - CIRCUIT A ANALYSER PAR L'ORDINATEUR -




Fig 3.4 SIGNAUX DE COMMANDE (Fig 3.3)

$$S(4,5) = \begin{bmatrix} 1 & 0 & 0 & 0 & 0 \\ 0 & 1 & 0 & 0 & 0 \\ 0 & 0 & 1 & 0 & 0 \\ 0 & 0 & 0 & 1 & 0 \end{bmatrix} ; H_1(5) = \begin{bmatrix} 1 \\ 1 \\ 1 \\ 1 \\ 0 \end{bmatrix}$$

$$D(4,5) = \begin{bmatrix} 0 & 1 & 0 & 0 & 0 \\ 0 & 0 & 1 & 0 & 0 \\ 0 & 0 & 0 & 0 & 1 \\ 0 & 0 & 0 & 0 & 0 \end{bmatrix} ; H_2(5) = \begin{bmatrix} 0 \\ 1 \\ 1 \\ 0 \\ 1 \end{bmatrix}$$

$$G(4,5) = \begin{bmatrix} 0 & 0 & 0 & 0 & 0 \\ 0 & 0 & 0 & 0 & 0 \\ 0 & 1 & 0 & 0 & 0 \\ 0 & 0 & 0 & 0 & 0 \end{bmatrix} ; H_3(5) = \begin{bmatrix} 0 \\ 0 \\ 0 \\ 1 \\ 0 \end{bmatrix}$$

MATRICES ET VECTEURS DE LIAISON

B. F. H. P. W.

J	$L_1(1,2)$	$L_2(1,2)$	$L_3(1,2)$
1	0	0	0
2	1	0	0
3	0	0	0
4	0	0	0
5	0	0	0

J	$L_1(1,3)$	$L_2(1,3)$	$L_3(1,3)$
1	0	0	0
2	0	0	0
3	0	0	0
4	0	0	0
5	0	0	0

J	$L_1(1,4)$	$L_2(1,4)$	$L_3(1,4)$
1	0	0	0
2	0	0	0
3	0	0	0
4	0	0	0
5	0	0	0

J	$L_1(2,1)$	$L_2(2,1)$	$L_3(2,1)$
1	0	0	0
2	0	1	0
3	0	0	0
4	0	0	0
5	0	0	0

J	$L_1(2,3)$	$L_2(2,3)$	$L_3(2,3)$
1	0	0	0
2	0	0	0
3	1	0	0
4	0	0	0
5	0	0	0

J	$L_1(2,4)$	$L_2(2,4)$	$L_3(2,4)$
1	0	0	0
2	0	0	0
3	0	0	0
4	0	0	0
5	0	0	0

J	$L_1(3,1)$	$L_2(3,1)$	$L_3(3,1)$
1	0	0	0
2	0	0	0
3	0	0	0
4	0	0	0
5	0	0	0


J	$L_1(3,2)$	$L_2(3,2)$	$L_3(3,2)$
1	0	0	0
2	0	0	0
3	0	1	0
4	0	0	0
5	0	0	0

J	$L_1(3,4)$	$L_2(3,4)$	$L_3(3,4)$
1	0	0	0
2	0	0	0
3	0	0	0
4	0	0	0
5	0	0	0

TABLEAU DECRIVANT LES LIAISONS
ENTRE LES NOEUDS

J. B. P. P. P.

U?CHR#(9); "B2"



REPONSES PAR PROGRAMME DU CIRCUIT (Fig. 3.3)




Fig 3.5 SCHEMA D'UNE MEMOIRE




Fig 3.6 CIRCUIT A ANALYSER - SIGNAL DE COMMANDE POUR LA LECTURE

$$S(3,3) = \begin{bmatrix} 0 & 0 & 0 \\ 0 & 0 & 0 \\ 1 & 1 & 0 \end{bmatrix}$$

$$H_1(3) = \begin{bmatrix} 1 \\ 1 \\ 1 \end{bmatrix}$$

$$D(3,3) = \begin{bmatrix} 1 & 0 & 0 \\ 0 & 1 & 0 \\ 0 & 0 & 1 \end{bmatrix}$$

$$H_2(3) = \begin{bmatrix} 1 \\ 1 \\ 1 \end{bmatrix}$$

$$G(3,3) = \begin{bmatrix} 0 & 1 & 0 \\ 1 & 0 & 0 \\ 0 & 0 & 0 \end{bmatrix}$$

$$H_3(3) = \begin{bmatrix} 0 \\ 1 \\ 0 \end{bmatrix}$$

MATRICES ET VECTEURS DE LIAISON (circuit memoire)

J	$L_1(1,2)$	$L_2(1,2)$	$L_3(1,2)$
1	0	0	-1
2	0	0	0
3	0	0	0

J	$L_1(2,1)$	$L_2(2,1)$	$L_3(2,1)$
1	0	0	0
2	0	0	-1
3	0	0	0


J	$L_1(3,1)$	$L_2(3,1)$	$L_3(3,1)$
1	0	1	0
2	0	0	1
3	0	0	0

J	$L_1(1,3)$	$L_2(1,3)$	$L_3(1,3)$
1	1	0	0
2	0	0	0
3	0	0	0


J	$L_1(2,3)$	$L_2(2,3)$	$L_3(2,3)$
1	0	0	0
2	1	0	0
3	0	0	0

J	$L_1(3,2)$	$L_2(3,2)$	$L_3(3,2)$
1	0	0	1
2	0	1	0
3	0	0	0

TABLEAUX DECRIVANT LES LIAISONS
ENTRE LES NŒUDS
(circuit mémoire)



$$\tau = 10 \text{ ns} \quad T = 0.1 \text{ ns}$$



$$\tau = 0.1 \text{ ns} \quad T = 0.1 \text{ ns}$$

RÉPONSES DE L'AMPLIFICATEUR DE LECTURE (Fig 3.5)

VERIFICATIONS EXPERIMENTALES.

4.1. Détermination des caractéristiques d'un transistor.

4.1. 1 - Modèle mathématique du transistor.

Le modèle mathématique du transistor M.O.S. est donné par les équations suivantes :

• Régime bloqué (fermé)

$$I = 0 \quad \text{Si} \quad V_e < V_s$$

• Régime non bloqué (ouvert)

- Régime de non saturation

$$I = K_e (2 \cdot V_e - V_s - V_d) (V_d - V_s) \quad \text{Si} \quad V_e \geq V_d$$

- Régime de saturation

$$I = K_e (V_e - V_s)^2 \quad \text{Si} \quad V_e < V_d$$

Avec
$$V_e = \frac{V_G - V_T}{1 + \eta} \quad K_e = K(1 + \eta)$$

D'après ces deux équations, les paramètres à connaître sont : V_T ; η , K_e

4.1. 2 - Mesure des paramètres du transistor.

On considère le montage de la fig. 4.1 . pour lequel le transistor M.O.S. est en régime de saturation.

$$V_g = V_d$$

Le courant est donné par :

$$I = K_e (V_e - V_s)^2 \quad ; \quad V_e = \frac{V_g - V_T}{1 + \eta}$$

$$\sqrt{I} = \sqrt{K_e} (V_e - V_s) \quad : \text{équation d'une droite}$$

$$\sqrt{I} = \sqrt{K_e} (V_g - V_t - V_s) \quad : \quad \eta = 0$$

$$\sqrt{I} = \sqrt{K_e} (V_{gs} - V_t) \quad : \text{courbe (1) (Fig 4.2)}$$

. / ..




Fig. 4.1




Fig. 4.2

Si $\eta \neq 0$:

$$\sqrt{I} = \sqrt{K_e} \left(\frac{V_{gs} - V_T - \eta V_s}{1 + \eta} \right)$$

• Calcul de la tension de seuil V_T

La source est reliée à la masse : $V_s = 0$

$$I = K_e V_e^2$$

$$I_1 = K_{e1} V_{e1}^2$$

$$I_2 = K_{e2} V_{e2}^2$$

$$V_{e1} = \sqrt{\frac{I_1}{K_{e1}}}$$

$$V_{e1} = \frac{V_{g1} - V_T}{1 + \eta}$$

$$V_{e2} = \sqrt{\frac{I_2}{K_{e2}}}$$

$$V_{e2} = \frac{V_{g2} - V_T}{1 + \eta}$$

$$V_T = \frac{V_{g2} - V_{g1} \sqrt{\frac{I_2}{I_1}}}{1 - \sqrt{\frac{I_2}{I_1}}}$$

• Calcul du coefficient de l'effet de substrat.

Si la tension du substrat $V_{sb} \neq 0$, la courbe (1) sera décalée de ΔV
(Voir fig. 4.2)

$$\Delta V = V_{gs2} - V_{gs1} \quad ; \quad V_{gs} = V_{gs1} \quad \text{pour } I = 0 \quad ; \quad \eta = 0$$

$$V_{gs} = V_{gs2} \quad \text{pour } I = 0 \quad ; \quad \eta \neq 0$$

$$\sqrt{I} = \sqrt{K_e} (V_{gs} - V_T) \quad \eta = 0$$

$$\sqrt{I} = \sqrt{K_e} \left(\frac{V_{gs} - V_T - \eta V_{s-sb}}{1 + \eta} \right); \eta \neq 0$$

Pour $I = 0$, nous avons :

$$V_{gs1} = V_T$$

.. / ..

$$V_{GS2} = V_T + \eta V_{S-sb}$$

$$V_{GS2} - V_{GS1} = \eta V_{S-sb}$$

$$\Delta V = V_{GS2} - V_{GS1}$$

$$\eta = \frac{\Delta V}{V_{S-sb}}$$

• Calcul de la conductivité spécifique effective.

$$t_{g\alpha} = \sqrt{K_e} \quad K_e = K(1 + \eta) \quad V_S = 0$$

$$I = K_e V_e^2 = K_e \left(\frac{V_{G1} - V_T}{1 + \eta} \right)^2 = \frac{K}{1 + \eta} (V_{G1} - V_T)^2$$

$$\sqrt{I} = \sqrt{\frac{K}{1 + \eta} (V_{G1} - V_T)^2} \quad \text{alors : } t_{g\alpha} = \sqrt{\frac{K}{1 + \eta}}$$

$$K = t_{g\alpha}^2 (1 + \eta) \quad K_e = (t_{g\alpha} (1 + \eta))^2$$

4.1.3 - Application au transistor 2N4351.

• Caractéristiques du transistor 2N4351 canal N à enrichissement.

$$R_{DS} = 300 \Omega \quad V_{GS} = \begin{cases} 1 \text{ V} & \text{Min} \\ 5 \text{ V} & \text{Max} \end{cases}$$

$$I_{DSS} = 10 \text{ nA} \quad C_{RSS} = 1.3 \text{ pF}$$


Max Max

$$V_{(BR)DS} = 25 \text{ V}$$

Min

./..

Son brochage est donné par la fig:



• Détermination des paramètres du transistor 2 N 4351.

- Calcul de la tension V_T

Pour $V_{sb-s} = 0$ $\eta = 0$, nous avons mesuré $V_{gs} = f(I)$ en utilisant le montage de la fig. 4.1 (voir tableau 4.1)

V_{GS} (V)	4	6	8
I (mA)	0.4	3.6	8.7
\sqrt{I} (mA) ^{1/2}	0.63	1.95	2.95

tableau 4.1

La courbe de $\sqrt{I} = f(V_{gs})$ est donnée par la courbe 4.3

$$V_T = \frac{V_2 - V_1 \sqrt{\frac{I_2}{I_1}}}{1 - \sqrt{\frac{I_2}{I_1}}}$$

$$V_1 = 4^v; \quad V_2 = 8^v$$

$$I_1 = 0.4mA; \quad I_2 = 8.7mA$$

$$V_T = 2.91^v \# 3^v$$

- Calcul du coefficient de l'effet du substrat.

Pour déterminer η , il faut relier le substrat à un potentiel négatif par rapport à la source.

./..

On détermine $V_T = f(V_{sub})$ (voir courbe 4.4 et tableau 4.2)

V_T (V)	2.8	3.9	4.8	5.4	6.2
V_{sub} (V)	0	1	2	3	4

- tableau 4.2 -

$$\eta = \frac{\Delta V_T}{V_{sub}} = 0.85$$

- Calcul de la conductivité spécifique:

$$tg^2 \alpha = 400 \mu A / V^2$$

$$K = 740 \mu A / V^2$$

$$K_e = 1369 \mu A / V^2$$

4.2. ANALYSE EXPERIMENTALE - ANALYSE PAR PROGRAMME

4.2.1 Analyse d'un circuit simple

Resultats analytique-par programme-experimentaux

a) Resultats analytique

$$V_G = 7V \quad V_D = 3V \quad V_e = \frac{V_G - V_T}{1 + \eta} = 2.16$$

$V_e < V_D$: transistors en regime de saturation

$$I = K_e (V_e - V_S)^2$$

Le courant dans la capacité est donné par :

$$I = c \frac{dv}{dt} \quad dt = \frac{c}{I} dv \quad \text{avec } I = f(v)$$

• temps de montée :

$$dt = \frac{c}{K_e (V_e - V_s)^2} dv \quad t=0 \quad V=0$$

$$V_s = V_e$$

$$\int_0^t dt = \int_0^V \frac{c}{K_e (V_e - V_s)^2} dV_s \quad \text{on pose } u = V_e - V_s$$

$$t = \int_{V_e}^{V_e - V} \frac{c}{K_e u^2} du = \frac{c}{K_e} \left[\frac{1}{u} \right]_{V_e}^{V_e - V}$$

$$t = \frac{c}{K_e} \left[\frac{1}{V_e - V} - \frac{1}{V_e} \right]$$

$$t_m = t_{90\%} - t_{10\%} \quad \begin{matrix} V' = 0.9 V_e \\ V'' = 0.1 V_e \end{matrix}$$

$$t_{90\%} = \frac{c}{K_e} \cdot \frac{9}{V_e}$$

$$t_{10\%} = \frac{c}{K_e} \cdot \frac{1}{9V_e}$$

$$t_m = \frac{80}{9} \frac{c}{K_e V_e}$$

temps de descente :

$$V_0 = 0 \quad V_0 = 7V$$

(voir chapitre II)

$V_e > V_0$ régime de non saturation

$$t = \frac{c}{2K_e (V_0 - V_e)} \cdot \text{Log} \left(\frac{V_0 - V_e}{2V_e - V_0 - V_e} \cdot \frac{2V_e - V_0 - V_e}{V_0 - V_e} \right)$$

$$t = - \frac{c}{2K_e V_e} \text{Log} \frac{V_e}{2V_e - V_e}$$

$$t_{des} = t_{10\%} - t_{90\%} = \frac{c}{2K_e V_e} \left[\text{Log} \frac{1.9}{0.1} - \text{Log} \frac{1.1}{0.9} \right]$$

$$t_{des} = \frac{C}{2 \text{ KeVc}} \text{ Log } \frac{171}{11}$$

$$t_{des} = 2.18 \mu\text{s} \quad t_{mont} = 14.13 \mu\text{s}$$

b) Resultats par programme

Le programme MONT.1 (voir annexe) donne:

$$t_{des} = 2.19 \mu\text{s} \quad t_{mont} = 14.3 \mu\text{s}$$



c) Resultats experimentaux

$$t_{des} = 2.6 \mu\text{s} \quad t_{mont} = 12 \mu\text{s}$$

Nous regroupons les resultats dans un même tableau 4.3

CONCLUSION

Les resultats obtenus permettent de conclure que les temps de commutation calculés (analytiquement et par programme) sont voisins (à 1% près). D'après les resultats experimentaux, l'erreur du modèle numérique est de 30% près (voir tableau 4.3), car le modèle est une approximation de 1^{er} ordre d'une part et l'analyse experimentale tient compte de tous les phénomènes physiques d'autre part.



Méthode Temps de commuta- tion	ANALYTIQUE	NUMERIQUE	EXPERIMENTA- LE
$t_{montée}$ (μS)	14.15	14.3	12
$t_{descente}$ (μS)	2.18	2.19	2.6

Tableau 4.3




Fig 43




Fig. 4.




Fig. 4.

CARACTERISTIQUES DU TRANSISTOR A - 2N4351.





Fig 4.4 CIRCUIT D'ECRIURE ET DE LECTURE
ANALYSEE EXPERIMENTALEMENT






Fig. 4.5 CARACTERISTIQUES DU TRANSISTOR 2 (2 N 4351).



$V_G \gg V_S + V_D$
 $V_G \gg V_3$

Fig. 4.6

4.2.2 Analyse de l'amplificateur de lecture

Le circuit de lecture est donné par la fig. 4.4, avec le signal de commande Φ d'amplitude 4.4^V

Les composants passifs

$$C1 = C2 = 4.7 \text{ nF}$$

$$R = 10 \text{ K}\Omega$$

$$R' = 8 \text{ K}\Omega$$

Pour l'analyse par programme, nous avons considéré le montage de la fig 3.5

Les composants actifs

• Les transistors 1 et 2 sont du type 2N4351 les caractéristiques mesurées sont données par: fig. 4.5 et 4.7

Les paramètres du transistor 3 (pour fig.3.5) sont, déterminés à partir de la valeur de R' tel que:

$$R' = \frac{\Delta V}{\Delta I} \quad ; \quad \text{si} \quad V_e \gg V_s + V_D \quad \text{on a} \quad :$$

$$\Delta I = K_e \cdot 2 V_e \quad (\text{voir fig 4.6})$$

d où

$$R' = \frac{1}{2 K_e V_e} = \frac{1}{2 K V_G}$$

$$K = \frac{1}{2 R' V_G} \quad ; \quad \beta \quad \text{et} \quad V_T \quad \text{fixés}$$

• Les diodes du type : BYX

Les reponses par programme (prog. M.R voir annexe)
 et experimentales sont donnés par les courbes 4.5 et 4.6
 Les temps de commutation sont donnés par tableau 4.4

APPROCHES RESULTATS	EXPERIMENTALE	PAR PROGRAMME
$t_{descente}$ 1 ^{er} état (M.S)	200	186
$t_{descente}$ 2 ^{em} état (M.S)	240	194

Tableau 4.4





Fig 4.5 reponses par experience


U?CHR4 (9) ; "G2"



U?TD
185.921884

U

U?CHR4 (9) ; "G2"



U?TD
193.503901

Fig 4.6 réponses par programme
(pas variable)

C O N C L U S I O N

Ce travail se décompose en deux parties .

La première, représente l'élaboration du modèle numérique avec une approximation de 1er ordre, de forme générale indépendante du modèle mathématique du transistor M.O.S. Ce modèle numérique est représenté par un système de composants linéaires (6 conductances, 6 sources de courant et une source de tension dépendantes). Il peut être utilisé par le programme d'analyse des circuits intégrés, avec quelques transistors M.O.S. (circuit d'entrée pour l'amplificateur opérationnel).

L'erreur du modèle dépend du pas de discrétisation (erreur inférieure à pour un pas inférieur à 5% de la constante de temps).

Le programme d'analyse des circuits intégrés à M.O.S. ainsi réalisé, est basé sur l'utilisation du modèle numérique du transistor M.O.S. et celui de la capacité, l'analyse aux noeuds, représentation matricielle et la méthode de résolution de GAUSS-SEIDEL.

Dans l'algorithme établi, on a choisi la discrétisation en temps dépendant du gradient de la tension pour diminuer le temps du calcul.

Les possibilités du programme sont limitées par celles de l'ordinateur :

- + Capacité mémoire (espace mémoire)
- + Vitesse d'exécution

Pour une mémoire dynamique de (256 K Bits) 100 transistors M.O.S. et 100 Noeuds, la capacité mémoire doit être de $3 \cdot 10^6$ espace mémoire d'une variable (K octet), ceci constitue la deuxième partie.

Pour vérifier la validité du programme, on a analysé deux circuits expérimentalement et par programme :

- * Un circuit ayant un transistor et une capacité (erreur de détermination de temps de montée est égale à 20%)

. / ..

- + Amplificateur de lecture (erreur de détermination du temps de lecture ne dépasse pas 20%)

Toutefois, ce modeste travail ne s'arrête pas à ce niveau, plusieurs problèmes se posent et font l'objet de recherches.

Citons quelques un s :

- * Tenir compte des capacités entre les électrodes afin d'avoir un modèle correct (2 à 5 %)
- + Elaborer l'algorithme pour minimiser le nombre de données
- + Augmenter la vitesse d'exécution du programme, en utilisant le principe de résolution des matrices de sparce.

Le programme élaboré peut être utilisé pour simuler les circuits intégrés à M.O.S.

B I B L I O G R A P H I E

- (1) - **COMPUTER AIDED NETWORK Design**
D. A. CALAHAN
Mc. GRAW - HILL
- (2) - **COLLOQUE INTERNATIONAL SUR LA MICROELECTRONIQUE AVANCEE**
PARIS 6 - 10 Avril 1970
Tomes I et 2
Editions CLIRON
- (3) - **CONCEPTION ET TECHNOLOGIE DES CIRCUITS INTEGRES A TRANSISTOR M.C.S.**
par John MAVOR
- (4) - **CIRCUITS INTEGRES M.O.S. ET C.M.O.S.**
PRINCIPES ET APPLICATIONS
H. LILEN
Editions RADIO
- (5) - **LE LANGAGE BASIC ET LA NOUVELLE NORME**
J. P. LEMOINER
Editions EYROLLES

REVUES.

- (6) - C. T. SAH, H. C. PAO
IEEE Trans. Electron Devices - 13, 93, 1966
- (7) - H.C POON, L. D YAU, R. L. JOHNSON et D. BEECHAM
IEDM, 156 - 159 WASHINGTON (1973).
- (8) - L. D YAU, SOLID - STATE ELECTRON. 17,
1059 - 1063 (1974)
- (9) - W. P. NOBLE and P. E. CONTRELL, IEDM, 582 - 586
WASHINGTON (1976)
- (10) - GERARD MERCKEL
SOLID - STATE ELECTRON - Vol. 23, pp
1207 - 1213

REVUES.

- (6) - C. T. SAH, H. C. PAO

- (11) - B. HOE NEISEN and C. A. MEAD
IEEE TRANSACTIONS ON ELECTRON DEVICES
March 1972
- (12) - HAROLD SHICHMAN and DAVID HODGES
IEEE JOURNAL of SOLID STATE CIRCUITS
Vol. SC - 3, N° 3, September 1968
- (13) - F. M. KLEASSEN, "REVIEW of PHYSICAL MODELS for M.O.S. TRANSISTORS, IN PROCESS
and DEVICE MODELING for INTEGRATED CIRCUIT DESIGN
Editions LEYDEN
- (14) - JOURNAL of SOLID - STATE CIRCUITS, Vol. SC - 4 N° 2
April 1969
COMPUTER AIDED DESIGN AND CHARACTERIZATION of DIGITAL M.O.S. INTEGRATED
CIRCUITS.