MINISTERE DE L'ENSEIGNEMENT SUPERIEUR ET DE LA RECHERCHE SCIENTIFIC

U.S.T. H.B

ECOLE NATIONALE POLYTECHNIQUE

DEPARTEMENT D'ELECTRONIQUE

公司公司公司公司公司公司公司

PROJET DE FIN D'ETUDE

Thèse d'ingénieur en électronique

ECOLE NATIONALE POLYTECHNION BIELIOTHEOUE

ETUDE DUN MICRO-ORDINATEUR BASE AUTOUR DU 6802 : LE KIT D5 de MOTOROLA

C.S.T. N. LABORATOIRE DE TELEDETECTION

Proposé par :

M' A ABDELLAOUI Docteur de spécialité Etudié par :

NOW

ARABI Fatiha KASSAB Yacine



MINISTERE DE L'ENSEIGNEMENT SUPERIEUR ET DE LA RECHERCHE SCIENTIFIQUE U.S.T.H.B

ECOLF NATIONALE POLYTECHNIQUE

DEPARTEMENT D'ELECTRONIQUE

春春春春春春春春春春春春

PROJET DE FIN D'ETUDES

Thèse d'ingénieur en électronique

SUJET: ETUDE DUN MICRO-ORDINATEUR BASÉ AUTOUR DU 6802: LE KIT D5 de MOTOROLA

C.S.T. N. LABORATOIRE DE TELEDETECTION

Proposé par :

M⁷ A ABDELLAOUI Docteur de spécialité Etudié par :

ARABI Fatiha KASSAB Yacine

DEDICACES.

- A mon père
- A ma mère
- A mes soeurs et mon frère
- A mes beaux frères
- A mes oncles et mes cousins
- A toute la famille
- ET à tous mes Amis .

Yacine .

DEDICACES

- A mon père
- A ma mère
- A la mémoire de mon grand-père
- A tous mes frères et soeurs
- A toute ma famille
- A toutes mes amies (-is) .

Pour eux , je dédie cet humble travail .

Fatiha

REMERCIEMENTS

- Nous formulons l'expression de notre profonde reconnaissance à Monsieur AEDELLAOUI, Directeur du groupe de recherche en Télédétection d'ALGER de nous avoir accueilli dans son laboratoire et d'avoir dirigé notre travail.
 - . Nous remerçions par la même occasion Melles KAOUA Malika et ZIZI Malika assistantes à l'E-N-P-A pour leur aide précieuse les conseils qu'elles nous ont prodigués et les encouragements incessants qu'elles nous ont apportés.
- . Nous ne manquerons pas d'exprimer aussi toute notre gratitude et notre reconnaissance à tous les professeurs de l'Ecole Nationale Polytechnique qui ont contribué à notre formation.

TABLE DES MATIERES .

- INTRODUCTIO	N .	Pages
CHAPITRE 1 -	FAMILLE DU microprocesseur 6802 :	
	I - Présentation de la famille 6802	a
	II- Etude de l'unité centrale	6
	II-1 Architecture et brochage du MPU 6802.	
	II-2 Signaux d'E/S du MPU	10
	II-3 Fonctionnement	14
	III - Etude du circuit 6846	19
CHAPITRE 2 -	ETUDE D'UN SYSTEME A EXTENSION AUTOUR DU 6802 :	
	LE KIT D5 DE MOTOROLA .	
	I - Description générale du KIT	26
	II -Répartition des adresses sur la carte	32
	II-1 Répartition générale	
	II-2 Décodage des adresses	3
	III- Fonctionnement du KIT D5	42
	III-1 Description du moniteur	
	III-2 Fonctionnement du KIT D5	52
	III.3 Extension du KIT D5	75
CHAPITRE 3 -	EXEMPLES DE PROGRAMMATION AVEC LE KIT D5 .	
	I - Exemples	76
	I-1 L'horloge minute - seconde	••••
	I-2 Visualisation des contenus de positions m	némoire
	par délai.	
	II - Utilisation du KIT D5 pour une acquisition	de_81
	données . ECOLE NATIONALE POLYTECH	

II-1	Synoptique d'une chaîne d'acquisition
	Etude de l'interface PIA 6821 et du convertisseur83
	A/N ADC 0804 .
II - 3	Schéma de montage87
	Programmes90
	Exemple de traitement de données92
	Conclusions
	malusion

Conclusion .

INTRODUCTION

Le microprocesseur est peut être le développement le plus important que l'industrie électronique ait connu depuis au moins la
dernière décennie. Il se prête au remplacement de la logique câblée
pour laquelle l'accent est totalement porté sur le hardware : elle
exige, en effet, un grand nombre de composants rendants les montages
encombrants; elle n'offre guère de souplesse . A l'inverse, les microprocesseurs sont d'une extrême souplesse d'utilisation car ici,
l'accent est mis sur le logiciel (software), modifiable à tout moment à volonté et en un temps réduit.

La nouvelle génération des microprocesseurs s'occupe de réunir les fonctions nécessaires à la réalisation d'un micro-ordinateur complet sur un minimum de puses; ceci permet d'amortir le coût et de réduire au maximum le nombre de circuits total nécessaires à la réalisation d'un système donné. Nous parlons alors de la génération des micro-ordinateurs intégrés tel le "6802 + 6846 " dont l'étude est faite au chapitre 1.

Par ailleurs, le "6802" peut s'intégrer facilement dans un système plus complexe utilisant des circuits de la famille 6800 (ROM, RAM, PIA, ACIA ... etc) pour former une carte micro-ordinateur de base.

C'est le cas du KIT d'initiation MEK.6802.D5.MOTOROLA successeur du KIT MEK 6800 D2, récemment apparu sur le marché.

Son étude tant du point de vue HARD que SOFT est détaillée au chapitre 2 . Grâce aux listings du moniteur donnés sur le manuel d'utilisation, nous sommes parvenus à établir son fonctionnement et à l'utiliser pour mettre au point des exemples de programmation. Nous présentons quelques uns de ces exemples au chapitre 3. Nous terminons l'étude du KIT par une application portant sur une acquisition de données.

CHAPITRE 1 : Famille de microprocesseur 6802

I Présentation de la famille 6802:

Les microprocesseurs les plus connus jusqu'en 1977 avaient une architecture dite du type standard à usage universel tel que le 6800.

Dans cette même année, un nouveau type de MPU et sa famille (6802 + 6846) sont apparus sur le marché avec une architecture plus intégrée du type à "entrées/sorties réparties "(les E/S (entrée/sortie) sont réparties en 2 ou 3 boîtiers LSI).


En effet, les 2 boîtiers 6802 et 6846 intègrent le MPU 6800 la RAM , l'horloge, la ROM , un port d'E/S de 8 bits et un temporisateur programmable (fig 1 et 2)


Le microprocesseur 6802 est un circuit intégré monolithique (sur une seule pastille de silicium). Il est basé sur une des technologies LSI (large scale integration = intégration à grande échelle) qui est la technologie à appauvrissement, canal N et grille silicium la " N MOS " .

Les circuits intégrés NMOS sont fabriqués à base de transistors à effet de champ : les " NMOS FET " (fig 3)

Grâce aux porteurs unipolaires qui sont les électrons , le transistor NMOS possède une rapidité d'éxécution plus performante que celle du type PMOS (porteurs trous). La mobilité des "e" "étant de 2 à 3 fois plus grande que celle des trous ($\mu e > \mu p$).

Il est dit à appauvrissement (ou charge à déplétion)à cause de la particularité de son canal (existant déjà au repos) qui disparaît lorsque la grille est polarisée.





MP.U. 6800

Le 6802 travaille sur des mots de 8 bits. Grâce à ses 16 lignes d'adresse, il a la possibilité d'être extensible dans un système jusqu'à $2^{16} = 65 536 = 64$ K adresses mémoire ou périphériques ($1K = 2^{10}$)

En effet , les périphériques avec le 6802 sont adressés comme des positions mémoire ce que l'on désigne en anglo-saxon par " Memory Mapped I/O" .

Le MPU 6802 contient les mêmes registres et accumulateurs que le 6800 avec en plus :

- Une RAM interne de 128 octets situés entre les adresses hexadécimales 0000 et 007F.
- Um oscillateur d'horloge interne .

(voir fig 4)

Les bus d'adresses et de données possèdent la même structure que celle du 6800 ; par contre, les bus de contrôle diffèrent quelque peu .


Les entrées "TSC" (Three State Control) et "DBE" (Data Bus Enable) ont été supprimées sur le 6802 pour être remplacées par des entrées de contrôle de l'horloge et de la RAM.

Rappelons que pour le 6800 , l'entrée "TSC" nous permet de faire un accès direct mémoire sans arrêter le microprocesseur mais en le ralentissant simplement .

La broche "DBE" nous indique la validation du bus de données.

Les microprocesseurs 6800 et 6802 sont compatibles au niveau du logiciel. Ils possèdent le même jeu d'instructions; de ce fait, tous les programmes développés avec le 6800 sont valables pour le 6802.

Le microordinateur de la figure 5 est constitué essentiellement de 2 boîtiers : le MPU 6802 et le CI 6846 .






fig 3: a - Coupe dutransistor MOSFET à canal N

b - Caractéristique ID = f(VDS) du FET

c - Symbole du transistor NMOS à appaurrissement




fig 4 - Synoptique global du MPU 6802




fig 5 - Le microordinateur en 2 boîtiers: 6802 + 6846

fig 6 - Brochage du MPU 6802

, _[0		L .
1 [V55	RESET	P 40
2 0	HALT	Extal	39
3 [MR	xtal	38
4 E	TRQ	E	37
5 [VMA	ME	D 34 D 36 D 35
6 =	NML	Vccrepos	35
7 [BA	R/W	34
8 E	Vcc	Do	34
9 0	Ao	D4	32
10 E	AL	De	31
44 E	A2	D3	30
12 C	A3	D4	1 29
13 C	A4	Ds	= 28
14 [A5	D6	7 27
15 0	AG	D7	J 26
16 E	FA	AIS	7 25
17 C	A8	A14	24
18 C	As	Ata	23
19 C	A40	A12	1 22
20 E	A11	V55	7 21

Il ne nécessite qu'une seule alimentation Vcc = + 5v , ce qui représente un trés grand avantage pour l'utilisateur.

Ses entrées/sorties sont compatibles à la logique TTL standard

Le MPU 6802 n'est pas uniquement limité à ce type de configuration, mais il peut aussi s'intégrer et s'adapter dans des systèmes plus complexes utilisant des circuits de la famille 6800(RAM, ROM, PIA, ACIA...etc)

Le circuit 6846 : c'est un circuit intégré composite comportant dans son boîtier : - une ROM de 2K octets .

- un port de 8 E/S identique au port B du PIA 6820 (ou 6821).
- un temporisateur programmable . .

II Etude de l'unité centrale

II.1 Architecture et brochage du MPU 6802 : fig 6 et 7

Tous les registres internes du 6800 figurent sur le 6802. D'aprés la figure 7, on distingue:

a) l'unité arithmétique et logique (UAL):

l'UAL est un ensemble de circuits combinatoires capables d'éffectuer les opérations arithmétiques et logiques nécessaires au traitement de l'information.

- b) les registres internes : (voir fig 9)
 - Le 6802 possède 5 types de registres internes :
 - les accumulateurs A et B (registres 8 bits)
 - le registre d'index "IX" (registre 16 bits)
 - le compteur de programme ou compteur ordinal " PC " (registre 16 bits).
 - le pointeur de pile "SP" (registre 16 bits) :





fig 7 - Structure interne du MP.U. 6802

14.

fig 8 _ FONCTION DE COMMANDE MÉMOIRE PRÊTE



- le registre des codes de condition " CCR " (registre 8 bits):

La plupart des opérations exécutees par le MPU affectent le contenu de son registre de conditions. Celui-ci comprend 6 indi-cateurs qui se positionnent lorsqu'une condition particulière à chacun apparait : l'indicateur "C" de retenu , l'indicateur "V" de dépassement de la capacité de 8 bits complémentés à deux, l'indicateur "Z" du zéro, l'indicateur "N" d'un resultat négatif , l'indicateur "H" de demi-retenue.

Le sixième bit de ce registre est le bit d'interruption "I". I = 1: le MPU n'est pas autorisé à servir les interruptions masquables (\overline{IRQ} pour le 6802).


c) l'unité de commande :


L'unité de commande assure, à partir du registre d'instruction le séquencement de toutes les opérations logiques et la gestion du système au rythme de l'horloge


d) la RAM interne : Similaire à la mémoire RAM statique 6810 de la famille 6800 . La RAM intégrée dans le MPU 6802 est d'une capacité de 128 octets. L'adressage de ces 128 octets se fait à partir de \$ 0000 jusqu'à \$ 007F.

Lors d'une coupure d'alimentation, les 32 premiers octets peuvent fonctionner en mode faible consommation grâce au Vcc de repos(ou Vcc standby). Ceci offre la possibilité d'une sauvegarde de certaines données dans cette partie de la RAM.

La RAM interne possède une logique de contrôle: accompagnée d'une entrée de validation (broche RE).








RESET et RE Penvent être relieés

optione: Correspondent à la figle pour les

Conditions de mise hors tension

fig 11. Mise sous tension et Initialisation



e) l'horloge :

Le 6802 possède un oscillateur interne piloté par un quartz externe. Les entrées Extal et Xtal sont prévues pour fonctionner avec un quartz de frequence fondamentale de résonnance de 1 MHZ. Cependant, le diviseur par quatre intégré dans le 6802 permet l'utilisation d'un quartz de 4 MHZ.

Il est possible d'utiliser une horloge externe. Dans ce cas, la broche Xtal sera mise en l'air et la brache Extal sera reliée à la sortie TTL de l'horloge.

II- 2 Les signaux d'entrée/sortie du MPU

Les broches d'entrée et de sortie du MPU 6802 peuvent se regrouper en cinq parties (fig. 4 et 6):

- a Le bus de données
- b Le bus d'adresses
- c Le bus de commande
- d Les signaux de commande du microprocesseur
- e L'alimentation .

a) Le bus de données ou Data Bus (Do - D7) :

Le bus de données est de 8 bits, bidirectionnel. Lorsque la RAM interne est sélectionnée, le data bus est en " position sortie" ce qui interdit à toute information externe de reutrer dans le MPU.

b) Le bus d'adresses ou Address Bus (Ao - A15):
C'est un bus unidirectionnel de 16 lignes.

c) Le bus de commande :

Il est destine à commander des opérations d'entrée/sortie telles qu'une lecture/écriture mémoire ou une lecture/écriture sur périphérique.

Le bus de commande comprend 4 signaux d'état qui sont :

- le signal VMA (Valid Memory Address) : Ce signal passe à l'état "1" lorsqu'une adresse est valide sur le bus d'adresses.
 - la sortie E (Enable Ø2) de l'horloge :

La broche E fournit un signal d'horloge pour le MPU et le reste du système. Ce signal, compatible TTL, est un signal à une seule phase (équivalent à la phase \$\phi2\$ du 6800).

Cette horloge peut être commandée par le signal MR.

- le signal BA (Bus Available) est activé lors d'une demande de DMA par le signal HALT ou lorsque Le MPU est en position WAIT(attente d'interruption).Il indique alors la disponibilité du bus d'adresses.
- le signal R/\bar{w} (Read / Write) .
- d) <u>Les signaux de commande du microprocesseur :</u>
 Le 6802 posséde 2 entrées interruption :
 - IRC : demande d'interruption masquable par programme
 - NMI: interruption non masquable.


L'initialisation du microprocesseur se fait par le $\ensuremath{\operatorname{\mathbf{signal}}}$ $\ensuremath{\operatorname{\overline{RESET}}}$.

'Le signal $H\overline{ALT}$ permet un accés direct mémoire (DMA) par arrêt du MPU . Les bus d'adresses et de données ainsi que le signal R/\overline{w} sont alors à l'état haute impédance .


Les broches Extal et Xtal sont réservées pour l'emplacement d'un quartz externe.

L'entrée RE de validation de la RAM interne (RE = RAM Enable):
Cette entrée compatible TTL valide, par le niveau logique 1,
la RAM de 128 octets intégrée dans le 6802. Un niveau 0 sur cette
entrée met la RAM hors circuit.

_ LECTURE DES DONNÉES EN MÉMOIRE OU EN PROVENANCE DES PÉRIPHÉRIQUES



- ÉCRITURE DES DONNÉES EN MÉMOIRE OU EN CIRCUITS PÉRIPHÉRIQUES



LAD: Mex 270ns Temps de retard pour les adresses Temps d'accès à la lecture tacc = tut - (tad+tosk) tacc: max 53075 tosk: min looms Temps d'établissement des données (en lecture). Temps de maintier des données (en lecture) th : min lons th: min 2005 (en écritura). Temps de maintien des adresses (adresse, RAW, VMA). IAN : Min BOOKS toow: max 2289s Temps de retard pour les données (en écriture). tpcs: min 200 ns Temps d'établissement des lignes de commandes du M.P.U. tpor, tpof: max soons Temps de montée et de descente. tBA: man 250 ms Jemps de retard pour le sognal bus disponible (BA).

L'entrée RE peut être utilisée pour empêcher toute opération de lecture ou d'écriture de la mémoire pendant une diminution de la puissance d'alimentation. RE doit être à l'état bas 3 cycles avant que Vcc ne soit descendu au dessous de 4,75v(voir fig 12)

- L'entrée MR (Memory Ready) : ce signal, compatible TTL, permet l'allongement du signal d'horloge E .

L'entrée MR est mise au niveau logique 1

lorsque le MPU fonctionne normalement (modr synchrone).

Lorsque MR est à l'état bas, E est allongé d'un nombre entier de demi - périodes ce qui permet au microprocesseur l'accès aux mémoire; lentes et aux organes d'E/s lents.

(voir fig 8)

c) L'alimentation :

Le 6802 ne nécessite qu'une seule tension d'alimentation $\label{eq:vcc} \mbox{Vcc} = + \mbox{5v} \cdot \mbox{D'où son avantage d'être compatible avec les circuits intégrés TTL} \; .$

La broche Vcc standby: Cette broche est l'alimentation des 32 premiers octets de la RAM interne et des circuits de commande de cette RAM. La consommation est de 8mA pour Vcc standby = 5,25 volts

La gestion du MPU s'organise autour de tous les signaux de commande, la figure 13 est un organigramme décrivant les principaux chemins de décision et les vecteurs d'interruption du microprocesseur.

Le tableau 1 donne l'implantation en mémoire des vecteurs d'interruption .

Les interruption du 6802 :

Le 6802 posséde 4 vecteurs d'interruption qui sont :

- Reset
- NMT

.../...

- SWI

- IRO

Initialisation (Reset):

La transition de "0" a "1" de cette entrée provoque si HALT = 1 une initialisation du MPU :

- la pose du masque d'interruption (I = 1), ce qui inhibe toute demande d'interruption sur l'entrée $I\overline{RQ}$.
- la mise à "O" de BA et le chargement du PC par le contenu des positions mémoire d'adresse FFFE FFFF .

La ligne Reset doit être maintenue à l'état bas au moins pendant 3 cycles d'horloge (indépendant des 20ms nécessaires lors de la remise sous tension). Ceci permet une bonne initialisation du MFU (voir fig 11).

Interruption Non Masquable (NMI):

Le bit I d'interruption n'a aucune influence sur la prise en compte de cette interruption .

Un front descendant sur l'entrée NMI provoque après éxécution de l'instruction en cours, l'éxécution de la séquence spécifique suivante :

- sauvegarde du contexte dans la pile
- pose du masque d'interruption
- chargement dans le Pc de l'adresse contenue dans les positions mémoires FFFC FFFD .

Demande d'Interruption (IRQ):

Cette interruption n'est prise en compte que si le bit d'interruption I est à $\mathbf{0}$.

Un niveau "0" sur TRQ provoque alors l'éxécution de la séquence suivante :

- sauvegarde du contexte dans la pile
- pose du masque d'interruption
- chargement dans le PC de l'adresse contenue dans les positions-mémoire FFF8 FFF9 .

Les entrées NMI et IRQ sont des lignes d'interruption qui sont échantillonnées lorsque le signal E est à l'état haut et la séquence d'interruption ne débute que lorsque le signal E est à l'état bas après l'éxécution de l'instruction en cours .

Interruption software (SWI):

L'éxécution de cette instruction conduit à la séquence suivante

- sauvegarde du contexte dans la pile
- pose du masque d'interruption
- chargement du PC à l'adresse du programme d'interruption contenue dans FFFA FFFB .


L'organigramme de gestion du MFU représenté figure 13 fait intervenir l'instruction " WAIT" d'attente d'interruption.

Lorsque le MPU reconnaît cette instruction il procéde à la pose du masque d'interruption et à la sauvegarde du contexte dans la pile.

Il se met ensuite en attente d'une interruption NMI ou IRQ.
l'arrivée d'une interruption fait sortir le MPU de l'état WAIT
pour le brancher directement au sous programme de l'interruption
requise.

II.3 Fonctionnement .

II.3.1 Les instructions du 6802 :



Organigramme de gestion du MPU 6802 fig 13.

Le MPU posséde un jeu de 72 instructions différentes .

Ce jeu comprend les instructions suivantes : arithmétique binaire et décimale, logique, décalages, décalages circulaires, chargements, stockages, branchements conditionnels et inconditionnels, instructions de manipulation de pile et instructions associées aux interruptions . Ce jeu d'instructions est identique à celui du 6800 .

II.3.2 Les modes d'adressage du 6802 :


Le 6802 utilise 7 modes d'adressage, les mêmes que ceux du 6800:

- Adressage accumulateur
- Adressage immédiat
- Adressage direct
- Adressage étendu
- Adressage indexé
- Adressage implicite
- Adressage relatif.

II.3.3 Exécution d'une instruction

L'éxécution d'une instruction se fait en synchronisme avec l'horloge Ø2 du système. Ainsi, pour exécuter une instruction, le MPU doit réaliser une suite d'opérations élémentaires : les micro instructions . L'horloge synchronise l'ordre d'apparition de ces microcinstructions spécifiées par l'unité de commande

La figure ci dessous montre l'organisation & en 3 cycles à varente d'une instruction.



Le tableau 2 représente l'éxécution cycle par cycle de l'instruction LDA de chargement d'un accumulateur(AouB) en adressage étendu. Il fournit une description détaillée des informations circulant sur le bus adresses, le bus données, la ligne lecture/écriture (R/\overline{w}) et la ligne adresse mémoire valide (VMA)) pour chaque cycle d'éxécution de cette instruction.

L'instruction LDA en étendu s'éxécute en 4 cycles machines (ou cycles MPU)

cycle ##	! ligne !VMA	Bus Adresses	! ligne !R/w	Bus Données
1	! 1	! Adresse du code opératoire	1	code opérat-
2	1	Adresses du code op + 1	1	Adress opéran de(octet de poids fort)
3	1 1	! Adresses du code op + 2	i 1 !	Adresse opérar de(octet de
				!poids faible
4	! 1	Adresse opérande	1 1	opérande

.- tableau 2 -

<u>1er cycle machine</u>: le MPU va chercher le code opératoire de l'instruction en mémoire pour l'envoyer dans la partie code opératoire du registre d'instruction RI où il sera décodé.

2 ème cycle machine: le 1 er octet de l'adresse est envoyé dans la partie adresse de RI , octet poids forts .

<u>3^{ème} cycle machine</u>: le 2^{ème} octet de l'adresse est amené dans la partie adresse de RI , octet poids faibles.

<u>4^{ème} cycle machine</u>: la partie adresse de RI est déposée sur le bus adresse (adresse opérande). L'opérande est thansferé, via le bus donnée, dans l'accumulateur.

III - ETUDE DU CIRCUIT INTEGRE 6846:

III 1 - Organisation de ce circuit (voir fig 5):

Le **68**46 est composé d'une ROM de 2K octets programmable par masque, d'un port d'E/S de 8 bits avec lignes de contrôle(équiva-lent au port B du PIA 6821) et d'un temporisateur compteur de 16 bits programmable de conception trés proche à celle du Timer 6840.

Il est réalisé en technologie MOS , canal N , grille Silicium et charge à déplétion .

Le boîtier comporte 40 broches .

III 11 Organisation interne (fig 14):

Le 6846 peut être décomposé en 3 sections fonctionnelles :

a - La mémoire programmable PROM :

Semblable aux mémoires à lecture seule de la famille 6800, elle est adaptée aux besoins d'un système minimum.

Deux entrées Chip Select C_{so} et C_{s1} programmables par masque et définies par l'utilisateur, permettent la séléction de la ROM .

Les 2 K octets de la ROM sont adressés à l'aide des entrées adresses Ao -- ${\tt A}_{10}$.

b - Le port "d'E/S parallèles" comprend :

- 8 lignes de données et 2 signaux de dialogue ${
m CP}_1$ et ${
m CP}_2$ dont les commandes et le fonctionnement sont entièrement programmables .

CP₁ est toujours en entrée, CP₂ peut être programmé soit en entrée soit en sortie .





fig 14 - Schéma fonctionnel et brochage du 6846.



A.	AL	Ao	REGISTRES SÉLÉCTIONNÉS
9	0	0	registre d'état Composite (CSR)
0 -	0	4	registre contrôle périphérique (PCR)
0	4	0	registre direction des dennées (DDR)
0	4	4	registre données paripheriques (PDR)
4	0	0	registre d'état composite (CSR)
A	0	4	registre contrôle temporisateur (TCR)
4	4	0	registre foids fort temporisateur
A	4	4	registre foids faible temponisateur
x -	×	x	Adresse ROM

fig 16. tableau aux adresses des registres du 6846

fig 15 - Circulterie de séléction

- 3 registres propres au port d'E/S qui sont : les registres de commande , de direction et de données .
- 1 registre d'état commun à l'interface et au temporisateur.

 Remarque : Contrairement au PIA , les registres de direction et de données ont un adressage séparé .

c - Le compteur-temporisateur 16 bits :

Il peut être programmé pour compter des événements, mesurer des fréquences et des intervalles de temps, générer des signaux carrés etc ...

Il comprend 3 registres:

- le registre contrôle temporisateur permettant le contrôle de validation d'interruption, de validation de sortie, de séléction deune source Horloge interne ou externe, d'un précompteur diviseur par 8 et du mode de fonctionnement.
 - 2 registres tampons 8 bits (à écriture seule) :

Ce sont deux registres associés au compteur. Le premier (MSB-Buffer registers) est pourvu de l'octet de poids fort, le second (LSB Buffer Register) contient l'octet de poids faible.

La fonction de ces 2 registres tampons est de mémoriser l'équivalent binaire de la valeur du compte désiré moins un .

III₁₂ - Organisation externe :

Le 6846 s'interface au MPU 6802 via un bus de données bimirectionnel de 8 bits, 2 lignes sélection de boitiers, une ligne de lecture/Ecriture et 11 lignes d'adresses(à cause de la ROM de 2 K octets). Ses signaux avec la sortie VMA permettent au MPU de contrôler le 6846.

Lorsque le circuit fonctionne en mode ROM(une combinaison parmi les quatres de Cso et Cs_1) toutes les lignes adresses sont utilisées Pour les 3 autres combinaisons de Cso et Cs_1 , le 6846 est séléctie onné en temporisateur ou en port d'E/S et seules les lignes d'adresses Ao , A_1 et A_2 séléctionnent leurs registres correspondants : voir figures 15 et 16 .

Les entrées / Sorties du temporisateur :

- Sortie temporisateur compteur CTO (Counter Timer Out put):

 La forme de son signal sera programmé par le registre de contrôle temporisateur suivant le mode de fonctionnement désiré. Le mode de fonctionnement dépend du registre de contrôle du Timer, de de l'entrée de déclenchement (CTG) et de la source Horloge (CTC).
- Entrée Horloge Externe CTC (external Clock input):

 Cette entrée accepte des signaux asynchrones de niveau TTL.

 Elle est utilisée comme horloge pour décrémenter le compteur. Elle est synchronisée interieurement par l'horloge E.

3 périodes de E servent à la reconnaissance et à la prise en compte interne d'une transition au niveau bas sur l'entrée CTC, à la quatrième impulsion de E, le compteur se décrémente.

Un bon fonctionnement nécéssite une bonne synchronisation et une stabilité de l'entrée horloge. Les niveaux hauts et bas de CTC doivent être stables pendant au moins une période d'horloge E.

Si le précompteur diviseur par 8 est utilisé , la cadence maximum d'horloge peut être égale à 4 fois la fréquence d'horloge E ($4~{\rm MH}_{_{\rm Z}}$) .

Le précompteur sert surtout pour mesurer des temps longs .

. Entrée porte CTG (Gate Inputs):

Elle est utilisée comme signal de déchenchement de l'horloge du temporisateur . De la même manière que $\overline{\text{CTC}}$, cette entrée $\overline{\text{CTG}}$ est synchronisée par E du système . Une transition de $\overline{\text{CTG}}$ est reconnue sur la $4^{\text{\`e}me}$ impulsion de E .

L'entrée CTG affecte directement le compteur 16 bits .

La sélection du précompteur '/. 8 n'affecte pas cette entrée .

III2 - fonctionnement:

a- principaux registres de programmation : (fig 17)

- Le registre d'état composite (CSR) de 8 bits :
 Ce registre à lecture seule intervient lors du fonctionnement du 6846 et il est utilisé par le temporisateur et le port d'E/S .
- . Le registre de contrôle du Timer (TCR) de 8 bits :

 Ce registre nous détermine totalement le fonctionnement du
 Timer .


Ses bits 3,4 et 5 sont réservés à la spécification du mode choisi .


. Le Registre de contrôle périphérique (PCR) de 8 bits :

Ce registre est utilisé pour contrôler la fonction de remise
à zéro aussi bien que pour la selection des fonctions optionnelles
des deux lignes de contrôle périphérique (CP₁ et CP₂) .

<u>b</u> - <u>différents modes de fonctionnement :</u> Le Timer peut nous fournir 5 modes de fonctionnement :

- . Le mode de fonctionnement continu fig 18.
- . Le mode Monocoup normal : fig 19
- . Les modes intervalle de temps :
 - mode comparaison de fréquence mode comparaison de largeur d'impulsion.











figure 17. PRINCIPAUX REGISTRES DE PROGRAMMATION







N = Nombre de 16 bits dans le registre tempon du compteur

T = Période

to = Cycle d'initialisation Compteur

T.O = Fin de comptage

* = point sur lequel peut survenir une interruption



CHAPITRE 2. Etude d'un système a extension autour du 6802 : Le KIT D5 de MOTOROLA

I - Description du KIT:

Le KIT MEK 6802 D5 de MOTOROLA est un micro ordinateur permettant à l'utilisateur de s'initier à la famille des microprocesseurs MC 6800.

Les 3 composants de base du D5 sont :

Le MPU 6802 (U5), la ROM "D5 BUG " (U12) et le "SYSTEM PIA" (U23).

Le MPU 6802 permet la gestion du KIT sous le contrôle du Moniteur contenu dans la ROM " D5 BUG " .

Le"SYSTEM PIA " permet le dialogue clavier-Microprocesseur en entrée et Microprocesseur-Afficheurs en sortie .

Le langage utilisé sur le KIT est l'assembleur codé hexadécimal

- présentation des blocs fonctions(fig 1) :

Le KIT D5 est constitué par différents blocs fonctionnels qui sont :

A- Le bloc de commande de tout le système: Le MPU 6802

(pour une étude plus détaillée voir chap 1).

Toutes les entrées de commande d'interruption et RESET sont à l'état haut .

La commande RESET s'éffectue à travers un circuit RC(Ri,C17) telle que la routine d'initialisation de tout le système ne démarre que lorsque le potentiel de la broche 40 atteint 0,8 V .

La broche "MR" est dans son état de repos (+ 5 V).




FIGURE 4 _ BLOCK DIAGRAM





FIGURE 5.1 SCHEMATIC DIAGRAM



La carte utilise un quartz de 3,58 MHz ce qui donne une fréquence de fonctionnement (issue de l'oscillateur interne) de 3,58 MHz $\frac{\cdot}{\cdot}$ 4 = 0,895 MHz; celle ci correspond à une période d'horloge E (ϕ_2) = 1,117 μ_2 .

Le Vcc Standby est relie directement à Vcc = + 5 V,ce qui ne permet pas la sauvegarde des 32 premiers octets de la RAM interne une fois l'alimentation coupée. La RAM interne - peut être supprimée par le Strap E1 en cas d'utilisation de son adressage pour des circuits externes au KIT.

B- Bloc_du KEYPAD_, du _SYSTEM PIA(U23)des AFFICHEURS et_de l'interface _CASSETTE :

Le clavier (ou KEYPAD) permet de faire rentrer des données qui seront prises en compte par le MPU à travers le System PIA(port B + PA7); leur affichage s'effectue par l'envoi sur les lignes du Port A du code 7-segmets du digit à afficher.

Les lignes du port A attaquent les anodes des LEDS de l'afficheur à travers l'ampli " ANODE DRIVERS" dont chaque transistor travaille en Bloqué - Saturé .

La détéction de la position (ligne, colonne) de la touche appuyée sur le clavier se fait par tout un ensemble de circuits logiques qui sont : le "NMI GENERATOR" (U_{19B}), le décodeur de position ou multiplexeur "MUX" (U₂₇) et les drivers en 6 portes NAND(U_{24A}, U_{24B}, U_{25B}, U_{26A}, U_{26B}).

Pendant la phase de réinitialisation du système, le "SYSTEM PIA" est programmé en sortie pour le port B; le port A est aussi en sortie à l'exception de PA7 qui sert d'indicateur pendant la phase de recherche de la touche enfoncée (voir au paragraphe III la routine GET).

Les 6 premières lignes du port B sont reliées à travers des drivers aux cathodes des afficheurs .

On utilise FB6 et PB7 pour la recherche de la position de la touche appuyée sur la matrice (clavier).

La Sortie du "NMI GENERATOR" est reliée à l'entrée CB1 du "
SYSTEM PIA" ce qui fait qu'on peut déclencher une interruption NMI
sur le MPU à partir de n'importe quelle touche du clavier (la touche "RS" non comprise).

Ce même "SYSTEM PIA" est relié à un interface CASSETTE capable de détecter ou de délivrer des informations binaires modulées en fréquence. Elles sont d'amplitude 50 mVcc et peuvent être soit lues par le microprocesseur (entrée EAR), soit enregistrées sur cassette (sortie MIC):

fréquence du "0" = 1200 Hz fréquence du "1" = 2400 Hz

Le "TRACE TIMER " (U_{29A}) sert à déclencher une interruption sur la ligne de commande CB2 . Ce circuit (74LS393) est un compteur qui est synchronisé par l'horloge $\mathbb{E}(\phi_2)$ du système . Les sorties A,B et C sont non connectées, de ce fait il constitue un diviseur de fréquence par 16 (sortie D).

C- Bloc à mémoires mortes (ROM) :

C'est un bloc de memoire à lecture seule dont la "D5 BUG" (U_{12}) de 2 K octets est indispensable pour la gestion du KIT .

L'"USER ROM" (EPROM "U13") qui peut aller jusqu'à 2 K octets est par contre optionnelle .

La prise de connection J4 nous permet d'utiliser différents types d'EPROM qui peuvent être :

- soit une 2708 de 1 Koctets, tri-tensions(+5V,-5V,+12V)
- soit une 2716 de 2 Koctets, monotension (+5V).

Les connecteurs J2 et J3 sont utilisés pour configurer la "D5 BUG" et la "USER ROM" dans l'espace mémoire (voir paragraphe II2

D- Bloc à mémoires vives (RAM):

En plus de la RAM interne du 6802 , le KIT possède 2 autres RAM du Type volatile qui sont :

La "SCRATCH RAM" (MC 6810 " U_{11} ") composée de 128 octets et l'"USER RAM" divisée en 2 boîtiers ($U_7 + U_8$) du type MC 2114 de capacité 1K X4bits .

La "SCRATCH RAM" est divisée en 3 parties dont 2 sont réservées spécialement pour la ROM moniteur de gestion D5 BUG (pour son fonctionnement et pour sa propre pile). La 3 eme partie est prévue pour assurer le rôle d'une pile à l'usage de l'utilisateur.

Les 2 RAMS $\rm U_7$ et $\rm U_8$ sont constituées par des cases mémoires de 4 bits . En étant placées en parrallèle , elles forment le mot complet de 8 bits .

E- le Décodeur d'adresses (U6):

C'est grâce à ce circuit logique du type 74LS156 que l'on arrive à simplifier au maximum l'adressage sur la carte.

Son rôle principal. est de décoder les lignes d'adresse de poids forts pour former 8 sorties dont chacune sélectionnera un boîtier ou des zônes mémoires.

F- bloc interface serie:

Ce bloc en option sur le KIT est composé d'un interface série l'"USER ACIA" (U33) et d'un générateur de fréquence (U30).

Sur notre carte, il pourra être utilisé pour des applications d'Entrée /Sortie en série exemple :

la télétype, la console à écran à tube cathodique, la transmission avec MODEM etc ... La synchronisation s'éffectue par l'horloge "U₃₀"(qui génére plusieurs fréquences).

G- bloc interface parallèle "USER PIA" (le MC6821 "Ug"):

C'est un interface prévu spécialement pour l'utilisateur et son usage se rapporte à faire la liaison entre le MPU et les périphériques (exemple: convertisseur, imprimante, afficheurs etc...).

Son connecteur à 24 pins nous sera trés utile pour des connections rapides.

\underline{H} - bloc BUFFERS (\underline{U}_1 , \underline{U}_2 et \underline{U}_3 en option):

Ce sont des amplificateurs des lignes d'adresses et de données.

Ils sont utilisés pour l'extension du KIT D5 à travers un connecteur de 86 pins .

II - Répartition des adresses sur la carte :

II-1 Répartition générale :

La répartition des adresses pour chaque boîtier (RAM,ROM, interfaces parallèles PIA, interface série ACIA) est donnée à la fig . Les premières adresses de \$ 0000 à \$ 007F sont réservées pour la RAM interne du 6802. Les adresses de \$ 0080 à \$DFFF (en tout 56 K bytes) sont utilisées pour l'adressage de circuits externes au KIT. Il est possible de supprimer la RAM interne et de jus taposer son adressage à celui des circuits externes. La "Scratch RAM", le "User PIA" et le "System PIA" ont un adressage successif allant de \$ E400 à \$ E487 ceci pour faciliter leur initialisation (leur effacement par la routine RESET)

Deux adresses mémoires sont réservées pour une éventuelle utilisation d'un interface série .

La carte D5 est conçue pour fonctionner avec 2 ROMS de 2 K octets chacune : la "D5 BUG" qui occupe la zône allant de \$ F000 à \$ F7FF ettla " User ROM" optionnelle pour les adresses allant de \$ E800 à \$ EFFF.

Les zônes mémoire \$E488 à \$ E6FF, \$E702 à \$E7FF et \$F800 à \$FFFF sont appelées zônes "miroirs" et ne doivent pas être utilisées.

II-2 Le décodage d'adresses :

Le KIT utilise la méthode as d'adressage par décodage.

Cette méthode est intérêssante car elle permet d'occuper la plus grande partie possible des 64 K positions mémoire théoriquement disponibles.

Chaque boîtier du KIT est sélectionné à partir du décodeur U6 (circuit 74 LS 156) suivant le tableau de la Fig 3.

FFFF	Operating System Mirror (or optional user ROM)
F888	Operating System (DSBUG)
FØØØ EFFF	Optional User ROM
E800	Reserved
E799-E791	System ACIA*
E487	Reserved System PIA
E484 E483 E48Ø E47F	User PIA
E4/F	System RAM
E4ØØ E3FF	User RAM (1K)
DFFF	External to MEK6802D5
9989 997F 9999	User RAM inside MC6802 (must be disabled if optional Bus buffers are installed)

*ACIA is not supported by D5BUG software.

fig 2 _ MEMORY MAP

fig 3 - ADDRESS DECODE MAP

Device	VMA	R/W	A15	A14	A13	A12	A11	A10	A9	A8	A7	A6	A5	A4	A3	A2	A1	AO	U No.
MC68A316E	1_	X	1_	1	1	1	*												U12
MCM6810	1_		1	1	1	0	0	1.	0	0	0						0		U11
MC6821 (User)	1	0	1	1	1	0	0	1	X	X	1	X	X	X	X	0			U9
MC6821 (Syst)	1	0 .	1	1	1	0	0	1.	Х	X	1	χ	X	X	X	1			U23
MCM2114	1		1	1	1	0	0	0		·	0	8		6	,			0	U7,U8
User ROM (Opt. 1)	1		1	1	1	0	1	٠		٥	9							8	U13
User ROM (Opt. 2)	1		1	1	1	**	1		۰						0				U13
MC6802***	1_		0	0	0	0	0	0	0	.0			,	2	0				U5
MCM6850 (Opt.)	1		1	1	1	0	0	1	1	1	0	X	χ	X	X	X	X	X	U33
74LS245 (Opt.)	1		\$00	000	- \$	DFFF	(Mu	st i	nsta	111	E1)								U3

^{0 -} Logic zero 1 - Logic one . -Both X - Don't Care

^{* -} Normally both, but by removing jumpers it becomes 0 only.

^{** - 1,} but monitor mirror must be disabled.

^{*** -} Inherent to the MC6802 by design, may be disabled for system expansion.

A - Le décodeur d'adresses 74LS 156: fig 4

Les 8 sorties de ce décodeur ont été étudiées à partir du tableau précédent. Ce sont des combinaisons des lignes d'adresse de poids forts (A10, A11, A12, A13, A14, A15) et de la ligne VMA.

Les branchements sur les entrées du décodeur considèrent que:

La sortie 1_{YO} nous validera donc la partie de la ROM"D5BUG" allant de \$ F000 à \$ F3FF (1 K octets)

$$1_{Y1} = C \overline{G} \overline{B} A = VMA.A15.A14.A13.A12.A\overline{11}.A10 = VMA 1111 01$$

$$= VMA F4XX.$$

= VMA 1111 00 = VMA

 1_{Y2} = C G B \overline{A} = VMA.A15.A14.A13.A12.A11. $\overline{A10}$ = VMA 1111 10 = \overline{VMA} F8 \overline{XX} .

 1_{Y3} = C \overline{G} B A = VMA 1111 11 = VMA FC XX .

 $2_{YO} = \overline{C} \overline{G} \overline{B} \overline{A} = VMA.A15.A14.A13.\overline{A12.\overline{A11}.\overline{A10}} = VMA 1110 00$ = VMA EO XX .

 $2_{Y1} = \overline{\overline{C}} \overline{\overline{G}} \overline{\overline{B}} A = \overline{VMA} 1110 01 = \overline{VMA} E4 XX$

 $2_{Y2} = \overline{C} \overline{G} B \overline{A} = VMA 1110 10 = VMA E8 XX$

 $2_{\text{Y3}} = \overline{C} \overline{G} B A = VMA 1110 11 = VMA EC XX$

Par conséquent :

La sortie $2_{YO} = \overline{\text{URAM}} = \overline{\text{VMA EOXX}}$ nous permettra de sélectionner les 2 RAMS U7 et U8 de 1K octets placées en parallèle .

La sortie $2_{Y1} = \overline{RAM/10} = \overline{VMA E4XX}$ nous sélectionne la "Scratch RAM", l'ACIA, le "User FIA" et le "System PIA".


Les 2 Y2, 2 Y3, 1 Y2 et 1 Y3 sont réservées pour valider la "User ROM".

Les sorties 1_{YO} et 1_{Y1} sont utilisées pour valider l'adressage sur toute la ROM "D5BUG" .

Quand à la sortie 1_{Y3}, elle sert à valider la zône miroir de \$ FCOO à \$ FFFF. Cette dernière sera exploitée par les vecteurs d'interruption du système.

B - L'adressage externe du KIT :

Pour cet adressage de capacité 56 K octets, le KIT utilise pour la validation en sortie ou en entrée du bus de données une



140 = 1C. TG. B.A	240 = 22.2G. B.A
141 = 16.1G. B.A	$2\gamma_1 = 2\overline{c.26.8}A$
142 = 10.16.BA	272 = 20.26.B.A
173 = 16.16. B.A	2 y3 = 20.86. B.A

fig 4 - Le DÉCODEUR (U6): 74 LS 156 DC

porte NAND (U4A) et le C.I DATA BUFFER (U3 qui est en option)

- à la sortie de U4A on a :
$$f = \overline{F}.VMA = \overline{VMA.A15.A14.A13}VMA$$

=
$$VMA.(\overline{VMA} + \overline{A15} + \overline{A14} + \overline{A13}) = VMA.\overline{A15.A14.A13} + VMA.\overline{VMA}$$

or VMA.
$$\overline{VMA} = 0$$
 donc f= VMA ($\overline{A15} + \overline{A14} + \overline{A13}$).

- dans U3:

pour une lecture , R/\overline{W} = R = " 1 "

$$f \longrightarrow X = R. \overline{f} = R. VMA \left(\overline{A15} + \overline{A14} + \overline{A13} \right)$$

Ainsi si l'une des lignes A15, A14 ou A13 est au niveau logique "O", le DATA BUFFER se trouve validé en entrée pour une lecture du bus de données.

pour une écriture , $R/\overline{W} = \overline{W} = "0"$

$$\overline{X} = W.VMA \left(\overline{A15} + \overline{A14} + \overline{A13} \right)$$

La fonction X' valide le DATA BUFFER en sortie pour permettre une écriture sur le bus de données à condition que l'une des lignes A15, A14 ou A13 soit à "O".

C - Les positions d'adresse "miroirs" :

Dans ces positions, on retrouve les contenus de certaines parties de la ROM , de la RAM et des registres PIA .

Prenons l'exemple de la zône "miroir" située de \$FCOO à \$FFFF.

Cette zône correspond à la zône mémoire \$F400 ÷ \$F7FF de la

ROM "D5BUG". Voyons comment cette ROM est adressée:

MA	R∕W	A15	A14	A13	A12	A11	A10	A9	A8	Α7	A6	A5	A4	А3	A2	A1	AO
1 !	Х	1	1	1	1	*		•					ŀ				

- . peut prendre les valeurs 1 ou 0 .
- * prend 0 ou 1 suivant les connections de J_2 .

Les connections 6-5 et 8-7 ont pour rôle de valider toutes les adresses de la ROM "D5BUG" .

La ligne d'adresse A11 peut prendre soit la valeur "0" soit la valeur "1".

Par conséquent , lorsque le MPU adresse la zône "miroir"indiqué ci dessus , il adresse en réalité la zône mémoire correspondante de la ROM "D5BUG" .

On exploite cet aspect d'effet miroir pour prendre en compte les vecteurs d'interruption et d'initialisation .Etudions ce dernier vecteur : situé à FFFE - FFFF ,il correspond en fait sur la "D5BUG" aux positions F7FE - F7FF . Celles-ci contiennent l'adresse du programme d'initialisation \$ F000.

Il en est de même pour les vecteurs d'interruption :

 $\overline{\text{NMI}}$: (FFFC) = (F7FC) = \$F773

SWI: (FFFA) = (F7FA) = \$F7D2

 \overline{IRQ} : (FFF8) = (F7F8) = \$F7EC

D- Tableau d'adressage des boîtiers :

boîtier	Description
ROM D5BUG (U12)	\$ F000 -F7FF dont une partie(\$F400-F7FF)apparaît aux adresses \$FC00-FFFF . Ce boîtier est validé par le connecteur J2 .
User ROM (U13)	On peut changer le type de ROM grâce au strap 14 Ce boîtier est contrôlé par le connecteur J3.
ScratchRAM	\$E400-E47F .Son champ d'adresses est divisé en 3 sections : . \$E400-E418 réservée comme pile pour l'utilisateur . \$E419-E463 utilisée par le moniteur D5BUG (tableat Scratch RAM) . \$E464-E47F pile du moniteur D5BUG .
User RAM (RAM inter ne du 6802),	\$0000 - 007F . Elle peut être supprimée par le strap El lorsque le buffer d'expansion U3 est installé .
RAMeoption neile (U7.U8)	\$ E000 -E3FF .
	\$ E484-E487. \$E484:registre de données du port A \$E485:registre de contrôle du port A \$E486:registre de données du port B \$E487:registre de contrôle du port B.

! ! ! ! !	l'adressage de ce PIA est : 1110 01XX 1XXX X1 X peut prendre la valeur 0 ou 1 ce qui fait apparaitre 64 images différentes(2 ⁶) avec la 1 ^{ére} image à \$E484- E487 et la dernière à \$ E7FC - \$E7FF.
User PIA (U9)	\$E480-E483 . \$E480:registre de données du port A \$E481:registre de contrôle du port A \$E482:registre de données du port B \$E483:registre de contrôle du port B. Comme pour le "System PIA", le décodage d'adresses est responsable de l'effet "miroir"apparaissant pour les adresses :1110 01XX 1XXX XO La première image est à \$E480 -E483 . La dernière est à \$E7F8 - E7FB.
ACIA (U33) optionnel- non utilisé avec le clavier.	\$E700 - E701 . \$E700:registre d'état/contrôle. \$E701:registre de données son adressage est: 1110 0111 0XXX XXX. Cet adressage fait apparaître 64 images avec la 1 ^{ére} image à \$E700,E701 et la dernière image à \$E77E , E77F
! !Adressage ! externe	\$0000 - \$DFFF .Ces 56 K adresses sont destinées pour l'expansion du KIT .

III Fonctionnement du kit D5 :

III-1 Description du moniteur :

Le fonctionnement de la carte microordinateur D5 est contrôlé à partir du clavier en conjonction avec le moniteur D5BUG .

III-1-1 Description des fonctions:

Le clavier dispose de 16 touches hexadécimales allant de 0 à F et de 8 touches de fonction en ne comptant pas la touche "RS" d'initialisation de tout le système. Examinons la fonction de chacune de ces touches.

a) Escape (Ex): Cette touche permet de revenir sous le montrôle du moniteur. Si le système exécute un "User program" et que l'on active la fonction Escape, on aura l'affichage de l'état du "User-program counter" UPC et le système sera sous le contrôle de la routine de visualisation des registres "RD".

Par contre, si le système est sous le contrôle de D5BUG lorsque la touche Ex est appuyée, on a la visualisation du symbole de la routine PROMPT ("-") sur l'afficheur de gauche .

b) Memory Display / Change (MD):

Cette touche permet d'examiner et de changer le contenu des cases mémoires .

c) Offset Calculation (FS):

C'est une commande de calcul du déplacement pour une instruction de branchement utilisant le mode d'adressage relatif. Si l'offet calculé sort de la plage autorisée (+128 à - 127) on a l'affichage de "bAd".

L'offset calculé peut être placé automatiquement à l'emplacement nécessaire dans le programme. d) Register Display / Alter (RD) :

Cette commande permet de visualiser et de changer le contenu des registres du MPU en commençant par le UPC.

e) Trace Single Step (T/B):

La fonction T/B permet l'exécution d'un programme en pas à pas soit à partir d'un point d'arrêt, soit à partir d'une adresse spécifiée dans le PC.

f) Breakpoints (T/B):

C'est la fonction de pose des points d'arrêt. Elle est trés utile lorsqu'on doit mettre au point un programme. L'utilisateur exécute une partie de son programme puis vérifie les résultats avant de lancer la partie suivante.

On peut mettre jusqu'à 5 points d'arrêt. Les breakpoints ne peuvent être mis que dans une RAM .

Pour supprimer un point d'arrêt, un utilise la touche "FC".

g) Go to User Program (Go):

Une commande Go permet de lancer le programme à l'adresse désirée. Cette commande utilisée sans préciser d'adresse lance l'exécution à partir de la valeur contenue dans le PC.

Ceci permet par ex. de repartir d'un point d'arrêt.

h) Punch (P/L):

Cette fonction donne à l'utilisateur la possibilité de sauvegarder des zônes mémoires sur des bandes magnétiques en utilisant
un magnétophone à cassette ordinaire. La commande demande les
adresses de début et de fin de la zône à sauvegarder.

i) Load/Verify (P/L)_:

C'est la commande de chargement en mémoire d'un programme placé sur une cassette.

Cette commande est assortie d'une possibilité de vérification d'un programme enregistré. En cas de détection d'une erreur, on a l'affichage de "Fail ??".

La commande de Load est "FS" suivi de "P/L" tandis que celle de Verify est "FS" - "RD" .

j) <u>User Functions ou fonctions de l'utilisateur</u>:

L'utilisateur a la possibilité d'ajouter 16 fonctions sur celles existant déjà . Les adresses de ces fonctions sont rangées dans une table . Un pointeur (FNCPNT) est prévu pour le stockage de l'adresse de la table .

Une fonction spéciale sera alors exécutée en appuyant sur la touche FS puis sur la touche hexadécimale correspondante.

III-1-2 Description des subroutines (voir fig 5):

Ce sont des routines de service qui gèrent totalement le fonctionnement du KiT. Néanmoins, on peut les utiliser comme sous programme pour une application particulière du KiT. Le Tableau de la fig 5 nous indique les principales subroutines existant dans la ROM D5 BUG.

a) <u>RESET (\$F000</u>): Cette routine est appelée lorsqu'on appuie sur la touche "RS" du clavier d'où son appelation "RESET hard-ware ".

Description: - pose du masque d'interruption

- effacement de la "seratch RAM", du "system PIA" et du "user PIA".
- initialisation du "system PIA"
- initialisation du "User Stack Pointer" USP à \$E418.

D5BUG USEFUL PROGRAM ADDRESSES
(Also Refer To Complete D5BUG Listing)

Name of Routine	ADDR in D5BUG	Description
RESET	\$F000	Cold Restart
PROMPT	\$F024	Warm Start
GET	\$F04E	Routine to Read a Key (Uses NMI routine so a user would not normally use this routine directly.
PUT	\$FOBB	Display Data on 7-segment readouts and calls functioning subroutines.
DYSCOD	\$F120	Decode Hex to 7-segment.
DLY25	\$F169	Delay 25 milliseconds.
DL Y1	\$F171	Delay 1 millisecond.
DLYX	\$F179	Delay based on X-Reg (about 1/2 second Max).
ADDAX	\$F183	Add A-Register to X-Register.
CLRDS	\$F195	Clear display digits per A-Register mask.
ROLL2	\$F1AA	Numeric entry routine for 2-digit values (one byte). Address being operated on specified in "HEXBUF",
ROLL4	\$F1CC	Numeric entry routine for 4-digit values (2-Bytes).
RDKEY	\$F1EF	Read and acknowledge key.
TIN*	\$F533	Read 1 byte from tape.
PNCHB*	\$F630	Format and punch a whole flie.
LOAD*	\$F69C	Load a whole file (if "FNCFL" $\neq 0$). Verify a whole file (if "FNCFL" = 0).

^{*}Tape routines have critically tuned execution times. Refer to detailed explanations.

- b) PROMPT (\$F024): constitue un RESET software.
- Description: chargement du SP à \$E47E .
 - -établissement des indicateurs à leur valeur initiale :

ROLPAS =1; UPROG=0; ROIFLG=0; KYFLG=0; FNCFL=0.

- établit la routine de sélection des fonc tions FUNSEL comme programme principal .
- branchement à la routine PUT d'affichage et d'éxécution du programme principal.
- c) GET (\$ FO4E) : subroutine de lecture et de décodage des touches .

Description : les touches du clavier sont arrangées électriquement en 6 lignes et 4 colonnes, la touche RS mise à part.

GET est appelée lors de l'enfoncement d'une touche.

Pendant qu'une touche du clavier est enfoncée, GET recherche la colonne puis la ligne correspondantes. L'information ligne/Colonne est alors utilisée pour adresser une table des valeurs des codes (voir listing - KYTBL). Le code correspondant à la touche enfoncée est stocké dans la RAM location KEY et reste disponible dans l'accumulateur A.

L'indicateur KYFLG est mis à 1 (\$01) pour indiquer l'enfoncement d'une touche.

Normalement GET est mise en service à l'aide de $\overline{\text{NM}}$ I mais on peut supprimer le signal de sortie d'interruption du system PIA" et travailler en mode POLLING .

d) PUT _ (\$ FOBB) : programme d'affichage de l'information sur les afficheurs 7-segments et d'éxecu tion du programme principal comme subrou tine une fois chaque milliseconde .

Description: cette routine est trés importante car elle permet d'afficher l'information continuellement. L'information(le code 7 segments du digit à afficher) est présentée sur les lignes parallèles de l'anode. La cathode, quant à celle, est chargée de valider les segments de l'afficheur approprié. Un digit s'affiche pendant 1 ms, puis on éteint l'afficheur de façon à passer au prochain digit (on passe par la même accasion au prochain afficheur). Pendant la courte période entre l'affichage de 2 digits, une subroutine dont l'adresse est stockée dans la location MNPTR de la scratch RAM est exécutée.

Les digits s'affichent donc l'un aprés l'autre .Aprés le $6^{\grave{e}me}$ digit , l'affichage reprend du début pour un rafraichissement de tous les digits .

On s'aperçoit donc que PUT alterne entre le rafraichissement de la visualisation et l'exécution d'un certain programme .


Cependant, la fréquence de rafraichissement des digits est suffisamment élevée pour que la visualisation semble continue.

La routine PUT obtient l'information sur les afficheurs à partir d'un buffer 6 bytes appelé DISBUF. Ce buffer contient le code 7 segments des digits à afficher, le premier byte DISBUF correspondant à l'afficheur le plus à gauche et le sixième byte DISBUF + 5 à l'afficheur le plus à groite.

On valide chacun des afficheurs à partir de l'accumulateur B.

Cette validation se fait en mettant un "1" logique dans le bit
qui correspond à l'afficheur. Le bit 5 de l'acc.B, corresponds à
l'afficheur le plus à gauche; le bit 0 à l'afficheur de droite.

Le code 7 - segments



Correspondance DISBUF - Afficheur 7 segments

- * un "1" logique dans un bit allume le segment correspondant (à condition que la cathode K soit à 0).
 - e) <u>DYSCOD</u> (<u>\$\frac{1}{2}\$ F120)</u>: Conversion à partir des HEXBUFS de données hexadécimales en code 7-segment et stockage dans les DISBUFS

Description: les 6 digits hexadécimaux contenus dans HEXBUF,
HEXBUF+1, HEXBUF+2 sont chacun converti dans le code 7-segments
correspondant. Ce dernier est ensuite stocké dans l'un des 6 bytes
du buffer d'affichage "DISBUF".

Les 4 bits les plus significatifs de la location HEX BUF correspondant à la location DISBUF et les 4 bits les moins significatifs de HEXBUF + 2 correspondant à DISBUF + 5.

On peut alors faire appel à la routine PUT pour visualiser le contenu des 3 registres HEXBUF.

f) <u>DLY 25, DLY 1, DLY X (\$\frac{169}{169}) (\$\frac{171}{171}] (\$\frac{179}{179}):</u>

Ces routines sont des délais de 25 ms et de ms en •e qui concerne les 2 premières . DLY X est un délai variable basé sur le contenu du registre d'index IX .

Description: l'éxecution de DLY X donne une temporisation en accord avec la formule suivante:

(X - 1) (8 cyc) (1,11763 us/cycle + (27,94 us)

Le délai minimum (27,94 us) est obtenu pour X = \$0001 Le délai maximum est de 0,5842 sec (X = \$FFFF).

- g) ADDA X (& F183) : C'est l'addition de l'accumulateur A au registre d'index IX. Le résultat se trouve dans IX .
- h)CLRDS(\$F195):Effacement des afficheurs par un masque contenu dans l'acc A. Description: Chacun des 6 bits de poids faible de l'acc A correspond à un afficheur avec le bit 0 pour l'afficheur le plus à droite.

Pour chaque bit se trouvant à "1" , l'afficheur correspondant se trouve éteint .

- i) RDKEY (\$ F1EF): Lecture du code de la touche enfoncée
 Description: RDKEY est appelée lorsque KYFLG est à 1. Cette
 routine transfére le code de la touche enfoncée
 à partir de KEY dans l'acc A et réinitialise
 KYFLG à 0 pour s'acquitter de cette touche.
- j) ROLL 2 (\$ F1AA) : Routine d'entrée de 2 digits

Description: l'adresse de la position mémoire sur laquelle opére Roll 2 est spécifiée dans HEXBUF et HEXBUF + 1. Un nouveau digit est placé par Roll 2 dans les 4 bits les moins significatifs de l'acc A. Ce digit sera déplacé vers la gauche lorsqu'on rentre un autre digit. Le digit qui se trouvait dans les 4 bits les plus significatifs de l'acc A est perdu. L'indicateur ROLPAS est à 1 avant l'entrée des digits.

Aprés le premier digit rentré:, ROLPAS passe à 0 .

k) ROLL 4 (\$ F1 CC): Routine d'entrée de 4 digits .

Description: ROLL 4 opére le décalage des digits dans HEXBUF_
HEX BUF + 1 . Un nouveau digit est placé par ROLL 4 dans l'acc A
partie LSB puis transféré dans HEXBUF + 1 (partie LSB).

Pour ce premier digit, ROLPAS = 1 . Il passe à 0 pour la prise en compte des prochains digits .

Un digit est déplacé à partir des 4 bits les moins significatifs de HEXBUF + 1 vers les 4 bits de poids fort de HEXBUF lorsqu'on rentre 3 autres digits . Si on rentre un $5^{\rm éme}$ digit, le 1 er digit rentré sera perdu .

1) <u>TIN (\$ F533</u>): Lecture d'un byte à partir d'une bande Description: TIN est utilisé pour lire un caractère de format standard KANSAS CITY à partir de la bande d'une cassette.

Le format du caractére est :

- a) "O" logique = 4 cycles de 1200 HZ
- b) "1" logique = 8 cycles de 2400 HZ.
- c) Un caractère est constitué de :
 - un " O" logique comme bi "Start"

Des techniques de timing software et un algorithme de tolérance d'erreur sont employés pour assurer une bonne lecture des données. A la vitesse de 300 Bauds, les bits "Stop" prennent 13,3 ms. Durant cette période, le précédent caractère est mis sous le contrôle d'une autre routine. Lorsqu'il s'agit de lire une suite de caractères, la routine autre routine. Qui contrôle le caractère lu doit rappeler TIN au moins un cycle avant le prochain bit "Start". Ceci permet une bonne synchronisation.

m) PNCHB (\$F608): Envoi d'un byte dans l'interface cassette.

Description: voir TIN pour le format des caractères.

une synchronisation entre bytes successifs(et pas seulement au niveau du caractére).

Lorsqu'on transmet une série de bytes , 11

PNCHB prend exactement 35 cycles MPU à partir du dernier cycle de l'instruction d'appel de PNCHB jusqu'au premier bit "Start" envoyé La synchronisation est maintenue automatiquement par PNCHB pendant la transmission du caractére.

Aprés la transmission du dernier bit "Stop", on a le retour de PNCHB. La fin du dernier bit "Stop" d'un caractère marque aussi le début du bit "Start" du prochain caractère.

Le temps mis à partir du dernier cycle de retour de PNCHB jusqu'au prochain bit "Start" à transmettre est exactement 159 cycles MPU .

Entre le retour de PNCHB et le prochain appel de PNCHB on a 159-35 = 124 cycles qui doivent être occupés par un programme . Par exemple, si 50 cycles sont nécessaires pour établir le prochain caractère, le reste (74 cycles) doit être utilisé en temps mort avant de rappeler PNCHB .

n) PUNCH (\$F630): enregistrement d'une file de caractères sur la cassette.

Description: Avant d'appeler PUNCH, il faut stocker l'adresse de la première donnée à enregistrer dans la location BEGAD (\$E460,1) et l'adresse de la dernière donnée dans ENDAD (\$E462,3).

Le format de la file est le suivant :

- a) 30 secondes du caractére &FF comme leader .
- b) bloc "Start" (\$53) .
- c) adresse de commencement de la file ,octet de poids fort.
- d) adresse de commencement de la file, octet de poids faible
- e) adresse de fin de la file, octet de poids fort .
- f) adresse de fin de la file, octet de poids faible
- g) Données binaires commençant à l'adresse de début jusqu'à l'adresse de fin .

- h) Un byte checksum. Checksum est la somme complémentée à 2 de tous les bytes de données en plus des adresses de début et de fin. Checksum sert de détecteur d'erreur.
- p) LOAD (\$F69C): Chargement ou vérification de la file envoyée de la cassette vers la mémoire.

Description: La routine LOAD est utilisée pour lire une file de caractères à partir de la cassette ou vérifier l'enregistrement vis à vis du contenu de la mémoire. Si le bit le moins significatif? de l'indicateur FNCFL (\$E43E) est mis à 1, un chargement s'effectue; sinon il s'agit d'une vérification.

III.2 Fonctionnement du KIT D5:

Pour établir le fonctionnement du KIT ,il a fallu étudier les principaux listings , construire les organigrammes correspondants puis faire le rapprochement entre ces différents organigrammes pour aboutir à un schéma général de fonctionnement .

III-2.1 Principe général de fonctionnement (fig 7) :

Pour comprendre le fonctionnement du système, il faut se reporter aux organigrammes , plus particulièrement à l'organigramme général.

Le moniteur utilise des cases mémoires de la Scratch RAM pour réaliser un stockage temporaire de données nécessaires au bon fonctionnement du KIT(voir fig 6 tableau de la SCRATCH RAM). Décrivons le fonctionnement général du KIT (voir fig 7):

Lorsqu'on appuie sur la touche "RESET" du clavier, le moniteur décrit une séquence d'initialisation dans laquelle l'adresse de la routine de sélection des fonctions (FUNSEL: Function Select Routine est stockée dans MNPTR. A la fin de cette séquence, on visualise "_ " pour indiquer que le système est sous le contrôle du moniteur.


fig 6 -

SUMMARY OF MOST USED D5BUG SCRATCH RAM LOCATIONS
(Also See Complete D5BUG Listing)

Name of Routine	ADDR in D5BUG	Description
MNPTR	\$E419,A	Pointer to active sub-program.
KEY	\$E41B	Entered key code from keypad.
KYFLG	\$E41C	Flag to indicate a key is pending.
DISBUF \$E41D-E422		(6) bytes correspond to (6) 7-segment displays. Contains 7-segment codes.
ROLPAS	\$E423	Flag to indicate first digit entry.
HEXBUF	\$E42C,D,E	3-byte buffer for hexadecimal information Each byte corresponds to (2) 7-segment display digits.
USP	\$E42F,30	User stack pointer pseudo-register.
ucc	\$E431	User condition codes pseudo-register.
UB	\$E432	User B-register pseudo-register.
UA	\$E433	User A-register pseudo-register.
UX	\$E434,5	User X-register pseudo-register.
UPC	\$E436,7	User Program Counter pseudo-register.
UIRQV	\$E43C,D	Points to user's IRQ service routine.
FNCFL	\$E43E	Flag to indicate special (or alternate) function.
FNCPNT	\$E43F,40	Points to ADDR of user's special function table.
ВҮТЕ	\$E459	Data byte read from cassette or to be punched to cassette.
BEGAD	\$E460,1	Beginning Address (for punch).
ENDAD	\$E462,3	Ending Address (for punch).

^{*}Tape routines have critically tuned execution times. Refer to detailed explanations.

fig7- Organigramme général de fonctionnement du KIT



Ainsi, aprés la séquence d'initialisation, c'est la séquence d'affichage "PUT" qui est exécutée. PUT visualise le premier DISBUF(\$\mathbb{g}\$ E41D) pendant 1 ms. Elle éteint ensuite tous les segments, valide toutes les lignes du clavier (en mettant les cathodes K à 0) avant de passer à FUNSEL.

Il faut préciser ici que l'appui sur les autres touches autres que "RS" aboutit aussi à la routine PUT mais en ayant éxecuté la routine GET de lecture et de décodage de la touche enfoncée .

Au niveau de FUNSEL , tous les indicateurs adéquats sont déjà positionnés .

Un test a lieu sur KYFLG pour savoir si on a appuyé sur une touche. Si le test est positif, le code de la touche est lu par la routine RDKEY. Ce dernier nous renseigne sur la nature de la touche:

N = 1 (N=bit 7 du code) correspond à une touche de fonction.

N= 0 correspond à une touche hexadéci-

Si N= 1 FUNSEL passe le contrôle à la fonction demandée

Si N= 0 Un test sur FNCFL a lieu pour déterminer s'il s'agit simplement de l'entrée d'un digit ou bien d'une fonction spéciale.Si on se trouve dans le premier cas, les routines ROLL 4 de prise en comp-te de 4 digits et DYSCOD de conversion de l'hexadécimal en code 7-segment sont activées avant de fevenir finalement à PUT et visualiser ainsi le digit rentré.

Une fonction spéciale est traitée sur le même principe qu'une fonction du système .

Une fois que la fonction demandée est exécutée, on revient à la routine PUT pour visualiser les résultats.

KPIO

```
查查查自查查查自检查自检查自由的证明。
 0131
 0132
 0133
                     * PUT - DISPLAYS DATA IN DISBUF & CALLS THE
 0134
                            FUNCTIONING SUBROUTINE
 0135
                     曾
                     0136
0137A FOBB C6 20
                   A PUT
                                  #%00100000 INIT DIG ENABLE PATTERN
                            LDAB
0138A FOBD CE E41A A LPIP
                                 #DISBUF-3 POINT AT DISPLAY BUFFER
                            LDX
0139A FOCO 17
                            TBA
                                           MARE EXTRA COPY
0140A FOC1 08
                     LP2P
                            INX
                                           POINT AT NXT DIGIT INFO
0141A FOC2 48
                            ASLA
                                           ADD 1 TO 'X' FOR EACH SHIFT
0142A FOC3 24 FC FOC1
                            BCC
                                 LP2P
                                           LOOP DEVELOPS DIGIT INFO ADDR
0143A FOC5 A6 00
                 A
                            LDAA
                                 , X
                                           GET SEG INFO
0144A FOC7 43
                            COMA
                                           ANODE DRIVERS ARE GND TRUE
0145A FOC8 B7 E484
                            STAA
                                  ANOD
                                           STORE ANODE INFO TO PIA
0146A FOCB F7 E486 A
                            STAB
                                  CATH
                                           ENABLE DIGIT CATHODE
0147A FOCE BD F171 A
                           JSR
                                  DLYI
                                           ON FOR 1 MILLISECOND
0148A FOD1 86 FF
                   A
                           LDAA
                                  #%11111111 1'S TURN OFF SEGS
0149A FOD3 B7 E484
                  A
                           STAA
                                  ANOD
                                           TURN OFF ALL SEGS
0150A FOD6 B7 E486 A
                           STAA
                                  CATH
                                           ENABLE ALL KPD ROWS
0151A FOD9 37
                           PSHB
                                           HAS ROTATING DIGIT ENABLE
0152A FODA FE E419 A
                           LDX
                                  MNPTR
                                          GET ADDRESS OF ACTIVE MAIN PROG
0153A FODD AD 00
                          JSR
                                  , X
                                          EXECUTE IT
0154
                     食食食食
0155
                     **** SEE MANUAL
0156
                     会会会会
0157A FODF 33
                           PULB
                                          RECOVER DIGIT ENABLE
0158A FOE0 54
                           LSRB
                                          NEXT DIGIT
0159A FOEL 26 DA FORD
                           BNE
                                  LPIP
                                          NOT THRU WHOLE CYCLE
0160A FOE3 20 D6 FOBB
                           BRA
                                  PUT
                                          PAST LAST DIGIT
0161
```

FUNSEL.

0201

```
0164
                      0165
0166
                        FUNSEL - ROUTINE TO SELECT A FUNCTION FROM A KEY INPUT
0167
0168
                      食物食物的食物食物食物食物食物食物食物食物食物食物食物食物
0169A FOE5 7D E41C A FUNSEL TST
                                    KYFLG
                                              KEY PENDING ?
0170A FOE8 26 01 FOEB
                             BNE
                                    KEYNOW
                                              YES, TEST IT
0171A FOEA 39
                             RTS
                                              ** RETURN ** NO KEY PENDING
0172
0173A FOEB BD FIEF A KEYNOW JSR
                                     RDKEY
                                              GET & ACKNOWLEDGE KEY
0174A FOEE 2B 15 F105
                             BMI
                                     FUNKY
                                              IF FUNCTION KEY
0175A FOFO 7D E43E A
                             TST
                                     FNCFL
0176A FOF3 26 0B F100
                             BNE
                                     UFNK
0177A FOF5 BD FICC A
                             JSR
                                     ROLL4
                                              # ENTRY SO ROLL IT IN
0178A FOF8 BD F120 A
                             JSR
                                     DYSCOD
                                              CONVERT TO 7-SEG
0179A FOFB 86 03
                    A
                             LDAA
                                     #%00000011
0180A FOFD 7E F195
                             JMP
                                    CLRDS
                                              BLANK LAST 2 DIGITS
0181
0182A F100 FE E43F A UFNK
                             LDX
                                    FNCPNT
                                              POINT AT USER FUNCTION TABLE
0183A F103 20 03 F10B
                             BRA
                                    HASH
0184
0185A F105 CE F110
                    A FUNKY
                             LDX
                                    #SYSFNC
                                              POINT AT SYSTEM FUNCTION TBL
0186A F108 48
                      HASH
                             ASLA
                                              2 BYTES PER ENTRY
0187A F109 BD F183
                             JSR
                                    ADDAX
                                              DEVELOP POINTER
0188A F10C EE 00
                    A
                             LDX
                                    , X
                                              GET JMP ADDR
0189A F10E 6E 00
                    A
                             JMP
                                              ** GO THERE **
                                     ,X
0190
0191
0192A F110
              F1F6
                    A SYSFNC FDB
                                    MEMBEG
                                              'MD'
0193A F112
              F024
                    A
                             FDB
                                    PROMPT
                                              'EX'
0194A F114
              F2CA
                    A
                             FDB
                                    REGBEG
                                              'RD'
0195A F116
              F6F3
                    A
                             FDB
                                    GO
                                              'GO'
0196A F118
              F4C5
                    A
                             FDB
                                    FSET
                                              'FS'
0197A F11A
              F4D1
                    A
                             FDB
                                    FCLR
                                              'FC'
0198A F11C
              F4D7
                    A
                             FDB
                                    TAPBEG
                                              'P/L'
0199A F11E
              F388
                    A
                             FDB
                                             'T/B'
                                    BRKBEG
0200
```

1.

III -2.2 <u>Programme de mise en route et d'initialisation (fig 8 et 9.</u>
Routine RESET):

Ce programme initialise tout le système . Il inhibe d'abord les interruptions IRQ puis il efface la "Scratch RAM ", le "User PIA" et le "Système PIA" . Il programme alors le "Système PIA" : les lignes PAO-PA6 sont en sortie , PA7 est en entrée . Le port B est programmé en sortie . Le mot de commande est le même pour les 2 ports : \$ 06 ou % 0000 0110 .

Les lignes de commande CB1 et CB2 constituent des entrées d'interruption $\overline{\text{NM}}$ I. La ligne CA1 est en entrée , elle est utilisée par l'interface cassette .

La ligne CA2 est en entrée, elle sera mise en sortie pour commander l'entrée CLEAR du TRACE TIMER.

La validation des interruptions $\overline{\text{NMI}}$ est faite plus loin par la subroutine ENNMI. Elle ne concerne que la ligne de commande CB1. ENNMI permet aussi de valider toutes les lignes du clavier.

Les "User" et "System" stack pointers sont initialisés respectivement à \$E418 et \$E47E. Les indicateurs sont mis à leur valeur initiale.

On établit FUNSEL comme routine principale puis on active la routine PUT d'affichage et d'exécution de la routine principale.


Le symbole "_ " de PROMPT est visualisé indiquant que la phase d'initialisation est terminée .

III-2-3 Programme de lecture et de décodage d'une touche du clavier (fig 10 et 11 , Routine GET):

La routine GET de lecture d'une touche est activée par le signal d'interruption NMI. GET procéde à la recherche de la touche enfoncée en sélectionnant d'abord la colonne puis la ligne sur la matrice Le décodeur "MUX"le MC14539 de la fig 12 est utilisé pour cette

fig8 - RESET : routine d'initialisation de tout le système

Organigramme



```
0001
                        MAM
                              RESET
0002
                        OPT
                              CREF, LLEN=80
0003A F000
                        ORG
                              SFOOD
                 0004
0005
                  * RESET - COLD START ROUTINE
0006
0007
                  8000
                RESET NOP
0009A F000 01
                                     SET INTERRUPT MASK
0010A F001 OF
                        SEI
0011A F002 CE E3FF A
                        LDX
                             #SE3FF
                                     CLEAR RAM
0012A F005 08
            CLRLOP INX
0013A F006 6F 00
                            0,X
                        CLR
0014A F008 8C E487 A
                            4$E487
                        CPX
0015A FOOB 26 F8 F005
                            CLRLOP
                       BNE
                     LDX
LDAA
STAA
0016A FOOD CE E484 A
                              $SE484
                                     INITIALIZE SYSTEM PIA
0017A F010 86 7F A
                              #S7F
0018A F012 A7 00 A
0019A F014 86 FF A
                              0, %
                      LDAA
                              SFF
0020A F016 A7 02 A
0021A F018 86 06 A
                       STAA 2,X
                       LDAA
                              #$06
             A
0022A F01A A7 01
                       STAA 1,X
0023A FO1C A7 03
                A
                       STAA
                              3 . X
0024A FOIE CE E418 A
                        LDX
                              #$E418
                                     DEFAULT USER STACK
0025A F021 FF E42F A
                       STX
                              USP
0026
                  0027
0028
                  * PROMPT - ROUTINE TO SET UP PROMPT CONDITIONS
0029
0030
                  0031A F024 BE E47E A PROMPT LDS
                              #STKTOP INIT SYSTEM STACK
0032A F027 86 01
                A
                        LDAA #1
                                     SET FIRST PASS
0033A F029 B7 E423 A
                        STAA
                             ROLPAS
0034A F02C 7F E43B
                A
                        CLR
                              UPROG
                                     INIT FLAGS
0035A F02F 7F E438 A
                        CLR
                              ROIFLG
0036A F032 7F E41C
                A
                       CLR
                             KYFLG
0037A F035 7F E43E A
                      CLR
                             FNCFL
0038A F038 86 40 A
                             0$40
                       LDAA
                                     DISPLAY PROMPT
0039A F03A B7 E41D A
                       STAA
                             DISBUF
0040A F03D 86 1F
               A
                       LDAA
                              #$00011111
0041A F03F BD F195 A
                       JSR
                             CLRDS
0042A F042 CE F0E5 A
                       LDX
                             #FUNSEL
                                     EXECUTE FUNCTION SELECT
0043A F045 FF E419 A
                       STX
                             MNPTR
0044A F048 BD F7AE A
                     JSR
JMP
                                     ENABLE NMI
                             ENNMI
0045A F04B 7E F0BB A
                             PUT
                                     & GO
```

sélection .

GET utilise le principe suivant : elle envoie sur les lignes
PB6 et PB7 (entrées A et B de "MUX") le numéro de colonne(00,01,10,11) en commençant par la colonne O et à chaque fois, un test nous
renseigne sur l'état de la sortie Z , sortie reliée à la ligne PA7
du "System PIA".

- Remarquons que les colonnes de la matrice constituent les entrées XO,X1,X2 et X3 du décodeur.

Si PA7 =0 (Z=0) le n° de colonne envoyé sur PB6 -PB7 correspond à celui de la matrice .

On sauvegarde l'information colonne puis on passe à la sélection de la ligne; On envoie sur les lignes PB6-PB7 du port B l'information colonne trouvée et on commence par valider la 6^{ème} ligne de la matrice (PB5=1) . On teste toujours PA7: PA7=0 la ligne recherchée est celle qui a été validée .

Si PA7 =1 on valide la ligne suivante .

On utilise alors l'information ligne/colonne pour trouver le code de la touche à partir de la table des valeurs des cades KYTBL.

Ce dernier est sauvegardé dans la case mémoire KEY.L'indicateur KYFLG est mis à 1 pour informer FUNSEL de l'entrée d'une touche.

Avant de pointer à la table des codes, on attend le moment où la touche n'est plus enfoncée puis on exécute un délai de 25ms.Ceci permet d'éviter les problèmes de rebondissement.

II-2-4 Traitement des interruptions : (fig.13 et 14)


Le programme D5BUG utilise 3 types d'interruption :


- SWI : interruption software

- IRQ : interruption magquable

- NMI: interruption non magquable.

fig 10 - GET - Routine de Lecture et de clécoolage d'1 touche







0048

```
0049
                      * GET - ROUTINE TO READ A KEY
 0050
 0051
 0052
                      0054A F04E CE E484 A GET
                             LDX
                                    PIA
                                             POINT AT PIA
 0055A F051 86 FF
                             LDAA
                                    PSFF
 0056A F053 A7 00
                             STAA
                                    KPCOL, X
                                            TO TURN OFF DISPLAYS
 0057A F055 86 3F
                             LDAA
                                    ##00111111 COL 0, ALL ROWS
 0058A F057 A7 02
                    A LPCOL
                             STAA
                                    KPROW, X
                                            STORE INFO TO KEY MATRIX
 0059A F059 6D 00
                    A
                                    KPCOL, X
                             TST
                                             MSB IS MUX BIT
 0060A F05B 2A 06 F063
                             BPL
                                             BIT-7 LOW MEANS COL FOUND
                                    COLFND
 0061A F05D 8B 40
                             ADDA
                                    4$40
                                             INC COL BITS TO MUX
0062A F05F 24 F6 F057
                             BCC
                                    LPCOL
                                             CONTINUE FOR ALL COLS
0063A F061 20 EB F04E
                             BRA
                                    GET
                                             KEY BOUNCED, START OVER
0064A F063 84 CO
                    A COLFND ANDA
                                    #&11000000 MASK TO SAVE ONLY COL
0065A F065 B7 E41B
                   A
                             STAA
                                    KEY
                                             WILL UPDATE LATER; JUST TEMP SAV
0066A F068 C6 20
                    A
                             LDAB
                                    #%00100000 ROW 5
0067A F06A 17
                      LPROW TBA
                                            COPY ROW INFO TO A-REG
0068A F06B BA E41B
                             ORAA
                                    KEY
                                             COMBINE WITH COL INFO
0069A F06E A7 02
                   A
                             STAA
                                    KPROW, X
                                            DRIVE KEY MATRIX
0070A F070 6D 00
                    A
                             TST
                                    KPCOL, X
                                            MSB LOW = CLOSURE
0071A F072 2A 05 F079
                             BPL
                                    ROWFND
0072A F074 54
                             LSRB
                                            NEXT LOWER ROW BIT
0073A F075 26 F3 F06A
                             BNE
                                   LPROW
                                            LOOP TILL ALL ROWS TRIED
0074A F077 20 D5 F04E
                             BRA
                                   GET
                                            KEY BOUNCED; START OVER
0075A F079 4F
                      ROWFND CLRA
                                            PREPARE TO FIND BINARY ROW #
0076A F07A 54
                      LPFND
                            LSRB
                                            LOOP BUILDS BINARY ROW #
0077A F07B 25 03 F080
                             BCS
                                   DUNROW
                                            WHEN BIT FALLS OFF; A-REG HAS $
0078A F07D 4C
                             INCA
0079A F07E 20 FA F07A
                             BRA
                                   LPFND
0080A F080 79 E41B A DUNROW ROL
                                   KEY
0081A F083 49
                            ROLA
0082A F084 79 E41B A
                            ROL
                                   KEY
0083A F087 49
                            ROLA
                                            A-REG IS ODORRRCC
0084
                     " A-REG NOW CONTAINS OFFSET FOR KEY LOOK-UP
0085A F088 6D 00
                   A CLOP
                            TST
                                   KPCOL, X
                                            SEE IF KEY STILL DOWN
0086A F08A 2A FC F088
                            BPL
                                            WAIT TILL LET UP
                                   CLOP
0087A F08C BD F169
                   A
                            JSR
                                   DLY25
                                            DELAY TO DEBOUNCE
0088A FOSF CE FOA3
                   A
                            LDX
                                   #KYTBL
                                            POINT AT TOP OF TABLE
0089A F092 BD F183 A
                            JSR
                                   ADDAX
                                            CALC ADDR OF KEY CODE
0090A F095 A6 00
                                   ,X
                   A
                            LDAA
                                            GET KEY CODE
0091A F097 B7 E41B
                            STAA
                   A
                                   KEY
                                            SAVE KEY VALUE
0092A F09A C6 01
                   A
                            LDAB
                                   #1
0093A F09C F7 E41C
                   A
                            STAB
                                   KYFLG
                                            INDICATE KEY PENDING
0094A F09F F6 E486
                            LDAB
                                   PIAROW
                                            TO CLEAR NMI
0095A FOA2 39
                     DIDDLE RTS
                                            ** RETURN **
0096
0097
                     * THIS RTS IS USED AS A DO-NOTHING SUB
0098
                      SO SYST CAN BE DISABLED EXCEPT DISPLAY
0099
```


0101			***	***	***	我在我会的的的的的的现在分词的的的的现在分词的现在分词的
0102			sk .			
0103			* KYTBI	- KEY	VALUE TA	BLE
'0104		***	t			a silve and a second process are second process and a second process and a second process are second process.
0105	100		会会会会会会会	中央设施设施的	自治治治治治治治治	****
0106A	FOA3	00 A	KYTBL	FCB	\$00	O, KEA
0107A	FOA4	OF A		FCB	\$0F	'F'
0108A	FOA5	OE A		FCB .	SOE	'E'
0109A	FOA6	OD A		FCB	\$0D	, D,
0110A	FOA7	01 A		FCB	\$01	11'
0111A	FOA8	02 A		FCB	\$02	121
0112A	FOA9	03 A		FCB	\$03	131
0113A	FOAA	OC A		FCB	\$0C	'C'
0114A	FOAB	04 A		FCB	\$04	'4'
0115A	FOAC	05 A		FCB	\$05	'5.'
0116A	FOAD	06 A		FCB	\$06	'6'
0117A	FOAE	OB A		FCB	\$0B	'B'
0118A	FOAF	07 A	20	FCB	\$07	'7'
0119A	FOB0	08 A		FCB	\$08	181
0120A	FOB1	09 A		FCB	\$09	191
0121A	FOB2	OA A		FCB	\$0A	'A'
0122A	FOB3	84 A		FCB	\$84	'FS' FUNCTION SET
0123A	FOB4	85 A		FCB	\$85	'FC' FUNCTION CLEAR
0124A	FOB5	86 A		FCB	\$86	'P/L' PUNCH/LOAD
0125A	FOB6	87 A		FCB	\$87	'T/B' TRACE/BREAK
0126A	FOB7	80 A		FCB	\$80	'MD' MEMORY DISPLAY
0127A	FOB8	81 A		FCB	\$81	'EX' ESCAPE
0128A	FOB9	82 A		FCB	\$82	'RD' REGISTER DISPLAY
0129A	FOBA	83 A		FCB	\$83	'GO' GO
1, 2	19.1		- 1			

fig 12_ le Décodeur ou Multiplexeur Mc 14539





Porte Analogique



C	Transmission gate Input / Output
0	OFF
1	NO

Le sous- programme NMINT relatif à l'interruption \(\overline{NMI}\) est placé à l'adresse \(\psi\) F773 du moniteur . NMINT est exécuté soit après commande "TRACE" (les points d'arrêt peuvent être actifs ou non) soit à la suite d'une interruption provenant du clavier (signal d'interruption CB1) .

La fonction "TRACE" est réalisée par hardware. Elle permet à d'éxécuter l'utilisateur son programme instruction par instruction.

Le "TRACE TIMER" (circuit 74LS 393) est commandé à partir du "System PIA". La ligne CA2 est relié à l'entrée CLEAR(CL)du compteur; l'initialisation du compteur se fait alors en mettant CA2 à "1". Lorsque CA2 passe à "0", le comptage commence.

Les sorties QA, QB, QC du compteur ne sont pas connectées,QD constitue l'entrée d'interruption CB2 du "System PIA".


Celle-ci ne bascule donc à "0" que sur le front de ${f e}$ cendant de la $16^{{
m \acute{e}me}}$ impulsion d'horloge E .

Lorsque la fonction "TRACE" apparait , le système est généralement sous le contrôle de la routine "RD" de visualisation des registres du MPU .

Les valeurs des contenus des registres sont dans la pile.

La valeur de UPC placée dans la pile correspond à l'instruction suivante du "User program". Cette fonction s'exécute comme suit : le MPU fait démarrer le compteur à travers la ligne CA2 du "System PIA". Une instruction RTS est ensuite exécutée pour recharger les valeurs rangées dans la pile dans les registres internes du MPU.

Cette instruction prend cycles d'horloge.L'instruction suivante du "User program" est alors exécutée. Le programme NMINT est activé à la 16^{éme} impulsion d'horloge "NMINT" vérifie si des point d'arrêt sont actifs par un test sur l'indicateur "ROIFIG".



1 68

```
1184
                       1185
                       * INTERRUPTS - INTERRUPT HANDLING ROUTINES
  1186
  1187
                       1188
  1189A F773 01
                       NMINT NOP
                                             SET IRQ FLAG
 1190A F774 OF
                              SEI
  1191A F775 86 04
                     A
                              LDAA
                                    #$04
                                             PIA DISABLE CODE
                              STAA PIACRB
 1192A F777 B7 E487 A
                                             DISABLE NMI'S DURING SERVICE
 1193A F77A B6 E487
                    A
                              LDAA
                                   PIACRB
                                             READ INT STATUS
 1194A F77D 2A 12 F791
                              BPL
                                             IF RETURN FROM TRACE
                                    SAVE
 1195
                       * KEY CLOSURE CAUSED NMI
 1196A F77F BD F04E
                   A
                             JSR
                                    GET
                                             FIND AND DEBOUNCE KEY
 1197A F782 81 81
                             CMPA
                                    $$81
                                             'EX' ?
 1198A F784 27 03 F789
                             BEO
                                    ABORT
 1199A. F786 8D 26 F7AE
                             BSR
                                    ENNMI
                                             RE-ENABLE INTERRUPT
 1200A F788 3B
                             RTI
                                             *** DONE: RETURN ***
                       * 'EX' KEY; PROMPT OR ABORT
 1201
 1202A F789 7D E43B A ABORT TST
                                    UPROG
                                             ESCAPE FROM USER PROG ?
 1203A F78C 26 03 F791
                             BNE
                                    SAVE
                                             IF ESCAPE FROM USER PROG
 1204A F78E 7E F024 A
                             JMP
                                    PROMPT
                                             *** ALREADY IN OP-SYST ***
 1205A F791 BF E42F A SAVE
                             STS
                                    USP
                                             SAVE POINTER TO USER REGS
 1206A F794 BE E47E A
                             LDS
                                    #STKTOP
                                             INIT TO SYST AREA
 1207A F797 8D 23 F7BC
                             BSR
                                    SVSTAT
                                             RECOVER STATUS AT 'EX' TIME
 1208A F799 8D 13 F7AE
                             BSR
                                    ENNMI
                                             RE-ENABLE KEY NMI
 1209A F79B 7F E43B A
                            CLR
                                    UPROG
                                             SIGNAL NOT IN USER PROGRAM
 1210A F79E 7D E438 A
                           TST
                                    ROIFLG
                                             IS THIS RETURN FROM TRACE ?
 1211A F7A1 27 08 F7AB
                           BEO
                                    NOTROI
                                             IF NOT
 1212A F7A3 7F E438 A
                             CLR
                                    ROIFLG
                                             SIGNAL NOT ROI NOW
 1213A F7A6 FE E439
                   A
                             LDX
                                    ROIBAK
                                             GET RETURN ADDR
 1214A F7A9 6E 00
                    A
                             JMP
                                    0,X
                                             AND RETURN FROM ROI
1215A F7AB 7E F2CA A NOTROI JMP
                                             *** TO REG DISPLAY ***
                                    REGBEG
 1216
 1217
 1218A F7AE B6 E486
                    A ENNMI LDAA
                                    PIAPB
                                             TO CLEAR FLAGS
 1219A F7B1 86 07
                    A
                             LDAA
                                    #$07
                                             ENABLE KEY INTERRUPT CODE
 1220A F7B3 B7 E487
                    A
                             STAA
                                    PIACRB
                                             TO PIA CONTROL REG
 1221A F7B6 86 FF
                    A
                             LDAA
                                    #$FF
 1222A F7B8 B7 E486
                   A
                             STAA
                                    PIAPB
                                             ENABLE ALL KEY ROWS
 1223A F7BB 39
                             RTS
                                             ** RETURN **
 1224
 1225
 1226A F7BC BE E42F A SVSTAT LDS
                                    USP
                                             POINT AT STACKED STATUS
 1227A F7BF CE E431 A
                            LDX
                                    #UCC
                                             POINT AT PSEUDO REG AREA
 1228A F7C2 32
                      SVLOOP PULA
                                             GET STACKED BYTE
 1229A F7C3 A7 00
                             STAA
                                    ,X
                                             STORE AT PSEUDO REG RAM LOC
 1230A F7C5 08
                             INX
                                             POINT AT NEXT REG LOC
 1231A F7C6 8C E438 A
                             CPX
                                    #UPC+2
                                             PAST END ?
 1232A F7C9 26 F7 F7C2
                             BNE
                                    SVLOOP
                                             IF NOT CONTINUE LOOP
 1233A F7CB BF E42F A
                             STS
                                    USP
                                             SAVE USER SP AT INTERRUPT TIME
 1234A F7CE BE E47C
                    A
                             LDS
                                    #STKTOP-2 SET FOR RETURN
 1235A F7D1 39
                             RTS
                                             ** RETURN **
 1236
 1237
 1238A F7D2 01
                      SWINT NOP
                                             SET IRQ FLAG
 1239A F7D3 OF
                             SEI
 1240A F7D4 BF E42F A
1241A F7D7 8E E47E A
                             STS
                                   USP
                                             POINTER TO USER'S REGS
                             LDS
                                    #STRTOP INIT TO SYST AREA
```

INTS

1242A F	7DA 80	E0 F7E	C	BSR	SVSTAT	RECOVER BREAK STATUS
1243A F	7DC FE	E436	A	LDX	UPC	BACK UP PROG CNTR
1244A F	7DF 09			DEX		Silon of Thod CNIR
1245A F	7EO FE	E436	A	STX	UPC	
1246A F	TO THE OWNER OF THE PARTY.		A	JSR	OUTBKS	TAKE OUT BREAKPOINTS
1247A F		CONTRACTOR STATE OF THE STATE O	10000	CLR	UPROG	SIGNAL NOT IN USER PROG
1248A F	7E9 7E	F2CA	A	JMP	REGBEG	*** TO REG DISPLAY ***
1249			*			
1250			sir .			
1251A F	7EC FE	E43C	A UIRQ	LDX	UIRQV	GET USER IRQ VECTOR
1252A F	7EF 6E	00 .	A	JMP	0,x	*** GO TO USER SERVICE ROUTINE ***
1253			*			

Supposons que la commande "TRACE" exécute un programme à partir d'un point d'arrêt (breakpoint). "ROFFIG" est alors à 1 . "NMINT" fait appel au programme de remise des points d'arrêt à partir de la table . Ce dernier aboutit au programme de visualisation des registre "RD" .

Si aucun point d'arrêt n'était posé , "ROIFLG" est à "O"; la commande "TRACE" aboutit directement sur "RD".

Les interruptions SWI sont utilisées par le moniteur pour poser des points d'arrêt. Le moniteur pointe à l'adresse spécifiée pour remplacer le code opératoire par le code du breakpoint \$3F(instruction SWI).

Ainsi, lorsque le "User program" s'arrête sur un point d'arrêt, le sous-programme SWINT relatif à l'instruction SWI s'éxecute.

Le contenu du pointeur de pile de l'utilisateur (USP) est transféré dans le SP. Le contexte est restauré à partir de la User pile puis transféré dans les User registres (UCC, UB, UA, UX, UPC). Le UPC est décrémenté; le compteur de programme pointe à l'adresse du breakpoint.

L'adresse du point d'arrêt et son code opératoire sont sauvegardés dans la table des breakpoints .

Le programme de visualisation des registres est ensuite appelé On peut alors utiliser la touche "GO" pour examiner le contenu des "User registres".

Si on désire continuer l'exécution du programme à partir de l'endroit où l'on s'est arrêté, on revient sous le contrôle du moniteur en appuyant sur la touche "EX" puis on appuie sur la touche "GO".

L'interruption IRQ est réservée à l'utilisateur .

Deux cases mémoire (UIRQV) sont réservées pour ce vecteur d'interruption . L'utilisateur peut y mettre l'adresse de son program -me d'interruption .

La fonction _"GO" : (fig 15 et 16)

La touche "GO" réalise 3 fonctions dépendant du mode de fonction -nement en cours .

Si on est dans le mode d'examen de la mémoire ou dans le mode de visualisation des registres, la commande "GO" entraine la visualisation de la case mémoire suivante. Si on ne se trouve pas dans un de ces modes de fonctionnement, la touche "GO" peut être utilisée pour lancer le programme de l'utilisateur à partir d'une adresse ou d'un point d'arrêt.

L'indicateur "ROLPAS" est testé pour déterminer si une nouvelle adresse de lancement a été rentrée.

ROLPAS = 0 : le programme remplace le contenu de UPC par la valeur de l'adresse de lancement mise dans HEXBUF ET HEXBUF + 1 .

ROLPAS = 1 : le "User programm" s'exécute à partir de la valeur de UPC .

"UPROG" est mis à \$ 01 pour indiquer un "User program"


Un test sur "ROIFIG" détermine si des points d'arrêt ont été posés . S'il n'y a pas de breakpoints, le MPU exécute une instruction RTS de retour au "User program" . Celui-ci s'éxecute à partir de l'adresse contenue dans le UPC .

Si des breakpoints ont été posés (ROIFLG =1) on fait appel à la commande "trace" pour exécuter une instruction (celle correspondant à l'adresse du point d'arrêt). Recevant l'interruption NMI, le programme NMINT vérifie si les indicateurs pour les points d'arrêt et la fonction "trace" sont tous deux actifs(ROIFLG=1 et N=0).

. . . / . . .

fig 15 _ Routine GO de lancement d'un User program

Organigramme



```
**********
1119
1120
1121
                       GO - GO TO USER PROGRAM
1122
                     ***************
1123
1124A F6F3 7D E423 A GO
                            TST
                                            HEX DATA PRIOR TO 'GO' ?
                                   ROLPAS
1125A F6F6 26 06 F6FE
                            BNE
                                   CONTIN
                                            IF NOT; ASSUME UPC
1126A F6F8 FE E42C A
                            LDX
                                   HEXBUF
                                            GET ENTERED VALUE
                  A
1127A F6FB FF E436
                            STX
                                   UPC
                                            STORE AS GO ADDR
1128A F6FE CE F70B A CONTIN LDX
                                   #G01
                                            RETURN ADDR AFTER ROI
1129A F701 FF E439 A ROI
                            STX'
                                   ROIBAK ' SAVE IN RAM
1130A F704 86 01
                            LDAA
                                   $1
1131A F706 B7 E438 A
                            STAA
                                   ROIFLG
                                            SIGNAL SINGLE TRACE
1132A F709 20 03 F70E
                            BRA
                                   GOTO .
                                            EXIT (NO BREAKS)
                     * COME HERE AFTER RUNNING ONE INSTRUCTION
1133
1134A F70B BD F45F
                   A GO1
                            JSR
                                   INBKS
                                           INSTALL BREAKPOINTS
1135A F70E BE E42F A GOTO
                            LDS
                                   USP
                                            GET USER'S STACK POINTER
1136A F711 86 55
                   A ·
                            LDAA
                                   #$55
                                            START TEST FOR EXISTANCE OF STK
1137A F713 36
                            PSHA
1138A F714 32
                            PULA
1139A F715 81 55
                                    #$55
                            CMPA
                                            DID IT GO ?
1140A F717 26 10 F729
                            BNE
                                   BADSTK NO; STACK IS BAD
1141A F719 B6 E437 A
                            LDAA
                                   UPC+1
                                            LOW BYTE
1142A F71C 36
                            PSHA
                                            STACK FOR RTS
1143A F71D B6 E436 A
                            LDAA
                                   UPC
                                            HIGH BYTE
1144A F720 36
                          PSHA
1145A F721 86 AA
                                            SEE IF STACK STILL OK
                            LDAA
                                   #$AA
1146A F723 36
                            PSHA
1147A F724 32
                            PULA
1148A F725 81 AA
                            CMPA
                                   #$AA
                         BEQ
1149A F727 27 1E F747
                                  GOEXIT
                                            OK; FINAL EXIT SEQ
1150A F729 CE 406D A BADSTK LDX
                                            MESSAGE "-SP- ??" TO 7-SEGS
                                   #$406D
1151A F72C FF E41D A
                            STX
                                   DISBUF
1152A F72F CE 7340 A
                            LDX
                                   #$7340
1153A F732 FF E41F A
                            STX
                                   DISBUF+2
1154A F735 CE 5353 A ALTBAD LDX
                                    #$5353
1155A F738 FF E421 A
                            STX
                                   DISBUF+4
1156A F73B 8E E47E A
                                            INIT TO GOOD AREA
                            LDS
                                   #STKTOP
1157A F73E CE F0A2 A
                            LDX
                                   #DIDDLE
                                            DO-NNOTHING SUB
1158A F741 FF E419 A
                            STX
                                   MNPTR
                                            STORE AS MAIN PROG
1159A F744 7E FOBB A
                            JMP
                                   PUT
                                            ONLY ESCAPE IS RESET OR 'EX'
1160
1161A F747 FE E434
                   A GOEXIT LDX
                                   UX
                                            RECOVER USER STATUS
1162A F74A F6 E432 A
1163A F74D B6 E433 A
                             LDAB
                                   UB
1163A F74D B6 E433
                            LDAA
                                   UA
1164A F750 36
                            PSHA
                                            TEMP SAVE ON USER'S STACK
1165A F751 86 01
                   A
                            LDAA
                                    #1
                   A
1166A F753 B7 E43B
                            STAA
                                   UPROG
                                             FLAG SIGNALS IN USER PROG
1167A F756 7D E438 A
                            TST
                                    ROIFLG
                                            TRACE EXIT ?
1168A F759 27 12 F76D
                            BEO
                                   ABSOUT
                                            IF NOT; ; JUST GET GOING
1169A F75B 86 3C
                   A
                            LDAA
                                    #$3C
1170A F75D B7 E485
                            STAA
                                    PIACRA
                                            HOLDS TRACE COUNTER RESET
1171A F760 B6 E486 A
                            LDAA
                                    PIAPB
                                            READ TO CLEAR ANY INT FLAG
1172A F763 86 0E
                   A
                            LDAA
                                    #SOE
1173A F765 B7 E487 A
                             STAA
                                    PIACRB
                                             ENABLE TRACE NMI
1174A F768 86 34
                   A
                            LDAA
                                    #$34
1175A F76A B7 E485 A
                             STAA
                                    PIACRA
                                             RELEASE TIMER
1176A F76D B6 E431 A ABSOUT LDAA
                                    UCC
                                             TIMED EXIT TO USER PROG
1177A F770 06
                            TAP
                                            SET USER COND CODES
                                            GETUSER A-REG; DON'T MESS 'CC'
117BA F774 32
                             PULA
                                             *** EXIT TO USER PROG ***
1179A F772 39
                             RTS
1160
```

Si c'est le cas , D5BUG insére les points d'arrêt dans le "User - program" à partir de la table des breakpoints avant de revenir au programme de l'utilisateur . C'est de cette manière qu'un programme est exécuté à partir d'un point d'arrêt avec la touche "GO" .

III.3 Extension du KIT D5:

Grâce aux 56 Koctets réservés aux circuits externes, le KIT D5 présente de grandes possibilités dans son extension .

Le bas de la carte est un connecteur de format standard pour l'Exorciser ce qui permet au KIT de recevoir sans problèmes de nouvelles cartes en parallèle dont chacune peut présenter une ou plusieurs fonctions qui sont soit données par le constructeur soit réalisées par l'utilisateur.

On peut par exemple implanter une carte de visualisation pour pouvoir dialoguer avec un terminal vidéo ou bien avec un simple téléviseur muni d'un clavier ASC II.

De plus, on peut utiliser des moniteurs de mise au point de programmes en Hexa pour visu, imprimante, programmateur d'EPROM ...etc.

Il est possible de travailler sur des cartes de PROMS contenant les languages basic et d'éditeur assembleur.

Il ne faut pas oublier qu'on peut travailler avec la K7 grâce à l'interface cassette donné sur le KIT .

Tout ceci évoque les différentes possibilités d'extension du KIT D5; celles-ci ne demandent qu'à être exploitées pour rendre ce KIT un véritable outil de travail et de recherche.

-	
*	

CHAPITRE 3: Exemples de programmation avec le KiT D5

Dans ce chapitre, nous présentons dans une première partie quelques exemples de programmation avec le KiT D5.

La seconde partie consiste en une application du KiT pour une acquisition de données .

I - Emamplasine d'acquisition so compos de 2 ph ses:

I - 1'borloge wingter-seconde analogique

Cette application nécessite une réservation de 4 cases mémoires une case pour le registre Minute " Rmin ", une case pour le registre seconde " Rsec " et 2 cases pour le registre "RTick " . Le principe de cette horloge est d'incrémenter "RTick " aprés chaque rafraichissement des digits (qui dure environ 1,87 ms).

Au bout de 535 itérations on incrémenté "Rsec " et on initialise "RTick" pour un nouveau comptage. Le comptage peut aller jusqu'à 99 mn 59s.

L'Affichage se fait en DCB .

- L'organigramme et le programme sont donnés respectivement fig 1 et fig 2.
 - I₂ visualisation des contenus de positions mémoire par délai :

Le KiT D5 n'offre pas la possibilité de vérifier qu'un programme est rentré correctement ou du moins pour le faire, il faut appuyer chaque fois sur la touche "GO", ce qui n'est guère pratique

Dans ce but, nous avons élaboré un programme d'affichage par délai byte par byte du programme à vérifier .

Deux cases mémoires sont réservées pour spécifier l'adresse du programme à vérifier et 2 autres cases "Tmin et Tsec " sont prévues pour le délai d'affichage. Le comptage du délai DCB peut aller




fig 2 - programme de l'Hortoge Minute-Seconde \$ 0005

		oinitialisation
0001 0002 0003 0004	00 RMin. 00 RSec. 00 JRTick	
		odémarrage
0005 0008 000B	CE 000E FF E419 7E FUBB	LDX # TIME STX MNPTR JMP PUT
		- o programme TIME
000E 0040 0044	DE 03 _TIME. 08 DF 03	INX de l'HORLOGE.
0013 0016 0018	8C 0217 26 2C CE 0000	STX RTICK CPX # 535 (\$0217) - yat-ll 1 seconde? BNE VISU
001B 001D 0020	DF 03 7C 0002 96 02	LDX # 0000 STX RTICK - Effacer RTICK. INC RSec enregistrer 1 sec.: LDA A RSec.
0022 0024 0025	8A F5 43 2 6 1D	ORAA # F5 _ yat-il 10 sec? COM A BNE VISU
0027 0029 0028	96 02 88 06 97 02	LDAA RSec correction ADDA # 06 ADD6. STA RSec.
00 2 D 002F	81 60 26 13	CMPA # 60 - yat-il 60 sec.? BNE VISU
0031	7F 0002 7C 0001	CLR RSec effocer Rsec.
0037	96 01	LDAARMin.
003.9 003.B	8A F5 43	ORA A # F5 - yat-il 10mn?
003C 003E 0040 0042	26 06 96 01 8B 06 97 01	BNE VISU LDAA RMin correction ADDA # 06 ADD6. STAA RMin.
0044 0046 0049	DE 01 _VISU_ FF E42C BD F120	LDX RMin Charge des HEXBUFS par STX HEXBUF les Confenus de Rmin et Rose.
004c 004E	86 03 BD F195	JSR DYSCOD - Décodage 7 segments. LDA A# 200000011 - Effacer les 2 premiers JSR CLRDS - digits.
0051	39	RTS - Retour à l'affichage.

fig 3 - Organigramme de visualisation des contenus de positions mémoires par délai




fig4-	programme de	VISUALISATION des Contenus	de positions
2.7	1-10 di annici de	VISUALISATION des Contenus	de position

9.2	1-1-91011111	7 TISUME	JOATION des Conten	us de positions
	ý	\$0008	1	némoire par délai.
0000 0001 0002 0003 0004 0005 0006	00 00 00 00 TSec. Tmin. Jadresse Jepart	Rmin. Rsec.] RTick	Imitia Rési	ervation
0008 0006 000E	CE 0011 FF E419 7E FOBB		LDX # PROG. STX MNPTR JMP PUT	arrage Tamme
0013 0013 0014 0013 0018 0018 0018 0018 0018 0018 0018	DE 0217 02 0217 02 0217 00 00 00 00 00 00 00 00 00 00 00 00 00	-TEST_	and the second s	- RAZ de Rtick. - enregistrer 1 sec. - Yat-il 10 sec? - correction ADD6. - yat-il 60 sec? - éffacer Rsec engegistrer Imn Période daffichage. - Passer à la case Inémoire suivonte. - RAZ des

jusqu'à 9mn 59s .

- L'organigramme et le programme sont donnés en fig 3 et fig 4 .

II - Utilisation du KiT D5 pour une acquisition de données:

II.1. Synoptique d'une chaîne d'acquisition :

La figure 5 représente le synoptique d'une acquisition de données .


L'élément central de cette chaîne est un microordinateur qui doit être couplé à un interface analogique comprenant successivement :

- les capteurs et leurs amplis associés.
- un multiplexeur (n voies ou caraux) qui permet la sélec
 - un échantillonneur bloqueur
 - un convertisseur Analogique /Numérique

Le microordinateur réalise l'acquisition de l'information analogique apparaissant sur les canaux en les explorant séquentiel-lement. Le résultat de cette acquisition peut être traité puis stocké ou envoyé sur un organe de sortie(visualisation, enregistrement sur K7, imprimante ...etc).

Un cycle complet d'acquisition comprend : la commande de multiplexage (avec la possibilité de validation du multiplexeur par
timing), la conversion et le stockage de la donnée; ces mêmes opérations étant répétées n fois pour une prise en compte de toutes
les entrées.

Pour notre étude, vu que nous ne disposons pas de capteurs ni de multiplexeur, nous avons été amené à ne considérer qu'une seule voie. Le capteur correspondant est simulé à l'aide d'une tension variable.



Environnement «NUMÉRIQUE»: Le MICROOR DINATEUR

Environnement « ANALOGIQUE >>

fig 5.

Comme microordinateur, nous disposons du KiT D5 .

Le convertisseur A/N utilisé est du type ADC 0804 de &bits, il se - ra commandé à travers le " USER PIA " du KiT.

Le timing est réalisé par " SOFT " .

L'organigramme de la figure 6 décrit les ddifférentes phases de notre étude .

La première phase est réservée à l'acquisition de données, la seconde au traitement de données, la troisième à la visualisation du résultat.

- Notre application consiste à réaliser la première phase qui est l'acquisition de données puis de visualiser le resultat (3 eme phase).
- Pour la phase de traitement (representée en pointillé), nous presentons au paragraphe II un exemple se qui à une sonde de température.
- II₂ Etude de l'interface parallèle PiA 6821 et du convertisseur Analogique /Numérique :
 - * <u>Le_PiA_6821_(_L'USER_PiA_"Ug"_)</u>:


Dans ce paragraphe ous no selimite qu'à la programmation de cet interface .

Pour une étude plus détaillée, seréférer à la bibliographie ligne N°1 et 2.

L'interface PiA 6821 possède 2 ports A et B de 8 Entrées/Sorties. Chaque port a un registre de contrôle un registre de donnée, et 2 signaux de commande(fig 7).

Chaque registre recistre est séléctionné par les premières lignes d'adresses Ao et A₁ correspondant sur le PiA à RSo et RS₁ :

fig 6 - URGANIGRAMME GÉNÉRAL (pour une seule voie)



RS ₁	RS _O	Registre	Port	Designation
0	0	de données	! A	PiA AD
0	1	de contrôle	А	PiA AC
1	0	de données	B	PiA BD
1	1	de contrôle	В	PiA BC

Le fonctionnement des 2 ports A et B est identique.

Pour notre application, on utilise le port B

Le signal de commande CB_2 est bidirectionnel et peut donc être programmé soit en entrée, soit en sortie.Par contre CB_1 est toujours en entrée.

Les fronts actifs de CB₁ et CB₂ sont programmables.

. mode de fonctionnement du PiA voir fig 8

Lorsque le bit 5 est à 1 , le signal de commande CB₂ est déclaré en sortie . Il est possible alors de programmer le port B suiant 3 modes qui sont :

- Le mode "positionnement à 0 ou 1 ": 😥 b5=1,b4=1,b3=0ou1
- Le mode "Sortie impulsion": 11 b5=1,b4=0,b3=1
- Le mode "dialogue " : 11 b5=1, b4=0, b3=0

Pour notre application on opte le 1er mode.

On génére un front positif sur CB_2 par positionnement à zéro puis à 1 .

Le signal CB₂ active l'entrée WRITE (XWR) du convertisseur .

Le basculement de "0" à "1" de cette entrée provoque le transfert de la donnée convertie à partir du buffer du convertisseur vers le registre du port B (PiA BD) .

Tension à




fig 8 - Synoptique de la détermination du mot de Commande et détat du PIA

* Le convertisseur Analogique/Numérique : ADC 0804.

Le ADC 0804 est un circuit CMOS, travaillant par approximations successives .

Son alimentation est de + 5 V.

Il est parfaitement compatible avec la logique du MPU .

Ses caracteristiques sont :

- une résolution de n=8 bits .
- une tension de référence Uref = + 5 V .
- -un temps de conversion $t_C = 100 \, \mu \, s$
- un temps d'accés tacc = 135 n s.
- La tension de l'échelon correspondant au bit du poids le plus faible (LSB); sera :

$$e = \frac{Uref}{2^n} = \frac{Uref}{2^8} = \frac{5 V}{256} = \frac{19,53 \text{ mv}}{2 \cdot 19,53 \text{ mv}}$$

- L'erreur commise sur la conversion, donnée par la

formule:
$$\xi_c \leqslant \frac{1}{2} \cdot \frac{\text{Uref}}{2^n}$$

sera:
$$\epsilon < 9,76 \text{ mv}$$
.

II 3 - Schéma de montage:

Notre schéma comporte le convertisseur A/N dont son entrée de séléction de boîtier est toujours validée ($\overline{\text{CS}}$ est au niveau bas). L'A.D.C. travaille continuellement de telle manière que le résultat de la conversion de la tension analogique se trouve en permanence sur le Buffer tri-state de sortie ($\overline{\text{RD}}$ au niveau bas).

Un front actif montant sur " \overline{WR} " (voir fig 10).entraine le transfert du résultat sur le port B de l'interface (PiA BD).





fig 9 - Schéma de montage



Output Enable and Reset INTR




fig 10 - Signaux de fonctionnement du Convertisseur donnés par le Constructeur

II₄ - programmes:

II 41 - Sous programmes :

- A. Sous programmes de l'horloge et de son initialisation :
- Sous programme de l'horloge (\$. EOOE):

Ce sous programme ressort de l'application precedente(parag. I1) sauf qu'il ne posséde pas de sortie pour affichage .

- . L'organigramme et le programme sont donnés respectivement en fig 11 et fig 12 .
- Sous programme d'initialisation des registres horloge(\$ E07C):

Etant donné que nous faisons souvent appel à cette initialisation des registres horloge, nous avons jugé utile de l'employer en sous programme.

. Son programme est donné par le listing fig 15

B - Sous programmes "RESULt" et -ENd --

Le principe est éxactement le même pour les 2 mots .

Les 2 , sont utilisés pour le programme principal 2 d'affichage Le 1^{er} s'affiche avec le delai du programme principal 2 d'affichage 10 s .

Le second représente la fin d'affichage des données.

- Le sous programme "RESULt " est donné par le listing
- le sous programme "ENd " est donné par le listing fig

C - Sous programme "DATA" (\$ E089):

C'est le sous programme le plus important faisant la liaison du "Hard " au "programme principel 1" de lecture des données .

Au départ, il initialise tout le port B puis il génére un front o sur CB2, le convertisseur sera donc averti et trans-fèrera son résultat au PiA BD. Le microprocesseur vient lire l'information sur le port B.Il reconstitue la valeur lue du binaire à sa vraie valeur en "DCB" (mV) en passant par une multiplication.

Il stocke le crésultat dans 2 cases mémoires, il réinitialise le port B de l'interface et revient au "programme principal 1".

. L'organigramme et le programme sont representés respecti -vement en fig 16 et fig 17 .

II 42 . " programme principal 1 " (\$ EOD6):

C'est le programme le plus important nous permettant l'acquisition de la donnée d'une manière séquentielle.

Le delai est programmable. Les cases mémoires \$ E008 et \$E009 representent respectivement registre de la période partie minute "Tmin" et registre de la période partie seconde "Tsec".

La période { "Tmin", "Tsec "} s'écrit normalement lors de sa programmation (en DCB).

Le nombre de mesures "N" sera aussi programmable.

Il sera contenu dans la case mémoire \$E004 et s'écrira en Hexadecimal.

Il peut aller jusqu'à \$ FF (c'est à dire 256-1 en decimal).

Dans notre application, la capacité de la RAM reserveé pour le stockage ne dépasse guère les 128 octets par conséquent le nombre de mesures "N" qu'on pourra atteindre sera: N= 128 _1=63

- (le "_1" est reservé pour l'adresse du sous programme "RESULt").

 Le "programme principal 1" demarre à partir de \$EOD6
- . L'organigramme et le programme sont donnés respectivement aux fig.18 et fig 19.

II 43 . "programme principal "2 (\$ E12D):

C'est le programme qui nous permet de visualiser le résultat de la série de mesures "N" .

Ainsi, lorsque le "programme principal 1 " entamme cette serie "N", l'affichage des résultats s!éffectue automatique et jusqu'à visualiser toutes les mesures .

Si on veut démarrer le "programme principal 2" aprés une 1 revisualisation, on aura ainsi le choix pour programmer N une nouvelle fois en une valeur N'.


L'adresse de démarrage de ce programme est : \$E1.2D.


. L'organigramme et le programme sont donnés respectivement aux fig 20 et fig 21 .


II 5 - Exemple de traitement de données de temperature :

Pour illustrer un exemple de traitement de donnée , nous avons utilisé les caractéristiques d'une sonde de température de resistance en Nickel et fabriquée par Wishay - Micromesures .

Il s'agit donc de reconstituer la courbe réélle des température à partir des valeurs mesurées en tension.(mV).







Ainsi pour se rapprocher de la courbe réélle nous utilisons 3 points A,B et C.

-Si la valeur de la donné "V" en millivolt se trouve dans la pa partie linéaire A B , nous appliquerons la formule suivante :

$$T = V$$
. $TB - TA$. $VB - VA$.

- Si la valeur "V" se trouve entre B et C.

On fera:
$$V = T$$
. $\frac{Vc - V_B}{T_C - TB} + VB - TB$. $\frac{Vc - V_B}{Tc - TB}$

$$T = \frac{\text{Tc} - \text{TB}}{\text{Vc} - \text{V}_{\text{B}}} (\text{V} - \text{V}_{\text{B}} + \text{TB} \cdot \frac{\text{Vc} - \text{V}_{\text{B}}}{\text{Tc} - \text{TB}}).$$

L'organigramme de cet exemple est donné à la figure 22 .

fig 11_ Organigramme de l'horloge Minute-Seconde.

max. 99 minutes 59 secondes

(environ 1 40 min)




fig 16 - Organigramme DATA. Ordre à la prise en compte de la donnée, sa reconstitution en sa vraie valeur en DCB et sonstockage; Puis initialisation du PiA(portB).




fig 18 - Organigromme principal 1

de lecture de la donnée à partir du DATABUS du

Convertisseur A/N jusqu'à son stockage en sa Vraise

Valeur en DCB avecun délail'T"





fig 20 - Organigramme principal 2 d'affichage de données une par une






fig 22 - Organigramme de traitement de données pour une sonde de l'empérature

* RÉSERVATION DES CASES MÉMOIRES :

```
0001 } - pour l'adresse du sous programme RESULT

E000 - pour RMInute

E001 - pour RSeconde

E002 } - pour RTICK

E003 } - pour RTICK

E005 - début d'adressage (0002) pour IX du programme principale 1

E007 - pour l'enregistrement du nibre de mesures "n".

E00A } - pour la reconstitution de l'information de sa valeur binaire en sa valeur décimale

E00C } - pour l'adresse à visualiser son contenu. Réservé au prog. principol 2. L'adresse sous contient le 512 RESULT.
```

* YARIABLES :

E004: "N" nbre de mesures que l'on veut éffectuer ou lire (en écriture HEXADECIMALE jusqu'à FF=256).

E008: TMin

période de la série de mesures que l'on

veut se fixer.

En écriture Decimale (valeur de l'heure

proprement dite)

~

fig 12. Sous Fogramme HORLOGE \$ EDOE

E00E	FE E002		LDX RTICK	Enregistrer le
E011	08		INX OTICE	Tick de
E012	FF E002		STX RTICK	l'horloge.
E015	80 0217		CPX# 535 (\$0217)	yat-il & Seconde?
E018	26 33		ONE RETOUR -	
EOIA	CE 0000		LDX # 0000	207 L 07:-1
EDID	FF E002		STX RTICK	RAZ de RTICK.
E020	7C E001		INC RSec.	Enregistrer & seconde.
E023	B6 F001		LDAA RSec.	. 9
E026	8A F5		ORA # F5	Est -ce qu'on a 10 sect
E028	4-3	00	COMA	
E029	26 22		BNE . RETOUR .	
E02B	B6 E001		DA A RSec.	
E02E	8 8 06		ADDA # 06	correction ADD6.
E030	B7 E001		STA A RSEC	
E033	81 60		CMPA # 60	Est_ce qu'on a 60 sec. 9
E035	26 16	•	INE -RETOUR.	
E037	7F E001		CLR RSec.	Estacer Rsec.
E03A	7C E000		INC RMin	Esfacer Rsec. Enregistrer 1 minute.
E03D	B6 E-000		DAA RMin.	
E040	8A FS		ORA #F5	Est-cequ'on a 10 min.?
E042	43		COMA	1
E043	26 08		BNE .RETOUR.	
E045	B6 E000		LDAA RMIN.	
E048	8B 06		ADDA # 06	Correction ADD6.
E04A	B7 E000		STAA RMin.	- Carrie Carrier III - Maria Ays
E04D	39	RETOUR.	RTS	retour de subroutine.
			WO 2010 - W.	

fig 13. Sous-programme RESULT \$ E04E

EO4E	CE 7779	LDX # 7779	"RE" code 7 Segments
E051	FF E41D	STX DISBUF	`mu"
E054 E057	CE 6D3E FF E41F	LDX # 6D3E STX DISBUF+2	20 _ /-
EO5A	CE 3878	LDX # 3878	"Lt"_ //
E05D E060	FF E421 39	STX DISBUF+4	Retour de Subroutine.

fig 14_ Sous.programme -ENd--\$ E051

CE 4079	LDX # 4079	-E Lode 7 Segts
FF E41D	STX DISBUF	200
CE 375E	LDX # 375E	"nd". //
FF E41F		
CE 4040		. ""
FF E421	STX DISBUF+4	
CE FOAZ	LDX # DIDDLE	adresse de retour à
FF E419	STX MNPTR	l'affichage
7E FOBB	JMP PUT	17 3
	FF E41D CE 375E FF E41F CE 4040 FF E421 CE F0A2 FF E419	FF E41D 5TX "DISBUF CE 375E LDX # 375E FF E41F STX DISBUF+2 CE 4040 LDX # 4040 FF E421 STX DISBUF+4 CE FOA2 LDX # DIDDLE FF E419 STX MNPTR

fig 15. Sous.programme d'initialisation des registres de l'Horloge \$ E07C

E07C	7F E000	CLR	RMin	
E07F	7F E001		R5ec	
E082	7F E002			3 n= - E
E085	7F E.003	I R	E003	} RTick
E088	39	RT5		3

fig 17. Sous-programme DATA \$ E089

B7 E483 B7 E482 C6 34 86 3C F7 E483 B7 E483 B6 E482 B7 E00B 4F 5F	CLRA STAA PIABC STAA PIABD LDAB#34 LDAA#3C STAB PIABC STAA PIABC LDAA PIABC LDAA PIABC CLRA CLRA	du PiA port B. Gónérer Le front montant Sur CB2. prendre finformation.
27 14 .BCL2. 8B 19 19 B7 E00A 17 89 00	BEQ ST1 ADDA # 19 DAA STA A EOCA TBA ADC # 00	- valeur du LSB du C.A/1
16 B6 E00A 7A E00B 7E E0A8 FE E005 -ST1- A7 01 A7 00 08 08 FF E005 B6 E482 4F B7 E483 B7 E482	TAB LDA A EOOA DEC EOOB JMP BCL2 LDX EOO5 STA A O1, X TBA STA A OO, X INX INX STX EOO5 LDA A PIABD CLRA STA A PIABD STA A PIABD	- Stockage de notre in formation (en DCB) à l'adresse indiquée préparer une nouvelle adresse initialiser de mouveau notre PiA Retour ou
	B7 E482 C5 34 86 E483 B7 E483 B6 E482 B7 E00B 4F 5F B1 E00B 27 14 8B 19 19 16 E00A 7A E00B 7E E0A8 FE E0A8	67 E483 STAA PIABC 87 E482 STAA PIABD C5 34 LDA B # 34 R6 3C LDA A # 3C F7 E483 STAA PIABC B7 E483 STAA PIABC B6 E482 LDAA PIA BD B7 E00B STAA E00B CLRA CLRB CMPA E00B S7 A4 ADDA # A9 DAA STAA E00A ADC # 00 DAA TAB LDAA E00A TAB LDAA E00A ADC # 00 DAA TAB LDA E005 FE E005 ST1 - LDX E005 STAA 01,X TBA STAA 01,X TBA A7 00 STAA 01,X TBA STAA PIABD CLRA STAA PIABD CLRA STAA PIABD

fig 19 - PROGRAMME PRINCIPAL 1

\$ EOD6

	_	o initiali	sation
EODG EODC EODF EOES EOES EOES EOEB	CE 0002 FF E005 CE E04E FF 0000 BD E07C BD E089 7F E007 7C E007	LDX # 0002 STX E.005 LDX # E.04E STX 0000 JSR E.07C JSR E.089 CLR E.007 INC E.007	- début d'adresse pour stockage des données adresse du S.P. RESULT dans 0000 S.P. de R.A.T. des Reg. Hortoge - S.P. DATA.
	3	o démai	rage
EOEE EOF4 EOF4	CE EOF7 FF E419 7E FOBB	LDX # PROG1 STX MNPTR JMP PUT	
		o progr	ramme1.
EOF7 EOFA E1000 E1000 E1000 E1100 E1110 E1	B6 E001 B1 E009 2D C B6 E000 B1 E008 2D A4 BD E07C 7C E007 B6 E007 B1 E004 2F 03 7E E12D BD E089	ROG1. JSR EDDE LDAA RSEC. CMPATSEC. BLT VISU LDAA RMIN. CMPATMIN. BLT VISU JSR EDFC INC EDOF LDAA EDOF CMPA EDOF CMPA EOOF BLE NEW MES. JMP PROG.2 ISU_ JSR ED89 ISU_ LDAA EDOF STA A HEXBUFF2 JSR DYSCOD LDAA#% OOMHOO JSR CLRDS RTS	- S.P. HORLOGE - Comparaison de la pério de "T". - S.P. de RAZ. des Reg. Horloge. - Incrémenter n. - Comparer n à N. - ad. du prog. principal 2 - S.P. DATA - décodage 7 segments. - masque pour affichage bur 2 prémiers Digits. - Retour à PUT.

fig 21_ PROGRAMME PRINPAL 2 \$ E12D

		_oInitial	lisation
E12D E130 E132 E135 E138	BD E07C 86 00 B7 E007 CE 0000 FF E00C	JSR EO7C LDAA#00 STAAE007 LDX#0000 STX EOOC	_ S.P. RAZ des Reg. Horloge. _ initialiser le Reg. de n. _ première adresse à lire.
		_odéma	rrage
E13B E13E E141	CE E144 FF E419 7E FOBB	LDX # PROG STX MNPTR JMP PUT	2
		_oprog	ramme 2
E144ACFEE1556EEEEEEEEEEEEEEEEEEEEEEEEEEEEEEEEE	8C 0000 26 06 BD E04E 7E E165	ELDX EOOC CPX # 0000, BNE DONNEE JSR EO4E JMP TEST LDAA OO,X STAA HEXBUF+1 LDAA EOOT STAA HEXBUF+2 JSR DYSCOD JSR EOOE LDAA RSec. CMPA # 10 BLT AFFICH INC EOOT LDAA EOOT CMPA EOO4 BLE INITIAL. JSR EOOC INX INX STX EOOC	- S.P. Result - Chat de donnée, poids fort. - Chat de donnée, poids faible. - Chat du me de la mésure. - décéade en 7 seats - Dériode d'affichage (10/14) - incrémenter le numéro de la mosure. - Est se que n=N? - S.P. de - End S.P. de RAZ. des Reg. Hortose Préparation de la jorochaine adresse. - Retour à Put.

II-6 Conclusions:

. Les programmes de l'application que nous avons présentée peuvent être stockés dans une EPROM.

La zône mémoire allant de \$E000 à \$E009 réservée à l'initialisation et à la programmation des paramétres N et T doit être située alors dans une partie de mémoire RAM .


Le circuit intégré "6846" étudié au chapitre 1 peut être utile dans notre application. En effet, il possède une PROM, un port d'E/S et un timer; le port B remplacera le "User PIA", le timer remplacera le timing par SOFT (et donc libèrera le microprocesseur de ce fonctionnement).

La PROM, vu sa capacité de 2K octets pourra contenir tout le programme d'acquisition et aussi plusieurs sous-programmes de traitement suivant le type de capteur utilisé. L'utilisation de ces sous programmes se fera en correspondance avec la mesure effectuée.

. Notre application peut être améliorée et étendue au domaine de la télédétection. Elle rentre plus précisément dans une aide à la mise au point de modèle de caractérisations des objets au sol par télédétection.

Les centres d'interprétation ont pour but principal d'établir une corrélation entre le rayonnement mesuré et la nature des "objets" au sol émettant ce rayonnement.

Dans le cadre de cette phase d'interprétation, on est amené à connaître certains paramétres de l'objet en question tels que température de surface, éclairement, taux d'absorption et de réflexion... etc. L'acquisition et le traitement de ces informations sont effectués à l'aide d'un micro ordinateur. Les résultats sont transmis au centre d'interprétation où ils seront exploités.



Système de Télédetection

Conclusion

Cette étude du KIT D5 est utile pour la compréhension d'un système à microprocesseur en l'occurence un micro ordinateur.

La facilité de mise en oeuvre du KIT, son faible prix de revient et surtout ses grandes possibilités d'extension grâce à son connecteur compatible EXORCISER en font un excellent outil d'initiation voire même de travail, pour de multiples applications.

Par ailleurs, de par sa conception, nous le voyons très bien utilisé lors de travaux pratiques sur microprocesseurs dans les écoles et les universités.

Nous espérons que cet ouvrage sera très instructif pour les étudiants désirant s'initier au microprocesseur 6802 .

TABLE 3 - ACCUMULATOR AND MEMORY INSTRUCTIONS

ADDRESSING MODES

the state of the s

OPF No. OPF No.				網絡	ED	1 1	DIRE	CT		INDE	X		EXTR	D	11	apr	FO	BOOLEAN/ARITHMETIC OPERATION		-	-	*	٠
Add Acrist ADDA ADDA ADDA ADDA ADDA ADDA ADDA AD	OPERATIONS	MNEMONIC	01	-		1	-			Diff Citizen	115	200		Sylvin		-						13	
Add Acmiss ABA Add wm Carry ADCA ADCB CS 2 2 90 3 2 A0 5 2 60 4 3 ADCB A	Add	AGDA	I BB	7	,	-		-	+			-		-	l ur		-		-	Ľ	-	É	
Add Acmiss Add Adwints Adwints Add Adwints Add Adwints			120.000						3 100			0100004							1			1	
Add with Gray A DCB	Add Acmites	ABA						-	1		•	1.0		,	10		100	A CONTRACTOR OF THE CONTRACTOR	100			1	
And ANGE DO 2 2 DR 3 2 LA 5 2 DR 4 3 DR 4 4 5 DR 4 4 DR 4 DR 4 4 DR 4 4 DR 4 A DR 4 A DR 4 DR 4	Add with Carry	ADCA	89	2	2	99	3	,	100	4	2	00		- 2	10	6		A CONTRACTOR OF THE CONTRACTOR	- 1		1	1	
And AND A Set 2 2 96 3 2 As 5 2 84 4 5 9 1 84 4 7 9 1 84 4 8 9 1 84 4 8 9 1 84 5 8 9 1 84 4 7 9 1 84 5 8 9 1 84 4 7 9 1 84 5 8 9 1 84 4 7 9 1 84 5 8 9 1 84 4 7 9 1 84 5 8 9 1 84 4 7 9 1 84 5 8 9 1 84 4 7 9 1 84 5 8 9 1 84 4 7 9 1 84 5 8 9 1 8			100000																1		1	1	
Bit Test BITA STAB STAB	And	ANDA	84						10000										1:	9	1	1	
Bit Test									4			A PORCE									1	1	
Clear CLR	Bit Test		E. 111 A SOLD			A POST			1 150,73			4 (0-10)						TOTAL MANAGEMENT OF THE PROPERTY OF THE PROPER	0		1	1	
Clear			9.000															I Section Co.			1	t	
Compare CLIFA CLIFB CLOMA CLIFB COMMA CLIFB COMMA COMMB COMM	Clear		1		-	1													6		1	:	
Compare CLIRB COMPA COMP									1 01	: :/.	16	111	6	- 3	022	-					R	S	
Compare									1						1						R	5	
Compare Acentrics COMA COMA COMA COMA COMA COMA COMA COMA	Compare		81			61	-				-		9		5F	2	1				R	S	
Complement, 1's COM COME COME COME COME COME COME COME		CC2.V/44/4/6/6	715174			1			1000										10		t	1	
Complement 1's	Compare Acetur	100 P	-	-		10	3		1 51	5	- 2	EI	4	3				8 - M			1	1	
COMM COMMINS TAR SEA NET STAR STAR STAR STAR STAR STAR STAR STA						1			1						11	2	1	A - B			1	1	
Complement 2	comprement, 13					1			63	7	2	73	6	3				M · M			1	1	
Complement Property NEGA NEGB						1								1	43	2	1	Ā→A			11	1	
Mage Mage Med Me	Complement 2's	PVASCOULD 1							1					1	53	2	1	B - B			11	,	
Medical Adjust: A DAA Decrement DEC DECA		22/1/11/2/				1			60	7	2	70	6	3				00 - M - M			1	;	ŀ
Decrement DEC DECA D	inegate/					1			1						40	2	. 1				100	:	
Decrement DEC		757777													50	2	1	MARCO SECTIONS	1	-		100	
Decrement Dec	Decimal Adjust, A	DAA													19							~ P	
DECA	0	1225																		-	.1	1	
Exclusive OR CORP	Decrement	Programme 1							6A	7	2	7A	6	3					1-1	_	.		
Exclusive OR CORD		1000000000							1						4A	2	1			-1	:1	:1	
Exclusive OR	- Acceptanticum to	DECB																	1 1	•	1	!	
Commonstrate Comm	Exclusive OR	EORA	88	2	2	88	3	2	AB	5	2	88	4	3	7.55				1 1	•	11	1	
INC		EORB	CS	2	2	80			100000										1 1	•			
INCA INCB	ncrement	INC							10-77-14										1 1	•	1		
INCB		INCA												-	40					•	1		
LOAA																	0.501			•	1	1	
Dr. Inclusive OBAA ORAB ORAB ORAB ORAB ORAB ORAB ORAB	load Acmitr		86	2	2	96	3	2	46	5	,	96		2	20					•	1	1	
Dr. Inclusive		14000000000				MILLS.		00074										Maria Maria		•	:	1	
Push Date PSHA PULA PULA PULB PULA PULB PULA ROLE Right Roll Hardward Ro	or Inclusive	120120000	18.50								100001			Sinta				W -8		•	1	11	
PSHB PSHB PSHB PSHB PSHB PSHB PSHB PSHB		P 20 Y 20						- 1										A+M→A			11	ا:	
PSHB PULB PULB PULB PULB PULB PULB PULB PUL	Auth Data	16-5-0-51-6-1	LA	4	2	UA	3	2	EA	5	2	FA	4	3				B + M - B			1	اا	
Pull Data Pull B Rotate Left Rot B Rot B Rotate Right Rotate Righ	USIN DEN	100000000000000000000000000000000000000						1						- 1		4	1	A - MSP, SP - 1 - SP					
Pulb Roll	bult Days	100 may 545 Cl						- 1						-1	37	4	1	B MSP. SP - 1 - SP			900	- 1	
Solution Color C	IIII Dela														32	4	1				- 1	-1	
ROLA ROLB ROLB RORA	Poteto Lela	Laborator Co.													33	4	1					- 1	
ROLB RORB RORB RORB RORB RORB RORB RORB	William Fell				1				69	7	2	79	6	3							0.00		
Notate Right RORA					- 1										49	2	1	A) LOS ITTITUES		- 1			
RORA RORA RORA RORA RORA RORA RORA RORA		A CALL STREET,			1										59	2	1			- 1		. [2	
RORA RORB RORB RORB RORB RORB RORB RORB	iotate Right				- 1				66	7	2	76	6	3				(A)				M	
ASL		7 10 10 10 10 10 10 10 10 10 10 10 10 10			- 1										46	2	1	All the second s		- 1			
ASL		V10/00/20/20/20/20/20/20/20/20/20/20/20/20												- 1			60			5010		·P	
ASLA ASLB hiti Right, Arithmetic ASR ASRA ASRB hiti Right, Logic LSR LSRA LSRA LSRA LSRA STAA STAA STAA STAB inbitract SUBB CD 2 2 90 3 2 A0 5 2 80 4 3 Shift Americ SUBB CD 2 2 90 3 2 A2 5 2 82 4 3 Shift Americ SBCB CD 2 2 92 3 2 A2 5 2 82 4 3 Shift Americ SBCB CD 3 2 70 6 3 Shift Americ SBCB CD 4 7 2 70 6 3 Shift Americ SBCB CD 2 2 92 3 2 A2 5 2 82 4 3 Shift Americ SBCB CD 3 2 70 6 3 Shift Americ SBCB CD 4 2 70 6 3 Shift Americ SBCB CD 4 2 70 6 3 Shift Americ SBCB CD 5 2 FB 4 3 Shift Americ SBCB CD 6 2 7 7 7 8 3 Shift Americ SBCB CD 7 7 8 8 8 8 8 8 8 8 8 8 8 8 8 8 8 8 8	hill Left, Arithmetic								68	7	2	78	6	-10		-		*(
ASLB ASR		ASLA						1				100	-		48	2	,	The second was a second	1000	-			
ASR		ASLB			3	12		1						- 1			0001		239				
ASRA ASRB LSRR LSRR LSRR LSRB STAA STAA STAA STAA STAA STAA STAA SUBB CO 2 2 90 3 2 A0 5 2 B0 4 3 A M - A M - B M	hift Right, Arithmetic	ASR							6/	7	2	77	6		-	5		0, 0, 0,	72.0	14 14	100		
ASR LSR LSR LSR LSR LSR LSR LSR LSR LSR L		ASRA													4.7	2	,		100	-2.3		1	
LSR		ASRB												110				- dimmi - D	(202)				
LSRA LSRB Idre Acmiliz STAA STAA STAB DOT 4 2 A7 6 2 B7 5 3 DOT 4 2 E7 6 2 F7 5 3 DOT 4 2 E7 6 2 F7 5 3 DOT 4 2 E7 6 2 F7 5 3 DOT 4 2 E7 6 2 F7 5 3 DOT 4 2 E7 6 2 F7 5 3 DOT 4 2 E7 6 2 F7 5 3 DOT 4 2 E7 6 2 F7 5 3 DOT 4 2 E7 6 2 F7 5 3 DOT 4 2 E7 6 2 F7 5 3 DOT 4 2 E7 6 2 F7 5 3 DOT 4 2 E7 6 2 F7 5 3 DOT 4 2 E7 6 2 F7 5 3 DOT 4 2 E7 6 2 F7 5 3 DOT 4 2 E7 6 2 F7 5 3 DOT 4 2 E7 6 2 F7 6 3 DOT 4	hift Right, Logic							1	54	7	2	7.0	2	90.4	41	-	*	TO A COLUMN TO THE COLUMN TO T	200	- F		K	
STAA	00 W-575							1	4.	*			9		44							1	
STAA		DEPOLENCE VI												1	20,5								
STAB SUBA SUBA SUBA SUBB CO 2 2 00 3 2 ED 5 2 FB 4 3 Subtract Acmitrs. SBA Subtract Acmitrs. SBCB SUBCB SUBC	tore Acmity	100000000000000000000000000000000000000				97	A	2	6.2	6	,	D1		200	24	2	1	-/		P	1	10	į
## ## ## ## ## ## ## ## ## ## ## ## ##												-		20.0			1			1	11		
SUBB SBA SBA SBA SBA SBA SBA SBA SBA SBCB C2 2 92 3 2 A2 5 2 B2 4 3 SBA	ibtract		80	2	2			650												. 1	1	1	
Abtract Acmitrs. SBA Abtr. with Carry SBCB SCB CC 2 2 D2 3 7 E7 5 2 F2 4 3 Anster Acmitrs TAB TBA TST TSTA TSTA TSTA TSTB Abtr. with Carry SBCB CD 2 2 D2 3 7 E7 5 2 F2 4 3 TSTA TSTA TSTB TSTA TSTB TSTA TSTB TSTB								6-10										A M · A		. 1			
### A - B - A - A	btract Acmitys		uni.	-	4	00	3	4	EU	D	2	+0	4	100		28		B - M → B		. 1			
SBCB C2 2 2 D2 3 2 E7 5 2 F2 4 3		200 March 1980 March 1	E2	,	,	0.2	2	-	4.5						10	2	1	A - B - A		. 1	S 125		
ransfer Acmitrs TAB TBA TBA TST TSTA TSTB TSTB TSTB TSTB	Constitution of the Consti															ä		A - M - C - A		. 1	11	1	
TBA TBA TST TST TSTA TSTB TSTB TSTB TSTB	rander Armites	0.000000000	u	1	2	0.2	3	2	£2	5	2	F2	4	3						. 1	1		
184, Zero or Minus TST	and Action's										1				16	2	1	The state of the s		. 1	1;	1	
1STA 1STB 4D 2 1 A 00 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1	et Zero or Minus								35			100.00			17	2	1	B - A		1.5	1:		
151A 15TB 40 2 1 A 00 •• 1 1	er, cero or minut								60	7	2	70	6	3			1	M - 80		1.	1.		
1516					1									14	0.0	2	1	The second secon		100	1.	F	
		1218	35											1	D :	2	1	B - 00		< 100	100	R	

LEGEND:

- OP Operation Code (Hexadecimal):
- Number of MPU Cycles;
- Number of Program Bytes:
- Arithmetic Plus:
- Arithmetic Minus;
- Boolean AND.
- MSP Contents of memory facation pointed to be Stack Pointer;
- Boolean inclusive OR;
- 0 Boolean Exclusive CR;
- 解 Complement of M.
- Transfer Into.
- Bit = Zero;
- 00 Byte = Zero;

Note -- Accumulator addressing mode instructions are included in the column for IMPLIED addressing

CONDITION CODE SYMBOLS:

- Half carry from bit 3;
- Interrupt mask
- Negative (sign bit) Zero (byte)
- Overflow, 2's complement
- Carry from bit 7
- Reset Always Set Always
- Test and set if true, cleared otherwise
- Not Affected



MOTOROLA Semiconductor Products Inc.

TABLE 4 - INDEX REGISTER AND STACK MANIPULATION INSTRUCTIONS

		-			y	-	-	-	-		-	-	-	-		-		CO	NO	. CC	DE	R	E
\$ 11		1	MORAE	D	0	ME	.7	1 1	NDE	×	E	KTM	0	1	PLI	En		5	14	,	1		T
POINTER OPERATIONS	MHEMONIC	OF	-	#	OF	~	=	OP	-	#	GP	-	1 :	OF-	1-	25	HEOLEAN/ARITHMETIC OPERATION	-	-	-	-	•	H
Compare Index Reg	CPX	BC	3	3	130	-	,	AC	6	7	BC	5	3	-	1	-		-	1			1	1
Decrement Index Reg	DEX						-	-10		-	00	3	3	200		1 . 1	XH - M, XL - (M + 1)	0		0	1 4	8	١
Decrement Stack Potr	DES							1					1	00	14		X - 1 - X			•	1	•	I
Increment Index Rea	INX						-							34	4		5P - 1 → SP						١
ncrement Stack Pote	INS				1									02	-		$X+1 \rightarrow X$				1		
Load Index Reg	LDX	CE.	3	3	DE		2	EF		2	FE	42		31	4		SP + 1 - SP		0	1000	•	•	
Load Stack Potr	LOS	SE	3	3	95		2	AE	6	2	e E	0	3			i	M - XH. (M + 1) - XL			9		R	
Store Index Reg	STX				DE	5	2	EF	7	2	FF	0	2				M - SPH. (M + 1) - SPL	1.0000	1 1	9	200	A.	i
Store Stack Potr	STS				SF	5	2	AF	7	2	DF	0	3				XH - M, XL - (M + 1)			9		R	1
ndx Reg - Stack Potr	TXS					-		-		-	e.F		3	ALT:			SPH -19, SPL - (M+1)			(9)	:	R	-
Stack Potr - Indx Reg	TSX					1								36	4	1	X - 1 - SP SP + 1 - X			•		•	1

TABLE 5 - JUMP AND BRANCH INSTRUCTIONS

		[DE		1979				T -			1			1		CON	D. C	ODE	REG	i.
OPERATIONS	MNEMONIC	OF	LAT	1	OP	NDE	1	+	XTE	1	-	APLI	T		5	4	3	2	1	I
		-	-	#	OP	~	##	OP	-	12	OP	~	#	BRANCH TEST	H	1	N	2	V	I
Branch Always	BRA	20	4	2						1		1		None	0		10			+
Branch If Carry Clear	BCC	24	4	2						1				C = 0	0					1
Branch If Carry Sat	BCS	25	4	2										C = 1					1	1
Branch If = Zero	BEQ	27	4	2						1				Z = 1	0		1	1		1
Branch If ≥ Zero	BGE	20	4	2	1									N @ V = 0		-	1 -			1
Branch If > Zero	BGT	2E	4	2						1				Z+(N (V) = 0	856					1
Branch If Higher	BHI	22	4	2										C+Z=0				•		1
Branch If < Zero	BLE	2F	4	2										Z + (N + V) = :			9			1
Branch If Lower Or Same	BLS	23	4	2				1						C + Z = 1	0	0				1
Branch If < Zero	BLT	20	4	2							!				9					1
Branch If Minus	DMI	28	4	2				- 8						N ⊕ V = 1	0	0	9			1
Branch If Not Equal Zero	BNE	26	4	2										Z = 0	9					1
Branch If Overflow Clear	BVC	28		2											9	0				1
Branch If Overflow Set	BVS	29	4	2										V = 0			9			1
Branch It Plus	891	2A	0	2										V=1	0			•		1
Branch To Subrouting	BSR	an	8	2					W.					14 = 0	0	0				
Jump	JMP	an	0	4	SE	4			2						0	•				1
Jump To Subroutine	JSR				100	4	2	71:	3	3				Cee Special Operations		e	•			1
No Operation	NOP			- 1	AD		2	BD	9	2)	0	0				
Return From Interrupt	RTI						-				0.7	2	1	Advances Prog. Entr. Only	0					
Return From Subroutine	MARKET DATES	l i					i		1		38	10	1		-		- (1	0 -		_
Software Interrupt	RTS				. 1	-	1				39	5	1	3	0	0	0			1
Wait for Interrupt >	SWi		-		1						3F	12	1	See Special Operations						1
Al nute Address Das DAN	WAI					- 1					3E	9	1			1				1

*WAI puts Address Bus, R/W, and Date Bus in the three-state mode works VIMA is held low.



BIBLIOGRAPHIE.

- 1- "EMPLOI DES MICROFROCESSEURS", AUMIAUX édition MASSON.
- 2- "MICROPROCESSEURS ET MEMOIRES", THOMSON EFCIS
 Catalogue 1980.
- 3- MEK 6802 D5 E MICROCOMPUTER EVALUATION BOARD USER'S MANUAL .
- 4- "PROGRAMMATION DU 6800", RODNAY ZAKS PIERRE LE BEUX.
- 5- "LES MICROPROCESSEURS", RODNAY ZAKS PIERRE LE BEUX.

 TECHNIQUES et APPLICATIONS, 3ème édition.
- 6- "INTERFAÇAGE DES MICROPROCESSEURS", M.ROBIN-TH.MAURIN. édition DUNOD TECHNIQUE.
- 7- "UN FIL D'ARIANNE"
- 8- MICROSYSTEMES n° 15, article:introduction aux microprocesseurs
 - n° 16, article: le microprocesseur et son environnement.
 - n° 8 , article : une serrure à microprocesseur SESAME 6802 .