UNIVERSITÉ DES SCIENCES ET DE LA TECHNOLOGIE USTHB

ÉCOLE NATIONALE POLYTECHNIQUE



Département d'Électronique et d'Électrotechnique Projet de Fin d'Étude

DIPLÔME D'INGÉNIORAT

ÉTUDE ET RÉALISATION

D'UNE UNITÉ DE DIALOGUE

- MICRO - MICRO -

Proposé par : H. TEDJINI Dr Ingénieur

Suivi par : A. BOURKEB

H. TEDJINI

Étudiée par :

ZIANE Kamel-Eddine

DAOUD Bachir

JANVIER 1981



Département d'Électronique et d'Électrotechnique Projet de Fin d'Étude

DIPLÔME D'INGÉNIORAT

ÉTUDE ET RÉALISATION

D'UNE UNITÉ DE DIALOGUE

- MICRO - MICRO -

Proposé par : H. TEDJINI Dr Ingénieur

Suivi par : A. BOURKEB

H. TEDJINI

Étudiée par :

ZIANE Kamel-Eddine

DAOUD Bachir

JANVIER 1981

- Dédicaces -

Pour:

- » Mon très cher et dévoué PERE
- « ma douce et bien aimée Mére.
- « Celui qui quida mes pas, mon fixe El Hody-Nouroline.
- Mes fries, hours, oncles, bantes, beaux fries, bellu sours.
- Ma femme Romia.
- " Tous mes pareuls, amie et amies.

Hane Ziane

Pour:

- * Mon Oncle
- * Mes Freres et Soeur
- * Man Père
- * Ma mere
- * Mes amis

Daoud. Bachi

///) EMERCIMENTS

Ce travail a été réalisé à la division V du C.S.T.N.

Nous remerçions Monsieur B.SANSAL pour l'acceuil chaleureux dans son Service

"Contrôle et Simulation".

Nous remerçions également Monsieur H.TEDJINI, Docteur Ingénieur et chargé de cours à l'E.N.P.A. pour nous avoir proposé ce sujet, guidé et conseillé durant notre projet.

Nous noublions pas d'en remercier et d'exprimer notre profonds gratitude à Monsieur BOURKEB.R, pour l'attention soutenue et les conseils éclairés qu'il n'a cessés de nous prodiguer tout au long de l'élaboration de ce projet.

Nos remerciements vont aussi à Monsieur OUICUINI.R. et HALIMI.M, qui ont bien voulu s'interesser à notre étude et de nous apporter leur aide précieuse.

Notre vive reconnaissance va également à tous ceux dont la contribution efficace a permis la mise en forme finale de ce projet.

// OMMAIRE

INTRODUCTION/

CHAPITRE I/	PAGE/
- RAPPEL SUR LE M.C 6800	5
CHAPITRE II/	PAGE/
- ETUDE DETAILLEE D'UN PIA	16
CHAPITRE III/	PAGE/
- ETUDE ET REALISATION DEIL UNITE DE DIALOGUE	30
CHAPITRE IV/	PAGE/
- ETUDE DU LOCICIEL	41
CHAPITRE V/	PAGE/
- ORGANIGRAME ET PROGRAME DE GESTION	47
CHAPITRE VI/	PAGE/
- GESTION DES INTERRUPTIONS	61
- CONCLUSION	74
- ANNEXE	75

INTRODUCTION

La simulation a pour but la construction d'un modèle de travail mathématique ou physique présentant une similitude de propriétés ou de relations avec le système naturel ou technologique faisant l'objet de l'étude.

Cette simulation reproduit à vitèsse accélerée l'évolution temporelle du système en tenant généralement compte d'aléas pour donner sur le comportement de ce système des renseignements que d'autres méthodes ne fournissaient pas, si ce n'est à un prix de revient surérieur.

Les études de simulation et l'utilisation conjointe des ensembles électroniques se sont revelées un outil extrenement précieux dans la recherche scientifique.

La conception et la réalisation du projet "Simulation et Contrôle d'un Réacteur Nucléaire " au centre C.S.T.N. est basée sur le multiprocessing. Plusieurs unités centrales secondaires (MPU esclaves) travaillent en parallèle sous le contrôle d'un module principal (Maître). Les modules secondaires seront chargés de la résolution des équations régissant un réacteur nucléaire, alors que le module principal coordonnera le dialogue entre les différents esclaves d'une part et les différents periphériques d'autre part.

Notre étude consiste a établir le dialogue entre l'organe principal (Maître) et les différents modules secondaires (Esclaves) pour pouvoir résoudre facilement de nombreux problèmes en gagnant en temp et en espace.

Le choix des processeurs "Maître " et "Fsclave " a suivi l'évolution Technologique des composants électroniques et à conduit à l'utilisation des microprocesseurs "MC 6800 " qui permettent actuellement de remplacer avantageusement, tant sur le plan économique que sur le plan performance (rapidité d'exécution) la logique cablée dans le système de traitement.

INTRODUCTION

La simulation a pour but la construction d'un modèle de travail mathématique ou physique présentant une similitude de propriétés ou de relations avec le système naturel ou technologique faisant l'objet de l'étude.

Cette simulation reproduit à vitèsse accélerée l'évolution temporelle du système en tenant généralement compte d'aléas pour donner sur le comportement de ce système des renseignements que d'autres méthodes ne fournissaient pas, si ce n'est à un prix de revient surérieur.

Les études de simulation et l'utilisation conjointe des ensembles électroniques se sont revelées un outil extrenement précieux dans la recherche scientifique.

La conception et la réalisation du projet "Simulation et Contrôle d'un Réacteur Nucléaire " au centre C.S.T.N. est basée sur le multiprocessina. Plusieurs unités centrales secondaires (MPU esclaves) travaillent en parallèle sous le contrôle d'un module principal (Maître). Les modules secondaires seront chargés de la résolution des équations réaissant un réacteur nucléaire, alors que le module principal coordonnera le dialogue entre les différents esclaves d'une part et les différents periphériques d'autre part.

Notre étude consiste a établir le dialoque entre l'organe principal (Maître) et les différents modules secondaires (Esclaves) pour pouvoir résoudre facilement de nombreux problèmes en gagnant en temp et en espace.

Le choix des processeurs "Maître " et " Esclave " a suivi l'évolution Technologique des composants électroniques et à conduit à l'utilisation des microprocesseurs " MC 6800 " qui permettent actuellement de remplacer avantageusement, tant sur le plan économique que sur le plan performance (rapidité d'exécution) la logique cablée dans le système de traitement.

Le principe de fonctionnement dans la résolution d'un système d'équation différentielle à l'aide de l'unité de dialogue entre microprocesseurs est le suivant :

On donne à chacun des 16 esclaves (dans notre cas) une équation bien déterminée à resoudre. Chaque esclave ne peut disposer de toutes les données et tout les paramètres et sera donc obligé de demander à l'oraane principal (Maître) de lui transmettre les résultats partiels des autres modules secondaires (autres esclaves), d'où le principe de dialogue entre esclaves.

HAPITRE I.

MICROPROCESSEUR MC 6800

- I 1 Introduction
 - 1 A Mémoires RAM
 - 1 B Mémoires ROM
 - 1 C Interfaces PIA
 - 1 D Interfaces ACIA.
- I 2 Etude de l'Unité centrale (PU)
 - 2 A Description générale du MPU
 - 2 B Organisation interne
 - 2 C Bus de liaisons.
 - 1 Data bus
 - 2 Bus adress.
 - 3 Bus contrôle
- I 3 Logiciel du MC 6800
 - 3 A Instructions
 - 3 B Modes d'adressage.

ETUDE DU 6800

I - INTRODUCTION :

Les microprocesseurs constituent une véritable révolution technologique qui exercera ses effets dans tous les domaines de l'activité humaine.

Le microprocesseur est fonda -mentalement un circuit intégré complexe commandé par un programme et remplissant les fonctions d'une unité centrale de traitement d'ordinateur. L'unité centrale (MFU) ne peut pas dialoguer seule, avec les périphériques pour cela on doit lui adjoindre des mémoires et des interfaces.

Mémoires RAM

et une mémorisation globale des mots inscrits. La lecture n'est pas destructrice de l'information le contenu peut être modifié à volonté. Le maintien des informations impose la permanence de sources d'alimentation.

Une mémoire RAM comporte des bornes d'adresse du mot choisi d'entrée écriture, de sortie lecture, d'ordres de lire ou d'écrire, d'alimentation et de servitude.

Mémoire ROM

Elles reçoivent des informations une fois pour toutes et dont le contenu ne peut être modifié on rencontre aussi des ROM qui sont des ROM programmable par l'utilisateur, les EPROM ou les REPROM dont

.../...

le contenu peut être occassionnellement modifié. Contrairement à une mémoire PROM, la REPROM est globalement effaçable par rayon Ultra-Violet, et ensuite réinscriptible par l'utilisateur.

- Des interfaces :

* Fi.1 : Adaptateur d'interface de périphérique servant au couplage avec le M_U pour la transmission en parallèle.

* ACIA: Adaptateur d'interface série un Octet parallèle de données sera converti en un octet servi et ensuite transmis.

I - 2. L'UNITE CENTRALE (MPU)

2 - A. Description Générale du MPU:


Le MC 6800 traite des mots de 8 bits et possède une capacité d'adressage de 64 K octets. Le MPU dispose de 72 instructions de longueurs variables et de 7 modes d'adressage. Il est compatible TTL ne nécessitant qu'une alimentation de 5^{v} , sa consommation variée autour de 0,25 v, il travaille à une fréquence de 1 MHZ à deux phases ϕ_{1} et ϕ_{2} fig(2).

2 - B Organisation Interne:

Le MPU contient 3 registres à 16 bits et trois à 8 bits. Ces registres servent de mémoires temporaires. (Fig.3)

2. - B.1 - Deux Accumulateurs A et B:

Ce sont des registres de 8 bits chacun, ils sont employés pour mémoriser les opérandes (donnés) et les résultats nécessaires à l'unité arithmétique et logique.



1193 Organisation Generale

2. B - 2. Registre Index (IX)

C'est un registre de 16 bits dont le contenu peut servir d'index dans le mode d'adressage indexé mais aussi peut être utilisé pour le transfert des donnés.

2. B-3. Un pointeur de Pile (SP)

C'est aussi un registre de 16 bits, son rôle c'est de stocker l'adresse de l'emplacement mémoire disponible dans la pile externe.

2.B-4. Compteur Ordinal (PC)

C'est un registre à 16 bits, il est destiné à mémoriser l'adresse de la prochaine instruction à éxécuter lors du traitement du programme.

2.B-5. Registre d'état CCR :

C'est un registre à 8 bits. Il est lié directement à l'ALU (Unité arithmétique et logique) toutes les opérations effectuées dans l'ALU agissent sur les états du CCR. Les bits du CCR sont affectés par des instructions, des résultats on des interruptions, ils permettent de disposer de 6 informations utiles pour la gestion du programme. Cinq d'entres elles concernent les résultats d'une opération effectuée par l'ALU:

1	1	Н	I _m	N	Z	V	С
		-1					

- Overflow: V

mis à 1 lorsque le résultat déborde de la capacité de 8 bits complémenté à deux.

L'indicateur de zéro signale que le résultat d'une opération est nul en se positionnant à 1. Si ce résultat n'est pas nul, il est à zéro.

- Nėgative N

Ce bit se positionne à 1 si le résultat de l'opération qui vient d'être exécuté a mené à un résultat négatif. Par conséquent si ce bit n'est pas à 1 c'est le résultat nul ou positif, mais en testant le bit Z, on lèvera le doute entre ces 2 cas.

- Interrupt Mask: Im

Ce bit est utilisé dans ce cas des demandes d'interruption $Im = 1 \text{ L'interruption est prise en compte et interdit l'accès à tout autre interruption . Il est remis à zéro lorsque on autorise de nouveau les interruptions à se manifester.$

- Carry C

Ce bit est mis à 1 s'il y a une retenue du bit 7 du résultat.
Half carry.H.

Ce bit est mis à 1 s'il y a une retenue qui passe du bit 3 au bit 4 à la suite d'une opération.


2 - C. Bus de liaisons :

Les lignes du MPU se divisent en 3 catégories (eig 1):


- Bus de données
- Bus d'adresse
- Bus de contrôle.

1. Data Bus Do - D7 (8 bits)

Ce but est bidirectionnel, il y a des buffers de sortie avec possibilité "Three Shate" (Trois états).



Agé Lignes d'antreé/sortie du 6800



-fig & Brochage du 6800 vue de dessus

Ce but permet au MPU d'adresser 64K Octets mémoires $(K=2^{10}) = 1024 \ bits. Il \ est unidirectionnel. \ Lorsqu'il \ est en état haute impédance (état GFF) c'est un circuit ouvert ce qui permet de faire accès direct mémoire (DMA).$

3 - Bus controle

a. Signaux de contrôle :

Ils permettent de synchroniser et de coordonner le fonctionnement du microprocesseur avec les mémoirs ou les périphériques qui sont généralement plus lents.

- 1. Read / Write

Cette ligne indique le sens de transfert des données si le MPU est dans état d'écriture ou de nature.

RIW = 1 c'est une opération de lecture
RIW = 0 " " d'écriture.

- 2. Valid Memory Adress (VMA)

Ce signal indique aux périfhériques qu'il y a une adresse disponible sur le bus adresse, le transfert de données ne sera fait que lorsque ${\it VMA}=1$ -

- 3. Data bus Enable (DBE)

Il caractérise la validation du bus des donnés

DBE = 1 le bus de donnés et à l'état bas on haut (0 ou 1)

DBE = 0 " " " " " haute pédance (OFF)

Ce signal suit celui de la synchronisation \$\psi 2.

Si BA = 1 le bus d'adresse est disponible et le MPU arrêté
- 5. Three State control

C'est ce signal qui met à l'état haute impédance les lignes adresses et la ligne RIW.

- b. Signaux d'interruptions:

- 1. RESET :

Ce reset vise à initialiser le système à la mise sous tension.

De ce fait il mettra en service un programme dit d'initialisation, qui
fournira aux divers registres les informations utiles pour le démarrage.

Il interviendra également chaque fois qu'on voudra revenir à la situation initiale en cours de service.

- 2. Halt.

Quant ce signal et à l'état bas le microprocesseur est arrêté à la fin de l'instruction en cours et le VMA et à zéro et BA passe à 1.

- 3. Interrupt Request: IRC

C'est par cette ligne que la demande d'interruption sera prise en compte par le MPU. Tout d'abord le MPU termine l'instruction en cours, puis il teste le bit Im présent dans le registre des indicateurs d'états. Si celui et à 1 le MPU poursuit l'éxécution de son pregramme, sinon $I_m = 0$ le MPU range le contenu de ses registres (compteur ordinal, Ex, ACCA.. CCR) dans la pile de sauvegarde autre fraction de la mémoire RAM dont le niveau de remplissage est indiqué par un pointeur de pile SP après quoi le MPU établi le masque en portant I_m à 1, ce qui permettra éventuellement au programme de déterminer dans quel ordre les instructions seront traités si d'autres interruptions plus prioritaires sont autorisés à intervenir I_m sera aussitôt remis à 0.

- 4. Non masquable Interrupt NME

Lorsque ce signal et à 0, la demande d'interruption non masquable et présente. Le niveau le plus prioritaire est attribué à l'entrée d'interruption non masquable. Par exemple une baisse de la tension d'alimentation annonçant sa coupure de traduire par une commande d'interruption de toute lère urgence.

C. Signaux de synchronisation :

L'adressage et le transfert de données sont synchronisés par ϕ_1 et ϕ_2 qui sont en opposition de phases.

φ1: préva pour activer le MPy de fréquence comprise entre 1 et 100 khz

Φ2 : prévu pour activer les autres éléments du MPU.

I-3-LOGICIEL DU MC 6800:

13.1. Instruction

Le 6800 possède un jeu de 72 instructions d'une longueur de 1 à 3 $\,$ 0ctets fig.4. Elles peuvent être :

- Arithmétique binaire ou décimale
- Logique
- Dicalage
- Chargement
- Rangement
- Branchementsconditionnels et inconditionnels
- D'interruption
- De Pointage.

3. 2 - Modes d'adressages :

Les instructions et données (information) sont stockées dans des cellules mémoirs RAM ou ROM. Chaque cellule est caractérisée par son adresse. Pour atteindre une cellule précise, on dispose de plusieurs " modes d'agressage ".

a - Adressage immédiat :

L'opérande se trouve dans le 2° ou 3° octet de l'instruction suivant que l'on s'adresse aux registres de 8 ou 16 bits resp. ACCA ou registres IX Ou SP).

.../ ...

b - Adressage Direct :

L'adresse de l'opérande se trouve fans le 2° Octet de l'instruction. Ce mode ne peut atteindre les adresses supérieures à 255 - Adressage étendu.

· Adressage de l'opérande est contenue dans le 2° (MSB) et le 3° (LSB) octets de l'instruction. Ce mode peut adresser les mémoirs comprises entres 256 et 65535.

d - Adressage Indexé :

Le contenu du 2° Octet est ajouté au contenu du registre index pour former l'adresse de l'opérande.

e - Adressage implicite :

Dans ce vode d'adressage l'opérande est indiqué par le code opération de l'instruction.

f - adressage relatif

Le contenu du 2° Octet est ajouté au contenu du compteur ordinal.

g - Adressage des accumulateurs :

La donnée est représentée par le contenu des accumulateurs ACCA ou ACCB.

CHAPITRE II

- II 1 INTRODUCTION
- II 2 BROCHAGE DU P I A
- II 3 SIGNAUX ECHANGES
 3 a Avec le système
 3 b Avec la périphérie
- II 4 ORGANISATION INTERNE
 4 a Selection et adressage des registres
- II 5 PROGRAMMATION DU P I A
 - 5 a Ecriture des registres DDRA DDRB
 - 5 b Le bornier A -
 - 5 c Le bernier B -
 - 5 d Ecriture des registres de contrôle
 - . 5 d 1 Mode de fonctionnement de CA1
 - 5 d 2 Mode de fonctionnement de CA2
 - 5 d 3 Mode de fonctionnement de CB2

II - 1 INTRODUCTION

Tous système quels qu'ils soient (Kit d'évaluation, système de mise au point de grogrammes ou micro-ordinateur) travaillent avec un coumpleur d'entrée sortie (PIA).

L'importance particulière dans notre travail de ce composant nous a poussé à étudier de façon détaillée l'un des modèles les plus connus et utilisés le PC 6820 de MOTOROLA ou SF.F 96821 de SESCOSEM.

Compatibles TTL, ces circuits peuvent souvent migrer d'un système microprocesseur à un autre.

Du point de vue hardware ces cricuits LSI (large square intégration) sont très sophistiqués. Leur fonctionnement est programmable et il est nécessaire de maitriser à la perfection tous les bits de commance dont dépend leur mode de travail.

Conscient de l'aspect un peu ardu de leur utilisation, nous avons volontairement illustré notre rappel d'un grand nombre de schémas qui nous l'espérons vous permettrant de tirer le maximum de profits de ce rappel.

Notons aussi que ces coumpleurs ont différentes appellations uivant les constructeurs.

- PIA (périphéral interface adapter) pour Metorola et Sescosem.
 - PIO (programmable Imput/Outpout) pour Zilog.
 - PPI (programmable périphéral Interface) pour Intel et Signétics.

Quant au rôle du coupleur d'entée/ sortie ou PIA c'est d'effectuer la liaison entre le monde extérieur et la machine.

Pour communiquer avec l'extérieur, la logique programmée doit recevoir des informations de l'extérieur, via des entrées, ou fournir des informations vers l'extérieur via des sorties.

II - 2 BROCHAGE DU P I A

Le circuit se présente sous forme d'un boîtier DIL (Dual In Line) à 40 broches voir Fig.1.

- La signification précise de chacune des broches du boîtier est explicitée de façon simplifiée ci-dessous.

II - 3 SIGNAUX ECHANGES

3 a - Avec le système (PIA ____ système)
voir \$ig. 2

- _ CS₀ CS₁ $\overline{\text{CS}}_2$:permettent la \$election du PIA. Quant CS₀ , CS₁ , $\overline{\text{CS}}_2$ = 110 le PIA est selectionné
- RSO RS1: Le PIA étant selectionné, avec les 4 combinaisons de ces 2 bits on adresse les registres internes du PIA. voir Fig. 4

En conséquence, le PIA occupe 4 adresses mémoires.


- E : Signal d'activation des échanges, généralement cette er trée est reliée à p_2 (signal du bus contrôle)

-R/W : Signal de lecture - écriture "1" = lecture

"O" (---:t----

"0" = écriture

- Do à D7: bus bidirectionnel de données. Il aboutit dans le PIA à un amplificateur qui peut être activé ou mis à l'état haute impétance par le signal R/W et ce si le PIA est selectionné.



et c'est par ces 8 fils qu'arrivent les données à transmettre en sortie (vers périphériques) ou à lire.

- RESET: Mis à 0, ce signal remet tous les registres internes du PIA à 0.
- TRQA TRQB : Deux lignes de demandes d'interruption destinées à interrompre l'éxécution d'un programme par le MPU.

Ces lignes sont reliées aux TRW ou NMT du MPU ou sont placées sur les entrées du contrôleur prioritaire d'interruption.


3 b - Avec la périphérie (PIA --- périphérie)

- PAO à PA7; PBO à PB7: 16 lignes de données programmables individuellement en entrée ou en sortie.

* Brochage du PiA



figo



fige

Ces deux ports d'entrée/sortie reflètent, en sortie, le contenu des deux registres internes de 8 bits dont l'état binaire apparaît sous forme de tensions de sortie (+ 5 V : "1" logique et 0 V : "0" logique) maintenues tant qu'il n' ya pas de modification dans les registres.

- CA1 ; CB1 : Deux lignes d'entrée d'interruption.
- CA2 CB2 : Deux lignes programmables en entrée d'interruption ou en sortie de commande.

Vss ; Vcc : Deux bornes d'alimentation Vcc = 5 V ; Vss = 0 V.

II - 4 ORGANISATION INTERNE :

Le schéma de la Big. 3 représente le synoptique du coupleur d'entrée/sortie.

Nous remarquons que le microprocesseur peut adresser 6 registres en écriture et en lecture.

Ces 6 registres sont répartis en 2 groupes de trois relatifs à chacun des borniers A et B et qui sont :

- CRA ; CRB : registre de commande. Contient les paramètres de fonctionnement.
- DDRA; DDRB: Registre de sens de transfert. contient le mot fixant le sens de transfert (entrée ou sortie) pour chacune des lignes de données.


Un état "1" définit une ligne en sortie Un état "0" définit une ligne en entrée.

- ORA; ORB: Registre de sortie. Mémorise les données en sortie lors d'une écriture, à la même adresse on peut lire les données présentées en entrée mais elles devront être mémorisées à l'extérieur.
- Deux cricuits de commande d'interruption A et B permettent de traiter CA1 , CA2 , CB1 , CB2et de généter $\overline{\text{IRQA}}$ et $\overline{\text{IRQB}}$

- 4 a - Selection et adressage des registres : Nous abons vu plus haut que 6 registres internes peuvent être adressés par le microprocesseur qui les considère toutefois comme 4 adresses mémoires.

Par les deux fils d'adressage RSO et RS1 on peut choisir parmi 4 registres.

Un troisième fil aurait permis l'adressage de 8 registres alors qu'ils sont un nombre de 6.



J. J. Dell

RS,	R50	CRA ₄	CRBs	Reg - adressé
0	4	-	1	CRA
0	0	0	-	DDRA
0	0	1	-	ORA et interface
4	9		-	CRB
4	0		0	DDRB
1	0		1	ORB at interface

figo

La solution choisie par le constructeur prévoit une économie de broches sur le boîtier. Ainsi les deux registres de commande, CRA et CRB, sont adressés directement comme l'indique la Fig.5.

Les 4 autres registres DDRA; DDRB; ORA et ORB, sont adressés indirectement. Le choix entre ces 4 registres est fonction du bit "2" écrit au préalable dans CRA pour DDRA ou ORA et dans CRB pour DDRB ou ORB. voir Fig. 6; 7.

L'adressage de ces 6 registres internes du PIA peut donc se résumer sur le tableau de la Fig. 4.

!!!!!	RS ₁	RS _O	CRA ₂	CRB ₂	REGISTRE ! ADRESSE !
!!!	0	1	-		CRA !
!!!!	0	0	0	-	DDRA
!!!	0	0	1	-	ORA !
!!!!	1	1		+	CRB
!	1	0	-	0	DDRB
!	1	! 0	_	1 4	ORÆ

II - PROGRAMMATION DU P I A:

5 a - Ecriture des registres DDRA; DDRB.

Chacune des lignes des deux borniers PA_O à PA₇ et PB_O à PB₇ peut être individuellement programmée en entrée ou en sortie.

Ceci est obtenu par l'écriture du mot"sens de transfert" dans DDRA ou DDRB.

- Quand un "O" est écrit dans le bit i du registre DDRA (par exemple) ce bit i de PA et programmé en entrée. Inversement quand un "1" est écrit dans le bit i du DDRA, la ligne PAT est programmée en sortie.
- La Fig. 8 illustre les explications données ci-dessus.




fig ®

Dans cet exemple les bits 0, 4 et 6 du DDRA sont à "O" donc les PAo; PA4 et PA6 sont des entrées, les autres bits 1, 2, 3, 5, 7 sont à "1" donc PA1, PA2, PA3, PA5, PA7 sont des sorties.

On dira alors que les bits 0, 4, 6 sont programmés en entrée et les bits 1, 2, 3, 5 et 7 sont programmés en sortie.

5 -b: Le bornier A: PAQ - PA7:

On a vu précedemment qu'il y a transfert de données sur les lignes programmées en sortie quand les bits correspondant du DDRA sont à "1".

Dans l'exemple de la Fig. 8 le microprecesseur écrit dans les bits D₁ , D₂ , D₃ , D₅ , D₇ à transmettre vers la périphérie dans le registre ORA. Les autres lits n'étant pas pris en compte. Seuls ces bits apparaissent sur les lignes PA₁ , PA₂ , PA₃ , PA₅ et PA₇.et sont disponibles en permanence il y a mémorisation des sorties.

Les données présentes sur les lignes PAo, PA4 et PA6 apparaissent alors après amplification sur le bus des données du système afin que le microprocesseur puisse en effectuer la lecture. Mais ilny a pas de mémorisation des entrées.

Il est à remarquer que lors de la lecture des lignes PAo , PA4 et PA6 le microprocesseur Lit un mot de 8 bits (OCTET) dont seuls $D_{\rm O}$, $D_{\rm A}$ et $D_{\rm C}$ et D_{\rm


5 - c : Ecriture des registres de contrôle :

On a vu précedemment que parmi les 6 registres internes du PIA, deux d'entrée aux CRA et CRB contiennent les paramètres du fonctionnement du cricuit.

Dans ces deux registres les bits 2 permettent de définir l'adressage des autres registres. Tous les autres bits de CRA et CRB étant relatifs aux lignes d'interruptions CA1, CB1, CL2, CB2, TRQA et ARQB disponibles sur le koîtier à 40 breches.

Le format des registres CRA et CRB est donné Fig. 9

Il faut savoir que les bits 6 et 7 ne peuvent être écrit mais lu seulement.



en Sortie

e-- Ligne programmés en Entrés

N°	CRAL	CRA.	transition active de l'extrée d'int. CAs	Indicateur d'interruption CRAz	sortie d'interruption TRQA (vers MPU)
1	0	0	_J&	misås par Je	interruption IRQA = 1 masquée
2	0	1	JE	misälpar JE	passe à 0 quand CRAq passe à 1
No.					interruption
3	4	0		misatpur _ F	IRQA = 1 manquee
4	4	1	_5_	misál par 5	passe a D quand CRAx passe a 1

. d 1 : Mode de fonctionnement de CA1 :


La programmation du mode de fonctionnement de la ligne d'interruption CA1 est décrite dans le tableau ci-dessous. (Voir Fig. 8a.)


!!!	No	CRA ₁	CRAO	TRANS.ACTIV Ent.d'IntCA		Sortie d'Int IRQA(versMPU)
!!!!	1	0	0		mis à 1 par	Inter.! IRQA=1 Masquée!
!!!	2	0	! ! 1 !		mis à 1 par	passe à 0 qd CRA7passe à1
!!!	3	1	! ! 0	4	mis à 1 par	! Inter.! ! IRQA=1 ! ! Masqué!
!!!!	4	! ! 1	! ! 1 !		mis à 1 par	passe à 0 qd CRA7passe à1


Prenons par exemple la première ligne (n°1) de ce tableau : Quand les bits CRAO et CRAO sont "O" une demande d'interruption est prise en compte sur le front descendant du CAO, l'indicateur d'interruption CRAO associé à CAO, est mis à 1 et le PIA génére un signal de sortie d'interrup. masquée (par CRAO = "O") et cependant mémorisée et devient active quand CRAO passe à "1", TRQA est activée à O d'ou interruption du programme en cour.

L'illustration graphique de ces modes de fonctionnement est donnée Fig. 10.

REMARQUE: On a vu que le CRA7 est mis à "1" par le front actif de CA1 et si le masque d'interruption est enlevé, la mise à "1" de CRA7 active à "0" l'TRQA.Et pour désactiver l'TRQA, c'est-à-dire le remettre à "1", il faut faire effectuer une lecture au microprocesseur qui fera descendre le CRA7 à "0" et ce dernier fera remonter l'TRQA à "1" (voir Fig.10, cas n°2)







. d - 2 Mode de fonctionnement de CA2

Le CA₂ peut être programmé soit en entrée ou en sortie en mettant àn"1" ou un "0" dans le bit 5 du CTA ("1" sortie, "0" entrée).

Si CA₂ est programmé en entrée (bit 5 du CRA à "O") CA₂ joue le même rôle que CA₁. Dans ce cas les bits CRA₃, CRA₄ et CRA₆ jpuent aussi le même rôle que les bits CRA_c, CRA₁ et CRA₇.

- Si CA₂ est programmé en sortie (bits de CRA à "1") dans ce cas CRA₃ et CRA₄ permettent de définir les modes d'action de CA₂.

Selon la programmation des bits CRA₄ et CRA₃ on distingue 4 modes de fonctionnement (voir tableau 1 ci-dessus).

Tableau: 1

CRA ₄	! ! ! ! ! ! ! ! ! ! ! ! ! ! ! ! ! ! !	M O D E S
0	0	dizlogue associé à une
0	1	impulsionnel
1	0)	nno gnowmó
1 1	1	programmé

Dans le mode programmé la sortie CA2 suit la programmation du bit CRA3 du registre CRA.

Dans le cas de mode impulsionnel et dialogue, CA2 est associé à une lecture.

. d - 3 Mode de fonctionnement de CB2

De même que pour CA₂ la programmation de cette ligne en sortie de commande s'obtient en écrivant un "1" dans CRB₅, de même CRB₄ et CRB₃ permettent de définir les modes d'action de CB₂. Voir tableau 2)

Tableau: 2

! CRB ₄	CRB3	M O D E S
! 0	0	dialogue associé à une impulsionnel écriture
! ! 1 ! 1 ! 1	1 0 (Programmé

Dans le mode programmé, comme pour le CA2, la sortie CA2 suit la programmation du bit CRB3 du CRB.

Mais contrairement à CA2, dans le mode dialegue et impulsionnel, le CB2 est associé à une écriture.

CHAPITRE III

/- TUDE ET REALISATION DE L'INTERFACE DIALOGUE

-=-=-000-=-=-

III - 1 INTRODUCTION

- 1. 1 Transmission série
- 2 Transmission parallèle

III - 2 METHODE DE DIALOGUE ENTRE MPU

- 2. 1 Interruptions simples2. 2 Interruptions multiple 2 Interruptions multiples
 - 2 2 a Polling
 - 2 2 b Interruptions vectorisées

III - 3 UTILISATION DU PIA

III - 4 REALISATION DES INTERFACES

- 4 a Synoptique carte PIA
- 4 h Analyse des différents blocs
 - 4. b-1: Les Luffers 3 états 8T 26
 - 4. b- 2: " " Adresse 8T 95 4. b- 3: Circuit de décodage

 - 4. b-4: " " de commande
- 4 c Sélection et dressage du PIA
 - 4. c- 1 : Sélection du PIA
 - 4. c- 2 : Adressage du PIA

III - 5 COUMLAGE DES DEUX CARTES PIA.

34-

III - 1 INTRODUCTION

Un microprocesseur n'est pas fait en général pour dialoguer uniquement avec ses mémoires de programme et de données. Il doit pouvoir communiquer avec la périphérie c'est-à-dire recevoir ou transmettre des informations de ou vers le milieu extérieur, ce qui établit le dialogue entre l'homme et la machine ou comme dans notre cas entre plusieurs machines (système maître-escave)
Voir Fig.I ce qui fait accroitre considérablement le champ d'application des microprocesseurs.

La communication avec l'extérieur, dans les deux sens (entrée/sortie) pose le problème des modes et des moyens de transmission des informations. En ce qui concerne les modes, il existe deux :

- un mode de transmission série - un mode de transmission parallèle
- 1. 1 Transmission série

On dit transmission série lorsque les bits de l'information se présentent séquentiellement dans le temps. Les bits de poids successifs d'un mot se succédent, séparés par un intervalle de temps dépendant de la fréquence de transmission.

Dans ce cas deux types de transmission sont utilisés : - Transmission asynchrone série - " synchrone série

- 1. 2 Transmission parallèle


On dit transmission parallèle lorsque les bits d'un mot sont émis simultanément en parallèle, sur les huit lignes programmables en entrée ou en sortie. Afin de signaler au recepteur l'envoi d'une information (mot), on crée des signaux de demande d'échange et d'acceptation.

III - 2 METHODE DE DIALOGUE ENTRE LES MICROPROCESSEURS :

L'échange de données entre le microprocesseur et les organes extérieurs (eschaves) doit se faire correctement en sachant la disponibilité de bus. Pour cela, il doit envoyer un signal de disponibilité, c'est le principe des "demandes d'interruption".

Les interruptions sont des évènements qui provoquent l'arrêt d'un programme en cours de traitement et le passage à un sous-programme.

In the second



मुलेर

Une bonne gestion de ces interruptions permet l'exécution de certaines tâches et facilite le travail à l'utilisateur. Les domaines d'utilisation d'un processus d'interruptions sont assez vastes, tels que :

- Les interruptions dûes aux erreurs ou aux pannes de machine (panne d'alimentation, erreur de parité en mémoire).
- Les interruptions de programme (instruction ou adresse incorrecte, opération impossible, division par zér ...).
- Les interruptions d'entrée/sortie (besoin d'échanges d'informations).

C'est ce dernier cas qui permet le dialogue entre le microprocesseur et l'organe extérieur. On peut distinguer deux sortes d'interruptions - interruption simple et lesinterruptions multiples.

2. 1 - Interruption simple:

Pour que le processus d'interruption soit pris en compte, le microprocessus devra être doté de deux lignes supplémentaires - l'une pour la demande d'interruption et l'autre pour l'acceptation. Lorsque le circuit d'entrées sorties envoie une "demande d'interruption" au MPU, il lui répond en accusé de reception, par un ordre de "demande d'interruption acquise" correspondant à l'autorisation.

Lors de l'arrivée d'un signal d'interruption, celui-ci est pris en mémoire et déclenche, après achèvement de l'instruction en cours, le transfert le contenu des registres internes (qui regroupent le compteur ordinalle registre d'index - les accumulateurs A et B et enfin les indicateurs d'états) dans la pile de sauvegarde (STACK) autre fraction de la mémoire RAM dont le niveau de remplissage est assuré par un pointeur de pile noté SP.

Le MPU se branche alors sur l'adresse du vecteur $\overline{\text{IRQ}}$, et va lire dans les cellules mémoires qui sont ici FFF8 et FFF9 l'adresse de sous-programme spécifique de l'interruption.

Après l'exécution de ce sous-programme, il y aura restituion du contenu des registres, c'est-à-dire transfert des données des emplacements mémoires (PILE)

vers les registres internes et le programme qui avait été suspendu pourra prendre son exécution grace à une instruction spéciale dite le "retour d'interruption".

2. 2 - Interruptions multiples:

Le microprocesseur ne dispose que d'une entrée IRQ (Interruption Request). Or les micro-ordinateurs peuvent dialoguer généralement avec plusieurs organes extérieurs (esclaves). Lorsque les eschaves sont susceptibles de demander une interruption un double problème se pese

- Le microprocesseur doit identifier l'esclave demandeur.
- Dans le cas de plusieurs demandes d'interruptions simultanées, il doit savoir dans quel ordre de priorité il faut les desservir.

Pour résoudre un tel problème, deux solutions sont possibles: - soit réunir les demandes d'interruption en OU-cablé et rechercher l'esclave qui a fait la demande par serution "Polling".

- soit utiliser un circuit de hierarchisation des priorités c'est le mode interruptible vectorisé "Vectored Interrupt".

2. 2 a - Polling:

C'est le mode interruptible avec test des bits d'états. Dans ce mode, plusieurs esclaves pouvant demander simultanément une interruption, il est nécessaire de pouvoir mémoriser ces demandes, tant que le microprocessus ne les a pas toutes acquittées. Dans ce but, les interfaces des esclaves disposent des bits d'état "Flags", validés lors d'une demande d'interruption. On remarque que cette procédure est d'emploi assez simple mais néanmoins qu'elle ralentit le fonctionnement du système, car le programme Polling sera de nombreuses fois exécuté en cas de demandes d'interruptions répétées.

2. 2 b - <u>Interruptions vectorisées</u>:

On dit que les interruptions sont vectorisées, lorsqu'une interruption provoque un branchement directement à l'adresse du programme du traitement de celle-ci. Il s'agit dans ce cas d'un adressage indirect.

Par conséquent la vectorisation consiste à donner les adresses qui apparaissent sur le bus d'adresses après chaque type d'interruption.

Cette opération s'effectue de plusieurs méthodes dont celle qui consiste à utiliser un controleur de priorité (PICU) qui permet avec un minimum de logiciel, de réaliser des interruptions "dirigées". L'adresse du programme de gestions de l'esclave est générée par le 8212 (dont on trouvera les explications par la suite). Le microprocessus charge le vecteur d'interruption via le dota bus, dans son compteur du programme, ce qui provoque le branchement à l'adresse réelle du programme d'interruption cherché. Mais un problème qui peut surgir c'est celui de l'arrivée d'une interruption de forte priorité en cours d'éxécution d'une interruption de faible priorité. L'idéal serait de pouvoir interrompre, dans ce cas, l'éxecution de l'interruption en cours. C'est ce qui se fait grâce à un encodeur de priorité qui compare le niveau de priorité de toute interruxption se signalant avec celui de l'interruption en cours d'éxécution et par suite le sous-programme de l'instruction prioritaire est exécuté.

III - 3 UTILISATION DU PIA

Comme on doit travailler en transmission parallèle et que l'on doit utiliser les PIA, nous vous donnons un apperçu pour ce qui est de son utilisateur.

Notons que les deux PIA (PIA interface Maître et PIA interface esclaves) sont utilisés de la même manière qu'ils jouent le même rôle.

- 1 Les huit lignes du port A (les PAi) sont utilisées comme entrée parallèle de 8 bits, alors que le port B (les PBi) est utilisé comme sortie. Ces opérations sont réalisables en écrivant respectivement des "1" ou des "0" dans les registres de direction correspondants (DDRA et DDRB), à partir du MPU par une instruction d'écriture.
- 2 La ligne CA₁ est utilisée comme signal "information prète" à l'entrée. Une transistion positive ou négative (suivant programmation du registre de contrôle), placera le Lit CRA₇ à 1 qui remettra à "O" TRQA qui est relié à l'TRQ du MPU.
- 3 La ligne CA₂ peut être programmée de façon à être remise à "O" par une opération de lecture du PIA et rester dans cet état jusqu'à une nouvelle transition de CA₁. CA₂ constitue donc un <u>signal d'acquitement</u>.
- 4 CB₁ constitue une signal "requête d'information", il détecte une transition positive ou négative, met à "1" le bit CRB₇ et remet à "0" l'IRQB qui est relié à la ligne d'interruption du MPU.
- 5 La ligne CB₂ est programmée de façon à être remise à "O" par une instruction d'écriture dans le PIA, constituant de ce fait un signal "d'information prète" en sortie.


III - 4 REALISATION DES INTERFACES :

Cette réalisation se compose de deux parties :

- 1°) Réalisation hardware des deux cartes PIA
- 2°) " " du coupage des 2 cartes PIA

4. a - Synoptique carte PIA.

Le schéma synoptique des cartes PIA est donné à la page suivante :



Notons que les deux cartes PIA (carte PIA Maître et Carte PIA esclave) sont identiques.

4. b- Analyse des différents blocs de ce schéma :

4. b- 1; les buffers à 3 états (8T 26)

Ce sont des circuits amplificateurs, inverseurs, bidrectionnel. Voir Fig. en annexe). Ils sent connectés aux bus de données. La commande de ces 8T 26 définit le sens de transfert (lecture ou écriture). Ainsi elle synchronise le transfert des données et la sélection du PIA adressé.

Table de vérité de la logique de commande des 8T 26:

!!!!	\$2	! !R/W !	Sortie des comparateurs	Borne1 du 8T26	Borne15 du 8T26	Etat des 8T26!
1	1	! 1	1	! ! 1	1	Lecture
!	1	! 0	! 1	. 0	0	Ecriture !
	0	! Ø	1	1	0	Haute-Impédance
!		!		!		

4. b- 2 Buffers Adresse 8T 95:

Les 8T 95 jouent le même rôle que les 8T 26. Ils ont 3 états, c'est des circuits amplificateurs, mais contrairement aux 8T 26 sont non inverseure. (Voir Fig. en annexe).

-		4		11	1966	om.	OF
410	able	de	veri	te	au	8T	ソフ

	Borde 15 du 8T95	Borne 1 du 8T95	Entrée	Sortie
20	! ! 0 !	0	0	0
	0	0	1	1
	0	1	Ø	H. Impétance
	1	! 0	Ø	H. Impétance
	1 1	i 1	i Ø	H. Impétance

4. b-3& Circuit de décodage :


Ce circuit est constitué de quatre comparateurs de bits. Ces comparateurs ont huit entrées et frois sorties (Voir Fig. en annexe).

- Quatre entrées (A) sont fixées par l'utilisateur et les quatre autres (B), à comparer sont reliés aux quatre lignes d'adressage. Il existe trois cas de comparaison (sortie) A = B, A < B, A > B. et suivant le cas désiré ou choisie l'une de ces sorties. Dans notre cas c'est la lère A = B qui nous interesse. Donc à l'égalité des états (ceux fixés par l'utilisateur et ceux présentés par le bus d'adresse) la sortie "6" (A = B) du comparateur passe à l'état "1".

Le choix de ce circuit de décodage (comparateur nous permet d'avoir un adressage translatable ce qui donne une large utilisation de l'interface.

4. b- 4 Circuit de commande des 8T26 :

Comme l'indique le schéma ci-après, on a utilisé des ports "ET" et des inverseurs pour avoir la valeur ("1" ou "0") désirée sur chacune des sorties 1,2,3,4.



4. c Sélection et Adressage du PIA :

4. c- 1 : Selection du PIA :

Nous avons vu precédemment (etude du PIA) que la sélection d'un PIA est donnée par les 3 lignes (sélect-ships) CSo, CS_1 , \overline{CS}_2 ayant respectivement les valeurs 1, 1, 0.

Pour avoir $\overline{\text{CS}_2}=0$ dans notre cas, on l'a relié à la sortie du comparateur et du VMA via une porte "ET" et un inverseur.

De même pour avoir $CS_1 = 1$, on le prend à la sortie d'un inverseur dont l'entrée est A2.

Quant au CSo on l'a relié directement à 5 V donc CSo = 1.

4. c- 2 Adressage du PIA:

Commè l'adresse fixée par les comparateurs est 8000 et que nous devons adressé les 4 registres du PIA, on a réservé Ao et A₁ que nous avons reliées respectivement à RSo et RS₁ et qui par leur 4 combinaisons binaires (Voir Fig. 4- Chp.II Etude du PIA) adresseront l'un des 4 registres du PIA.

8000 DDRA ou ORA 8001 CRA 8002 DDRB Ou ORB 8003 CRB

on prédente dans le tableau suivant les lignes d'adresse du PIA :


	! ! ^A .15	! !A ₁₄	A ₁₃		A ₁₁	^A 10	! ! A ₉	! ! A ₈	Á7	^A 6	A ₅	A ₄	A ₃	^A 2	A ₁	^A O	CODE ;
	1 1	0	0	. 0	. 0	0	! 0	0	0	0	0	0	0	0	0	0	8000 !
	1	! 0	0-	0	0	0	0	0	0	0	0	0	0	0	0	1	8001
-	1 1	! 0	0	! 0	0	0	0	0	0	0	0	0	0	0	1	0 !	8002
	! ! 1	! ! 0	0	! ! 0	0	. 0	. 0	0	0	0	0	0	0	0	1	1 1	8003

Le schéma global se trouve à la page suivante :


III - 5 COUPLAGE DES DEUX CARTES PIA :

Le schéma de principe est donné par la Fig. II

On a réservé les ports A des PIA (Maître et esclave) pour la réception des informations et les ports B pour l'émission. Quant aux lignes de commandes, CA1,CA2, CB1, CB2, on a relié les CA1 de l'un aux CB2 (sortant) de l'autre et les CB1 de l'un aux CA2 (sortant) de l'autre, ceci pour satisfaire le principe d'utilisation du PIA énoncé précédemment.



~ Schéma de principe de l'unité de dialogue.~



CHAPITRE IV

TUDE DU LOGICIEL

IV - 1 PROGRAMMATION DU PIA

- 1. 1 Sous-programme d'initialisation du PIA
- 1. 2 Etat des registres

IV - 2 PROGRAMME D'INTERUP. AVEC SAUT AUX S/PROG. D'INTERRUP.

2. 1 Sous-programmes utilisés

IV - 3 PROGRAMME DE TRANSMISSION, RECEPTION D'UN OCTET.

- 3. 1 Principe.
- 3. 2 Sous-programmes utilisés

IV - 4 PROGRAMME DE TRANSMISSION, RECEPTION D'UNE TABLE.

- 4. 1 Principe
- 4. 2 Sous-programmes utilisés.

IV - 1 PROGRAMMATION DU PIA

Notons que la programmation que nous avons fait se compose de plusieurs sous-programmes, et pour faire exécuter ces sous-programmes dans la hiéarchie désirée, on trace un programme dit "Programme Plan" se composant essentiellement de JSR (Jump to soubroutine). Aussi nous avons donné un nom à chaque sous-programme pour raison de comodité de programmation.

1. 1 - Sous-Programme d'initialisation du PIA "INITA"

Puisque nous avons déterminé les adresses des registres internes du PIA, on peut donc l'initialiser de telle sorte à avoir le port A entrant, le port B sortant et les CA2, CB2 programmées en sortie.

- Le sous-programme "INITA" est le suivant :

4F		CLR A		00	A
B7	8001	STA A	CRA	A→	CRA
B7	8000	STA A	DDRA	- A→	DDRA
B7	8003	STA A	CRB	A→	CRB
86	FF	LDA A	FF	FF→	A
B7	8002	STA A	DDRB	A>	DDRB
86	3D	LDA A	3D	3D →	A
B7	8003	STA A	CRB	A→	CRA
B7	8001	STA A	CRA	A>	CRA
39		RTS			

1. 2 - Etat des registres du PIA:

O O O O O O O O O DDRA>O port A entrant									
! 1 1 1 1 1 1 1 1 DDRB→FF port B sortant									
x x 1 1 1 0 1 CRA> 3D									
demande d'interrup.non masquée									
CRA7 mis à "1" par une transition négative de CA1									
> Sélection de ORA									
CA2 en mode programmé CA2=CRA3									
Programmation de CA2 en sortie									
_, mis à "1" par une transition négative de CA1									

Le registre CRB est programmé de la même manière que le CRA.

IV - 2 PROGRAMME D'INTERRUP. AVEC SAUT AU S/PROGR.D'INTERRUP.

- Plaçons nous dans le cas où le maître exécute un programme principal et qu'un esclave vient l'interrompre.

Pour bien illustré ce cas, prenons comme exemple: Le Maître déroule un programme (écriture de "PROGRAMME" sur visue) et quand il est interrompu, il saute au sous/ programme d'interruption (écriture de "SOUS-PROGRAMME" dur visu).

Le schéma synoptique suivant nous donne, suivant la numérotation des flèches, le déroulement des étapes.

Maître Prog.principal 2 Interrup. sous-Prog Interrup.

- 1 Le Maître éxécute le programme principal.
- 2 L'esclave envoi une interruption
- 3 Le Maître arrête son programme principal (il est interrompu) et saute au S/Prog. d'interruption.
- 4 Le Maître exécute le s/prog. d'interrup. (écriture "SOUS-PROGRAMME")
- 5 A la fin du s/prog. d'interrup., le Maître trouve un RTI (Return From interrupt) et repart au point où il a quitté son programme principal.
- 6 Le Maître continue l'éxécution de son programme principal.

Ce que nous obtenons sur la visu est :

PROGRAMME
PROGRAMME
PROG
SOUS-PROGRAMME
RAMME
PROGRAMME

2. 1 Sous-programmes utilisés

- 1- à Inistialisation : INITA
- 1- b Programme principam : PROGA
- 1- c Sous-programme d'interruption : PROGB
- 1- d Interruption : INTERUP.
- 1- e Programme Plan: PROGP

1 - a INITA:

C'est le sous-programme d'initialisation donné précedemment à qui on ajoute l'adresse ou doit se placer le vecteur d'interruption FFF8, FFF9.

1 - b PROGA:

C'est le sous-programme d'écriture "PROGRAMME" sur visu. (Voir Chp. V).

1 - c PROGE:

C'est le sous-programme d'écriture "SOUS-PROGRAMME" sur visu (voir chp. V).

* - d INTERUP :

C'est le sous-programme que l'esclave exécute pour interrompre le Maître. L'interruption se fait à l'aide des CA_1 , CA_2 , CB_2 , CB_1 (Voir timing). Le CB_2 est porté à "1" à l'initialisation puis à "0" par le sous-programme INTERUP. Comme CA_1 est relié au CB_2 , donc il sera lui aussi activé à "0" ce qui fera monter le CRA_7 à "1" et mettre l' \overline{IRQ} à "0" d'où interruption. Pour remettre l' \overline{IRQ} à "1", il faut faire une lecture du registre DATA considéré du PIA.

IV - 3 PROGRAMME DE TRANS/RECEP D'UN OCTET :


On a vu précedemment que la transmission d'information se fait par Octet.

3 -1 Principe:

Prenons le cas où l'esclave envoi un octet au Maître.

On veut transmettre un octet se trouvant dans une position mémoire de l'esclave à une position mémoire du Maître. Pour cela, on écrit l'octet à transmettre dans une adresse que nous fixons dans le Programme Plan de l'esclave "TRAOCT" dans notre cas "1500", une fois l'octet transmis par l'esclave arrive au maître, ce dernier le lit et le stock dans une adresse que nous avons fixé dans le Programme Plan du Maître "RECOCT" qui est "700" dans notre cas.

TIMING



C'est deux adresses seront par la suit e dans le pragraphe suivant (transmission/reception d'une table), les adresses début des tables à transmettre ou à recevoir.

> - Le déroulement des étapes se fait comme suit : Pour l'esclave :

Après l'exécution du sous-programme d'initialisation, il passe au sous-programme d'écriture et de transmission de l'octet à transmettre puis au sous-programme d'interruption "INTERUP"

Pour le Maître:

Après le sous-programme d'initialisation, il exécute le programme de visualisation "VISU" et quand il sera interrompu, il aute au sous-programme d'interruption qui est la lecture de l'octet reçu, puis retour au sous-programme "VISU"

3. 2 - Sous-programmes utilisés :

Pour le Maître :

a - INITIALISATION : INIT.

▶ - Programme de visualisation : VISU.

c-- Sous-programme d'interuption : RECEPO

d - Programme Plan : RECOCT.

Pour l'esclave :

a - Initialisation: INIT.

b - Sous-programme d'écriture et transmi-: TRANSO.

c-- Sous-programme d'interuption : INTERUP.
d-- Programme Plan : TRAOCT.

ces sous-programmes sont donnés au Chp. V.

PROGRAMME DE TRANS/RECEP d'UNE TABLE :

On se propose de transmettre une table de "n" Octets avec n < 256.

4. 1 Principe :

Le principe étant le même que celui de la transmission - réception d'un octet, à part que dans ce cas, on transmet plusieurs octets ce qui nécessite un autre sousprogramme que nous appelons "DECOMPT" qui a pour rôle d'arrêter la transmission quand le nombre n d'octet désirant être transmis est atteint.

4. 2 Sous-programmes utilisés :

a - Initialisation : INIT

b - Programme de visualisation : VISU.

c - Soyseprogramme d'interruption : RECEP.

d - Programme Plan : RECTAB.

Pour l'esclave :

a - Initialisation : INIT

b - Sous-programme de transmission : TRANS.
c - Sous-programme d'interruption : INTERUP.
d - Sous-programme de décompte : DECOMPT.

e - Programme Plan : TRATAB.

Ces sous-programmes sont donnés au chapitre V.

- Rappelons que pour le cas que nous venons d'étudier, c'est l'esclawe qui envoit une table au Maître, pour avoir l'inverse, il suffit de mettre les sous-programmes utilisés par le Maître dans l'esclave et inversement.

Mais comme on a besoin des deux cas c'est-à-dire, que la transmission/réception peut se faire du Maître vers l'esclave ou de l'esclave au Maître, on met tous les sous-programmes utilisés dans le Maître et dans l'esclave et suivant qu'on veut transmettre ou recevoir une table on utilise les programmes Plan TRATAB our RECTAB (voir chp.V). Dans ce cas il faut prévoir deux zones mémoires, l'une pour écrire la table à transmettre et l'autre pour l'écriture de la table reçue. On a prévu les adresses suivantes :

-"700" adresse début table de réception
-"600" " " de transmission

Donc pour transmettre une table on écrit les informations en "1500" qui seront stocker en "600" puis envoyer.

Et pour lire les informations de la table qui fut transmise par l'un des esclaves ou le Maître (suivant les cas), on se place en "700".


CHAPITRE_V

(_)RGANIGRAMMES ET


PROGRAMMES DE GESTIONS.


-=-=-000-=-=-


Organigramme de Transmission et Reception d'une table





Sous programmes de Transmission d'une Table











Sous-programmes de Reception d'une Table

Programme d'interruption avec sout au s/prog d'interrup-

--- 8/programme d'initialisation:

```
PAGE 001
           INITA
                         NAM
                                INITA
90010
                         OFG
                                 $400
99929 9499
                         OFT
                                S
00030
         8001 CFAFIA FOU
                                19982
20040
                                18000
                  DEFAPI FOU
          8000
00050
                                 $8003
                  CEPFIA FOU
          8003
20262
                                38992
                  IIIFFI FCU
          8888
00070
                         CLE A
99889 9489 4F
                                          ACCES AU REG. DDRA
                         STA A CHAFIA
00090 0401 B7 8001
                         STA A DEFAPIA DECLARATION PAG-PAT EN ENTRE
00100 0404 B7 8000
                                          ACCES AU REG. DIRB
00110 0407 P7 8003
                         STA A
                                CHEPIA
                                 #SFF
00120 040A 86 FF
                         LIA A
                                 DEFERIA DECLARATION FEG-PB7 EN SORTIE
                         STA A
00130 040C B7 8002
                        LDA A
                                 #53D
00140 040F 86 3D
                        STA A
00150 0411 B7 8001
                                 CRAPIA
                                 CRBFIA
                         STA A
00160 0414 B7 8003
                         LIA A
                                 #$2
00170 0417 86 02
                                 SFFF8
00180 0419 B7 FFF8
                         STA A
                                 #$00
00190 0410 86 00
                         LDA A
                          STA A
                                 SFFF9
00200 041F B7 FFF9
00210 0421 39
                          FIS
                          FNI
           0000
00220
CFAPIA 8001 DIRAPI 8000 CFBPIA 8003 DIRBPI 8002
```

--- 8/programme d'écriture "PROGRAMME":

```
PFOGA
PAGE 001
                                  PROGA
                           NAM
00010
                           ORG
                                  $100
90020 0100
                           CLI
00030 0100 OF
                           LIX
                                  FIOTO
00040 0101 CF 010D
                           JSF
                                  SFALL
00050 0104 PD FA14
                           LDA A
                                  #SFF
00060 0107 86 FF
                   BOUCLE DEC A
00070 0109 4A
                                  BOUCLE
                           BNE
00080 010A 26 FD
                           RTS
00090 010C 39
                                  /FFOGRAMME/
00100 010D 50
                    TOTO
                           FCC
00110 0116 04
                           FCB
                                  4
                           ENT
           0000
99120
```

--- 8/prog d'interruption : écriture "Sous PROGRAMME":-

PAGE 601 PPOGB PROGE 00010 NAM 00000 0200 ORG 1200 00000 8000 OFAPIA EQU 28000 OFBPIA FOU \$8002 000000 8002 OFAFIA LECTURE DU REG. ORA 00050 0200 B6 8000 LDA A LECTURE DU REG. ORB LDA A ORBPIA 00060 0203 B6 6002 00070 0206 OF SEI 00080 0207 CF 0218 LDX PTITI 00090 020A BD FA14 JSE SFALA 00100 020D 86 FF LDA A 00110 020F 4A BOU DEC A 90120 0210 26 FD BOU BNE #SFF 22130 0212 86 FF LIA A 00140 0214 4A CL.E DFC A CLE 00150 0215 26 FD BNE 00160 0217 3B RII FCC /SOUS-PROGRAMME/ 00170 0218 53 00130 0226 04 FCB ENT 00196 0000

-- B/prog d'execution d'interruption utilisé por l'Esclove:

PAGE 001

00010	0500				OFG		\$500
00000					NAM		INTERUF
00030		200	16	CRAPIA	FOU		\$8001
80040	0500	86	3D		LIA	A	# \$3D ·
00050	0502	P7	8001		SIA	A	CFAPIA
00060	0505	86	35		LIA	£.	#\$35
22072	0507	27	1808		STA	A	CFAFIA
99999	050A	86	3D		LEA	A	#\$3E
00000	@50C	B7	8001		STA	A	CFAFIA
MATAN	0505	30			PTS		

--- Programme Plan d'axecution du Prog d'interrup avec Saut ou s/prog d'interrup.

PAGE 001 PROGP NAM PROGP 69918 \$300 ORG 00020 0300 INITA \$400 0400 EQU 00030 00040 0100 PROGA FOU \$100 00050 0200 PROGB FOU \$200 JSR 20060 0300 BD 0400 INITA JSP PROGA 00070 0303 BD 0100 SIR JMP SIR 00080 0306 7F 0303 FNE 0000 00090

--- S/prog utilisés par le maître

```
PAGE 601 INITA
                                      NAM INITA
00010
                                      OFG $400
00020 0400
00040 8001 CRAPIA FOU $8001
00050 8000 DDRAPI EGU $8000
00060 8003 CREPIA EOU $8003
00070 8002 DDREPI EQU $8003
00080 0400 4F CLR A
00140 040F 86 3D
00150 0411 B7 8001
00160 0414 B7 8003
                                 STA A CRAPIA
LDA A #$4
STA A $FFF8
LDA A #$39
STA A $FFF9
00170 0417 86 04
00180 0419 B7 FFF8
 00190 0410 86 39
 00200 041F B7 FFF9
                                    RTS
 00210 0421 39
                                      CLI
00030 0422 OF
00040 0423 CE 042F
00040 0423 CF 042F LDX #TOTO
00050 0426 BD FA14 JSP SFA1
00060 0429 86 FF LDA # #$FF
                                                #TOTO
                                                SFA14
 00060 0429 86 FF LDA A
00070 0428 4A BOUCLE DEC A
                                      ENE
                                                BOUCLE
 00080 042C 26 FL
00110 0438 04 FCB /PROGRAMME/
00030 8000 ORAPIA FQU $8000
00040 8002 ORBPIA EQU $8002
00050 0439 B6 8000 LDA A ORAPIA LECTURE DU REG. ORA
00060 043C B6 8002 LDA A ORBPIA LECTURE DU REG. ORB
00070 043F 0F SEI
 00090 042E 39
                     TOTO FCC
                                      RIS
                                   SEI
 00080 0440 CE 6451
 00090 0443 BD FA14 JSB
00100 0446 86 FF LDA A
00110 0448 4A BOU DEC A
                                                 SFALA
                                                 #SFF
                           BOU DEC A
 00120 0449 26 FD
                                                 BOU
 00130 044B 86 FF LDA A
00140 044D 4A CLE DEC A
00150 044E 26 FD BNF
00160 0450 3B FTI
                                                 ØSFF
                                                  CLE
 00150 044E 26 FD BNF CLF
00160 0450 3B RT1
00170 0451 53 TITI FCC /SOUS-FFOGRAMME/
00180 045F 04 FCF 4
00030 0492 PHOGA EQU $400
00050 0439 PROGB EQU $439
 00060 0460 BD 0400 JSR
00070 0463 PD 0422 SIR JSR
                                               INITA
PROGA
 00080 0466 7E 0463
                                                SIR
                                       JMP
                 0000
                                       END
 00090
 CRAPIA 8001 DDRAFI 8000 CRBPIA 8003 DDRBFI 8002 BOUCLE 042B
 TOTO 042F ORAPIA 8000 ORBPIA 8002 BOU 0448 CLE 044D
          0451 INITA 0400 PROGA 0422 PROGB 0439 SIR
                                                                                  0463
 TITI
```

- Transmission/Reception d'un octet-

--- Sprogramme plan d'execution de transmission d'un octet:

PAGE 001	P	AGE	0	01
----------	---	-----	---	----

00010	0000				OFG	\$0
60050	E. E. C. C				NAM	TRANOCT
00030		010	90	INIT	FOU	\$100
00040		049		TRANS	EQU	\$400
00050		056		INTERU	FOU	\$500
00070	0000	CE	1500		LEX	#\$1500
99989	0003	FF	0600		SIX	\$600
00090	0006	PP	0100		JSB	INIT
00100	0009	BD	0400	ROI	JSF .	TRANS
00110	000C	PD	0500		JSF	INTERUP
00130	OPOF	3F			SWI	

--- 3/programme de transmission d'un octet:

PAGE 001

					Promoconomic		
00010	0400				ORG		\$400
	Mr. 207				NAM		TRANSO
68686				Company of the last	120000000000000000000000000000000000000		
00030		801	80	OPAFIA	FOU		\$8000.
00040	0400	FF	0600		LDX	2	\$600
		100					O.X
20050	0403	AF	00		LDA	A	The second second
00060		All Control	8000		SIA	A	ORAPIA
		The state of			CTV		\$600
00070	0408	FF	2602		STX		\$ C 10 E
00080	040B	39			RIS		
	K) -i K. T.				END		
00000		901	000		CTA T		

--- b/programme d'execution d'une interruption:

PAGE 001

00010	0500				ORG		\$500
60056					NAM		INTERUP
00030		800	31	CRAPIA	FOU		\$8001
00000	0500		3D		LDA	A	#53D
00050	0502		8001		STA	A	CHAPIA
00060	0505	100	35		LDA	A .	#\$35
00070	0507	B7	8001		STA	A	CFAFIA
00080	050A	86	3D		LDA	A	#\$3D
00090	050C	87	8001		STA	A	CRAFIA
00100	950F	39	-		FIS		

--- Programme plan d'execution de reception d'un octat:

FACE 001

00010	9999			OFE	\$900
06656	A. C. W. M.			NAM	FECEFOCT
00030		0102	INIT	FOU	\$100
00040		9886	VISU	ECU	\$200
00050	0900	CF 1000		LIX	#51000
99969	0903			XIZ	5702
00078	9996	BI 0100		JEF	INIT
BOBBO	9999	7F 0200		JMF	VISU
02298	4 4 5 5	0000		ENI	

-- El programme de visualisation de l'octet transmis:

FAGE PP1

02010	0200			016	3222
99999				NAM	VISU
00030	0200	OF		CLI	
00040			1000	LIX	*\$1000
00050	9294	BI	FA14	JSF	SFALD
00060	0207	7 F	9200	JMF	3555

--- 8/programme de reception d'un octet:

PAGE 001

00010	0300				OFG		\$ 300
00020					NAM		FFCFFO
00030		801	35	OFAFIA	FOU		18000
90949	0300	FF	9788		LIX		\$700
20050	2303	PE	8000		LIA	A	OFAFIA
99969	9396	A7	00		STA	A	O.X
00080	0308	39			575		

- Transmission/Reception d'une Table -

--- B/programme reception d'une table:

PAGE DOI

88818	9399				OPG		5390
99959	D 2000				NAM		RECEP
99930		600	36	ORAPIA	FOU		\$8000
99849	0300		The second second		L.DX		\$700
00050					LDA	A	OFAFIA
00060	0306	A7	99		STA	A	O.X
80070					INC		\$701
00080					RTS		

--- B/programme de transmission d'une table:

PAGE 001

20010	8469				ORG		\$488
90959	E-WE E				NAM		TRANS
99930		809	10	ORAPIA	EQU		\$8000
20240	0400	- Company (1997)	2.00	A 2 4 4 5 5 5 5 5 5 5 5 5 5 5 5 5 5 5 5 5	LDX		\$600
60050					LDA	A	Ø.X
20060					STA	A	ORAPIA
66676					INX		
20086			0600		STX		\$600
96090					ETS		
A STATE OF THE STA							

--- B/programme d'execution d'une interruption :

FAGE 601

99918	0500	8			ORG		\$500 INTERUP
99939		808	1 6	CRAPIA	EQU		\$8001
00040	0500				LDA	A	#\$3D
80850					STA		CRAPIA
60000					LDA		#835
99979			8001		STA	A	CRAPIA
88888			The second second second		LDA		#\$3D
96838			100		STA		CRAPIA
	050F		CEDS		RTS	H	

--- Propramme Plan d'execution d'une transmission de table

PAGE	001				
00010	9999			ORG	\$0
00020				NAM	TRATAB
00030		0100	INIT	FCL	5166
66840		8488	TEANS	ECU	2400
00050		0500	INTERU	EQU	\$500
00060		0880	DECOMP	EQU	\$800
99979	8000	CE 150	00	LDX	#\$1500
96989	0003	FF 061	00	STX	\$600
00090	9996	BD 010	00	JSR	INIT
00100	0009	BD 04	es Roi	JSR	TRANS
00110	000C	BD 85	00	JSR "	INTERUP
00120	POOF	BD 98		JSR	DECOMP
99139	0012	3F		SWI	

--- B/programme d'initialisation pour Trans/Recep d'une table.

PAGE 001 -\$100 ORG 00010 0100 NAM 99999 58001 CRAPIA EQU 8001 00030 DDRAPI EQU 00040 8666 CREPIA EQU DDRBPI EQU 8003 00050 8002 00060 00070 0100 4F CLR A STA A CRAPIA 00080 0101 B7 8001 DDRAPIA STA A 00090 0104 B7 8000 00160 0107 B7 8663 STA A 00110 010A 86 FF LDA A #SFF STA A DDRBPIA 00120 010C B7 8002 LDA A #S3D 00130 010F 86 3D STA A CRAPIA 00140 0111 87 8001 00150 0114 B7 8003 STA A CREPIA 00160 0117 DE CLI LDA A #53 00176 0118 86 03 60180 011A B7 FFF8 STA A SFFF8 LDA A #300 00190 011D 86 00 00200 011F B7 FFF9 STA A

88218 0122 39

--- S/programme de Visualisation de la table transmise:

RTS

PAGE	661			
00010	0200		ORG	\$200
00020			NAM	VISU
00030	0200 DI		CLI	
			LDX	#\$1000
The state of the s			JSR	SFAIA
	0207 71		JMP	3200
00040 00050	0201 CI 0204 BI	1000 FA14	LDX JSR	SFAL

--- 8/programme de décompte:

PA	G	F	01	01
5 mg - 1		and the same	2/1	

00010	0800				OFC	\$800
00020					NAM	DECOMP
00030		0009)	ROI	EQU	5009
00040	9899	FE E	0600		LDX	\$600
00050					CPX	#150F
00060					BNE	BOU
00070					RTS	
00080	0809	BD (8009	BOU	JSR	ROI
00090	080C	39			RTS	80.70
90100		0000	3		END	

--- Programme Plan d'execution de reception Table.

PAGE DE1

00010	0900				ORG	\$900
09350					NAM	RECTAB
00030		011	00	INIT	FQU	\$100
00040		921	30	VISU	EQU	\$200
99950	0900	CE	1000		LDX	#\$1000
99969	0903	FF	9700		STX	\$700
00070	8986	BD	9199		JSR	INIT
00080	0909	7E	0200		JMP	VISU
60090		000	90		END	ALTONOUS I

00010	0100				ORG		5100
98628		TO THE COLUMN		CD 150	MAM		INIT
00030		860		CRAPIA	EOU		\$8991 \$8999
00040		888		DDRAPI	EQU		\$8603
99959		800		DERBPI	EQU		38662
00068	0100	860:	e	DENDE		A	20000
00076	0100		8001		STA	A	CRAPIA
00000	9104	NEW YORK	8000			A	DDRAPIA
00100	0107	William W.	8003		STA	A	CRBPIA
00110	010A		FF		LDA	A	PSFF
00120	Ø10C	The second is	8882		STA	A	DDRBFIA
00130	DIDF	-	3D		LDA	A	#\$3D
00149	0111	B7	8001		STA	A	CRAPIA
80150	0114	B7	8003		STA	A	CRBPIA
00160	0117	ØE			CLI		*
99179	0118		03		LDA	A	#S3
99189	011A	200	FFF8		STA	A	SFFF8
00190	glid		00		LDA	A	#500
00200	ØllF		FFF9		STA	A	SFFF9
00210	9155	39			RTS		****
00010	9299				ORG		\$200 VISU
99929	0066	ØE			CLI		V150
99939 99949	9299	CE	1000		LDX		#\$1000
00050	0204		FALA		JSR		SFA14
00000	0207	7E			JMP		\$200
00010	0300		the en in the		ORG		\$300
99929	2000				NAM		RECEP
00030		800	Ø	ORAPIA	EOU		38060
00040	0300	FE	6766		LDX		\$700
00050	0303	36	8999		LDA	A	ORAPIA
00060	0306		00		STA	A	Ø.X
90070	100000		6761		INC		\$701
00080					RTS		****
80018					ORG		S400 TRANS
00020		22	2400		LDX		\$600
	0400				LDA		
	0405				STA		The state of the s
	0498		0000		INX		
	9499		9699		STX		\$660
	8480				RTS		
	0500	1			ORG		\$500
00020			name of the same o		NAM		INTERUP
	0502				LDA		#S3D CRAPIA
	0502				STA		
	0505		35 8001		L DA STA	-	
	0507				LDA		
	0500				STA		CRAPIA
	950F		C	- Mary	RTS		
	0866				ORG		\$890
00020		NEA			NAM		DECOMP
00040		FE	9600	3	LDX		\$600
00050	080:	3 8C	0096		CPX		#150F
	0890		61		BNE		BOU
00070	0808	3 39			RTS		2

PAGE 001

PAGE	992					
00000	0899	BD	0689	BOU	JSR	ROI
00038	838C	39	PO UNITO A		RTS	
00010	0000	0,7			ORG	50
00010	08/8/8				NAM	TRATAB
		010	eg.	INIT	EQU	\$190
00030		040		TRANS	EQU	5400
86848		050		INTERU	EQU	3500
00050				DECOMP	EQU	\$800
88868		988		DE COSTA	LDX	Ø\$1500
00070	9999	CE	1500		STX	\$ 690
66686	0003	FF	0600			INIT
96636	0006	BD	0100	-	JSR	TRANS
99169	9999	PD	9460	ROI	JSR	INTERUP
00110	000C	BD	0500		JSR	
99129	BEBF	BD	0880		JSR	DECOMP
00130	9912	31			SWI	
09810	0900				ORG	\$900
99929					NAM	RECTAB
88848		926	88	VISU	EQU	2500
00050		CE	1999		LDX	#\$1900
00060		FF	6788		STX	\$700
89878			0100		JSR	INIT
96282			9299		JMP	VISU
99999	The Assessment of the Section of the	00			en d	

CHAPITRE VI

GESTION DES INTERRUPTIONS

-=-=---

- VI 1 INTRODUCTION
- VI 2 PRINCIPE DE PRIORITE
- VI 3 FONCTIONNEMENT
- VI 4 REALISATION DE LA CARTE ENCODEUR DE PRIORITE
 - 4. 1 Schéma synoptique
 - 4. 2 Analyse des différents blocs
 - 4. 2. 1 Port d'entrée/Sortie à 8 bits (8212)
 - 4. 2. 2 Encodeur de priorité (8214)
 - 4. 2. 3 Circuit de décodage
 - 4. 2. 4 Circuit logique de contrôle
 - 4. 3 Adressage des 8214 et 8212
 - 4. 3. 1 Tabiheau d'adressage

VI - PROGRAMMATION

- 5. 1 Sous-Programmes utilisés
- 5. 2 Programmes de Gestions d'intemptions.

VI - 1 INTRODUCTION :

Comme le Maître doit gérer 16 esclaves, et qu'il peut être interrompu à n'importe quel momment par ces derniers, il ne saura plus quel est l'esclave qui le demande. Pour remédier à ce problème on a étudié un procédé qui fixera un ordre de priorité des 16 interruptions et qui fera en sorte que le Maître ne prendra en compte qu'une seule interruption à la fois (l'interruption la plus prioritaire).

La gestion de ces interruptions est assurée par un module capable de prendre en compte 32 interruptions, mais on ne travaillera qu'avec 16.

Ce module permet de répercuter toutes les demandes d'interruption vers le Maître en le mémorisant et en ne laissant passer que la plus prioritaire.

L'ordre de priorité que nous avons fixé dans notre cas est décroissant c'est-à-dire, l'interruption la plus prioritaire et celle venant de l'esclave "1" et la moins prioritaire celle venant de l'esclave "15".

VI - 2 PRINCIPE DE PRIORITE :

Comme l'ordre de priorité est fixé de 1 à 16, si par exemple l'esclave "3" envoit une interruption alors que le Maître exécute un sous-programme d'interruption dont l'esclave ayant le n° 3 (1, ou 2) aurait fait la demande, l'interruption 3 ne sera prise en compte que quant le Maître aura terminé l'éxécution du sous-programme d'interruption de l'esclave (1 ou 2). Par contre, si l'esclave "3" interromper le Maître alors que celui-ci exécute un sous-programme venant d'un esclave dont le n° est supérieur à 3, le Maître sauvegarde le sous-programme qu'il exécute et prend en compte l'interruption de l'esclave n° 3. Ce principe est celui de l'encodeur de priorité(8214) d'où son utilisation dans notre module.

Pour avoir l'acquisition du 8214, par le MPU, on passe par un 8212 (Port d'entrée/sortie à 8 bits) qui joue le rôle de port d'entrée d'information issues de l'encodeur de priorité (8214) vers l'TRQ du MPU.

VI - 3 FONCTIONNEMENT

Quand une demande d'interruption est présentée au 8214, une interruption est envoyée au MPU via le 8212.

Le 8214 encodera la demande à travers 3 bits (module 8) et transmet cette valeur au 8212, celle-ci va être stocker dans CSR du 8214 (pour MPU) pour être utilisée comme

référence de comparaison à toute autre demande d'interruption.

Après la reconnaissance de l'interruption générée, le MPU poknte le compteur de parogramme à l'adresse du sous-programme d'interruption désiré.


Pour qu'une demande du deuxième 8214 soit prise en compte, il faut que celui-ci soit sélectionné ce qui entraine la déselection du premier 8214 d'où la sortie ENGL du premier PICU (8214) = "1" ---> l'entrée ETLG du deuxième (8214) = "1".

Les adresses des différents sous programmes d'interruptions sont obtenues, après avoir complémentées, à partir du tableau suivant :

!D7	! ! D ₆	! !D ₅	! !D ₄	D ₃	D ₂	D _{1,}	D _O	Code HEXA	Adresses ! desS/Prog. ! d'Interup. !
: 0	0	0	. 0	1	0	0	0	08	F7
!-0-	-0-	0	-0-	17	-0	0	17	09	! F6 !
) 0	0	0	! 0	1	0	1	0	OA	F5
: 0	0	0	0	1_1_	0	1_1_	1_1_	OB	F4
! 0	. 0	0	. 0	1	1_1_	0	0_	OC	. F3 .
! 0	0	0	0	1	1_1_	0	1_1_	OD	F2
! 0	0	0	0	1	1_	1_1_	0	OE	. <u>F1</u> .
! 0	0	0	0	1	1	1	1	OF	FO
! 0	. 0	0	1_1_	0	. 0	0	. C	10	EF
! 0	0	0	1	0	0	0	11	11	EE
! 0	0	0	1_1_	. 0	. 0	1	0_	12	ED !
0	0	0	1	0	0	1.	1 1	13	EC
10	0	0	<u> 1</u>	0	1_1_	0	0_	1	!EB!
0	. 0	0	1	0	1	0	1_1_	15	EA
! 0	0	0	<u>i_1_</u>	0	1_1_	1_1_	0	16	E9!
! 0	0	0	1	0	1	1=	1	17	E8

VI - 4 <u>REALISATION DE LA CARTE ENCODEUR DE PRIORITE</u> 4. 1 - <u>Schéma synoptique</u>:

le schéma symoptique est donné à la page suivante :




4. 2 - Analyse des différents blocs :

4. 2. 1 - Port d'entrée/sortie à 8 bits (8212)

Le port d'entrée/sortie du 8212 se compose de huit bascules du type D et des Buffers de sortie à trois états chacun avec contrôle et selection logique du circuit. Il comprend aussi une bascule SR (Service Request Flip-Flop) pour générer et contrôler les interruptions vers le mieroprocesseur.

Description du fonctionnement : Fig. C

Les 8 bascules qui composent ce circuit sont du type D. La sortie "Q" suivra la donnée "D" quand l'horloge C est à l'état haut "1". Le basculement aura lieu quand l'horloge retourne à l'état bas. La remise à zéro des bascules données se fait par un signal asynchrone $\overline{\text{CLR}}$. Les sorties "Q" de la bascule donnée sont connectées à des buffers de sorties à 3 états, non inverseuses. Ces buffers ont une ligne de contrôle commune EN, cette ligne soit elle active le buffer à transmettre la donnée venant des sorties "Q", soit le désactive en mettant de sortie à l'état haute-impédance.



MD STB

STB

DI1

Bascule
Donner

Do2

Do3

DI4

DI5

DO5

DO5

DI6

DO6

DC7

DO6

Call
DO7

DO8

Call
DO8

Call
DO8

Call
DO6

Call
DO7

DO8

Call
DO8

Ca

fige-Configuration Interne

Contrôle logique

Le 8212 a des entrées de contrôle $\overline{\rm DS_1}$, ${\rm DS_2}$, MD et STB. Ces entrées sont utilisées pour contrôler la selection du circuit, les bascules données, l'état des buffers de sorties et la gascule SR Flip-Flop.

- 1 Entrées DS1 et DS2 :

Ces deux entrées utilisées pour selectionner le circuit. Quand $\overline{\rm DS_1}$ est bas et ${\rm DS_2}$ est haut $(\overline{\rm DS_1}, {\rm DS_2} = 01){\rm lz}$ circuit est selectionner. Dans cet état la sélection, les buffers de sortie sont activés et la bascule SR est mise à "1" d'une façon asychrone.

- 2 Entrée MD :

L'entrée MD est utilisée pour contrôler l'état des buffers de sortie et pour déterminer la source de l'horloge (C) de la bascule donnée.

Quant MD est haut (mode sortant) les buffers de sorties sont activés et la source de l'horloge "C" de la bascule donnée provient du circuit logique de selection $(\overline{DS_1}, DS_2)$.

Quand MD = 0 (mode entrant) l'état des buffers de sortie est déterminé par le circuit Mogique de sélection $(\overline{\text{DS}_1}\text{-DS}_2)$ et l'horloge "C" de la bascule donnée est l'entrée STB.

- 3 Entrée STB (strobe):

Cette entrée est utilisée pour remettre à zéro la bascule SR.

- 4 Bascule SR Flip-Flop:

Cette bascule est utilisée pour générer et contrôler les interruptions dans le système micro-ordinateur. Elle est mise à "1" par l'entrée CLR d'une façon asynchrone. Quand SR est à "1" c'est l'état non-interruptible.

La sortie "Q" de la bascule SR est connectée à l'entrée inverseuse d'un NOR. L'autre entrée est non inversée et elle est connectée au circuit logique de sélection (DS₁ - DS₂). La sortie du NOR (INT) est activée à l'état bas et c'est l'état interruptible.

4. 2. 2 Encodeur de priorité 8214.

Le 8214 est un circuit de contrôle des priorités d'interruptions à 8 niveaux. Le PICU (Priority Interrupt Control Unit) peut accepter 8 demandes d'interruptions ; détermine la plus prioritaire, et compare cette

priorité à un software CSR et générer une interruption au système accompagné d'un vecteur d'interruption pour identifier le sous-programme spécifique.

Le PECU est désigné pour supporter une large variété de structure d'interruptions vectorisées et réduit le coût dans la gestion des interruptions.

Descriptions du fonctionnement : Fig a

1. Encodeur de priorité:

Les 8 demandes d'interruptions, qui sont activées à l'état bas, arrivent à l'encodeur de priorité. Ce circuit détermine la demande la plus prioritaire comme fixée par l'utilidateur.

La logique de l'encodeur de priorité est teèle que si deux ou plusieurs demandes d'interruptions arrivent simultanément alors c'est celle qui a la plus haute priorité qui sera prise en compte, et un code binaire (module 8), correspondant à la demande activée, sera envoyé. L'encodeur de priorité contient aussi une bascule pour stocker la demande.

2/ Current Stakes Register : CSR :

Dans la gestion des interruptions, l'importance n'est pas de rendre prioritaire l'arrivée d'une demande mais de constater si cette dernière est plus prioritaire que celle déjà servie.


Le CSR est une simple bascule à deux entrées qui est considérée comme un port adressable par le micro-ordinateur. Il est chargé quand \overline{ECS} est à l'état bas.

Quant une interruption est envoyée au système, le programmeur (enregistreur) sort un code binaire (module 8) qui représente l'interruption activée. Cette valeur est stockée dans le CSR et est comparée à toute autre interruption par le comparateur de priorité.

Le code binaire de l'interruption courante est inscrit dans le CSR purrit être utilisé comme référence pour la comparaison.

Il n'y a pas de restriction pour le maintien, d'autres valeurs peuvent être édrites dans le CSR et servent comme référence.

Notons que la quatrième entrée SGS est une partie de la valeur écrite par le programmeur et remplie une fonction spéciale. Le comparateur de priorité mettra un "1" à la sortie qui indique que le niveau de la demande d'interruption est plus grande que celui du CSR.



fige - Configuration Interne du 8214




fig-e Interruptions Vectoriness




fig-d. Brochage du 8214

LE SGS autorise alors le parogrammeur de désactiver cette comparaison et permet au 8214 de générer une interruption au système qui est basée sur la logique de l'encodeur de priorité.

3. Signaux de contrôle

a - Entrées INTE et CLK

Un zéro sur la ligne INTE n'autorise pas les interruptions d'arriver vers le microprocesseur. Léentrée CLK est actuellement celle qui déclenche la bascule INT FF, elle peut être connectée à l'une des horloges du microprocesseur.

b - Signaux ELR, ETLG, ENGL

Ces trois signaux autorisent les 8214 d'être mis en cascade afin que plus de 8 demandes d'interruptions puissent être générées.

La sortie ENLG de l'un des 8214 est connectée à l'entrée du deuxième et ainsi de suite, avec la premier PICU ayant son ETLG mis à "1" et à la plus haute priorité. Quant la sortie ENLG est à "1" ça indique qu'il n'y a pas d'interruption à travers ce crrcuit mais elles peutent être générées par le prochain 8214 qui a le moins de priorité.

$6 - \underline{\text{Lignes } \overline{\text{Ao}} - \overline{\text{A}_1} - \overline{\text{A}_2}}$

Les sorties \overline{Ao} , $\overline{A_1}$, $\overline{A_2}$ représentent le complément du niveau de l'interruption courante (module 8). Par l'usage de ces signaux le compteur de programme peut pointer l'adresse du sous-programme spécifique.

d - Sortie INT :


La sortie INT du 8214 est le signal qui génére une interruption au microprocesseur. Dès qu'une interruption est activée, la bascule INT dis FF est mise à 1, inibilant toute autre demande. C'est cette sortie qui est reliée au STB du 8212.

4.2. 3 <u>Circuit de décodage</u>:

Ce circuit est constitué de 8 comparateurs de bits identiques à ceux utilisés pour la carte PIA.

4.2. 4 Circuit logique de contrôle :

Il se compose de 8 portes NAND et de 6 inverseurs Voir schéma à la page suivante :



4. 3 - Adressage des 8214 et 8212 :

Les adresses que nous avons fixées par les comparateurs sont :

83F0 Pour le 1er 8214

83F1 Pour le 2ème 8214

83F2 Pour le 3ème 8214

83F4 Pour le 4ème 8214

et 83F8 Pour le 8212

Le choix de ces adresses successives des 4 8214, nous a permit de simplifier le circuit de décodage.

On présente dans le tableau suivant les lignes d'adresses des 4 encodeurs de priorité (8214) et du port d'entrée/sortie à 8 hits (8212).

4.3. 1 Tableau d'adressage :

Les 12 premières lignes du bus d'adresse restent inchangées, ce qui nous permet d'utiliser trois comparateurs au lieu de 16. Semles les 4 dernières lignes A12, A13, A14, A15 changent, et c'est ce qui nous permet de selectionner l'un ou l'autre des 4 encodeurs de priorité (8214) ou du 8212.




TABLEAU :

	Ao	A1	A2	A3	A ₄	A5	A6	A7	As	A9	A10	A11	1Λ12	A13	A14	A15	! Code ! Hexa
			211		110000	111		10.00					0				183 FO 1
!	1	0	0	0	0	0	1	1,	1	1	1	1	0	0	0	1	!83 FA !2° 8214
!	1	0	0	0	0	0	1	1	1	1	1	1	0	0	1	0	83 F2 3° 8214
!	1 !	0	0	0	0	0	1	1	1	1.	1	1	0	1	0	0	83 F4 4° 8214
!	1 :	0	0	0	0	0	1	1	1	1	1	1	1	0	0	0	83 F8 8212

VI - 5 PROGRAMMATION

- Comme on ne dispose pas de 16 exorcisers pour pouvoir tester la gestion des priorités d'interruptions des 16 esclaves, on les a assimilés à 16 boutons poussoirs.

Ces boutons poussoires jouent le rôle d'esclave. A chaque fois qu'ils sont mis à l'état bas, c'est comme si l'TRQ de l'esclave considéré est activé et le maître est interrompu suivant la priorité fixée.

- Afin de pouvoir vérifier si la priorité fixée fonctionne bien on a tracé un programme dont le principe est le suivant :
- Le Maître déroule une programme principal (écriture PROGRAMME) et des dès qu'il est interrompu (par l'un des boutons poussoires) il saute au sous-prograppe d'interruption qui est : écriture "INTERRUPTION" n° i"ACTIVEE" sur visu (i étant le n° du B.P. qui a interrompu le Maître). Une fois l'éxécution da sous-programme d'interrup. termineé il retourne au point où il a quitté son programme principal et continue son traitement.

Notons que si le Maître exécute un sous-programme d'interrup. et qu'un autre B.P. de moindre priorité est activé, le Maître n'en tiendra compte que quand il aura terminé la tâche qu'il assume, par contre si un B.P. de plus haute priorité est activé, le Maître saute au sous-programme d'interrup. du B.P. prioritaire après avoir sauvegarder ce qu'il entreprenait.

5.1. - Sous-programme utilisé:

- 1 INITC Initialisation des 8212 et 8214
- 2 PROGA Prog. Principal écriture "PROGRAMME" sur visu
- 3 IDETI sous-prog.d'identification de l'interrup.envoyée.
- 4 PROGB sous-prog. d'interrup.écriture"INTERRUP.nºi ACTIVEE"
 - 5 ECRIT Sous-prog. d'entrée caractère.

5-2 - Programme de Gestion des interruptions-

--- 8/programme d'identification:

```
ITENTI
      991
PAGE
                                    ITENTI
                            V.DW
20210
                                    1300
                            OFG
00050 0300
                            LIA A
                                    # 50
PPRER 8388 86 88
                            STA A
00070 0302 F7 3000
                            LIA A
                                    $83F8
90080 0305 PF 83F8
                                    13001
                            STA A
00090 0308 P7 3001
                                    53000
                            LIX
00100 030B FE
               3000
                                    5F7
                            CPX
00110 030F 9C
              F7
                            PFO
                                    BOUL
00120 0310 27 08
                            CFX
                                    5F €
00130 0312 9C FE
                                    EOU2
                            BEG
PP140 0314 27 07
00150
20162
00170
99189
                                     $ F8
                             CFX
00190 0316 9C FR
                                     BOULE
                             BEG
20220 0318 27 DE
                             JMF
                                     $450
00210 031A 7E 0450 BOUL
00220 631D 7F 6500 BOU2
                             JMF
                                     $500
                                     $C00
00230 0320 7F 0000 POULE
                             JMF
                             FNI
            0000
66596
```

--- B/programme d'interruption : écriture " INTERRUPTION Nº 1 ACTIVÉE":

```
PFOGI
      001
PAGE
                                    FROGI
                            MAM
91999
                                    $450
                            OFG
00020 0450
                                    #457
                            LTA A
00030 0450 86 F7
                            STA A
                                    $83F0
99949 0452 P7 83F0
                                    #5000
                            LIX
00050 0455 CF
              1388
                            JSR
                                    SFAIL
PARER 8458 BE FALL
                            FII
00070 045P 3B
                                    $500
                            OFG
PPE88 9500
                                    #576
                            LTA A
00090 0500 86 FF
                            STA A
                                    183FP
00100 0502 B7 83F0
                                    /SOUS-PROGRAMME ASSOCIE/
                            FCC
00110 0505 53
60150
00130
00140
00150
                                     5 C @ @
                             OFG
00160 0C00
                             LIA A
                                     5F8
00170 0000 96 E8
                                     183F0
                             STA A
00180 0C02 B7 83F0
                                     /SOUS-FHOGFAMME ASSOCIE/
                             FCC
00190 0C05 53
                             FNT
            0000
09290
```

--- 8/programme d'entrée caractères:

PAGE 001 FCF17

				NAM	ECHII
88858	0100			ORG	1100
		es.	E000	1.DX	#15000
00030	9199	20	EADE	JSF	SFA7F
66696				A ATS	8.X
00050			6.6	To 100 100 100 100 100 100 100 100 100 10	
00060	0108	80		INX	0 1 0 5
00070	0109	20	F8	EFA	\$103
98999		DE		TAF	
00090	. Deconomic de la company	00	00	ENI	

19836 INTERUFTION NI ACTIVEE

INTERUPTION NO ACTIVEE

INTERUPTION NIE ACTIVEE

--- 8/programmes d'initialisation et écriture "PROGRATITE":

FAGE 001 INITC

00010		(9)			NAM		INITC
The state of the s	0000				OFC		\$200
00020		01	00		LIA	A	#300
00030	6566		66			A	\$83F0
00040	6565	B7	83FØ		(STREET, STREET)	100	
00050	0205	86	03		LIA	A	#53
00060	0207	B7	FFF8		ALS	A	SFFF8
00070	020A	RE	00		LIA	A	#200
		B7	FFF9		SIA	A	SFFF9
00080	050C	100	100000000000000000000000000000000000000		LIA	A	#\$00
00090	020F	86	66			-	183F1
00100	0211	B7	83F1	TO SEE	ATS	A	rearr
00110	0214	0E			CL.I		
00120	0215	CF	021E		LIX		#PFO
		BD	FALA		JSE		SFAIA
66136	6518	-			JMF		\$200
00140	021B	7 F	0566				/FIOCEAMME/
00150	021E	50		11.0	FCC		
00168	9227	00			FCF		4
00170		00	00		ENI	- 42	
E.K. T. I.E.		0.50	Marie III				

// ONCLUSION

/)/ous dirons en conclusion que le but de notre projet etait de faire dialoguer 2 ou plusieurs micro-ordinateurs (par transfert de tables).

Quand au moniteur (programme que doit gerer le maitre pour faire dialoguer les esclaves), c'est une partie qui fait l'objet d'un autre projet de fin d'études et qui est en cour s'de réalisation.

L'interface réalisée, à adressage variable présente l'avantage d'être utilisable pour l'adaptation d'autres peripheriques (à transmission paralléle) au système.


Les résultats obtenus font du systeme un outil de développement plus puissant dont l'utilisation est plus aisée

Enfin nous dirons également que ce projet nous a permit d'assimiler le fonctionnement d'un Exorcieser et d'une gamme de périphérique et de maitriser de ce fait des techniques d'interfaces entre un micro-ordinateur et un système d'entrée-sorties.


ANNEXE.

CODE ASCH

LS	M S actèr	carac	téne	6,66	000	001	040	011	100	101	110	111
64	63	Бе	6,		0	1	2	3	4	5	6	7
0	0	0	0	0	NUL	DLE	SP	0		P	`	P
0	0	0	1	1	SOH	DC1	1	1	A	Q	a	9
0	0	1	0	2	57X	DC2	"	2	8	R	Ь	r
0	0	1	1	3	ETX	DC3	并	3	С	5	c	\$
0	1	0	0	4	EDT	DC4	A. S.	4	D	T	d	t
0	1	0	1	5	ENQ	NAK	7.	5	E	U	e	ш
0	1	1	0	6	ACK	5 YN	2	6	F	V	F	V
0	1	1	1	7	BEL	ETB	1	7	G	W	9	W
1	0	0	0	8	85	CAN	(8	H	×	h	×
1	0	0	7	9	HT	EM)	9	I	У	i	У
1	0	1	0	10	LF	508	*		J	Z	j	2
1	0	1	1	11	VΤ	ESC	+	3	K		Æ	{
1	1	0	0	12	FF	FS	,	<	1	1	1	//
1	1	0	1	13	CR	GS	-	25	M]	m	}
1	1	1	0	74	50	RS		>	N	^	n	~
1	1	1	1	15	51	U5	1	?	0	_	0	DEL




SN 7404 = 6 Inverseurs



SN 7408 = 4 Portes "AND"

GNO E


MC.8T26




MC.8T95

Brochage des C.I:

- 1. Receiver enable input
- 2. Receiver output 1
- 3 Bus 1
- 6 Driver Input 1
- 5. Receiver output 2
- 6 . Bus 2
- 7 Driver imput 2
- 8. GND
- 9. Driver input \$
- 40. Bus 3
- 44 . Receiver out put 3
- 42. Driver imput 4
- 13 Bus 4
- 44. Receiver out put 4
- 45. Driver enable input
- 16 Vec
- 4. Enable 1
- L. Input A
- 5. Output A
- 4. Exput &
- 5 Output &
- 6 Input C
- 7 Output C
- 8 GNB
- 3. Output D
- do. Input D
- 44 Output &
- Al- Input B
- 43 Output F
- A4 Input F
- 15 Snable 2
- AG Vec



SN 7420 = 2 Portes "NAND"



SN 74LS85 = COMPARATEUR

Tobleau: 2

Entropy of the state of the sta		120	estent.	T	HEF	-	migrafiche	COLUMN	SEC.	308		1	iral	He	0		OPELATION	1	4		2		1
ACCUMULATOR AND	祖臣献的 发 Y	1823	60	L	JIRT		- 11	300	_		1 20				-		(All register labels	H			-	-	1
ERATIONS	MMENDING	D9							1	90	1		OP	-	pt.	arria (ficial	rafer to contants)	H		803	7	٧	T
dd	ACGA	88	2 2	1 9	8 3	2	Al	5	2	BB	4	3			1 1		M + A	Marin of	•	100	1000	t	ľ
	ADD8	CB	2	l le	B	2	E	15	2	FB	4	3		١	1 1	-	M B	1	1	1		1	
aid Acmitra	ABA	1		1									in	12			8 + A	13	*			1	
Velid seith Corry	ADCA	88	2	2 1	es 3	12	A	18	2	89	A.	3					M + C - A	10000	100	1000	1	133	100
	ABCS	CB	2	2 8	19	1 2	E	1 5	2	68	4	3	1		1 3		M + C → 3	1	0	1	ı:	1	
lad	ANDA	86	2	2 1	34	1 7	A	4 5	12	84	4	3		1	8 . 1		₩ + A						
	ANDB	Ca	2	2 1	34	1 2	E	5	12	F4	4	3			1		M + B	N. 1995	1	100			100
it Tass	BITA	85	2	2 1	99 ;	3 2	A	5 5	12	85	4	3	1			A -				100	0.00	R	
	8118	C5	2	2 1	06	3 2										6 - 1			1		S		
beer	CLB	1 1		-	1		6	17	12	78	16	3	l	1_		BO -		1.	12250	1.	5		
	CLRA			1	- 1			1								00 -		-			100	100	
	CLRM							1.	1	١	١.	١.		12	1	00 -		1	1		1	100	
Company	CHAPA	181	2	3	91	3 2	A	1 5	15	19:	14	13	1	1		A -		1	1			100	
	CMPB	CE	2	2	01	3 2	E	1 5	12	111	19	3	١		1.	B -			L	1:	1		
compare Acaders	CBA			1	1	1	1		1.	1.		1		12		A-		1.		1:			
Coreplaneon, 1's	COM			1	3	1	1 8	3 1	1	73	0	13				A -				1	1		
	COSSA	1		1			1					ı				6-			١.	ı,			
	C0493			1	1			١,		1 -		١.		1			- M → M					r	ď
amplement, Tr	NEG			1	- 1		1 8	ווט	12	70	In	13					- A → A						
(Nagata)	特尼亞為			-	1				-		1	1	1		1:	762	- B - B				11		
	HESS			1				1			1	۱	3	1:		Con	Werts Binery Add. of BCC		-		11		-
Declared Adjust, A	DAA			1	1	1	1	1			1	1	1,,	" "	1	Che	eracters into BCf) Formet		1	T	T	1	
	nen		li			-	6		, ,	7/				1	1	10000	- 1 - M				1	K	3
3 seriement	DEC	1				1	1 "		1	1''		ľ		راه	. 1,	10000	1 +A	1.				į.	ŋ
	DECA	1				1		1			1	۱					1 - 8				1	1	9
*****	EONA	20			96	1	9 4	al	٠١,		4	1		1		1000	DM - A					1	
Exclusive OR	EORD	7.9	15	,	71.2	-	2 8		5	F					1	10000	964 + 8			•	1		R
	INC	100	-	i	Då	1	1	c		7	cle			1	1		1 - 前				:	: P	9
пограния!	INCA	-				-	1		1			Т	4	cl:	1	A.	+1 +A		٠.		:	t P	0
	1960/8	1		9		1	1	- 1	1	1		ł					+1+8				,		
Load Acmitr	LDAA	de	12	2	95	3	2/	46	5	7 8	8 4		3		1	16	+ A		•	•	1		
Coso semen	LDAS	CS	2	2	DS	3	2 1	8	5	F	6	ı	3	-	1	M	+ B	1		•		1	
Or, inclusive	ORAA	BA	12	2	9A	3	23/	A	5	7 18	A !	١,	3	1	1	A	+ M → A				1	70 ko	R
Q1, Hickory ve	DRAB	CA	2	2	DA	3	211	A	5	2 5	A		3	1	1		+ M → B	1			:	-	
Push Data	PEHA	1								1			13	5	4 1	A.	+ Map , SP - 1 - SP				•		
· ggr Jaco	PSATE	1						1	1		1	ļ					Mge, SP - 1 - SP	1		20.0	•	20.0	•
Puli Date	PULA										-	1	3	2	4	SP	+1 +5P, Map +A	- 1		-	•		•
T Dit Dots	PULB											1		3	4	50	+ 1 - SP, Mgr - B				•		
Rotate Left	ROL			1				68	7	2 7	9	8	3	1		164		1	•	•	=	1	5
rigials care	ROLA										1		14			A		1	•	•	1	1	H
	ROLB	1	1	1				- 1			1		1	90	2	B	C b7 + b0		-	•	*	1	L
Rossre Right	調の発		1		1			65	7	2 7	6	6	3	1		軸	} ,			•	:	1	G
TO CORTO TINGOTE	RORA	1	1	-							1		4	IS!	2	A	-OPTITUTED-	1	-	•	t	*	Q
	RORS	1		1							1		18	58	7	8	1 C b ₇ - b ₀	1	•				
Shift Left, Arithmetic	ASL	1	1	1	1	2		68	7	2 7	8	8	3		1	194		- 1			1	1	9
	ASLA		1							-	-		1	18	2	A	{ a ← a unim ↔	- V			1		
	ASLB	1	1				ı			1	1		!	58	2	8) C b, b ₀	-			1		
Shift Right, Acidhounte	ASR	1	Ì	1	1	1	1	67		2.1	77	4		55/10		-) — -				‡		
	ABBA	1	1								-	İ				IA	- Champ-c	!			3		1
	ASRS	1	1			1								27	2	1 6	1 (H	H	Ä	
Bhite Higher, Lagic	LSE		1	1	1	1		54	7	2	74	6	3			144)		700		P	H	
	LEAA	-	1	1	1	1		THE CO			-			44	2	IA		* 1		0.0	RR	:	
	一名神圣		1	1	15	1					_ [54	Z	1			A	П		:	ľ
Store Acmits	STAA		1	1	97					2						12 6 10 00	+ M				1 2	1	1
	STAB			1.	107	4	2	E7	6	2	4	3	3			10 1	→ M		Ħ		:	:	
Subtract	SUBA	8			88											100	- M + A			:	1	:	1
	SUBB	C	0 2	12	0:0	3	12	FÜ	9	2	וטי	•					- M - R				1.	i	A.
Subract Acmitra	SSA	1.		1.	1	1.	1		1.			3		ıIJ	4		-B · A			1.		,	
Subtr with Carry	SBCA				92												- M - C + A			-	1	:	1
	SBCB	E.	4 12	14	02	3	17	£2	15	2	1	4	3			IA	- M - C + B - 10 m/s			1		1	-
Transfer Acmitre	TAB			1	No. of Contract of		1				100											1	1
T	TBA	. 1	1	1	1			-	1,	1	20		1	11	1	111	+ A			1.	1	100	1
Test, Zero or Minus	TST		-	1	1		1	2-1,1	1	2	ru	0		40		A SHOW	1 9C			1	1:	1	1
	TSTA		1	1		-											- 00 - 00				-	1	
																				2 80	11	+ 1	0.0

Tobleau: 3

INDEL REDISTER AND STACK		196	ME	D	DI	HE	CT	IN	DE)	X	EX	TH	0	1941	ME	R	BOOLEAN/ARITHMETIC	5	4	3	Z	1	6
POINTER OPERATIONS	MMEMONIC	OP		*	OP		-	OP	~	sph.	OP	~	*	OP		7	OPERATION	Н	p	N	7	٧	1
Compare Index Rey	CPX	8C	3	3	90	4	2	AC	S	2	80	5	3				(XH/XL) - (M/M + 1)			0	t	18	1 .
Decrement Index Rec	DEX			- 3										STATE OF STREET		357.0	X-1-X		*		1	•	4
Decrement Stack Patr	DES						SWE.						- 9	34			SP - 1 - SP		*		4		1
recrement Index Rea	INX	1						1						1000	13 - N	100	X+1+X	•			1		1
acrement Steck Patr	IHS	1		18				8						31	A	1	SP + 1 - SP		8	8		100	
Load Index Reg	LDX										FE						新→X _F (新+レ+ X _L			G		18	4
Loed Stack Pntr	LDS	BE	3	3	SE.	4	2	AE	6	2	BE	5	3				M → SPH (M + 1) + SPt			13	1 2	1	
Store Index Res	STX	1									FF						X ₄₄ → M ₁ , X ₂ → (M + 1)			G	ļŧ	1	
Store Stack Prits	STS	1	1	1	9F	5	2	AF	7	2	8F						SPH - M, SPL - (M + 1)	-		Q			
odx Reg - Stack Patr	TXS	1		-										35	4	1				1.	9	1	4
Sanck Pres - Inch Rea	TSX	1	-	1				1 5					į.	36	4	1	SF+9→X			0	9	1	1

JUSP AND BRANCH		新	ATI	٧ŧ	484	Œ		E	TH	0	m	解音	R		6	E	E	E		6
OPERATIONS	THE SHOWING	OP		4	0p		\$	08	1-	*	6	E	C	BRANCH TEST	H	U	P	1	1	C
Branch Always	BRA	20												None		1	4			
Breach If Carry Class	BCC	24												C-0						
Brench H Carry Sat	acs	25							1			1		C = 1				0.00		8
Branch If - Zero	BED	27												Z=1				4.0		
Brench If > Zero	BGE	20	4	2							İ			N⊕V - 0		•	. 0	Т	1	0
Branch If > Zero	BGT	ZE	4	2				9		1	1	1		$Z + (N \oplus V) = 0$		١	1	1	•	
Branch If Higher	886	22	4	2						1		1		C + Z = 0	9	1				
Branch If < Zero	BLE	2F	4	2					1	1	1	1		Z + (N (V) ~ 1		ľ		1	. 1.	
Branch If Lower Or Same	BLS	23	4	2					1				1	C + Z - 1	100		•	40	1	
Branch If < Zero	BLT	20		2							1	1		N⊕V = 1	1				•	
Branch If Minus	BM1	28	4	2			- 2			1	1	1	•	H = 1			9			1
Branch If Het Equal Zero	SHE	26	4	2					1	1		1	1	Z = 0	1	٠	•	1	• •	
Breach If Overflow Class	8VC	28	4	2						1		1		V-0	1	1	1	•	• •	
Branch It Overflow Set	BVS	23	4	2					1	1		1		V = 1		1	•			
Branch If Ples	391	12A	4	2						1	1	1	1	M - 0				•		9
Breach To Subrastine	BSB	SD	8	12					1	1	1		1							
Japane	488				88	4	2	71	13	13	1	1	1	& See Special Operations	1	•	•		•	
Jump To Sabrouting	JSR	1			AD	8	2	80	1 8	13	1	1		1		•	•	•		
No Operation	NO?		ŀ		1				1		181	1 2	1	Ad Prog Cntr. Only	1	el e	• 1	ol.	•1•	9
Return From Interrept	RTI	1	1				1	1	1	1	31	1	0 1	1	-	-	-	O)	
Return From Subrectine	ATS	-	1	1		-	1		1	1	39	118	1	C	1	•		9		
Software Interrupt	SWI	1	-	1		1			1	1	38	1	d I	See special Operation	1	0	S	•		
Weit for Interrest	WAI	1	1	1		1					13		1		1		1		•	. 4

CONDITIONS CODE REBIST	ER	IN	HE	A	BOOLEAN	5	4	3	2	u	0	
OPERATIONS	MENEMOREC	on	~	44	OPERATION	H	1	N	Z	У	C	
Cleer Carry	CLC	OC	2	1	0 → €			•	a		8	ı
Clear Interrupt Riesk	CLI	DE	2	1	0-1		R		٠	8		ı
Clear Dyarflow	CLV	DA	2	1	0 + V					R		l
Set Carry	SEC	00	2	1	1 - C	•					S	ı
Set Interrupt Meck	SEI	OF	2	1	11		S			=		
Set Overflow	SEV	OR	2	1	1 + V				0	S		l
Acestr A CCR	TAP	106	12	1	A - CCR	-	-	-0	Ð	-		į
CCR - Aemit A	TPA	07	12	1	CCR + A					=		į

LEGEND

- Operation Code (Nemodscime): Number of MPU Cycles Number of Program Bytes Arithmetic Plus DP

- Arkhmetic Minus
- Booksen AND
- Map Contexts of memory location pointed to be Stack Pointer
- Boolean Inclusive OR
- Boolean Exclusive OR
- Complement of M
- Transfer into Bit Zero

- Byte Zero
- Half earry from bit 3 Interrupt mask H
- Hegative (algo bit)
- Zero (byte)
- Overflow, Z's complement
- Carry from bit ?
- Reset Always
- Set Always Test and set if true cleaned otherwise
- Not Affected
- CCR Condition Code Register LS Least Significant MS Most Significant

CONDITION CODE REGISTER NOTES

(Bit set if tent is true end cleared other value)

- ① (Bit V) Test Result = 10900000 ? ② (Bit C) Test hauft = 09000000 ? ③ (Bit C) Test Decimal value of most significant BCD Character prester than nine ? (Not classes) it previously sel)
- (4) (Bit V) Test Operand -- 18000000 prior to execution?

 (5) (Bit V) Test Operand -- 01 i 11111 prior to execution?

 (5) (BIT V) Test Set equal for result of N⊕C after shift has
- Occured

 (7) (Bit N) Test Sign bit of most significant (MS) byte of result = 1.7

 (8) (Bit V) Test 2's complement overflow from subtract
- tion of LS byten ?
- (D(Ali) Lead Condition Finds Register from Lead Condition Ends Register from Stack (See Special Operations)
- Set when interrupt occurs. If previously set, a from Meskable interrept is required to exit (TXBIL II the wait state
- (12KALL) Set seconding to the contents of Accomulator?




TABLE 6 - CONDITION CODE REGISTER MANIPULATION INSTRUCTIONS

							CON	D. C	DOE	REG	
		IM	PLIE	0		5	4	3	2	1	0
OPERATIONS	MNEMONIC	OP	~	#	BOOLEAN OPERATION	н	1	N	Z	ν	C
Clear Carry	CLC	30	2	1	0 → C	0					F
Clear Interrupt Mask	CLI	OE	2	1	0 -1	•	R				
Clear Overflow	CLV	OA	2	1	0 → V		•			R	
Set Carry	SEC	00	2	1	1 → C						1 5
Set Interrupt Mask	SEI	BF	2	1	1.+1		S				
Set Overflow	SEV	88	2	1	1 → V					S	1
Acmitr A -+ CCR	TAP	06	2	1	A → CCR			(i	2)		
CCR + Acmitr A	TPA	07	2	1	CCR + A				10		1 .

CONDITION CODE REGISTER NOTES: (Bit set if test is true and cleared otherwise)

Test: Sign bit of most significant (MS) byte = 1? (Bit V) Test: Result = 100000000? (Bit N) (Bit C) Test: Result = 000000000? (Bit V) Test: 2's complement overflow from subtraction of MS bytes? 8 3 (Bit C) Test: Decimal value of most significant BCD Character greater than nine? Test: Result less than zero? (Bit 15 = 1) 9 (Bit N) (Not cleared if previously set.) Load Condition Code Register from Stack. (See Special Operations) 10 (IIA) (Bit V) Test: Operand = 10000000 prior to execution? (Bit 1) Set when interrupt occurs. If previously set, a Non-Maskable 11 (Bit V) Test: Operand = 01111111 prior to execution? Interrupt is required to exit the wait state. (Bit V) Test: Set equal to result of N⊕C atter shift has occurred. 12 (AII) Set according to the contents of Accumulator A.



//)) IBLIOGRAPHIE

- L'EMPLOI DES MICRO-PROCESSEURS (AUMIAUX)
- INTRODUCTION AU MICRO PROCESSEURS ET MICRO ODINATEURS (PARIOT)
- PROGRAMMATION DE MICRO PROCESSEURS (H-LILEN)

REVUES/

- MICROSYSTEME N°5

- MICROSYSTEME Nº4

- L'ONDE ELECTRIQUE Nº3

- ELECTRONIQUE APPLICATION Nº8

BROCHURES!

- INTEL 8080 MICRO COMPUTER SYSTEM USER'S MANUEL.
- 6800 MICRO PROGRAMMING FOR LOGIC DESIGN (OSBORNE).