

UNIVERSITE DES SCIENCES
ET DE LA TECHNOLOGIE
USTHB


3/81
ECOLE NATIONALE
POLYTECHNIQUE
D'ALGER



Département d'Electronique et d'Electrotechnique

PROJET DE FIN D'ETUDES

Thèse d'Ingéniorat



Proposé par :

H. TEDJINI
Docteur Ingénieur

Etudié par :

T. ABDENNEBI
Z. KOUIDER
née YAHIAOUI

JUIN 1981




UNIVERSITE DES SCIENCES
ET DE LA TECHNOLOGIE
USTHB

ECOLE NATIONALE
POLYTECHNIQUE
D'ALGER

Département d'Electronique et d'Electrotechnique

PROJET DE FIN D'ETUDES

Thèse d'Ingénieur



Proposé par :

H. TEDJINI
Docteur Ingénieur

Etudié par :

T. ABDENNEBI
Z. KOUIDER
née YAHIAOUI

JUIN 1981


REMERCIEMENTS

Nous remercions Monsieur B. SANSAL ,responsable de la division "Simulation et Contrôle" au C.S.T.N. où notre projet de fin d'étude a pris forme.

Nous formulons l'expression de notre profonde reconnaissance à Mr. H. TEDJINI pour nous avoir dirigé tout au long de notre travail.

Nous remercions également Mrs Boumghar, Bourkeb, Halimi pour leur contribution; sans oublier Mrs. Chérif ; Meguenni et le personnel de la ronéo Mrs. Laazib et Abdi qui se sont occupés respectivement de la frappe et du tirage.

Que tous ceux qui ont contribué de près ou de loin à notre formation, trouvent dans ce modeste mémoire l'expression de notre profonde gratitude.



S O M M A I R E

Introduction

Chapitre I : MICROPROCESSEURS ET CALCUL NUMERIQUE

A-Introduction au microprocesseur MC 6800

B-Famille du MC 6800

C-Calcul numérique par le MC 6800

Chapitre II:PRESENTATION D'UNE UNITE ARITHMETIQUE RAPIDE L'Am 9512

A-Présentation de l'unité arithmétique Am 9512

B-Description fonctionnelle

C-Représentation des nombres

D-Algorithmes des opérations en virgule flottante

E-Manipulation de l'Opérateur Virgule Flottante Am 9512

Chapitre III : COUPLAGE DE L'UNITE DE TRAITEMENT AU MICROPROCESSEUR MC6800

A-Circuits d'interface

B-Décodage d'adresse

C-Logique de commande et de contrôle

Chapitre IV:PROGRAMMES APPELANTS POUR LA METHODE DE RESOLUTION DES

EQUATIONS DIFFERENTIELLES

A-Utilisation de la pile du MC 6800

B-Différents sous-programmes

Chapitre V: METHODES NUMERIQUES POUR LA RESOLUTION DES EQUATIONS

DIFFERENTIELLES

A-Introduction

B-Méthode de Runge Kutta 4^o ordre

C-Programmes de résolution

CHAPITRE I

MICROPROCESSEUR ET CALCUL NUMERIQUE

A - INTRODUCTION AU MICROPROCESSEUR MC 6800

A.1. - Hardware du 6800

A.1.1. - Caractéristiques

Le MC 6800 est un microprocesseur monobloc (ou monolithique) se présentant sous forme d'un boîtier DIL (dual in line) de 40 broches constituant ses lignes d'entrées et sorties. Ce up est un circuit intégré LSI de 2^{ème} génération, réalisé en technologie MOS à canal N (N MOS). Il traite des mots de 8 bits et possède une capacité d'adressage de 64 Kmots. Il nécessite une alimentation unique de + 5 V et sa consommation varie autour de 0,25 W. Il travaille à une fréquence de 1 Mhz et est doté de la possibilité d'arrêt et d'exécution pas à pas d'un programme.

A.1.2. - Organisation interne du MC 6800

Le microprocesseur comprend essentiellement :

- a) une unité arithmétique et logique (ALU) : c'est l'ensemble des circuits combinatoires capables d'effectuer les opérations arithmétiques et logiques nécessaires au traitement des informations.
- b) une unité de contrôle et décodage : son rôle est de décoder et d'analyser les informations présentes dans le programme et les faire traiter par les organes exécutifs (ALU, ACCU...) au rythme d'une impulsion d'horloge.
- c) les registres internes : Ils sont au nombre de 7.
 - * les accumulateurs A et B : ce sont des registres à 8 bits ou viennent se ranger les données intermédiaires et les résultats nécessaires à l' ALU.
 - * Le compteur ordinal PC (program counter) : C'est un registre à 16 bits qui détermine la séquence de l'instruction à exécuter. Il est incrémenté à chaque fois qu'on passe à l'instruction suivante.
 - * Le registre d'index : C'est un registre à 16 bits destiné à contenir une adresse souvent utilisée dans le mode d'adressage indexé.
 - * Le pointeur de pile SP (stack pointer) : Ce registre à 16 bits est utilisé lors d'un passage à un sous-programme. Il permet de stocker l'adresse de l'emplacement mémoire du programme initial pour un retour ultérieur.

ORGANISATION INTERNE DU MC 6800




fig 1a

- * Le registre d'instruction (RI) : C'est un registre à 16 bits où vient se ranger chaque instruction de la mémoire pendant le temps nécessaire à son exécution.
- * Le registre d'état CCR (code conditions register) : Ce registre de 8 bits permet de disposer de 6 informations utiles à la gestion du programme. 5 informations concernent le résultat des opérations effectuées par l' ALU :

- N : résultat négatif
- Z : résultat nul
- V : dépassement de capacité (overflow)
- C : retenue (carry)
- H : demi - retenue (half carry)

La 6^{ème} information est le bit de masquage de l'interruption \overline{IRQ} .
Les 2 derniers bits sont constamment égaux à 1.

A.1.3. - Lignes d'entrées et sorties

Pour le fonctionnement correct du MPU, des lignes d'entrées/sorties sont nécessaires pour accomplir des fonctions spécifiques et déterminer l'état du up. Elles se subdivisent en 3 ensembles groupés en bus.

- a) Bus de données : D0 - D7. C'est un bus bidirectionnel de 8 bits fonctionnant en logique 3 états; c'est lui qui fait transiter les données, c'est à dire les opérandes, les résultats de calculs, ...
- b) Bus d'adresse : A0 - A15 : C'est un bus unidirectionnel de 16 bits permettant d'achever 64 Koctets et pouvant être mis en haute impédance.
- c) Bus de contrôle et de commande : Il englobe 3 sortes de signaux :
 - 1°) Signaux de synchronisation : Φ_1 et Φ_2 qui sont les 2 phases de l'horloge. Sur ces signaux sont synchronisés l'adressage et le transfert des données.
 - 2°) Signaux de contrôle :
 - * R/W (read/write) de lecture, écriture. $R/W = 1 \implies$ lecture
 - * VMA : validation d'adresse mémoire
 - * DBE : activation du bus de données
 - * BA : disponibilité du bus adresse du up
 - * TSC : contrôle 3 états : qui met le bus adresse du up et la ligne R/W en haute impédance.




fig 1-b BROCHAGE DU MC6800.




fig 1-c

L'UNITE CENTRALE MPU MC6800

3°) Signaux d'interruption :

- * $\overline{\text{Halt}}$: arrêt du up pour un temps indéfini
- * $\overline{\text{Reset}}$: de remise à zéro du up
- * $\overline{\text{IRQ}}$: de demande d'interruption masquable
- * $\overline{\text{NMI}}$: d'interruption non masquable.

A.2. - Le logiciel

A.2.1. - Jeux d'instruction

Le MC 6800 possède un jeu de 72 instructions d'une longueur de 1 à 3 Octets permettant d'effectuer les opérations suivantes :

- Arithmétiques (binaires et décimales)
- Logiques (et, ou, ...)
- Décalages (à droite ou à gauche)
- Chargement (de certains registres)
- Stockage (en mémoire ou autres)
- Branchements conditionnels ou inconditionnels (JUMP, BEQ, BPL, ...)
- Instructions relatives aux interruptions (SWI, RTS, ...)

La réalisation de toute instruction se décompose en 2 temps successifs :

- * La recherche de l'instruction, qui consiste à lire en mémoire l'instruction à exécuter
- * L'exécution de cette instruction. Ce temps peut être plus ou moins long suivant la complexité de l'instruction. Le minimum de cycles mémoires pour une instruction est de 2 us (LDA A), et le maximum de cycles mémoires est 12 us (SWI)

A.2.2. - Traduction du programme

Le programme est rédigé de la façon la plus courante en utilisant un langage ignoré par le up, qui est le langage mnémonique. La machine électronique ne comprend que le numérique, on passe donc par une étape de traduction qui est l'assemblage.

L'assemblage est un dictionnaire utilisé pour traduire le code mnémonique en code machine; c'est un programme enregistré sur un support approprié (bande perforée ou magnétique ou disque souple) en langage machine.

A.2.3. - L'adressage

Lorsqu'une instruction fait référence à un opérande, elle peut repérer celui-ci en mémoire de différentes façons appelées modes d'adressage. Par un mode judicieux, il est possible de réduire la longueur du programme, la capacité et le temps d'exécution. Le MC 6800 possède 7 modes d'adressage dont les plus utilisés sont :

A.2.3.1. - Adressage immédiat :

L'opérande se trouve dans le 2^{ème} ou 3^{ème} Octet de l'instruction selon qu'on s'adresse aux accumulateurs ou aux registres.

A.2.3.2. - Adressage direct :

C'est le mode d'adressage le plus utilisé. Dans le 2^{ème} Octet se trouve l'adresse de l'opérande. On peut adresser les locations de 0 à 255 (instructions à 2 Octets).

A.2.3.3. - Adressage indexé :

L'adresse contenue dans le second octet du bus d'adresse est ajoutée à une valeur particulière du registre d'index. L'adresse résultante est utilisée pour accéder à la position mémoire désirée.

A.2.3.4. - Adressage étendu

L'adresse est formée par le 2^{ème} et 3^{ème} octet venant après l'instruction. Ce mode d'adressage permet de balayer toutes les mémoires de 0000 à FFFF.

Les autres modes : le mode simplicité, le mode relatif et le mode indirect sont rarement utilisés.

A.2.4. - Structure de la pile

Le MC 6800 dispose d'une pile de registres volatils, qui permet de mémoriser les informations et de les utiliser selon le mode LIFO (last in, first out) : dernier entré, premier sorti. Le pointeur de pile permet d'adresser les registres de la pile. Son organisation est schématisée par la fig.

1°) Gestion de la pile :

Le registre pointeur de pile SP permet la gestion de la pile. Il contient l'adresse de la 1^{ère} position libre au sommet de la pile. Il est modifié à chaque entrée ou sortie d'information de sorte qu'il désigne toujours ce sommet de pile. Si l'on considère une pile

descendante en mémoire, les adresses sont décroissantes vers le sommet de la pile, le registre est donc décrétementé à chaque entrée d'information et incrémenté à chaque sortie. Des instructions de stockage en pile (PUSH) ou de sortie en pile (PULL) permettent son utilisation; mais cette structure est aussi utilisée pour les appels de retours de sous - programmes.

2°) SAUVEGARDE EN PILE

Une pile peut être utilisée pour sauvegarder l'adresse de retour d'un sous-programme. Lorsqu'un programme est appelé, l'adresse de retour dans le programme appelant est stockée dans la pile, et restituée dans le compteur de programme à la fin du sous-programme.

B - FAMILLE DU 6800

La famille M 6800 comprend le MPU MC 6800 et des mémoires dynamiques et statiques RAM MC 6810, ROM MC 6830.

La nécessité d'utiliser des fonctions spéciales pour le transfert des données a conduit à la conception des circuits d'interface tel que PIA MC 6820, ACIA MC 6850. Ces circuits sont entièrement programmables à travers le bus, et leur statut en temps réel est disponible sur le bus. Le MPU adresse tous ces circuits comme des locations mémoires d'où la simplification de l'interface entre les mémoires et les périphériques, et l'élimination des instructions spéciales d'entrée/sortie.

B. 1. - LES MEMOIRES :

* B.1.1. Les mémoires RAM (random accès mémoire)

Dans ces mémoires, on peut y lire ou écrire à volonté.

* B.1.2. Les mémoires ROM (read only mémoire)

C'est des mémoires mortes à lecture seulement. Les instructions sont stockées au stade de la fabrication. Le contenu est immuable et ne peut être effacé, sauf dans le cas d'une destruction de la mémoire.


* B.1.3. Les mémoires PROM (ROM Programmable)

Ce sont des mémoires ROM programmables d'une façon définitive par l'utilisation au moyen d'un "programmeur de PROM".

B.2. - LES INTERFACES

Les microprocesseurs ne peuvent dialoguer directement avec les unités périphériques; pour cela il est nécessaire de prévoir des étages tampons appelés interfaces. Ces dispositifs sont de 2 sortes :

fig 1-d SYSTEME MINIMUM M6800



Les interfaces parallèles qui assurent une transmission en parallèle des informations (PIA) et les interfaces série (ACIA) qui transmettent les données en série bit par bit.

B. 3. - STRUCTURE ELEMENTAIRE D'UN SYSTEME M 6800

Le système minimum comprend une ROM, une RAM, un ou 2 adaptateurs d'interface PIA, ACIA et les circuits d'horloge.

Le MPU communique avec les mémoires et les interfaces par l'intermédiaire de 3 bus : Le bus de données et le bus de contrôle bidirectionnels, et le bus adresse unidirectionnel. En effet non seulement le bus adresse sélectionne la mémoire, mais il devient un outil pour sélectionner les circuits d'entrée/sortie.

Par l'intermédiaire des bus de données, de contrôle et d'adresse, l'interface entrée/sortie est considéré comme une location mémoire. Comme conséquence à cela, l'utilisateur peut converser avec les I/O en utilisant n'importe quelle instruction faisant référence à la mémoire, en sélectionnant le périphérique désiré à l'aide d'une adresse mémoire.

Le système élémentaire contient la ROM dans laquelle est implanté le programme de service. La RAM est utilisée pour l'exécution du programme. Le PIA sert au couplage des périphériques avec le MPU. Ces périphériques peuvent être : la télétype, le lecteur de cartes ou l'imprimante, ... L'ACIA sert à communiquer avec des périphériques en mode asynchrone.

C - CALCUL NUMERIQUE PAR LE M 6800

Les algorithmes d'addition, de multiplication et de division en virgule flottante 24 bits pour le système M 6800, possèdent respectivement un temps d'exécution de 586, 680 et 736 cycles MPU.

Si un cycle MPU égale une microseconde (cas du MC 6800), nous constatons que l'exécution des opérations d'addition, multiplication et division est trop lente.

Lorsqu'il s'agit d'une utilisation intensive de ces opérations, dans les problèmes de résolution des équations différentielles par exemple, le temps d'exécution influe sur la rapidité de traitement du problème.

L'idéal pour le MPU serait que l'opération additionner, multiplier ou diviser occupent les dimensions de quelques instructions. Nous adoptons donc l'utilisation d'une unité arithmétique rapide en virgule

flottante : l'AM 9512, qui va résoudre le problème de lenteur du microprocesseur et augmenter la précision des calculs.

CHAPITRE II

L'OPERATEUR EN VIRGULE FLOTTANTE AM 9512




fig.2.a **Bloc diagramme de l'Am9512**

II A. - PRESENTATION DE L'UNITE ARITHMETIQUE AM 9512

2.1. - Introduction

Malgré l'apparition récente des 16 bits, les up MOS 8 bits constituent, encore aujourd'hui, les standards de l'industrie. Les services rendus dans les domaines aussi divers que le test, l'instrumentation, le contrôle de processus ne sont plus à vanter. Un très gros effort a été réalisé par les fabricants pour faciliter la mise en oeuvre et le développement des programmes par les utilisateurs. De nombreux circuits périphériques d'entrée/sortie ont, en outre, permis de connecter les up à des lignes série, synchrones ou asynchrones, ou à des bus parallèles standards. Il apparaît, toutefois, que le développement de systèmes microordinateurs de hautes performances a, jusqu'à présent, été entravé par 2 facteurs :

- * Une insuffisance très nette dans le domaine du traitement arithmétique,
- * Un manque d'efficacité au niveau du système.

Les circuits périphériques spécialisés pour up 8 bits dont l'AM 9512, permettent de combler ces différentes lacunes.

2.2. - Caractéristiques générales de l'unité AM 9512 :

L'AM 9512 est un monochip LSI, en technologie MOS canal N à grille de silicium, qui se présente dans un boîtier de 24 broches. Il est destiné à accroître sensiblement la capacité de calcul arithmétique des up 8 bits. Son caractère universel permet de le connecter indifféremment à n'importe quel up. Il travaille à une fréquence maximum d'horloge de 3 Mhz et demande 2 tensions d'alimentation + 5 V et + 12 V

L'unité arithmétique AM 9512 exécute les 4 opérations fondamentales (addition, soustraction, division, multiplication) sur des nombres représentés en code binaire, en virgule flottante, en 2 formats : format simple précision 32 bits et format double précision 64 bits.

2.3. - Broches d'interface

En dehors du bus de données DB 0 - DB7 et du signal d'horloge CLK, l'AM 9512 comprend les broches d'interface suivantes :

a) Lignes d'entrée :

- Reselt : sert à initialiser le composant. L'activation de cette ligne a pour conséquences : l'arrêt de toute opération en cours, le RAZ du registre d'état, le positionnement du composant dans un état d'attente.

- C/ \bar{D} : command/data : Il indique le type de transfert effectué.

la fig donne le codage des transferts.




fig-2 b **Brochage de L'AM 9512**

c/D	\overline{RD}	\overline{WR}	FONCTION
L	H	L	ENTREE D'UN BYTE DONNÉE dans la pile
L	L	H	Sortie d'un byte DONNÉE de la pile
H	H	L	ENTRÉE D'UNE COMMANDE
H	L	H	LECTURE DU REGISTRE D'ÉTAT
X	L	L	INDEFINI .

L: LOW

H: HIGH

X: INDEFINI

commande des transferts

- $\overline{\text{CS}}$: Chip select (sélection du boîtier) : valide les échanges d'informations avec l'extérieur.
- b) Lignes de sortie :
 - $\overline{\text{END}}$: End exécution (fin d'exécution). Indique que l'exécution de la dernière opération demandée est terminée.
 - $\overline{\text{SVREQ}}$: Service request (demande de service) : Indique qu'un service particulier post opération a été demandé.
 - $\overline{\text{PAUSE}}$: pause. Cette ligne est activée dans les conditions suivantes : une entrée est demandée, alors qu'une opération est en cours d'exécution; une entrée de données est demandée alors que la donnée précédente n'est pas encore rangée en pile; une sortie (de données ou de mot d'état) est demandée, et l'information n'est pas encore valide sur le bus. Elle permet donc de synchroniser avec le up maître par l'intermédiaire d'une procédure d'attente.
 - $\overline{\text{ERR}}$: Error (erreur). L'activation de cette sortie indique une erreur de condition dans l'exécution de la commande en cours. Les erreurs de condition sont : une division par zéro, un overflow de l'exposant ou un underflow de l'exposant. La sortie ERR est mise à zéro après lecture du registre d'état ou une reset.

II B. - DESCRIPTION FONCTIONNELLE :

Le synoptique du composant est donné par la fig. a. La totalité des transferts (données opérandes, données résultat, mot de commande ou mot d'état) s'effectuent par l'intermédiaire d'un bus bidirectionnel de 8 bits (DB0 - DB7). Ces signaux entrent à travers des buffers de données. La structure interne est celle d'un processeur 17 bits parallèles; sur ce bus interne de 17 bits sont connectés :

- l'unité arithmétique
- une pile où sont stockés les opérandes et les résultats de calcul. Cette pile est organisée en 8 mots de 17 bits, avec le dernier entré, premier sorti (LIFO)
- les registres de travail au nombre de 10, utilisés pour le stockage des valeurs intermédiaires pendant l'exécution des opérations.
- une mémoire ROM de 128 constantes.

Les opérations de l'unité AM 9512 sont contrôlées par le microprogramme contenu dans une mémoire CONTROL ROM. Le program counter

MOT DE COMMANDE								MNEMONIQUE	FONCTION RÉALISÉE
7	6	5	4	3	2	1	0		
x	0	0	0	0	0	0	1	SADD	$(A) + (B) \longrightarrow B \text{ SP}$
x	0	0	0	0	0	1	0	SSUB	$(B) - (A) \longrightarrow B \text{ SP}$
x	0	0	0	0	0	1	1	SMUL	$(A) \times (B) = P \longrightarrow B \text{ SP}$
x	0	0	0	0	1	0	0	SDIV	$(B) : (A) = Q \longrightarrow B \text{ SP}$
x	0	0	0	0	1	0	1	CHSS	INVERSION SIGNE (A) SP
x	0	0	0	0	1	1	0	PTOS	PUSH STACK (A) \longrightarrow A SP
x	0	0	0	0	1	1	1	POPS	POP STACK SP
x	0	0	0	1	0	0	0	XCHS	ECHANGE entre (A) et (B) SP
x	0	1	0	1	1	0	1	CHSD	INVERSION SIGNE (A) DP
x	0	1	0	1	1	1	0	PTOD	PUSH STACK (A) \longrightarrow A DP
x	0	1	0	1	1	1	1	POPD	POP STACK DP
x	0	0	0	0	0	0	0	CLR	REGISTRE DETAT = 0
x	0	1	0	1	0	0	1	DADD	$(A) + (B) \longrightarrow B \text{ DP}$
x	0	1	0	1	0	1	0	DSUB	$(B) - (A) \longrightarrow B \text{ DP}$
x	0	1	0	1	0	1	1	DMUL	$(A) \times (B) = P \longrightarrow B \text{ DP}$
x	0	1	0	1	1	0	0	DDIV	$(B) : (A) = Q \longrightarrow B \text{ DP}$

fig-e FONCTIONS RÉALISÉES
par l'AM 9512

fournit les adresses des microinstructions et peut être partiellement chargé par le registre de commande. Une pile de soubroutine, connectée au program counter stocke les adresses de retour, lors d'un appel de soubroutine. Le chargement du registre de commande fournit l'adresse de départ dans la mémoire du microprogramme. Un registre d'état rassemble un certain nombre d'indications, indiquant l'état du composant à la suite d'un calcul.

2.1. - Fonctionnement de la pile de données :

Les opérandes et les résultats de calcul sont rangés dans une pile LIFO organisée en 4 niveaux de 32 bits ou 2 niveaux de 64 bits, en fonction du format de travail. Avant le début d'une opération, les opérandes sont rangés dans la pile, octet de poids faible en tête. L'opération elle même s'effectue implicitement sur les opérandes situés au sommet de la pile TOS (Top of the stack) et à l'emplacement suivant NOS (Next of the stack). A la fin de l'opération, le résultat se retrouve au sommet de la pile, après une éventuelle opération de rotation (Pop stack) implicitement contenue dans le code opératoire. L'acquisition du résultat par le up s'effectue par lecture de la pile, octet de poids fort en tête, suivant le format choisi 4 bytes pour la simple précision et 8 bytes pour la double précision.

2.2. - Registre de commande :

Le registre de commande (voir fig. d - 2) est chargé par l'octet de commande spécifiant le type de traitement à effectuer. Le format de commande est de 8 bits, le bit 7 est le service request SUREQ = SR, indique si la commande est assortie ou non d'une demande de service; les 6 premiers bits indiquent le code opération. Les mots de commande de l'AM 9512 se divisent en 3 catégories : simple précision, double précision et manipulation de données. Les 4 opérations de base (addition, soustraction, multiplication, division) se font en virgule flottante en simple ou double précision.

Le tableau (fig. e) représente les fonctions réalisées par l'AM 9512 les notations suivantes ont été adoptées

- A = TOS représente le sommet de la pile et (A) son contenu
- B' = NOS représente l'emplacement suivant et (B) son contenu
- Push stack : indique une opération d'enfoncement dans la pile
(avec perte de l'opérande situé à la base de la pile)
- Pop stack : indique une opération d'extraction de la pile.

REGISTRE D'ETAT




fig d-1

REGISTRE de COMMANDE




fig d-2

FORMAT des DONNÉES




fig d-3 Simple précision




fig d-4 Double précision

TEMPS D'EXECUTION DES OPÉRATIONS en cycles

	Min	Typ	Max
ADD	58	220	512
SOUST	56	220	512
MULT	192	220	254
DIV	228	240	264

fig d-5 SIMPLE PRECISION

	Min	Typ	Max
ADD	578	1200	3100
SOUST	578	1200	3100
MULT	1720	1770	1860
DIV	4560	4920	5120

DOUBLE PRECISION

2.3. - Registre d'état

Le résultat de la dernière opération effectuée par l'AM 9512 affecte le contenu du registre d'état. Celui-ci comprend 8 bits, dont 6 indicateurs. (voir fig. d - 1)

Bit 0 : réservé

Bit 1 : dépassement de capacité de l'exposant (overflow)

Bit 2 : sous dépassement de capacité de l'exposant (underflow)

Bit 3 : division par 0

Bit 4 : réservé

Bit 5 : zéro, indique si le TOS est nul

Bit 6 : signe du TOS

Bit 7 : busy, quand il est à 1, indique qu'une opération est en cours d'exécution. Les différents bits du registre d'état sont validés quand le bit busy est égal à 0.

II C - REPRESENTATION DES NOMBRES

L'AM 9512 travaille sur des nombres binaires représentés en virgule flottante. Dans ce type de représentation, un nombre N s'écrit de la façon suivante : $N = M \cdot 2^E$ où M est la mantisse et E l'exposant. Le nombre de bits de la mantisse fixe la précision limite des calculs et le nombre de bits de l'exposant détermine l'étendue du codage. La forme dite normalisée, permet de conserver le maximum de bits significatifs.

C.1. - Format simple précision

Le format simple utilisé ici, est de 32 bits. voir fig d - 3

- le bit 31 = s représente le signe de la mantisse.

- bits 23 à 30 : ces 8 bits représentent l'exposant codé, qui est égal à sa valeur augmentée du bias exposant.

bias exposant = $2^7 - 1 = 127$ et l'exposant codé égal à $E + (2^7 - 1)$

- bits 0 à 22 : ces 23 bits représentent l'amplitude de la mantisse en binaire, la virgule se trouvant à gauche de la mantisse. Une conséquence de la normalisation fait que le 1^{er} bit après la virgule est toujours positionné à 1. Ce bit appelé implied bit, est à chaque fois sous-entendu; donc le premier bit significatif est le bit 22 et la valeur absolue de la mantisse est comprise entre 1 et 2.

Pendant l'exécution interne d'une opération, l'implied bit est restauré, et à la fin de l'opération, le résultat est normalisé et

l'implié bit sous entendu. La virgule de la mantisse se situe entre l'implié bit et le bit 22.

On représente le nombre codé N par la notation :

$$N = (-1)^s \underbrace{2^E - (2^7 - 1)}_{\text{bias}} \underbrace{(1, M)}_{\text{virgule}}$$

Exemple de conversion :

Exemple 1 : $N = 0 \underbrace{10000011}_{\text{exposant}} \underbrace{110000000000000000000000}_{\text{mantisse}}$
 signe ———

exposant codé = 10000011

exposant actuel = 10000011 - 01111111 = 00000100 = 4 (10)

mantisse = 1.110000000000000000000000

= $1 + \frac{1}{2} + \frac{1}{4} = 1,75$ (10)

le nombre N en décimal = $2^4 \times 1,75 = 28$ (10)

Exemple 2 : $N = 1 \underbrace{01111010}_{\text{exposant}} \underbrace{011000000000000000000000}_{\text{mantisse}}$
 signe ———

exposant codé = 01111010

exposant actuel = 01111010 - 01111111 = 11111011 = -5 (10)

mantisse = 1.011000000000000000000000

= $1 + \frac{1}{4} + \frac{1}{8} = 1,375$ (10)

N en décimal = $-2^{-5} \times 1,375 = -0,4296875$ (10)

C. 2. - Format double précision :

Pour ce format le nombre de bits est de 64 (fig. d - 4)

- le bit 63 = s est le signe de la mantisse
- bits 52 à 62 : ces 11 bits représentent l'exposant codé, dont la valeur est supérieure à la valeur réelle de celle du bias exposant. Ici le bias est égal à $2^{10} - 1 = 1023$ donc l'exposant codé est $E + (2^{10} - 1)$
- Bits 0 à 51 : Ces 52 bits représentent la mantisse. Le bit 51 est précédé de l'implié bit égal à 1 et sous-entendu. Un nombre en double précision est représenté par :

$$N = (-1)^s \underbrace{2^E - (2^{10} - 1)}_{\text{exposant codé}} \underbrace{(1, M)}_{\text{virgule}}$$

COMMANDE	TOS	NOS	RESULTAT	PÉRIODES
SADD	3F800000	3F800000	40000000	58
SSUB	3F800000	3F800000	00000000	58
SDIV	40400000	3FC00000	40900000	198
SMUL	40000000	3F800000	3F000000	231
CHSS	3F800000	-	BF800000	10
PTOS	3F800000	-	-	16
POPS	3F800000	-	-	14
XCHS	3F800000	40000000	-	26
CHSD	3FF0000000000000	-	BF00000000000000	24
PTOD	3FF0000000000000	-	-	40
POPD	3FF0000000000000	-	-	26
CLR	3FF0000000000000	-	-	4
DADD	3FF0000000000000	8000000000000000	3FF00000A0000000	578
DSUB	3FF0000000000000	8000000000000000	3FF00000A0000000	578
DMUL	BFF8000000000000	3FF8000000000000	C002000000000000	1748
DDIV	BFF8000000000000	3FF8000000000000	BFF0000000000000	4560

TOS, NOS et
 RESULT en HEXADÉCIMAL
 PÉRIODES en DÉCIMAL

Execution de certains exemples

II D - ALGORITHMES DES OPERATIONS EN VIRGULE FLOTTANTE :

Dès leur entrée dans le CI, les opérandes sont rangés dans la pile, le signe et l'exposant occupent un et 8 bits pour la simple précision, et la mantisse 24 bits avec le MSB égal à 1. Pour les différents algorithmes on utilisera les abréviations suivantes :

MSB : bit le plus significatif du nombre
sign. : signe du résultat
exp. : exposant du résultat
MAN. : mantisse du résultat
sign. (TOS) : signe du sommet de la pile
exp. (TOS) : exposant du sommet de la pile
MAN. (TOS) : mantisse du sommet de la pile
sign. (NOS) : signe du nombre dans l'emplacement suivant de la pile
exp. (NOS) : exposant du nombre dans l'emplacement suivant de la pile
MAN. (TOS) : mantisse du nombre dans l'emplacement suivant de la pile.

D. 1. - ADDITION, SOUSTRACTION EN VF :

L'addition et la soustraction utilisent essentiellement le même algorithme. La seule différence est que pour la soustraction, le signe de TOS est changé avant de poursuivre l'algorithme d'addition (fig e - 1)
Celui - ci se résume à :

- a - ranger TOS et NOS
- b - l'exposant de TOS est comparé à l'exposant de NOS.
- c - si les exposants sont égaux, passer à f
- d - décalage à droite de la mantisse du nombre dont l'exposant est le plus petit
- e - incrémenter l'exposant le plus petit et revenir en b
- f - mettre le signe du résultat égal au signe du nombre le plus grand
- g - mettre l'exposant du résultat égal à l'exposant du nombre le plus grand
- h - si les signes des 2 nombres sont différents, aller en m
- i - addition des mantisses des 2 nombres
- j - décalade d'une position à droite de la mantisse du résultat et
incrémenter de son exposant
- k - si le MSB de l'exposant du résultat passe de 1 à 0, à la suite de l'incrémenter, le bit d'état overflow est mis à 1
- l - arrondissement de la mantisse si nécessaire et sortie du résultat
- m - soustraction des mantisses des 2 nombres
- n - décalage à gauche de la mantisse du résultat et décrémentation de son exposant




fig e-1 ADDITION - SOUSTRACTION VF

- o - si le MSB de l'exposant passe de 0 à 1 à la suite de la décrémentation mise à 1 du bit d'état underflow et sortie du résultat
- p - si le MSB de la mantisse du résultat est égal à 0, aller en n
- q - arrondissement de la mantisse si nécessaire et sortie du résultat

D. 2. MULTIPLICATION EN VF

La multiplication en VF se base sur l'addition des exposants et la multiplication des mantisses (voir fig. e - 2)

- a - tester si TOS ou NOS est égal à 1
- b - si TOS ou NOS est nul, sortie du résultat égal à 0
- c - ranger TOS et NOS
- d - conversion des exposants de TOS et NOS à la forme unbiased.
$$\text{exp. (TOS)} = \text{exp. (TOS)} - 127(10)$$
$$\text{exp. (NOS)} = \text{exp. (NOS)} - 127(10)$$
- e - exposant du résultat égal à la somme des exposants
$$\text{exp.} = \text{exp. (TOS)} + \text{exp. (NOS)}$$
- f - si le MSB de l'exposant de TOS et le MSB de l'exposant de NOS sont égaux à 0, avec le MSB de l'exposant du résultat égal à 1, mise à 1 du bit d'overflow et sortie du résultat
- g - si le MSB de l'exposant de TOS et le MSB de l'exposant de NOS sont égaux à 1, et si le MSB de l'exposant du résultat égal à 0, mise à 1 du bit d'underflow et sortie du résultat
- h - reconversion de l'exposant du résultat à la forme biased
$$\text{exp.} = \text{exp.} + 127(10)$$
- i - si les signes de TOS et NOS sont égaux, mettre le signe du résultat égal à 0, sinon le mettre à 1
- j - multiplication des mantisses des 2 nombres
- k - si le MSB de la mantisse du résultat est égal à 1, décalage de celle - ci à droite d'une position et incrémentation de l'exposant du résultat
- l - si le MSB de l'exposant du résultat passe de 1 à 0 à la suite de l'incrément, mise à 1 du bit d'overflow
- m - arrondissement de la mantisse si nécessaire et sortie du résultat

D. 3 - DIVISION EN VF

Celle - ci se résume à la division des mantisses et la soustraction des exposants (fig e - 3)

- a - si TOS est nul, mise à 1 du bit d'état division par zéro et sortie du résultat




fig e-2 MULTIPLICATION EN
VIRGULE FLOTTANTE




fig e-3 DIVISION EN VIRGULE FLOTTANTE

- b - si NOS est nul, sortie du résultat égal à 0
- c - ranger TOS et NOS
- d - conversion des exposants de TOS et NOS à la forme unbiased
$$\text{exp (TOS)} = \text{exp (TOS)} - 127(10)$$
$$\text{exp (NOS)} = \text{exp (NOS)} - 127(10)$$
- e - soustraction des exposants de TOS et NOS
$$\text{exp} = \text{exp (NOS)} - \text{exp (TOS)}$$
- f - si le MSB de l'exposant de NOS est nul, le MSB de l'exposant de TOS est à 1, si le MSB de l'exposant du résultat est égal à 1, mise à 1 du bit d'overflow et sortie du résultat.
- g - si le MSB de l'exposant de NOS est égal à 1, si le MSB de l'exposant de TOS est égal à 0, et si le MSB de l'exposant du résultat est égal à 0, mise à 1 du bit d'underflow et sortie du résultat.
- h - addition du bias à l'exposant du résultat
$$\text{ex} = \text{exp} + 127(10)$$
- i - si les signes de TOS et NOS sont égaux, mettre le signe du résultat égal à 0, s'ils sont différents, mettre le signe du résultat à 1
- j - division de la mantisse de NOS par celle de TOS
- k - si le MSB de la mantisse du résultat est nul, décalage à gauche de celle - ci est décrémentation de l'exposant du résultat, sinon aller en n
- l - si le MSB de l'exposant du résultat passe de 0 à 1 à la suite de la décrémentation, mise à 1 du bit d'underflow
- m - aller en k
- n - arrondissement de la mantisse si nécessaire et sortie du résultat.

DADD

SADD

ADDITION EN VIRGULE FLOTTANTE

DOUBLE PRECISION (D.P.)

SIMPLE PRECISION (S.P)

Binary coding:

	7	6	5	4	3	2	1	0
SRE	0	1	0	1	0	0	0	1

	7	6	5	4	3	2	1	0
SPE	0	0	0	0	0	0	0	1

Hexadécimal coding:



A9 S1 SRE = 1

81 S1 SRE = 1

29 S1 SRE = 0

01 S1 SRE = 0

CONTENU DE LA PILE



DESCRIPTION

L'opérande A de TOS (DP ou SP) est additionné à l'opérande B de NOS (DP ou SP). Le résultat est arrondi pour obtenir le résultat final R qui est remis dans TOS. Les bits d'état S, Z, U et V sont affectés pour reporter le signe du résultat si le résultat est zéro; l'exposant underflow et l'exposant overflow respectivement. Le bit d'état D est mis à zéro; les bits d'état affectés sont S, Z, U, V (D est toujours à zéro)

DSUB

SSUB

SOUSTRACTION EN VIRGULE FLOTTANTE

DOUBLE PRECISION (D.P)

code binaire

7	6	5	4	3	2	1	0
SRE	0	1	0	1	0	1	0

SIMPLE PRECISION

7	6	5	4	3	2	1	0
SRE	0	0	0	0	0	1	0

code hexadécimal


AA S1 SRE = 1

82 S1 SRE = 1

2A S1 SRE = 0

02 S1 SRE = 0

CONTENU DE LA PILE



DESCRIPTION

L'opérande A de TOS (DP ou SP) est soustrait à l'opérande B de NOS. Le résultat est arrondi pour obtenir le résultat final RR (DP ou SP) qui est remis dans TOS.

Les bits d'états S, Z, U et V sont affectés pour reporter le signe du résultat. Si le résultat est zéro, l'exposant underflow et l'exposant overflow respectivement le bit D est mis à zéro.

Les bits d'états affectés sont/: S, Z, U, V (D est toujours à zéro)

DMUL

SMUL

MULTIPLICATION EN VIRGULE FLOTTANTE

DOUBLE PRECISION (D.P)

SIMPLE PRECISION (S.P)

code binaire

	7	6	5	4	3	2	1	0
SRE	0	1	0	1	0	1	1	

	7	6	5	4	3	2	1	0
SRE	0	0	0	0	0	0	1	1

code hexadécimal



AB S1 SRE = 1

83 S1 SRE = 1

2B S1 SRE = 0

03 S1 SRE = 0

CONTENU DES LA PILE



DESCRIPTION

L'opérande A de TOS (DP ou SP) est multiplié par l'opérande B de NOS. Le résultat est arrondi pour obtenir le résultat final R (DP ou SP) qui est remis dans TOS.

Les bits d'états S, Z, U et V sont affectés pour reporter le signe du résultat, si le résultat est zéro, l'exposant underflow et l'exposant overflow respectivement. Le bit d'état D est mis à zéro.

DDIV

SDIV

DIVISION EN VIRGULE FLOTTANTE

DOUBLE PRECISION (D.P)

SIMPLE PRECISION(S.P)

code binaire

	7	6	5	4	3	2	1	0
SRE	0	1	0	1	1	0	0	

	7	6	5	4	3	2	1	0
SRE	0	0	0	0	0	1	0	0

code hexadécimal


AC S1 SRE = 1

84 S1 SRE = 1

2C S1 SRE = 0

04 S1 SRE = 0

CONTENU DE LA PILE



DESCRIPTION

L'opérande B de NOS (DP ou SP) est divisé par l'opérande A de TOS. Le résultat (quotient) est arrondi pour obtenir le résultat final R (SP ou DP) qui est remis à TOS.

Les bits d'état S, Z, D, U et V sont affectés pour reporter le signe du résultat si le résultat est zéro, un essai de division par zéro, l'exposant underflow et l'exposant overflow respectivement.

CHSD

CHSS

CHANGEMENT DE SIGNE

DOUBLE PRECISION (D.P)

SIMPLE PRECISION (S.P)

code binaire

	7	6	5	4	3	2	1	0
SRE	0	1	0	1	1	0	1	

	7	6	5	4	3	2	1	0
SRE	0	0	0	0	1	0	1	

code hexadécimal



AD Si SRE = 1

85 Si SRE = 1

2D Si SRE = 0

05 Si SRE = 0

CONTENU DE LA PILE



DESCRIPTION

Le signe de l'opérande A de TOS (DP ou SP) est complétement à 2; le résultat R (DP ou SP) se trouve à TOS. Si l'opérande (DP) est nul alors le signe n'est pas affecté. Si l'exposant de A (SP) est nul, tous les bits de R sont mis à zéro. Les bits d'état S et Z indiquent le signe du résultat et si le résultat est nul.

Les bits U, V et D sont toujours à zéro.

Les bits d'états affectés sont S, Z (U, V, D = 0)

PTOD

PTOS

ENFONCEMENT DANS LA PILE

DOUBLE PRECISION (D.P)

SIMPLE PRECISION (S.P)

code binaire

	7	6	5	4	3	2	1	0
SRE	0	1	0	1	1	1	1	0

	7	6	5	4	3	2	1	0
SRE	0	0	0	0	0	1	1	0

code hexadécimal



AE Si SRE = 1

86 Si SRE = 1

2E Si SRE = 0

06 Si SRE = 0

CONTENU DE LA PILE



NOTE : A'' = A si le champ de l'exposant de A est non nul

A'' = 0 si le champ de l'exposant de A est nul

DESCRIPTION

L'opérande de A de TOS (DP ou SP) est enfoncé dans la pile , ceci est effectivement une duplication de A dans deux positions consécutives dans la pile .Cependant si l'opérande (SP) de TOS qui précède la commande PTOS a seulement son champ d'exposant nul alors le nouveau TOS sera mis à 0 . Le contenu de NOS sera une copie exacte de l'ancien TOS .

Les bits d'état S et Z sont affectés pour reporter le signe du nouveau TOS ,et si le contenu de TOS est 0, respectivement les bits d'état U, V et D sont mis à zéro. Les bits d'état affectés sont : S, Z (U, V, D toujours à zéro).

POPD

POPS

EXTRACTION DE LA PILE

DOUBLE PRECISION (D.P)

SIMPLE PRECISION (S.P)

code binaire

7	6	5	4	3	2	1	0
SRE	0	1	0	1	1	1	1

7	6	5	4	3	2	1	0
SRE	0	0	0	0	1	1	1

code hexasdécimal

AF Si SRE = 1

87 Si SRE = 1

2F Si SRE = 0

07 Si SRE = 0

CONTENU DE LA PILE

AVANT

APRES

AVANT

APRES

A TOS
B NOS

B
A

A
B
C
D

B
C
D
A

Cette opération a le même effet que X.C.H.S

DESCRIPTION

L'opérande A (DP ou SP) est extrait de la pile et il est réécrit au bas de la pile.

Les bits d'état S et Z sont affectés pour reporter le signe du nouvel opérande de TOS et s'il est égal à zéro, respectivement les bits U, V, D sont mis à 0.

Si le champ de l'exposant du nouveau TOS (S.P) est nul alors si le bit d'état Z est zéro, il sera mis à 1; les bits d'états affectés sont: S, Z (U, V, D toujours à 0).

XCHS

ECHANGER TOS ET NOS SIMPLE

code binaire

	7	6	5	4	3	2	1	0
SRE	0	0	0	0	1	0	0	0

CLR

MISE A ZERO DU REGISTRE D'ETAT

code binaire

	7	6	5	4	3	2	1	0
SRE	0	0	0	0	0	0	0	0

code hexadécimal

88 Si SRE = 1

08 Si SRE = 0

80 Si SRE = 1


00 Si SRE = 0

DESCRIPTION

L'opérande A de TOS (SP) et l'opérande B de NOS (SP) sont échangés. Après l'exécution, B est à TOS et A est à NOS. Tous les autres opérandes sont inchangés. Les bits d'état affectés sont: S, Z, (U, V et D toujours à zéro)

Les bits d'états S, Z, D, U, V sont mis à 0. La pile n'est pas affectée. Les bits d'Etat sont à zéro tant qu'il n'y a pas d'opération de commande qui met en jeu les opérandes. Les bits d'Etat affectés sont: S, Z, D, U, V toujours à zéro

CONTENU DE LA PILE








DIAGRAMME DES TEMPS

initialisation d'une commande


fig 2.f **Entrée d'opérandes**




Commande ou écriture d'une donnée quand l'Am 9512 est occupé



Opération de lecture



lecture d'operande quand busy = 1



SWITCHING CHARACTERISTICS

Parameters	Description	Am9512DC		Am9512-1DC		Units	
		Min	Max	Min	Max		
TAPW	\overline{EACK} LOW Pulse Width	100		75		ns	
TCDR	C/\overline{D} to \overline{RD} LOW Set-up Time	0		0		ns	
TCDW	C/\overline{D} to \overline{WR} LOW Set-up Time	0		0		ns	
TCPH	Clock Pulse HIGH Width	200	500	140	500	ns	
TCPL	Clock Pulse LOW Width	240		160		ns	
TCSP	\overline{CS} LOW to \overline{PAUSE} LOW Delay (Note 5)	150		100		ns	
TCSR	\overline{CS} to \overline{RD} LOW Set-up Time	0		0		ns	
TCSW	\overline{CS} LOW to \overline{WR} LOW Set-up Time	0		0		ns	
TCY	Clock Period	480	5000	320	2000	ns	
TDW	Data Valid to \overline{WR} HIGH Delay	150		100		ns	
TEAE	\overline{EACK} LOW to END LOW Delay		200		175	ns	
TEPHR	END HIGH to \overline{PAUSE} HIGH Data Read when Busy		$5.5TCY+300$		$5.5TCY+200$	ns	
TEPHW	END HIGH to \overline{PAUSE} HIGH Write when Busy		200		175	ns	
TEPW	END HIGH Pulse Width	400		300		ns	
TEX	Execution Time	See Table 2				ns	
TOP	Data Bus Output Valid to \overline{PAUSE} HIGH Delay	0		0		ns	
TPPWR	\overline{PAUSE} LOW Pulse Width Read	Data	$3.5TCY+50$	$5.5TCY+300$	$3.5TCY+50$	$5.5TCY+200$	ns
		Status	$1.5TCY+50$	$3.5TCY+300$	$1.5TCY+50$	$3.5TCY+200$	
TPPWRB	END HIGH to \overline{PAUSE} HIGH Read when Busy	Data	See Table 2				ns
		Status	$1.5TCY+50$	$3.5TCY+300$	$1.5TCY+50$	$3.5TCY+200$	
TPPWW	\overline{PAUSE} LOW Pulse Width Write when Not Busy		$TCSW+50$		$TCSW+50$	ns	
TPPWWB	\overline{PAUSE} LOW Pulse Width Write when Busy	See Table 2				ns	
TPR	\overline{PAUSE} HIGH to Read HIGH Hold Time	0		0		ns	
TPW	\overline{PAUSE} HIGH to Write HIGH Hold Time	0		0		ns	
TRCD	\overline{RD} HIGH to C/\overline{D} Hold Time	0		0		ns	
TRCS	\overline{RD} HIGH to \overline{CS} HIGH Hold Time	0		0		ns	
TRO	\overline{RD} LOW to Data Bus On Delay	50		50		ns	
TRZ	\overline{RD} HIGH to Data Bus Off Delay	50	200	50	150	ns	
TSAPW	SVACK LOW Pulse Width	100		75		ns	
TSAR	SVACK LOW to SVREQ LOW Delay		300		200	ns	
TWCD	\overline{WR} HIGH to C/\overline{D} Hold Time	60		30		ns	
TWCS	\overline{WR} HIGH to \overline{CS} HIGH Hold Time	60		30		ns	
TWD	\overline{WR} HIGH to Data Bus Hold Time	20		20		ns	

NOTES:

1. Typical values are for $T_A = 25^\circ\text{C}$, nominal supply voltages and nominal processing parameters.
2. Switching parameters are listed in alphabetical order.
3. Test conditions assume transition times of 20ns or less, output loading of one TTL gate plus 100pF and timing reference levels of 0.8V and 2.0V.

4. END HIGH pulse width is specified for \overline{EACK} tied to VSS. Otherwise TEAE applies.
5. \overline{PAUSE} is pulled low for both command and data operations.
6. TEX is the execution time of the current command (see the Command Execution Times table).
7. \overline{PAUSE} will go low at this point if \overline{CS} is low and \overline{RD} and \overline{WR} are high.

III MANIPULATION DE L'OVF AM 9512

Cette unité destinée à accroître les performances des microprocesseurs, par sa rapidité d'exécution et la précision des résultats; elle sera donc sollicitée pour effectuer certains calculs de méthodes numériques pour la résolution des opérations différentielles. Ainsi pour exécuter l'une des quatre opérations fondamentales sur l'AM 9512, les 2 opérandes se trouvent dans des mémoires fixes M_1 et M_2 disposés de la manière suivante pour la simple précision :

- en M_1 —————, l'exposant
- en $M_1 + 1$ —————, le plus significatif byte de la mantisse (MSB)
- en $M_1 + 2$ —————, le 1^{er} moins significatif byte de la mantisse (LSB₁)
- en $M_1 + 3$ —————, le 2^{ème} moins significatif byte de la mantisse (LSB₂)

Pour l'exécution d'une opération, les opérandes sont envoyés byte par byte, l'un à la suite de l'autre, puis en dernier la commande. Un test par software permet de tester le bit busy du registre d'état, et de voir si le résultat est disponible sur le bus, ce qui permet de le récupérer, de le stocker dans ma mémoire M_1 .

La conception d'un programme unique permettra l'introduction de données dans l'OVF et la réception du résultat stocké en M_1 ; ce programme s'appellera SAAD, pour une addition en simple précision, SMUL pour une multiplication simple précision, et SDIV pour une division SP et ainsi de suite.

IV - PROGRAMME D'INTRODUCTION DE DONNEES DANS L' AM 9512

Le 1^{er} opérande se trouve à l'adresse M₁

Le 2^{ème} opérande se trouve à l'adresse M₂

Le résultat se trouvera à la mémoire M₁

96 63 AVAN	LDA	A	§ 0063	lecture du registre d'état
2 B	BMI	AVAN		
CE 5018	LDX	#	§ 5018	pointer adresse du 1 ^{er} opérande M ₁
A6 03	LDA	A	(3,X)	
97 62	STA	A	§0062	
A6 02	LDA	A	(2,X)	
97 62	STA	A	§0062	
A6 01	LDA	A	(1,X)	
97 62	STA	A	§0062	
A6 00	LDA	A	(0,X)	
97 62	STA	A	§0062	
CE 5014	LDX	#	§ 5014	pointer adresse du 2 ^{ème} opérande M ₂
A6 03	LDA	A	(3,X)	
97 62	STA	A	§0062	
A6 02	LDA	A	(2,X)	
97 62	STA	A	§0062	
A6 01	LDA	A	(1,X)	
97 62	STA	A	§0062	
A6 00	LDA	A	(0,X)	
97 62	STA	A	§0062	
86 C.0	LDA	A	# §	code opération
97 63	STA	A	§0063	
96 63 TRS	LDA	A	§ 0063	test du registre d'état
2 B	BMI	TRS		
48	ASL	A		
48	ASL	A		
48	ASL	A		
48	ASL	A		
2 B END	BMI	END		test du bit division par zéro
48	ASL	A		
2 B END	BMI	END		test du bit underflow
48	ASL	A		
2 B END	BMI	END		test du bit overflow
C E 5018	LDX	#	§ 5018	pointer adresse du résultat M ₁

```
96 62    LDA  A  §0062
A7 00    STA  A  (0,X)
96 62    LDA  A  §0062
A7 01    STA  A  (1,X)
96 62    LDA  A  § 0062
A7 02    STA  A  (2,X)
96 62    LDA  A  § 0062
A7 03    STA  A  § (3,X)
39 END    RTS                                retour au sous programme.
```

CONCLUSION :

Pour cette unité arithmétique, les temps d'exécution de l'addition, multiplication et division sur 32 bits, sont de 220, 220, 240 cycles MPU; alors qu'ils étaient de 586, 680 et 736 cycles MPU pour une précision de 24 bits seulement. On constate, donc, qu'il y a une nette amélioration dans la rapidité de traitement; de même la précision est augmentée.

CHAPITRE III

COUPLAGE DE L'UNITE DE TRAITEMENT AM 9512

AU JP MC 6800

INTRODUCTION

L'unité de traitement AM 9512 est destinée à accroître sensiblement la capacité de calcul arithmétique des microprocesseurs. Son caractère universel permet de le connecter indifféremment à n'importe quel up. Dans notre cas, le couplage se fait avec le MC 6800. Les échanges avec l'extérieur se font par l'intermédiaire d'un bus bidirectionnel de 8 bits, qui transite les données.

A / CIRCUITS D'INTERFACE :

Un circuit d'interface est un circuit se caractérisant par des des lignes d'entrées et sorties des mêmes informations, et des lignes commandant l'activation de l'interface lui-même. Chaque ligne de bus adresse, de bus de données ou même de contrôle ne peut commander qu'une charge TTL. Lorsque cette ligne doit délivrer un courant supérieur à cette charge, il est nécessaire de prévoir un interface de puissance pour réaliser l'adaptation.

Les circuits d'interface ne servent pas uniquement à fournir de la puissance (amplification, adaptation, leur rôle ne se limite pas, non plus à la protection du up en particulier; ils permettent, et c'est là leur principale caractéristique, d'isoler (déconnecter) les bus d'adresse, de données et certaines lignes de commande ou de contrôle. Ces interfaces sont caractérisés par 3 états (TST) :

* un état haut : c'est l'état haute impédance, qui signifie que l'interface isole (déconnecte) les bus,


* 2 états bus : $\left\{ \begin{array}{l} \text{état logique "1"} \\ \text{état logique "0"} \end{array} \right.$

1°) INTERFACE D'ADRESSES :

Pour lire ou écrire une donnée dans une mémoire, ou tout autre élément prévu à cet effet, le up muni d'une adresse au moyen de son compteur ordinal, place celle ci sur son interface d'adresse. Ceci signifie, donc que les adresses ne peuvent avoir qu'un seul sens, le sens sortant (du up vers les circuits externes).

Les interfaces d'adresses seront donc, des circuits unidirectionnels de protection, d'amplification, munis de la possibilité d'être mis en haute impédance. De tels circuits sont appelés "buffers 3 états unidirectionnels". Les buffers qu'on utilisera sont du type MC 8T95. (voir brochage et table de vérité fig.).


MC 8T95



ENABLE 1	ENABLE 2	ENTREE	SORTIE
0	0	0	0
0	0	1	1
0	1	Ø	isolée
1	0	Ø	Ø
1	1	Ø	Ø


FIG - a

MC 8T26



DREN	RECER	RD	TD	BUS
0	0	0	Ø	0
0	0	1	Ø	1
0	1	Ø	Ø	isolée
1	1	Ø	0	0
1	1	Ø	1	1

FIG - b



CLEAR	entrées		sorties	
	A	B	Q	Q̄
0	x	x	0	1
x	1	x	0	1
x	x	0	0	1
1	0	↑	[Pulse]	[Pulse]
1	↓	1	[Pulse]	[Pulse]
↑	0	1	[Pulse]	[Pulse]

FIG - c MONOSTABLE 74 LS 123

2°) INTERFACE DE DONNEES :

Suivant qu'il s'agisse d'un ordre de lecture ou d'écriture, les données sont sortantes ou rentrantes (le courant est dans un sens ou dans un autre). Les interfaces de données sont donc des "buffers bidirectionnels 3 états".

Ce type de buffer est constitué de 2 amplificateurs en tête bêche comparables au MC 8T95. L'interface utilisé est du type MC 8T26 (voir schéma et table de vérité fig.). Les lignes de données étant de huit, deux buffers MC 8T26 sont suffisants.

La broche "1" du MC 8T26 valide la réception de données du périphérique donc l'émission de données du MC 6800, c'est à dire l'écriture; par contre la broche "15" (Driver enable) du MC 8T26 valide le transfert de données du périphérique, donc la réception de données du MC 6800, c'est à dire la lecture.

B/. 1. DECODAGE D'ADRESSE DE L'AM 9512 :

Le périphérique AM 9512 est considéré comme une position mémoire, validée par les bits d'adresse A_1 à A_{15} . Une fois sélectionnée, la ligne A_0 reliée au C/\bar{D} (command, data) du CI, indique à l'unité arithmétique si le transfert concerne un octet de commande ou un octet de donnée; ou choisit comme adresse de cette position mémoire 62 ou 63 que $A_0 = 0$ ou $A_0 = 1$. Les lignes A_1 à A_{15} passent à travers des portes NAND, avec le VMA, ce qui permet de sélectionner le boîtier de l'AM 9512, c'est à dire la broche \overline{CS} .

C/ LOGIQUE DE COMMANDE ET DE CONTROLE

L'unité arithmétique travaille sur un top d'horloge $\Phi 2$, on relie donc directement le CLK à $\Phi 2$ du MC 6800. La ligne \overline{reset} du MC 6800, après être inversée, est reliée à la ligne reset du CI.

2. 1 - CIRCUIT DE LECTURE, ECRITURE :

Ce circuit détermine s'il faut autoriser un transfert ou une réception de données, suivant qu'il reçoit un ordre de lecture ou d'écriture sur les interfaces de données.

a - Opération d'écriture

L'opération d'écriture n'a lieu que si le signal d'écriture \overline{WR} est validé (non placé en haute impédance), et la commande $R/W = 0$. La présence du signal $\Phi 2$ est indispensable car les éléments à écrire ou à lire (mémoires) ne sont activés que pendant ce temps.

Le signal permettant l'écriture résulte de la réunion de toutes ces conditions, la table de vérité nous donne :

$$\overline{WR} = \overline{R/W} \cdot \overline{\Phi_2} .$$

Dans le cas du buffer MC 8T26, le signal d'activation de la sortie des données, c'est à dire la borne "1" doit être à l'état bas; de ce fait le signal WR est relié directement à la borne "1".

b) Opération de lecture :

Elle n'a lieu que si le boîtier de l'OVF est validé soit $\overline{CS} = 0$, et le signal du MC 6800 doit être nécessairement un signal de lecture soit $R/W = 1$. Il faudrait aussi que le bus de données du up soit disponible pour lire la donnée, donc $\overline{\Phi_2} = 1$. La réunion de toutes ces conditions nous donne le signal de lecture :

$$\overline{RD} = \overline{\Phi_2} \cdot R/W \cdot \overline{CS}$$

Pour le buffer MC 8T26, le signal d'activation de l'entrée des données (interface en mode lecture = borne "15") doit être au niveau logique "1". De ce fait le signal \overline{RD} est relié à la borne "15" à travers un inverseur (voir schéma de câblage)

Les impulsions des signaux \overline{WR} et \overline{RD} obtenus ont même durée que celle du \overline{CS} ; or, d'après le timing donné par le constructeur, la durée de \overline{CS} devrait être double de celle de \overline{WR} et \overline{RD} (voir diagramme des temps). On utilise donc 2 monostables 74 LS 123 pour diminuer la durée des impulsions de lecture et d'écriture \overline{RD} et \overline{WR} .

CHAPITRE IV

PROGRAMMES APPELANTS POUR LA METHODE DE
RESOLUTION DES EQUATIONS DIFFERENTIELLES

I - INTRODUCTION

Pour résoudre une équation différentielle, il est nécessaire d'introduire d'abord, une table données en virgule flottante (4 bytes par donnée en simple précision et 8 bytes pour une double précision). La résolution d'une équation va évidemment utiliser les différentes opérations pour les calculs intermédiaires, les résultats sont ensuite écrits sous forme de table.

MOROLA met à notre disposition une bibliothèque mathématique fonctionnant comme un tout indivisible, l'ensemble étant formé de plusieurs sous-programmes. Une caractéristique de la bibmat, est qu'un nombre quelconque, positif, négatif ou décimal est écrit en virgule flottante de 24 bits, soit 16 bits pour la mantisse et 8 bits pour l'exposant.

On constate donc, que la bibmat ne se prête pas facilement à notre utilisation, puisqu'on travaille en 32 bits ou 64 bits; pour cela il faut concevoir un programme appelant pour chaque fonction en tenant compte du fait que l'OVF travaille sur 4 ou 8 bytes.

A - UTILISATION DE LA PILE DU MC 6800 :

La résolution d'équations différentielles utilise plusieurs sous-programmes, parmi eux : sous-programme de conversion d'un nombre en virgule flottante, introduction de ce nombre en pile, transfert d'une mémoire à une autre, conversion d'un nombre négatif en son complément à 2

Chacun de ces sous-programmes utilise la pile du up, les différentes réservations des arguments et des adresses de retour dans la pile sont disposées de la manière suivante :

LSB (moins significatif byte) de l'adresse de retour

MSB (plus significatif byte) de l'adresse de retour

LSB₂ (2ème moins significatif byte) de l'argument introduit

LSB₁ (1er moins significatif byte) de l'argument introduit

MSB (plus significatif byte) de l'argument introduit


EXP (exposant) de l'argument introduit.

B - LES DIFFERENTS SOUS PROGRAMMES :

1°) Appel de push 6 :

Il permet d'utiliser 6 registres volatils de la pile, 4 sont occupés par le LSB₂, LSB₁, MSB et l'exposant du nombre introduit; les 2 derniers contiennent le LSB et MSB de l'adresse de l'argument qu'on vient d'introduire. L'adresse de retour est sauvegardée dans la mémoire psh 4 T2

SCHEMA DE CABLAGE DE L'Am 9512 AVEC LE MC 6800



Unité
Arithmétique
Am 9512

X : contient l'exposant et le MSB du nombre

B : contient le LSB₁

A : contient le LSB₂

psh 4 T ₁	CQU 501 C	
psh 4 T ₂	CQU 501 E.	
FF 501 C	STX psh4 T ₁	sauvegarde le MSB et l'exposant
30	TSX	
EE 00	LDX (0,X)	pointer adresse de retour
FF 501 E	STX psh4 T ₂	ranger adresse de retour en psh4 T ₁
31	INS	
31	INS	
36	psh A	LSB ₂ en pile
37	psh B	LSB ₁ en pile
B 6 501 D	LDA A psh4 T ₁ + 1	
36	psh 4	MSB en pile
B6 501 C	LDA A psh4 T ₁	
36	psh A	exposant
30	TSX	
FF 501 C	STX psh4 T ₁	
B6 501 D	LDA A psh4 T ₁ + 1	pointer LQB adresse du nombre
36	psh A	
B6 501 C	LDA A psh4 T ₁	pointer MSB adresse du nombre
36	psh A	
FE 501 E	LDX psh4 T ₂	pointer adresse de retour
GE 00	JMP (0,X)	

2°) Appel de SPNEG :

Cette sous-routine convertit un nombre négatif, en son complément à 2. Le complément à 2 de la mantisse est formé sans transformer l'exposant. La mantisse est ensuite normalisée si c'est nécessaire, puis lue avec son exposant.

Le registre d'index pointe l'adresse du A₁.

63 01	COM (1,X)	complément à 2 du MSB
63 02	COM (2,X)	complément à 2 du LSB ₁
60 03	NEG (3,X)	complément à 1 du LSB ₂
25	BCS FPPNE2	C = 1 si R ≠ 00
A6 02	LDA A (2,X)	
8B 01	ADD A # \$ 01	
A7 02	STA A (2,X)	
24	BCC FPPNE ₂	

6C 01	INC (1,X)	
E6 01	FIPNE ₂ LDA B (1,X)	
C1 80	CMP B # \$ 80	
26	BNE END	
A6 02	LDA A (2,X)	
81 00	CMP A # \$ 00	
26	BNE END	
A6 03	LDA A (3,X)	
81 00	CMP A # \$ 00	
26	BNE END	
0C	CLC	C = 0
66 01	ROR (1,X)	décalage à droite de la mantisse
66 02	ROR (2,X)	
66 03	ROR (3,X)	
6C 00	INC (0,X)	ajuster l'exposant
39	END RTS	

3° Appel de SPPCPY :

Cette sousroutine permet le transfert d'un argument d'une adresse à une autre.

30	TSX	
EE 02	LDX (2,X)	pointer l'adresse du nombre
A6 00	LDA A (0,X)	changer l'exposant
E6 01	LDA B (1,X)	changer le MSB
30	TSX	
EE 00	LDX (0,X)	pointer l'adresse de transfert
A7 00	STA A (0,X)	
E7 01	STA B (1,X)	
30	TSX	
EE 02	LDX (2,X)	
A6 02	LDA A (2,X)	changer le LSB ₁
E6 03	LDA B (3,X)	changer le LSB ₂
30	TSX	
EE 00	LDX (0,X)	
A7 02	STA A (2,X)	
E7 03	STA B (3,X)	
31	INS	
39	RTS	pointer adresse de retour

4°) Appel de SPFLT :

Ce sous-programme convertit un nombre de 4 caractères hexadécimaux en un nombre en virgule flottante de 32 bits (8 caractères). Cette conversion se fait dans le cas général de la manière suivante :

- * le nombre est écrit à partir du bit 0 de la mantisse
- * le byte de l'exposant est positionné à 23
- * l'opération de normalisation est appliquée au nombre
- * le nombre est lu après normalisation.

Mais dans notre cas particulier, la conversion, se fait caractère par caractère, et un chiffre s'écrit au maximum sur un byte en hexadécimal, les autres bits étant des zéros. Les étapes de la conversion seront donc :

- a) le chiffre est écrit à partir du bit 0 de la mantisse sur un byte
- b) le byte de l'exposant est positionné à 7
- c) l'opération de normalisation est appliquée au nombre
- d) le nombre est lu après normalisation, il représente le MSB, le LSB₁ et le LSB₂ étant nuls.

Exemple : 9 en décimal \longrightarrow 0000 1001 (binaire)
0000 1001 0000 0111
 MSB EXP
0.100 1000 0000 0100
 4 8 0 4

le nombre s'écrira donc en VF sur 4 bytes : 48 00 0004

Sous-programme SPFLT :

```
30            TSX
86 07 LDA A # $ 07            exp = 07
A7 14 STA A (STFPA3 , X)
6D 11 TST (STFPA3 + 3,X)
27        BEQ FLT
A6 11 LDA A (STFPA3 + 3,X)
48        FPPN ASL A            opération de normalisation
2B        BMI FPPT
68 11 ASL (STFPA3 + 3,X)
6A 14 DEC (STFPA3 ,X)
20        BRA FPPN
A6 11 FPPT LDA A (STFPA3 + 3,X)
A7 13 STA A (STFPA3 + 1,X)
6F 11 CLR (STFPA3 + 3,X)
39        FLT RTS
```

5°) Appel de QUERY :

Cette sous-routine permet le changement de ligne, après la conversion d'un argument en VF; ce processus est répété jusqu'à la fin de la table de données.

	JSR NEWLIN	changement de ligne
86 3F	LDA A # '	
BD F9DC	JSR OUTCH	
39	RTS	
86 OD NEWLIN	LDA A # 13	
BD F9DC	JSR OUTCH	
86 OA	LDA A # 10	
BD F9DC	JSR OUTCH	
39	RTS	

6°) Appel de SETUP 6 :

Ce sous-programme permet après le point d'interrogation d'introduire une donnée en décimal, qui sera directement convertie en virgule flottante et stockée à la mémoire d'adresse M3.

La conversion se fait caractère par caractère en utilisant les sous-programmes donnés précédemment (voir programme)

SETUP 6

```

JSR QUERY
LDA A # $ 10      LSB de M3
PUSH A
LDA A # $ 50      MSB de M3
PUSH A
CLR A
PUSH A            STFPDP = 0   virgule flottante
PUSH A            STFPSG = 0   Signe
LDA # $ 0000      exp et MSB de A1
LDA A # $ 00      LSB1 de A1
LDA B # $ 00      LSB2 de A1
JSR PSH6          STFPA1 = 0
LDA # $ 0140      exp et MSB de A2
LDA B # $ 00      LSB1 de A2
LDA A # $ 00      LSB2 de A2
JSR PSH6          STFPA2 = 01
CLR A
PUSH A
PUSH A
PUSH A
PUSH A            STFPA3
TSX
STX PSH4T1
LDA A PSH4T2+1
PUSH A
LDA A PSH4T1
PUSH A            Adresse de A3
LDA # $ 0450      exp et MSB de A4
LDA B # $ 00      LSB1 de A4
LDA A # $ 00      LSB2 de A4
JSR PSH6          STFPA4 = 10
TSX

```

Définition des mémoires dans la pike

```

STFPA4 EQU 2
STFPA3 EQU 8
STFPA2 EQU 14
STFPA1 EQU 20
STFPSG EQU 24   Signe
STFPDP EQU 25   virgule flottante
STFPRS EQU 26   Adresse du Résultat

```

Boucle de Conversion Caractère par Caractère

```

STFP1 JSR INCH      . Un Caractère dans ACC A
      CMP A # $ A    Comparaison avec line feed
      BEQ STFP4      oui

```

	CMPA #' -	Comparison avec signe moins
	BNE STP P2	Non
	INC (STFASG, X)	Oui, mise à 1 du signe
	BRA STFPI	
STPPE	CMPA #'.	Comparison virgule flottante
	BNE STFPB	Non
	INC (STFPDP, X)	Oui, mise à 1 de la virgule flottante
	BRA STFPI	
STFPB	CMPA # \$ 40	Comparison à 40 (\$ 40 = 10 en asc II)
	BPL STFPI	
	CMP A #' 0	
	BMI STFPI	
	SUB A #' 0	Soustraire le code de zéro au contenu
	STA A (STFPA3 + 2, X)	Ranger [A] dans A3 [de A
	JSR SPFLT	A3 = A3 en VF
	TSX	
	LDX (STFPA, -2, X)	Pointer l'adresse de A,
	LDA A (0, X)	
	LDA B (1, X)	
	STA A (\$ 5018) M1	Transfert de A, en M1,
	STA B (5019) M1 + 1	
	LDA A (2, X)	
	LDA B (3, X)	
	STA A (501A) ← M1 + 2	
	STA B (501B) M1 + 3	
	TSX	
	LDX (STFPA4 - 2, X)	Pointer l'adresse de A4
	LDA A (0, X)	
	LDA B (1, X)	
	STA A (5014) M2	Transfert de A4 en M2
	STA B (5015) M2 + 1	
	LDA A (3, X)	
	LDA B (2, X)	
	STA A (5016) M2 + 2	
	STA B (5017) M2 + 3	
	JSR SMUL	A1 ← A1 × 10 en M1
	TSX	
	LDX (STFPA1 - 2, X)	Pointer l'adresse de A1
	LDA A 5018 M1	Transfert de [M1] = A1 × 10 dans A1
	LDA B 5019 M1 + 1	
	STA A (0, X)	
	STA B (1, X)	
	LDA A (501A) M1 + 2	
	LDA B 501B M1 + 3	
	STA A (2, X)	
	STA B (3, X)	
	TSX	
	LDX (STFPA3 - 2, X)	Pointer l'adresse de A3
	LDA A (0, X)	

LDA B (1,x)	
STA A (5014)M2	Transfert de A3 en M2
STA B (5015)M2+1	
LDA A (2,x)	
LDA B (3,x)	
STA A (5016)M2+2	
STA B 5017 M2+3	
JSR SRDD	$A_1 = A_1 + A_3$ en M1
TSX	
LDX (STPAA1-2,x)	Pointer l'adresse de A1
LDA A \$ 5018 M1	
LDA B \$ 5019 M1+1	
STA A (0,x)	
STA B (1,x)	
LDA A 501A M1+2	
LDA B 501B M1+3	
STA A (2,x)	
STA B (3,x)	
TSX	
TST (STPADP,x)	La virgule est-elle à 1
BLE STPA1	Non
LDX (STPA2-2,x)	Oui, pointer l'adresse de A2
LDA A (0,x)	
LDA B (1,x)	
STA A 5018 M1	Transfert de A2 en M1
STA B 5019 M1+1	
LDA A (2,x)	
LDA B (3,x)	
STA A 501A M1+2	
STA B 501B M1+3	
TSX	
LDX (STPA4-2,x)	Pointer l'adresse de A4
LDA A (0,x)	
LDA B (1,x)	
STA A 5014 M2	Transfert de A4 en M2
STA B 5015 M2+1	
LDA A (2,x)	
LDA B (3,x)	
STA A 5016 M2+3	
STA B 5017 M2+3	
JSR SMUL	$A_2 = A_2 \times 10$ en M1
TSX	
LDX (STPA2-2,x)	Pointer l'adresse de A2
LDA A 5018 M1	Transfert de $A_2 = A_2 \times 10$ de M1 [en ad. de A2

```
LDA B 5019 M1+1
STA A (0,x)
STA B (1,x)
LDA A 501A M1+2
LDA B 501B M1+3
STA A (2,x)
STA B (3,x)
TSX
BRA STFP1
STPP4 LDX (STFPA1-2,x) Pointer l'adresse de A1
LDA A (0,x)
LDA B (1,x)
STA A 5018 M1 Transfert de A1 en M1
STA B 5019 M1+1
LDA A (2,x)
LDA B (3,x)
STA A 501A M1+2
STA B 501B M1+3
TSX
LDX (STFPA2-2,x) Pointer l'adresse de A2
LDA A (0,x)
LDA B (1,x)
STA A 5014 M2 Transfert de A2 en M2
STA B 5015 M2+1
LDA A (2,x)
LDA B (3,x)
STA A 5016 M2+2
STA B 5017 M2+3
JSR SDIV A1 = A1/A2 en M1
TSX
LDX (STFPA1-2,x) Pointer l'adresse de A1
LDA A 5018 M1 Transfert de [M1] à l'ad. de A1
LDA B 5019 M1+1
STA A (0,x)
STA B (1,x)
LDA A 501A M1+2
LDA B 501B M1+3
STA A (2,x)
STA B (3,x)
TSX
TST (STFPG ,x) Test du signe . Le signe est-il à 1
BEQ STFPS Non
TSX Oui
LDX (STFPA1-2,x)
JSR SPNEG A1 = -A1
TSX
STFPS LDA A (STFPA1,x) Transfert du résultat à l'ad. M3
LDA B (STFPA1+1,x)
LDX (STFPRS ,x)
```

```
STA A (0, x)
STA B (1, x)
TSX
LDA A (STFPA1+2, x)
LDA B (STFPA1+3, x)
LDX (STFPRS, x)
STA A (2, x)
STA B (3, x)
LDA A # $ 1C
STFPG INE Boucle d'effacement de la pile
DEC A
BGT STFPG
RTS.
```

Definition des mémoires

M1	EQU	\$5018
M2	EQU	\$5014
M3	EQU	\$5010
PSH4T1	EQU	\$501C
PSH4T2	EQU	\$501E

CHAPITRE V

METHODES NUMERIQUES POUR LA RESOLUTION
DES EQUATIONS DIFFERENTIELLES

A/- INTRODUCTION

Depuis plus de quatre siècles, les méthodes numériques sont utilisées pour résoudre des problèmes complexes à l'aide des règles à calcul, et puis récemment avec des calculateurs analogiques digitaux. Ces méthodes numériques sont utilisées pour développer le modèle de simulation qui est une approximation discrète du système réel.

Dans la sélection de la technique numérique, l'utilisation doit considérer l'exactitude et l'efficacité de la méthode spécifiée à son application correspondante.

Un système discret consiste en une série de pulsations en des temps égaux (T); soit $f(t)$ une fonction continue, quand elle est échantillonnée à des intervalles égaux dans le temps t , cette fonction peut être déterminée par la séquence de nombres $f(0)$, $f(T)$, $f(2T)$... $f(N T)$. Cette série de nombre donne une description limitée de la fonction $f(t)$, les valeurs de celles ci sont connues seulement aux temps 0 , T , $2 T$, ... $n T$. Les autres valeurs de $f(t)$, à d'autres valeurs du temps sont trouvées par extrapolation ou interpolation.

A chaque pas de la simulation, la réponse simulée diffère légèrement de la réponse exacte. L'erreur de troncature et l'erreur d'arrondissement sont introduites durant l'intégration de l'équation différentielle. L'erreur de troncature est déterminée par la nature des approximations dans la méthode utilisée, et les caractéristiques d'équipement du calculateur utilisé (nombre de bits...). L'erreur d'arrondissement est due à l'arrondissement du nombre rationnel. Les erreurs s'additionnent à chaque pas de la simulation, ceci nous conduit à une réponse approximative de la réponse exacte comme le montre la fig. 1 - a.

B: METHODE DE RUNGE - KUTTA 4^{ème} ORDRE

1°) - Présentation de la méthode Runge - Kutta

Durant des années, une large variété de méthodes numériques a été développée dans le but de retenir l'avantage sur les séries de TAYLOR, qui étaient alors, utilisées pour le calcul des hautes dérivées, et des équations différentielles.

La plus importante et la plus utilisée parmi ces méthodes dans la simulation numérique est celle de Runge - Kutta; celle ci étant la plus facile à utiliser sur les machines à calculer.

Soit à résoudre l'équation différentielle : $\frac{dy}{dx} = f(x, y)$ et soient (x_0, y_0) les conditions initiales dans un domaine D où la fonction est définie, continue. Le problème est de rechercher les valeurs que prend la fonction y des valeurs de x en progression arithmétique de raison h; $x_0, x_0 + h, x_0 + 2h \dots x_0 + nh$. La solution d'une telle équation est de la forme :

$$y_{i+1} = y_i + \int_{x_i}^{x_{i+1}} f(x, y) dx = y_i + \int_{x_i}^{x_{i+1}} f(x, y) dx$$

$$y_{i+1} = y_i + \Delta y_{i+1}$$

En un point quelconque du domaine et pour le pas h de la simulation, l'équation peut être développée d'après la formule de TAYLOR :

$$y(x+h) = y(x) + h y'(x) + \frac{h^2}{2!} y''(x) + \frac{h^3}{3!} y'''(x) + \dots \quad (1)$$

$$y(x+h) = y(x) + \Delta y \text{ avec } \Delta y = y(x+h) - y(x).$$

$$\Delta y = h y'(x) + \frac{h^2}{2!} y''(x) + \frac{h^3}{3!} y^{(3)}(x) \dots \quad (2)$$

Il suffit donc de calculer les différentes dérivées $y', y'', y^{(3)} \dots$ et les substituer dans l'équation (1) pour résoudre l'équation différentielle. Ce procédé est appelé méthode de Runge - Kutta. Celle ci au 4^{ème} ordre comprend tous les termes jusqu'à h^4 ; plus l'ordre de la méthode est élevé, plus l'erreur est réduite à chaque étape, mais plus complexe et plus longue. La plus puissante et la plus utilisée en pratique, est la méthode du 4^{ème} ordre.

Les formules d'approximation de cette méthode sont:

$$y_{i+1} = y_i + \frac{1}{6} (k_0 + 2 k_1 + 2 k_2 + k_3).$$

$$\text{avec : } k_0 = h \cdot f(x_0, y_0)$$

$$k_1 = h \cdot f(x_0 + h/2, y_0 + k_0/2)$$

$$k_2 = h \cdot f(x_0 + h/2, y_0 + k_1/2)$$

$$k_3 = h \cdot f(x_0 + h, y_0 + k_2)$$

2°) Algorithme de la méthode :

$$\begin{cases} y(x_0) = y_0 \\ x = x_0 \end{cases} \quad h = x_{i+1} - x_i \text{ pas de la simulation.}$$

Premier pas

On commence par calculer k_0, k_1, k_2, k_3 , ceci nous permettra le calcul de $\Delta y_1 = \frac{1}{6} (k_0 + 2 k_1 + 2 k_2 + k_3)$ qui sera ajouté à y_0 , pour donner y_1 .

$$y_1 = y_0 + \Delta y_1.$$

Cette séquence sera répétée n fois, n étant le nombre de pas choisi. On a donc :

$$x_1 = x_0 + h$$

$$y_1 = y(x_0 + h) = y_0 + \Delta y_1.$$

Deuxième pas

On calcule les k_i :

$$K_0 = h f(x_1, y_1)$$

$$K_1 = h \cdot f\left(x_1 + \frac{h}{2}, y_1 + \frac{h_0}{2}\right)$$

$$K_2 = h \cdot f\left(x_1 + \frac{h}{2}, y_1 + \frac{K_1}{2}\right)$$

$$K_3 = h \cdot f(x_1 + h, y_1 + K_2)$$

$$y_2 = \frac{1}{6} (K_0 + 2 K_1 + 2 K_2 + K_3)$$

$$x_2 = x_1 + h$$

$$y(x_1 + h) = y_2 + y_1.$$

$(i + 1)^{\text{ème}}$ pas :

$$x_{i+1} = x_i + h$$

$$y(x_i + h) = y_{i+1} = y_i + \Delta y_{i+1}$$

3°) Estimation du temps de résolution

Pour chaque pas de la simulation, l'estimation du temps de résolution sera donné par la formule suivante :

$$t_h = 4 t_f + 10\alpha + 7\beta$$

avec t_f : temps nécessaire pour le calcul de la fonction $f(x, y)$;


ce temps sera multiplié par 4, car nous avons 4 expressions à calculer K_0, K_1, K_2, K_3 .

α : temps nécessaire pour faire une addition

β : temps nécessaire pour faire une multiplication

C / PROGRAMME DE RESOLUTION

Pour cette méthode, la difficulté de construction d'un programme de résolution sur le MC 6800, se trouve dans le calcul des k_i à chaque pas de la simulation.



ORGANIGRAMME
DE LA
METHODE
RUNGE KUTTA

Pour conserver un programme de résolution valable pour une équation différentielle quelconque, on procède à l'obtention de $f(X,y)$, par une sous-routine spéciale SPSPK, qui sera appelée par le programme principal de résolution pour le calcul des k_i . Tout exemple de résolution des équations différentielles par la méthode de Runge - Kutta se compose de 3 étapes :

1ère étape : chargement du sous-programme de calcul des k_i de la fonction à simuler.

2ème étape : à l'aide du programme d'introduction de la table de données, les valeurs X_L , X_0 , Y_0 , H et quelques nombres utilisés par les opérations seront stockés dans leurs adresses respectives en virgule flottante.

3ème étape : On appelle le programme principal de résolution; après exécution, les résultats sont disponibles en virgule flottante dans la table des résultats dont le début est à l'adresse 5040 (X_0).

I- Les sous-programmes utilisés :

1°) Programme de chargement d'une table de données

Ce sous-programme consiste à charger les valeurs à utiliser dans le programme principal et à réserver des positions mémoires pour sauvegarder le contenu des accumulateurs A et B, ainsi que de registre d'index. Après toutes ces réservations, on introduit les données une à une; X_L , H , X_0 , Y_0 . Le procédé est le suivant : après le point d'interrogation, on introduit la donnée en décimal, qui sera directement convertie en VF, et stockée dans la mémoire d'adresse M_3 , à l'aide de la sous-routine Setup 6. La sous-routine SPEPY, permet le transfert de ce nombre dans la mémoire réservée à cet effet.

SE FF	LDS # \$ FF	initialiser le pointeur de pile
86 50	LDA A # \$ 50	pointer la mémoire de la 1ère donnée
87 5004	STA A \$ 5004	
86 38	LDA A # \$ 38	
B7 5005	Début STA A \$ 5005	
BD	JSR SETUP 6	
B6 5005	LDA A \$ 5005	
C6 10	LDA B # \$ 10	pointer l'adresse du nombre converti
37	PSH B	
C6 50	LDA B # \$ 50	

37	PSH B	
36	PSH A	
37	PSH B	
BD	JSR SPCPY	transfert de M ₃ à l'adresse pointée par ACC A
B6 5005	LDA A § 5005	
8B 04	ADD A # § 04	pointer la donnée suivante
C6 48	LDA B # § 48	
11	CBA	
26	BNEA DEBUT	boucler si non égaux
3F	SWI	

2°) Programme de calcul des k_i :

On pose pour le 1er pas :

$$\begin{aligned}
 X'_0 &= X_0 & K_0 &= H.F(X_0, Y_0) = H.F(X'_0, Y'_0) \\
 Y'_0 &= Y_0 \\
 X'_1 &= X_0 + \frac{H}{2} & K_1 &= H.F\left(X_0 + \frac{H}{2}, Y_0 + \frac{K_0}{2}\right) = H.F(X'_1, Y'_1) \\
 Y'_1 &= Y_0 + \frac{H_0}{2} \\
 X'_2 &= X'_1 & K_2 &= H.F\left(X_0 + \frac{H}{2}, Y_0 + \frac{K_1}{2}\right) = H.F(X'_2, Y'_2) \\
 Y'_2 &= Y_0 + \frac{H_1}{2} \\
 X'_3 &= X_0 + H & K_3 &= H.F(X_0 + H, Y_0 + K_2) = H.F(X'_3, Y'_3) \\
 Y'_3 &= Y_0 + K_2
 \end{aligned}$$

On peut donc écrire pour le premier pas :

$$K_i = H.F(X'_i, Y'_i)$$

Pour le ième pas on a :

$$\begin{aligned}
 X'_0 &= X_i & K_0 &= H.F(X'_0, Y'_0) \\
 Y'_0 &= Y_i \\
 X'_1 &= X_i + \frac{H}{2} & K_1 &= H.F(X'_1, Y'_1) \\
 Y'_1 &= Y_i + \frac{H_0}{2} \\
 X'_2 &= X_i + \frac{H}{2} & K_2 &= H.F(X'_2, Y'_2) \\
 Y'_2 &= Y_i + \frac{H_1}{2} \\
 X'_3 &= X_i + H & K_3 &= H.F(X'_3, Y'_3) \\
 Y'_3 &= Y_i + H_2
 \end{aligned}$$

Pour chaque calcul de K_i , X'_i et Y'_i sont transférés dans les mémoires M_1 et M_2 avant le calcul de $F(X'_i, Y'_i)$, à la fin, K_i se trouve à l'adresse M_1 .

SPSPK

$[500 \bar{A}]$ = adresse de X'_i
 $[500 \bar{C}]$ = adresse de Y'_i

86 18	LDA A # \$ 18	pointer LSB adresse de M_1
D6 500 B	LDA B \$ 500 B	pointer LSB adresse X'_i
37	PSH B	
D6 500 A	LDA B \$ 500 A	pointer MSB adresse X'_i
37	PSH B	
36	PSH A	
37	PSH B	
BD	JSR SPCPY	transfert de X'_i en M_1
86 14	LDA A # \$ 14	
D6 500 D	LDA B \$ 500 D	pointer LSB adresse de Y'_i
37	PSH B	
D6 500 C	LDA B \$ 500 C	
37	PSH B	
36	PSH A	
37	PSH B	
BD	JSR SPCPY	transfert de Y'_i en M_2
BD	JSR FCTI	calcul de $F(X'_i, Y'_i) \longrightarrow M_1$
86 14	LDA A # \$ 14	pointer adresse de M_2
C6 3C	LDA B # \$ 3C	pointer adresse de H
37	PSH B	
C6 50	LDA B # \$ 50	
37	PSH B	
36	PSH A	
37	PSH B	
BD	JSR SPCPY	transfert de H en M_2
BD	JSR SMUL	calcul de $k_i = H \cdot F(X'_i, Y'_i)$
39	RTS	

Exemple pour SPSPK

Soit à résoudre l'équation différentielle :

$$\frac{dy}{dx} = F(X, Y) = Y - \frac{2X}{Y}$$

les données sont : - valeurs initiales : $X_0 = 0, Y_0 = 1$
- intervalle d'étude $[0, 2]$
- Valeur du pas } $\implies H = \frac{2 - 0}{20} = 0,1$
N = 20

$K_i = H \cdot F(X'_i, Y'_i)$

$F(X'_i, Y'_i)$ est calculée par la sousroutine FCTi

$$F(X'_i, Y'_i) = Y'_i - \frac{2 X'_i}{Y'_i}$$

pour cela on a les étapes suivantes :

* incrémenter l'exposant de $X'_i \implies 2 X'_i$

* calcul de $\frac{2 X'_i}{Y'_i}$

* différence : $Y'_i - \frac{2 X'_i}{Y'_i}$

pour le calcul des K_i, X'_i et Y'_i se trouvent dans les mémoires M_1 et M_2 respectivement d'adresses 5018 et 5014.

Soubroutine FCTi

CE 5018	LDX # \$ 5018	pointer adresse de X'_i
6C 00	INC (0,X)	incrémenter exp de X'_i
BD	JSR SDI	
CE 5018	LDX # \$ 5018	pointer adresse de $2 X'_i/Y'_i$
A6 00	LDA A (0,X)	
E6 01	LDA B (1,X)	
B7 5014	STA A \$ 5014	
E7 5015	STA B \$ 5015	
A6 02	LDA A (2,X)	
E6 03	LDA B (3,X)	
B7 5016	STA A \$ 5016	
F7 5017	STA B \$ 5017	
86 18	LDA A # \$ 18	pointer adresse M_1
F6 500 D	LDA B \$ 500 D	pointer adresse Y'_i
37	PSH B	
F6 500 C	LDA B \$ 500 C	
37	PSH B	
36	PSH A	
BD	JSR SPCPY	transfert de Y'_i en M_1
BD	JSR SSUB	
39	RTS	


Cette sousroutine FCTi, sera appelée par SPSPK pour le calcul de chaque K_i .

PROGRAMME PRINCIPAL

A l'aide du programme de changement des données, celles-ci sont stockées dans leurs adresses respectives en virgule flottante.

Les données X_i et Y_i sont transférées dans les mémoires de travail pour le calcul des K_i . Ceux-ci sont sauvegardés pour la détermination de Y_{i+1} , qui sera stocké dans la table des résultats.

La valeur de X_i est augmentée du pas h , $X_{i+1} = X_i + h$ et un test est fait si le calcul est complet, sinon on fait le pas suivant en incrémentant de 8 les accumulateurs A et B et le registre d'index.



ORGANIGRAMME PRINCIPAL

PROGRAMME PRINCIPAL

ORG \$5000

RMB 4 RESERVEE 4 bytes pour G.
 RMB 6 LOCATION de memoires de travail

ORG \$503E

X_L RMB 4 valeur limite du domaine
 H RMB 4 pas de la simulation
 X₀ RMB 4 valeur initiale
 Y₀ RMB 4 valeur initiale

ORG \$4000

LDX	# \$ 0360	exp et msb de 6	
STX	\$ 5000		
LDX	# \$ 00 00	LSB ₁ et LSB ₂	
STX	\$ 5002		
LDA	A # \$ 50		
STA	A \$ 5004		
STA	A \$ 5006		
LDX	# \$ 5048	initialiser le reg d'index.	
LDA	B # \$ 40	pointer X _i	
LDA	A # \$ 48	pointer memoire de copie	
DEBUT	STX	\$ 5008	
	STA	A \$ 5005	
	STA	B \$ 5007	
	PSH	B	
	LDA	B # \$ 50	
	PSH	B	
	PSH	A	
	PSH	B	
	JSR	3PCPY	transfert de X _i
	LDA	B \$ 5007	
	LDA	A \$ 5005	
	ADD	B # \$ 04	pointer adresse de y _i
	ADD	A # \$ 04	pointer adresse de copie
	STA	A \$ 5005	
	STA	B \$ 5007	
	PSH	B	
	LDA	B # \$ 50	
	PSH	B	
	PSH	A	
	PSH	B	
	JSR	6PCPY	transfert de y _i dans la memoire de travail.
	LDA	A \$ 5005	
	LDA	B \$ 5005	
	SUB	A # \$ 04	
	STA	A \$ 500B	SAUVEgarder ACCA pour SPSPK
	STA	B \$ 500D	SAUVEgarder ACCB pour SPSPK
	LDA	A # \$ 50	

```

STA A    $ 500A
STA A    $ 500C
JSR      SPSPK
LDA A    $ 5005
ADD A    # $ 04
STA A    $ 5005
LDA B    # $ 18
PSH B
LDA B    # $ 50
PSH B
PSH A
PSH B
JSR      SPCPY
LDA B    # $ BC
LDA A    $ 5007
ADD A    # $ 04
STA A    $ 5007
PSH B
LDA B    # $ 50
PSH B
PSH A
PSH B
JSR      SPCPY
DEC      $ 5048
LDA B    $ 5007
SUB B    # $ 08
LDA A    # $ 18
PSH B
LDA B    # $ 50
PSH B
PSH A
PSH B
JSR      SPCPY
LDA B    $ 5007
LDA A    # $ 14
PSH B
LDA B    # $ 50
PSH B
PSH A
PSH B
JSR      SPCPY
JSR      SADD
LDA B    # $ 18
LDA A    $ 5007
PSH B
LDA B    # $ 50
PSH B
PSH A
PSH B
JSR      SPCPY
LDA A    $ 5005
LDA A    $ 5005

```

calcul de K_0

LSB d'adresse de M_1

MSB d'adresse de M_1

transfert de K_0

pointer adresse de H

pointer adresse de copie

transfert de H

calcul de $H/2$

pointer adresse de X_i

pointer adresse de copie

transfert de X_i en M_1

transfert de $H/2$ en M_2

calcul de $X_i + H/2$

transfert de $X'_i = X_i + H/2$

```

ADD A # $ 04
STA A $ 5005
PSH B
LDA B # $ 50
PSH A
PSH A
PSH B
JSR SPCPY
LDX $ 5008
Dec (C, X)
LDA B $ 5005
SUB B # $ 08
LDA A # $ 18
PSH B
LDA B # $ 50
PSH B
PSH A
PSH B
JSR SPCPY
LDA B $ 5005
LDA A # $ 14
PSH B
LDA B # $ 50
PSH B
PSH A
PSH B
JSR SPCPY
JSR SADD
LDA B # $ 18
LDA A $ 5007
ADD A # $ 04
PSH B
LDA B # $ 50
PSH B
PSH A
PSH B
JSR SPCPY
JSR SPSK
LDA B # $ 18
LDA A $ 5006
PSH B
LDA B # $ 50
PSH B
PSH A
PSH B
JSR SPCPY
Dec $ 5048
LDA B $ 5007
SUB B # $ 04
LDA A # $ 14
PSH B
LDA B # $ 50
    
```

transfert de K_0

$K_0/2$

pointer adresse de y_i

transfert de y_i en M_2

transfert de $K_0/2$ en M_2
calcul de $y'_2 = y_i + K_0/2$

transfert de $y'_2 = y_i + K_0/2$
calcul de K_2

transfert de K_2

pointer adresse y_i
pointer adresse de copie

```

PSH B
PSH A
PSH B
JSR SPCPY
JSR SADD
LDA B # $ 18
LDA A $ 5007
ADD A # $ 04
PSH B # $ 50
LDA B # $ 50
PSH B
PSH A
PSH B
JSR SPCPY
JSR SPSPK
LDA B # $ 18
LDA A $ 5005
ADD A # $ 04
STA A $ 5005
PSH B
LDA B # $ 50
PSH B
PSH A
PSH B
JSR SPCPY
LDA B $ 5007
SUB B # $ 08
LDA A # $ 18
PSH B
LDA B # $ 50
PSH B
PSH A
PSH B
JSR SPCPY
LDA B # $ 3C
LDA A # $ 14
PSH B
LDA B # $ 50
PSH B
PSH A
PSH B
JSR SPCPY
JSR SADD
LDA B # $ 18
LDA A $ 5007
PSH B
LDA B # $ 50
PSH B
PSH A
PSH B
JSR SPCPY
LDA B $ 5007

```

transfert de y_i en M_2
calcul de $y'_2 = y_i + K_i/2$

transfert de y'_2 .
calcul de K_2 .

transfert de K_2

pointer adresse de x_i
pointer adresse de copie.

transfert de x_i en M_2 .
pointer adresse de H
pointer adresse de copie.

transfert de H en M_2
calcul de $x'_g = x_i + H$

transfert de $x_i + H$.

SUB B # 8 04
 LDA A # 8 18
 PSH B
 LDA B # 8 50
 PSH B
 PSH A
 PSH B

pointer adresse de y_i
 pointer adresse de copie

JSR SPCPY
 LDA B # 5005
 LDA A # 8 14
 PSH B
 LDA B # 8 50
 PSH B
 PSH A
 PSH B

transfert de y₀ en M₃.

JSR SPCPY
 JSR SADD
 LDA B # 8 18
 LDA A # 5007
 ADD A # 8 04
 PSH B
 LDA B # 8 50
 PSH B
 PSH A
 PSH B

transfert de k₂ en M₂.
 calcul de y₃ = y_i + k₂

JSR SPCPY
 JSR SPSPK
 LDA B # 8 18
 LDA A # 5005
 ADD A # 8 04
 PSH B
 LDA B # 8 50
 PSH B
 PSH A
 PSH B

transfert de y₃ pour SPSPK
 calcul de k₃.

JSR SPCPY
 LDX # 5008
 INC (12, X)
 INC (16, X)
 LDA B # 5007
 ADD B # 8 08
 LDA A # 8 18
 PSH B
 LDA B # 8 50
 PSH B
 PSH A
 PSH B

transfert de k₃.
 calcul de 2k₁
 2k₂.

JSR SPCPY
 LDA B # 5005
 SUB # 8 04
 LDA A # 8 14
 PSH B

transfert de k₀ en M₃.

```

LDA B      # 50
PSH B
PSH A
PSH B
JSR      SPCPY
JSR      SADD
LDA B      # 5005
LDA A      # 14
PSH B
LDA B      # 50
PSH B
PSH A
PSH B
JSR      SPCPY
JSR      SADD
LDA B      # 5005
ADD B      # 04
LDA A      # 14
PSH B
LDA B      # 50
PSH B
PSH A
PSH B
JSR      SPCPY
JSR      SADD
LDA B      # 00
LDA A      # 14
PSH B
LDA B      # 50
PSH B
PSH A
PSH B
JSR      SPCPY
JSR      SDIV
LDA B      # 5007
STA B      # 5005
SUB B      # 04
STA B      # 5007
LDA A      # 14
PSH B
LDA B      # 50
PSH B
PSH A
PSH B
JSR      SPCPY
JSR      SADD
LDA B      # 18
LDA A      # 5005
ADD A      # 04
PSH B
LDA B      # 50
PSH B

```

transfert de $2K_1$ en M_2 .
calcul de $S_1 = K_0 + 2K_1$
pointer adresse de copie

transfert de $2K_2$ en M_2 .
calcul de $S_2 = S_1 + 2K_2$.

transfert de K_3 en M_2 .
calcul de $S_3 = S_2 + K_3$
pointer adresse de 6 en VF.
pointer adresse de copie.

transfert de 6 en VF en M_2 .
calcul de $S_3 / 6$

pointer adresse de y_i .
pointer adresse de copie

transfert de y_i en M_2 .
calcul de $y_{i+1} = y_i + S_3 / 6$.

pointer adresse de copie.

TABLE DE DONNEES

ADRESSE	CONTENU DES MEMOIRES	ADRESSE	CONTENU DES MEMOIRES
5000	SAUVEGARDER 6	500C	SAUVEGARDER ACCB
5003	en virgule flottante	500D	pour SPSPK
5004	SAUVEGARDER	5038	x_L valeur limite
5005	ACC A	503B	du domaine
5006	SAUVEGARDER	503C	H pas de La
5007	ACC B	503F	SIMULATION
5008	SAUVEGARDER Le	5040	x_0 valeur initiale
5009	registre d'INDEX	5043	
500A	SAUVEGARDER ACCA	5044	y_0 valeur initiale
500B	pour SPSPK	5047	

TABLE DE RESULTATS EN VF

5040	x_0	506C	y_5	5097	x_{11}	50C4	y_{16}
5044	y_0	5070	x_6	509C	y_{11}	50CB	x_{17}
5048	x_1	5074	y_6	50A0	x_{12}	50CC	y_{17}
504C	y_1	5078	x_7	50A4	y_{12}	50D0	x_{18}
5050	x_2	507C	y_7	50A8	x_{13}	50D4	y_{18}
5054	y_2	5080	x_8	50AC	y_{13}	50DB	x_{19}
5058	x_3	5084	y_8	50B0	x_{14}	50DC	y_{19}
505C	y_3	5088	x_9	50B4	y_{14}	50E0	x_{20}
5060	x_4	508C	y_9	50B8	x_{15}	50E4	y_{20}
5064	y_4	5090	x_{10}	50BC	y_{15}	50E8	x_{21}
5068	x_5	5094	y_{10}	50C0	x_{16}	50EC	y_{21}

CONCLUSION

On remarque que dans le programme principal de Runge Kutta , on a une utilisation intensive de l'unité Am 9512 , pour les différentes opérations (addition, soustraction, multiplication et division); cela a pour conséquence , d'augmenter la rapidité de résolution des équations différentielles et la précision des résultats .

Les tests avec l'opérateur Am 9512 n'ont pas été concluants par manque de temps, ce qui nous a empêchées de traiter certains exemples.

INDEX REGISTER AND STACK		IMMED			DIRECT			INDEX			EXTND			INNER			BOOLEAN/ARITHMETIC OPERATION					
OPERATIONS	MNEMONIC	OP	~	#	OP	~	#	OP	~	#	OP	~	#	OP	~	#	N	I	Z	V	C	
Compare Index Reg	CPX	8C	3	3	9C	4	2	AC	8	2	BC	5	3									
Decrement Index Reg	DEX													09	4	1						
Decrement Stack Ptr	DES													34	4	1						
Increment Index Reg	INX													08	4	1						
Increment Stack Ptr	INS													31	4	1						
Load Index Reg	LDX	CE	3	3	DE	4	2	EE	8	2	FE	5	3									
Load Stack Ptr	LDS	DE	3	3	9E	4	2	AE	8	2	BE	5	3									
Store Index Reg	STX				DF	5	2	EF	7	2	FF	6	3									
Store Stack Ptr	STS				9F	5	2	AF	7	2	BF	6	3									
Index Reg → Stack Ptr	TXS													35	4	1						
Stack Ptr → Index Reg	TXI													30	4	1						

JUMP AND BRANCH OPERATIONS		RELATIVE			INDEX			EXTND			INNER			BRANCH TEST							
OPERATIONS	MNEMONIC	OP	~	#	OP	~	#	OP	~	#	OP	~	#	H	I	Z	V	C			
Branch Always	BRA	20	4	2																	
Branch If Carry Clear	BCC	24	4	2																	
Branch If Carry Set	BCS	25	4	2																	
Branch If = Zero	BEQ	27	4	2																	
Branch If > Zero	BGE	2C	4	2																	
Branch If > Zero	BGT	2E	4	2																	
Branch If Higher	BHI	22	4	2																	
Branch If < Zero	BLE	2F	4	2																	
Branch If Lower Or Same	BLS	23	4	2																	
Branch If < Zero	BLT	2D	4	2																	
Branch If Minus	BMI	28	4	2																	
Branch If Not Equal Zero	BNE	26	4	2																	
Branch If Overflow Clear	BVC	28	4	2																	
Branch If Overflow Set	BVS	29	4	2																	
Branch If Plus	BPL	2A	4	2																	
Branch To Subroutine	BSR	8D	8	2																	
Jump	JMP				6E	4	2	7F	3	3											
Jump To Subroutine	JSR				AD	8	2	BD	5	3											
No Operation	NOP													01	2	1					
Return From Interrupt	RTI													3B	10	1					
Return From Subroutine	RTS													35	5	1					
Software Interrupt	SWI													3F	12	1					
Wait for Interrupt	WAI													3E	8	1					


CONDITIONS CODE REGISTER		INNER			BOOLEAN OPERATION				
OPERATIONS	MNEMONIC	OP	~	#	H	I	Z	V	C
Clear Carry	CLC	0C	2	1	0	0	0	0	0
Clear Interrupt Mask	CLI	0E	2	1	0	1	0	0	0
Clear Overflow	CLV	0A	2	1	0	0	0	0	0
Set Carry	SEC	0D	2	1	1	0	0	0	0
Set Interrupt Mask	SEI	0F	2	1	1	1	0	0	0
Set Overflow	SEV	0B	2	1	1	0	0	0	0
Accmtr A - CCR	TAP	06	2	1	A	CCR			
CCR → Accmtr A	TPA	07	2	1	CCR	A			

- CONDITION CODE REGISTER NOTES:**
- (Bit set if test is true and cleared otherwise)
- ① (Bit V) Test: Result = 1000000?
 - ② (Bit C) Test: Result = 0000000?
 - ③ (Bit C) Test: Decimal value of most significant BCD Character greater than nine? (Not cleared if previously set.)
 - ④ (Bit V) Test: Operand = 10000000 prior to execution?
 - ⑤ (Bit V) Test: Operand = 01111111 prior to execution?
 - ⑥ (Bit V) Test: Set equal to result of N + C after shift has occurred
 - ⑦ (Bit N) Test: Sign bit of most significant (MS) byte of result = 1?
 - ⑧ (Bit V) Test: 2's complement overflow from subtraction of LS bytes?
 - ⑨ (Bit N) Test: Result less than zero? (Bit 15 = 1)
 - ⑩ (All) Load Condition Code Register from Stack (See Special Operations)
 - ⑪ (Bit I) Set when interrupt occurs. If previously set, a Non Maskable Interrupt is required to exit the wait state.
 - ⑫ (All) Set according to the contents of Accumulator A.


- LEGEND:**
- OP Operation Code (Hexadecimal)
 - ~ Number of MPU Cycles
 - # Number of Program Bytes
 - + Arithmetic Plus
 - Arithmetic Minus
 - * Boolean AND
 - Mgp Contents of memory location pointed to be Stack Pointer
 - ⊕ Boolean Inclusive OR
 - ⊙ Boolean Exclusive OR
 - ⌘ Complement of M
 - Transfer Into
 - 0 Bit = Zero
 - 00 Byte = Zero
 - H Half carry from bit 3
 - I Interrupt mask
 - N Negative (sign bit)
 - Z Zero (byte)
 - V Overflow, 2's complement
 - C Carry from bit 7
 - R Reset Always
 - S Set Always
 - 1 Test and set if true, cleared otherwise
 - ⊙ Not Affected
 - CCR Condition Code Register
 - LS Least Significant
 - MS Most Significant

SPECIAL OPERATIONS

JSR, JUMP TO SUBROUTINE:




BSR, BRANCH TO SUBROUTINE:



JMP, JUMP:



RTS, RETURN FROM SUBROUTINE:



RTI, RETURN FROM INTERRUPT:




TABLE 6 - CONDITION CODE REGISTER MANIPULATION INSTRUCTIONS

OPERATIONS	MNEMONIC	IMPLIED		BOOLEAN OPERATION	COND. CODE REG.						
		OP	#		5	4	3	2	1	0	
					H	I	N	Z	V	C	
Clear Carry	CLC	0C	2 1	0 → C	•	•	•	•	•	•	R
Clear Interrupt Mask	CLI	0E	2 1	0 → I	•	R	•	•	•	•	•
Clear Overflow	CLV	0A	2 1	0 → V	•	•	•	•	•	R	•
Set Carry	SEC	0D	2 1	1 → C	•	•	•	•	•	•	S
Set Interrupt Mask	SEI	0F	2 1	1 → I	•	S	•	•	•	•	•
Set Overflow	SEV	0B	2 1	1 → V	•	•	•	•	•	•	S
Acmitr A → CCR	TAP	06	2 1	A → CCR	12						
CCR → Acmitr A	TPA	07	2 1	CCR → A	•	•	•	•	•	•	•

CONDITION CODE REGISTER NOTES: (Bit set if test is true and cleared otherwise)

- 1 (Bit V) Test: Result = 10000000?
- 2 (Bit C) Test: Result = 00000000?
- 3 (Bit C) Test: Decimal value of most significant BCD Character greater than nine? (Not cleared if previously set.)
- 4 (Bit V) Test: Operand = 10000000 prior to execution?
- 5 (Bit V) Test: Operand = 01111111 prior to execution?
- 6 (Bit V) Test: Set equal to result of N@C after shift has occurred.
- 7 (Bit N) Test: Sign bit of most significant (MS) byte = 1?
- 8 (Bit V) Test: 2's complement overflow from subtraction of MS bytes?
- 9 (Bit N) Test: Result less than zero? (Bit 15 = 1)
- 10 (All) Load Condition Code Register from Stack. (See Special Operations)
- 11 (Bit I) Set when interrupt occurs. If previously set, a Non-Maskable Interrupt is required to exit the wait state.
- 12 (All) Set according to the contents of Accumulator A.



&& BIBLIOGRAPHIE &&

#####

MICROPROCESSEURS ET MICROORDINATEURS

R. Lyon J.M. Crozet

Masson

EMPLOI DES MICROPROCESSEURS

Aumiaux

Dunod

COMPRENDRE LES MICROPROCESSEURS

Queyssac

DOCUMENTATION : ASSISTANCE MICROPROCESSEURS; MICROPROGRAMMATION

REVUES : MINI-MICROS