UNIVERSITE DES SCIENCES ET DE LA TECHNOLOGIE ECOLE NATIONALE
POLYTECHNIQUE

USTHB



Département d'Electronique et d'Electrotechnique

Projet de Fin d'Etude

Diplôme d'Ingéniorat

Etude des Entrées / Sorties d'un Micro-Ordinateur

et

Applications

Proposé par : H. TEDJINI Dr. Ingénieur


Suivi par : A. BOURKEB

H. TEDJINI

Etudié par :

BELHADJ AISSA MOSTEFA

DERBAL AICHOUCHE



Département d'Electronique et d'Electrotechnique

Projet de Fin d'Etude

Diplôme d'Ingéniorat

Etude des Entrées / Sorties d'un Micro-Ordinateur

et

Applications

Proposé par : H. TEDJINI Dr. Ingénieur

Suivi par : A. BOURKEB

H. TEDJINI

Etudié par :

BELHADJ AISSA MOSTEFA

DERBAL AICHOUCHE

REMERCIEMENTS

Ce present travail a été réalisé au Centre des Sciences et de la Technologie Nucléaire (CSTN)

Nous remercions monsieur BOUALEM SANSAL, chef de la division "SIMULATION ET CONTROLE" pour nous avoir acceuillis dans sa division.

Nous tenons à exprimer nos plus vifs remerciements à monsieur HACENE TEDJINI, docteur ingenieur, pour toute la confiance qu'il nous a faite en nous proposant ce sujet et pour nous avoir guidé et crienté dans notre travail.

Nous sommes particulièrement reconnaissant à monsieur ACHOUR BOURKEB, qui nous a suivi et guidé dans notre travail. Les suggestions et les conseils qu'il n'a cessé de nous prodiguer, nous ont été d'une aide inestimable.

Qu'il veuille bien trouver ici l'expression de notre sincère gratitude.

Que ressieurs: N. HALIMI, D. BOUNGHAR, R. OUIGUINI, SNARA, CHRIB et mademoiselle HELIFA AICHA, trouvent ici l'expression de nos remerciements les plus chaleureux pour l'aide appréciable qu'ils nous ont apportée.

Nous n'oublierons pas tous les amis (es) qui nous ont aidés directement ou indirectement à l'élaboration de ce projet.

Nous remercions tous ceux qui ont , de près ou de loin , contribué à l'élaboration de ce travail .

SOMMAIRE

INTRODUCTION

1 ere PARTIE

CHAPITRE I
I SYSTEME A MICROPROCESSEUR
I.1 Introduction
I.2 Généralités
I.2.1 Microprocesseur NC 6800
I.2.2 La famille du NC 6800
CHAPITRE II
LE LES ENTREES-SORTIES
II. I Introduction
IJ.2 Transmission série
II.2.1 Mode asynchrone
II.2.2 Node synchrone
II.3 Transmission parallèle
II.4 Rôle des entrées-sorties
II.5 Conclusion
CHAPITRE III
III LES PERIPHERIQUES
III.l Introduction
JII.2 Quelques types de périphériques
III.2.1 Télé-imprimante
III.2.2 Imprimante rapide
JII.2.3 Perforateur de bandes
III.2.4 Lecteur de bandes perforées
III.2.5 Unité de disque
III.2.6 Terminal à tube cathodique
III.2.7 Clavier
III.3 Etude détaillée de l'imprimante rapide :
CENTROLICS modèle 701
III.3.1 Introduction
III.3.2 Opération d'impression
III.3.3 Impression de caractères
III.3.4 Nouvement du papier
III.3.5 Caractéristiques et spécification
III.3.6 Discussion du diagramme block
simplifié
III.3.7 Initialisation de l'imprimante
III.3.8 La sélection de l'imprimante
III.3.9 Lignes de données et de commande

III.3.10 Fonction de décodage	
III.4 Etude détaillée du perforateur de bandes	
rapide	15
III.4.1 Introduction	
III.4.2 Description générale	
III.4.3 Caractéristiques et spécification	
III.4.4 Logique interne	
III.5 Le lecteur optique	17
CHAPITRE IV	
* IV INTERFACAGE	
IV.1 Introduction	19
IV.2 Etude de l'interfaçe parallèle programmable	
du MC 6800	
IV.2.1 Mode de transfert des données	
IV.2.1.1 Môde programmé	
IV.2.1.2 Mode interruptible	
IV.2.1.2.1 Mode interruptible	
simple	
IV.2.1.2.2 Mode interruptible avec	
test d'état	
IV.2.2 Architecture d'un interfage	20
IV.2.2.1 Signaux circulant entre l'inter-	
face et le périphérique	
IV.2.2.2 Signaux circulant entre l'inter-	
face et le processeur	
IV.3 Etude du P.I.A MC 6820	
IV.3.1 Introduction	
IV.3.2 Architecture du P.I.A	
IV.3.3 Fonctionnement du P.I.A en mode	
programmé	
IV.3.3.1 Signaux d'état et de commande	
IV.3.3.1.1 Signaux d'état	
IV.3.3.1.2 Signaux de commande	
. IV.3.3.2 Programmation du P.I.A	
IV.3.4 Fonctionnement du P.I.A en mode	
interruptible	

2^{ème} PARTIE

CHAPITRE V	
V REALISATION DES INTERFACES	25
V.1 Interface de l'imprimante rapide	
V.2 Interface du perforateur rapide	
V.3 Interface du lecteur optique	
V.4 Circuits de liaisons entre les P.I.A et le	995
micro-processeur	
V.5 Commande des buffers à 3 états (MC 8T26)	
CHAPITRE VI	
VI LE LOGICIEL	33
CHAPITRE VII	
VII ORGANICRAMMES ET PROCRAMMES DE GESTION	
DES 3 PERIPHERIQUES	7
CONCLUSION	6
	,
ANNEXES	56

INTRODUCTION

Si nous regardons l'évolution de la technologie depuis la fin de la deuxième guerre mondiale, nous constatons que l'émicroprocesseurs sont apparus au début des années 1970, date à laquelle il a été possible d'intégrer, dans un même boitier, plusieurs milliers de transistors, nécessaires pour la réalisation d'un circuit sophistiqué. Ces circuits sont appelés circuits intégrés à grande échelle ou L S I (large scale intégration) en anglo-saxon.

- Qu'est-ce qu'un microprocesseur?

Un microprocesseur est un circuit intégré numérique, programmable, capable de traiter automatiquement une suite d'instructions logiques, et constituant de ce fait une micro-unité centrale d'un ordinateur.

Ainsi, dépuis l'événement des microprocesseurs, les systèmes à logique cablée laissent la place, progressivement, aux systèmes à logique programmée, permettant une large application dans tous les domaines ; comme c'est le cas de la division simulation et contrôle, du C S T N (centre des Sciences et de la technologie Nucléaire) qui utilise un micro- ordinateur en vu de la mise en œ uvre d'un simulateur numérique d'un réacteure utilisant la technologie de multi-microprocessing (connexion de plusieurs microprocesseurs travaillant en parallèle).

La mise au point de ce projet utilise un système à base de microprecesseur MC 6800 de motorola qui constitue un outil de developpement et de mise au point de système hardwar et seftwar à base de microprocesseur.

Le système doit permettre le dialogue avec l'extérieur, pour cela, il doit avoir des periphériques.

Le micro-ordinateur de marque Exorcier de motorola de la division simulation et contrôle comportait comme périphériques : Une console de visúalisation avec clavier, une télé-imprimante comportant un lecteur perforateur de ruban et une imprimante avec clavier, et enfin une unité de disque.

Cependant pour qu'un tel système puisse être utilisé d'une manière optimale, il faut qu'il y ait un certain rapprochement entre la vitesse d'exécution et de transmission de l'unité centrale et des periphériques.

Or, la télé-imprimante étant un périphérique électromécanique présenté les défaux suivants :

- Mauvaise fiabilité (mécanique)
- Entretien difficile (graissage...)
- Brayante
- Péripnérique lent.

Et de plus, en cas de défaillance, les trois périphériques (imprimante lecteur perforateur) se trouvent dans un état non opérationnel car ils partagent les mêmes organes de fonctionnement mécanique.

Notre travail, qui se situe dans le contexte d'un grand projet de simulation et de contrôle d'un réacteur nucléaire, consiste à étudier les entrées e sorties du micro-ordinateur, à réaliser les interfaces de trois périphériques rapides, et enfin, de mettre au point un logiciel compatible au micro-ordinateur utilisé à fin de remplacer efficacement la télé imprimante.

C H A P I T R E T

/ - SYSTEME A MICROPROCESSEUR.

Lorsqu'un système logique est conçu à partir d'un microprocesseur, il est appelé système à microprocesseur. La conception et la réalisation d'un tel système comprennent deux parties bien distinctes : - L'étude du "matériel" (hardwar): quelques circuits intégrés L S I constituent les circuits essentiels du système à microprocesseur ce sont :

- Le microprocesseur proprement dit

- La mémoire R A M qui contiendra les données et les résultats définitifs

- La mémoire R O N qui constitue la suite des instructions, c'est à dire ou proviscires. les programmes, qui permettront de faire fonctionner correctement le système.

- L'interface parallèle programmable : ce circuit L S I permet de connecter le microprocesseur aux circuits électroniques à commander et faisant partie du système logique. Ces circuits électroniques acceptant des échanges de données du type parallèle (huit bits en même temps sur huit fils parallèles). Le système à microprocesseur peut comporter plusieurs exemplaires de cet interface

- L'interface série programmable. Ce circuit L S I permet, lors de la mise parallèle programmable. au point ou de la maintenance d'un système d'assurer un dialogue entre l'utilisateur et le système par l'intermédiaire d'un organe de dialogue; soit une télé-

imprimante soit une console de visualisation à écran cathodique.

- L'étude de "logiciel" (softwar) : par opposition au "matériel" le logiciel est l'ensemble des programmes nécessaires pour le bon fonctionnement du système à microprocesseur ainsi que tout ce qui concerne l'étude et la mise au point de ces programmes.

Etant donné que le micro-ordinateur de la division simulation et contrôle, est à base du microprocesseur MC 6800 de MOTOROLA, nous pensons que c'est utile de faire un bref rappel sur ce dernier.

I.2.1 MICROPROCESSEUR MC 6800. Le 6800 référence MC 6800 chez MCTOROLA et S F F 96800 chez SESCOSET est un microprocesseur monolithique réalisé en technologie MOS canal N et porte au silicium. Livré en boitier DIL à 40 broches, cette unité centrale traite des mots de 8 bits et exécute une addition en 2 µs. Le bus d'adresse comprend 16 lignes (Ao-A15), ce qui correspond à un espace adressable de 64 K octets de mémoire.

Le bus de donnée est du type bidirectionnel et peut être placé dans un état "haute impédance", ce qui autorise l'accés direct à la mémoire (IMA) et

certaines configurations multiprocesseurs.

Son alimentation unique (+ 5 V) le rend compatible TTL et permet de réaliser un interface avec les sons circuits TTL.

Le 6800 travaille avec une horloge de 1 MHz à deux phases séparés (sans recouvrement). En outre, ce microprocesseur est doté de possibilité d'arret et d'exécution pas à pas du programme.

La figure 1 (de la page 6) représente le microprocesseur 6800 et les

lignes d'entrée-sortie. La figure 2 (de la page 6) montre le détail des différents registres mis à la disposition de l'utilisateur.

TRQ : "demande d'interruption." C'est un signal d'entrée, lorsqu'il passe du niveau "1" au niveau "0" la demande d'interruption est prise en compte si le bit "masque d'interruption" du registre d'état est à "O" et si la ligne Halt est à "1".

VMA : validation d'adresse mémoire : c'est un signal de sortie. Il indique aux périphériques qu'il y a une adresse validée sur le bus d'adresse. Il permet, aussi, la Selection du circuits. NMI: "interruption non masquable : c'est un signal d'entrée dont le passage du niveau 1 au niveau 0 indique la présence d'une interruption non masquable. Le microprecesseur termine le traitement en cours avant de prendre en compte ce

BA : Bus disponible : c'est un signal de sortie qui indique que le bus signal.

d'adresse est mis en disponibilité, quand il est au niveau logique 1".

R/W : signal de sortie de lecture - écriture : destiné aux circuits mémoires et périphériques, R/W indique si l'unité centrale est dans un mode de lecture (1) ou dans un mode d'écriture (0).

DEE : "Activation du bus de données." Il est le signal de contrôle trois états pour le bus de données et actif les buffers de sortie du bus à l'état haut. C'est un signal d'entrée.

TSC : "Contrôle trois états : c'est un signal rentrant qui place à l'etat

"haute impédance" les lignes d'adresse et la ligne R/W.

RESEI : Remise à l'état initial : Le signal, entrant, permet de démarer le microprocesseur après une mise sous tension.

Le 6800 possède Un jeu de 72 instructions d'une longueur de 1 à 3 octets. Ces instructions permet ent d'effectuer les opérations suivantes :

- Arithmétique, binaire et décimale

- Logique

- Décalages
- Chargement
- Stockage
- Branchement
- Instructions associées aux interruptions

-Manipulation dans la pile

En outre, l'unité centrale possède les 7 modes d'adressage suivants : 1 - Adressage des accumulateurs : 13 donnée est donc représentée par le contenu de l'Accumutateur A (ACCA) ou B (ACCB). 2 - Adressage immédiat : l'opérande est contenue dans le 2 ou 3 octet de

3 - Adressage direct : l'adresse de l'opérande est contenue dans le 2è octet de l'instruction.

4 - Adressage étendu : l'adresse de l'opérande est contenue dans les 2è (poids faible)et 3 (poids fort) octet de l'instruction;

5 - Adressage indexé : le contenu du 2 è octet de l'instruction est ajouté au contenu du registre d'indexe pour former l'adresse de l'opérande.

6 - Adressage implicite : l'opérande est indiquée ici par le code opération

7 - Adressage relatif : le contenu du 2è octet de l'instruction est ajouté au contenu du compteur ordinal.

I.2. 2 La F.MILLE DU MC 6800 :

Un micro-ordinateur standard utilise un certain nombre de circuit nécessaire à sa constitution. Chacun de ces circuits a été réalisé par le constructeur et se connecte directement sur les bus d'adresse et de données du microprocesseur. Ainsi les circuits périphériques sont vus par le 6800 comme de simples positions mémoire. Nous donnons ci-après quelques une des références des circuits utilisés couramment dans la réalisation de système à base du 6800. - La mémoire morte (ROM) du type MCM 6830 est organisée en 1024 mots de

8 bits.

- La mémoire vive (RAM) : MCM 6810 a une capacité de 128 mots de 8 bits. - Les interfaces d'entrées - sorties sont de plusieurs type suivant les applications. Le MC 6820 (MC 6821) est un PIA (périphéral interface adapter) qui réalise l'interface des périphériques à l'aide de deux bus de données bidirectionnels et quatre lignes de commande. Le MC 6850 est un ACIA (Asychronous communication interface Adopter) réalise la mise au format des données et la commande pour la communication serie asynchrone.

La donnée parallèle du bus est transmise ou reçue en serie par l'interface et autorise la commande d'un périphérique ou d'un modem.




Fig 2 : Détail des registres.

C H A P I T R E II

LES ENTREES - SORTIES:

Le fonctionnement d'une logique programmée est soumi. à un programme. Le programme se compose d'instructions enregistrées dans un organe appelé la mémoire ; chaque instruction définit une phase de fonctionnement, dont la réalisation

s'appelle l'exécution.

Pour qu'une instruction puisse être exécutée, elle doit être extraite de son organe de stockage, la mémoire, pour être transférée à l'organe d'exécution qui est l'unité centrale (MPU). La fonction de cette dermière consiste à reconnaître l'instruction, puis à mettre en service les éléments indispensables à son exécution.

Lorsque toutesles données nécessaires à l'exécution de l'instruction sont internes à l'unité centrale, l'instruction est directement effectuée par l'organe d'exécution qui est l'unité arithmétique et logique (le microprocesseur).

Lorsque l'instruction fait intervenir des donséesexternes à l'unité centrale (utilisation d'une opérande rangée en mémoire extérieur telle que bande magnétique, bande perforée...), un cycle particulier est demandé par celle-ci pour transférer les informations utiles.

Pour communiquer avec l'extérieur, la logique programmée doit recevoir des informations de l'extérieur, via des entrées, ou fournir des informations vers l'extérieur via des sorties. Les circuits chargés de ces opérations sont appelés

La communication avec l'extérieur, dans les deux sens (extrée - sortie) les entrées - sorties. pose le problème des modes et des moyens de transmission des informations.

En ce qui concerne les modes, il en existe fondamentalement deux :

1 - Transmission série

2 - Transmission parallele.

On dit d'une transmission qu'elle a lieu en serie lorsque les bits de II.2 TRANSMISSION SERIE l'information se présentent séquentiellement, dans le temps. Les bits de poids successifs d'un mot se succèdent donc, séparés par un intervalle de temps qui dépend de la fréquence de transmission. Deux types de transmission sont utilisés

- Transmission asynchrone (Serie)

- Transmission synchrone (Serie

En transmission asynchrone, le mot est transféré d'une manière aléatoire II.2.1 MODE ASYNCHRONE. au fur et à mesure desa création. Un bit spécial, dit bit de départ "bit start" précède les bits du mot à transmettre. Le dernier bit transmis s'appelle le bit de parité. Il sort à controler la validité de l'information transmise. Enfin, un ou plusieurs bits spéciaux, dit "bit de stop", marquent la fin de la transmission du mot.

Ce mode de transmission est utilisé par la télé-imprimante.

En mode synchrone, les mots constitutifs d'un message sont transmis d'une manière jointive, le dernier bit du mot précédant étant suivi du premier bit du mot suivant. Le système récepteur est informé de la présence d'un message au moyen d'une procédure qui definit son début et autorise le dialogue entre l'émetteur et le récepteur.

II.3 TRANSMISSION PARALLELE:

La transmission est dite parallèle lorsque les bits d'un mot sont émis simultanément, en parallèle. Afin de signaler au récepteur l'envoi d'une information, on crée des signaux de demande d'échange et d'acceptation. Comme l'unité réceptrice peut être non prête à l'acceptation de l'information, il est indispensable d'avoir un registre tampon pour mémoiriser temporairement l'information. Ainsi les transferts se ramènent tout simplement à une lecture (entrée) ou une écriture (sortie) de ce registre.

II.4 ROLE DES ENTREE . SORTIES :

Les entrées - sorties ont deux rôles essentiels :

1 - D'une part, elles assurent le transfert de l'information utile ; pour cela, elles doivent respecter les impératifs de grandeurs électriques (tension, courant, puissance, niveaux, impédance...) des organes en amont (processeur) et

en aval (périphériques, organes commandés).

2 - d'autre part, elles sélectionnent le destinataires visé. Comme dans le cas des mémoires, les entrés - sorties sont par conséquent reliées aux bus du système, adresses, commandes et données, mais pourront également intervenir indépendamment du processeur. à l'occasion d'un échange direct avec la mémoire (DMA).

L'aiguillage des informations vers le destinataire souhaité est le fait

d'un décodeur d'adresses.

Cependant, on peut pousser plus loin l'analogie avec l'adressage des mémoires et des organe externes à la logique programmée. Selon ce concept, les organes externes sont considérés par le processeur ou le système de DMA comme de simples positions mémoires, chaque organe se voyant ainsi attribuer une adresse, telle une cellule mémoires. C'est donc l'adresse émise qui discriminera s'il s'agit d'un accés à la mémoire ou d'un accés à l'un des organes du système. Il est cependant clair qu'alors, l'adressage de ces organes se fait au détriment des possibilités d'adressages des mémoires.

Cependant, les entrées - sorties se voient parfois dotées de circuits en électronique cablée pour constituer l'interface entre le processeur et le péri-

phérique. Ceci pour diverses raisons à savoir :

a) - Pour décharger l'unité centrale d'une tâche qui l'occuperait pendant

un temps prohibitif et / ou qui nécessiterait un logiciel important.

b) - Pour exécuter des tâches exigeant un temps de réaction plus court que ce qui permettrait la commande via le processeur, (par exemple des comptages rapides en temps réel, la gestion de periphériques rapides...)

c) - Four réaliser une adaptation efficace au phénomène à servir (par

exemple : pour assurer des conversions avec l'analogique)

II.5 CONCLUSION :

En conclusion on dirma que les entrées - sorties constituent des mémoires tampons, dans la plus part des cas, qui mémorisent l'information, soit un bit dans la transmission serie, soit un mot de 8 bits dans la transmission parallèle, ou enfin, un "buffer" dans la transmission parallèle rapide.

C H A P I T R E III

LES PERIPHERIQUES:

III.1 INTRODUCTION.

L'Exécution d'un programme dans un système microprocesseur est un échange d'information entre le processeur et sa mémoire centrale, cette dernière est constituée de deux parties :

1 - Mémoires ROM (Read Only Mémory) non volatile où sont stockés les

programmes de gestion du système.

2 - Mémoire RAM, volatiles, utilisées pour le stockage des données et des

résultats intermédiaires en cours d'exécution d'un programme.

Ces mémoires sont directement couplées au microprocesseur par les bus de liaison. Pour juger, alors les possibilités d'un microprocesseur il faut s'appuyer sur d'autres considérations. La plus importante est l'environnement technique qui englobe tous les organes périphériques permettant la communication entre. le microprocesseur et l'utilisateur, ou entre le microprocesseur et un autre système quelconque, suivant l'usage qui est fait du microprocesseur.

III.2 QUELQUES TYPES DE PERIPHERIQUES :

Pour un système microprocesseur utilisé dans un rôle classique d'ordinateur les périphériques sont habituellement :

- Une télé-imprimante

- Imprimante rapide

- Perforateur de bande

- Lecteur de bande

-Unité de disques

- Terminal à tube cathodique (visu)

- Un clavier

III.2.1 TLLE-IMPRIMANTE:

Est un terminal qui sert à la fois à introduire les données et à les éditer grace à son imprimante ; il dispose également d'un lecteur perforateur de bande, utilé pour stocker des programmes sur bandes perforées ou de les charger dans la mémoire au moment voulu. Cependant la télé-imprimante est un périphérique lent (10 caractères par seconde).

III.2.2 IMPRILANTE RAPIDE : Elle permet de garder une trace écrite du programme et des résultats, sous forme de listing.

III.2.3 PERFORATEUR DE BANDES : Lorsque les informations d'une certaine longueur sont élaborées, il importe de les stocker pour éviter d'avoir à les réintroduire dans la mémoire du processeur via le clavier. En général, on commence par les stocker et / ou les manipuler en mémoire vive, puis on lessauvegarde au moyen du perforateur sur une bande.

III.2.4 LECTEUR DE BANDE PERFOREES :

A l'aide de ce périphérique on peut introduire en mémoire un programme sauvegardé dans une bande perforée.

III.2.5 UNITE DE DISQUE :

Celle-ci permet de stocker les informations sur disque souple (floppy disk). L'information est stockée sur des pistes, chacune de ces pistes est divisée en secteur. La lecture d'une information ou son inscription sont précédées par le positionnement de la tête sur la piste choisie ; puis par la recherche du début de piste et enfin par celle du secteur désiré.

III.2.6 TEMMINAL A TUBE CATHODIQUE (visu) :

de profiter de la capacité de Il permet une économie de papier et visualisation pour présenter le contexte dans lequel s'inscrit la phase en cours de mise au point et cela de façon aussi complète que possible.

III.2.7 UN CLAVIER :

Livré seul ou inclus dans la télé-imprimante ou l'unité de visualisation à tube cathodique, ce clavier est fondamental ; c'est par lui qu'on va dialoguer avec le système.

III.3 ETUDE DETAILLE DE L'IMPRIMANCE RAPIDE MARQUE CENTRONICS 701 :

III.3.1 INTRODUCTION.


Le modèle 701 est une imprimante, à 60 caractères par seconde, bidirectionnelle avec un rendement effectif de 25 à 120 lignes par minute. Grace à son entraineur mobile de papier, elle peut utilser n'importe quelle papier, pourvu qu'il ait des trous d'entrainement à ses bords. Ainsi elle peut faire 132 colonnes ou moins, à 10 caractères par poure (1 pouce = 2,54 cm). Elle a la possibilité de faire 12; 15 ou 16,5 caractères par pouce. Les caractères sont formés par des matrices de points de 5 X 7 ou 9 X 7.

III.3.2 OPERATION D'I PRESSION.

L'imprimante est munie d'une mémoire tampon (buffer de ligne) qui peut recevoir les données, en transmission parallele, jusqu'à la vitesse de 75000 caractères par seconde.

Le schéma synoptique de base de l'imprimante est donné à la figure sui-

vante:



III.3.3 IMPRESSION DES CARACTERES.

La tête d'écriture comporte 7 aiguilles en fer, alignées verticalement. Chacune est commandée par un solénoïde qui reçoit les impulsions de commande par un génerateur de caractère constitué par une ROM. L'écriture des caractères est, alors par percussion.

Le code de chaque caractère, contenu dans la ROM, est adressé par 7 ou 8 bits, et chaque colonne de la matrice formant le caractère est spécifiée par

la logique de contrôle d'impression.

III. 3.4 MOUVEMENT DU PAPIER.

Le papier peut être déplacé manuellement ou automatiquement par une des trois commandes, line feed (LF), vertical tab (TV) ou form feed (FF).

III.3.5 CARACTERISTIQUE ET SPECIFICATION : ! par percussion, caractère par caraméthode d'impression ! ctère, bidirectionnelle vitesse d'impression 1 60 caractères pas seconde - caractéros

	26 lignes par minute (132 caractères
- lignes pleines !	par ligne)
	43 lignes par minute (80 caractères
- ligne courtes !	45 lignes par minute (66 caracters)
The state of the s	par ligne)
vitesse de transmission	
Down comment of the same and th	jusqu'a 75000 caractères par seconde
données d'entrée	standard ASCII 7/8 bit parallèles.
	niveau TTL
structure des caractères	matrice de point de 5 x 7
	matrice de point de 9 x 7
code	US ASCII - 64 caracteres.
A PART COLOR	the state of the s
indicateurs et boutons de	indicateur: mise sous tension,
	aclostion alerte alatile audio
CONTRACTO	! boutons : selection, simple LF, double
	TE TOF (top of form)
1 AT - In towns	noteur à contrôle automatique, saut
GOUTLOIG THEETHE	de ligne automatique à chaque retour
	chariot (CR)
buffer de caractère	une ligne pleine
buller de Calactele	
	horizontalement 10 caractères par
format	! pouce verticalement 6 lignes par
	I mouse
	l panier à troue d'entrainement sur les
papier utilisé	! cotés : toutes les dimension inférieur
	! ou égal à 17,3 pouce (439 mm)
tions of the transfer of the t	original plus quatre copies
nombre de copies	3 6 1
-	7 pouces (178 mm) d'épaisseur, 18
dimensions	! pouce (457 mm) de long et 24,5 pouce
	(622 mm) de largeur
The second secon	
poids	! 27 kg
The second secon	115 7070 V 100/ 3 50/60 Hz
tension d'alimentation (en	n! 115/230 V + 10% à 50/60 Hz
CA)	to the state of th
Température	1 1 1 10 0 27 70 0
- en service	1 de 494° C à 37,7° c
- enmagasinage	! de - 37,2° C à 71,1° C
Humidité	(a com/ > com/ (NO do condengation)
- en service	! de 20% à 90 % (N° de condensation)
- emmagasinage	1 5 % à 95 % (N° de condensation


III 3.6 DISCUTION DU DIAGREDE - BLOCK SIMPLIFIE fig3:

La 701 est une imprimante bidirectionnelle, dont la tête d'impression peut se mouvoir à droite ou à gauche, cherchant toujours le prochain caractère de la nouvelle ligne avant de commencer à écrire. Les 7 aiguilles de la tête d'impression sont activées par selection pour former, avec des points, le caractère spécifié. Leur commande est développée par le gérérateur de caractère qu'est constitué par des (ROM).

L'imprimente comprend un circuit imprimé composé de 4 circuits LSI. Le circuit de contrôle d'entrée (chip 2009), le circuit de synchronisation génerale (chip 3011) le circuit de logique d'impression (chip 3012) et le circuit

de logique de controle et d'impression (chip3013).

À la mise en marche, au début, toute la logique interne est initialisée, mais l'imprimante reste désélectionnée. Elle peut être sélectionnée en recevant le code octal 021 (11 en hexa) ou en appuyant sur le bouton select.



Quand l'imprimante est sélectionnée, et que l'MPU présente une donnée sur le bus des datas, il envoie un signal "data strole" (DSTA). L'imprimante prend les données, les stocke dans une mémoire vive interne (RAM) et répond par un signal de reconnaissance (ACK) informant ainsi l'MPU qu'elle peut recevoir d'autres informations. Quand la RAM est entièrement chargée, l'imprimante génère un signal "occupé" (Busy) pour arrêtér la transmission des données. A ce moment là, suivant la position du chariot, le compteur d'adresse (qui joue le role du registre d'indexe du 6800) se pointe sur l'adresse du premier caractère de la nouvelle ligne et s'incrémente ou se décrémente suivant que l'écriture se fasse de droite à gauche ou inversement.

La RAM peut stocker au maximum 256 caractères. Et, comme l'imprimante est doté d'un "buffer ligne" pouvant recevoir des caractères jusqu'à la vitesse de 75000 caractères par seconde, le temps que mettra l'unité centrale du miero-ordinateur pour remplir la RAM de l'imprimante sera de 256 3345 ms.

L'opération d'impression se fait, soit quand la RAM est entièrement chargée soit à la réception du code hexa AD (CR). Ainsi lorsqu'on veut imprimer une ligne dont le nombre de caractères est inférieur à 256, il faut terminer celle-ci par un "CR".

Il est a remarquer qu'a chaque réception du code &D, (en hexa) l'imprimante

fait un saut de ligne (LF) automatiquement.

III.3.7. INITIAL SATION DE L'IMPRIMANTE :

Avant que l'imprimante ne puisse accepter des informations il faut que la logique interne soit, d'abord initialisée, pour rendre celle-ci à l'état pret, et ensuite sélectionnée pour mettre à zéro le signal "busy" et permettre la reception des données.

Le signal (PRIM) d'initialisation généré par l'Lui chip 3013 est émis par

une des conditions suivantes :

a) la mise sous tension

b) la selection

c) l'impression de la fin de la ligne

d) la reception du code Delete (octal 177, hexa 7f)

e) la réception de l'impulsion TP (imput prime)

III.3.8. LA SELECTION DE L'IMPRIMANTE :

L'imprimante est sélectionnée en appayant sur le bouton sélect ou en recevant le code octal 021 (11 en hexa) par le bus des données. Elle peut être déselectionnée en appuyant de nouveau sur le bouton select ou en recevant le code octal 023 (13 en hexa). Une lampe témoin, au dessus du bouton select montre quand elle est allumée, que l'imprimante est selectionnée.

II III.3.9. LIGNES DE DOMNEES ET DE COLLANDES:

Les lignes d'entrée de l'imprimante sont constituées par :

- 8 lignes parallèles dont les 7 premières representent les 7 bits du code US ASCII. La 8è est utilisée comme ligne de controle pour spécifier si l'écriture doit être en caractère gras.

- 1 ligne "data strob" (DSTA), active sur le front descendant, utilisée pour synchroniser la transmission des données de l'IAPU vers l'imprimante.

- 1 ligne "imput prime" (IP), active sur le frond descendant.

Les lignes sortantes sont constituées par :

- 1 ligne "busy" qui indique si la RAM est complètement chargée, ou si l'imprimante exécute une fonction telle que : FF, VT....

- 1 ligne de reconnaissance (ACKNOWLEDGE : MCK)

- 1 ligne select (SLCT) qui indique, quand elle est à l'état logique 1 que l'imprimante est sélectionnée.


- 1 ligne FAULT qui indique, quand elle est à l'état bas qu'on a une des conditions suivantes :

1 - Imprimante non selectionnée

2 - Pas de papier

3 - Le signal vidéo est défaillant.

Chronogramme des différents signaux (voir page 5 mg nt)



CHRONOGRAMMES _DES SIGNAUX DE DONNEES ET DE COMMANDES

Dureé d'entrée des données normales

delai de Ack	2,5 - 10.0 µ sec
Ack	2.5 - 5.0 ASEC

durée du signal Busy pour les défférentes fonctions

délai de Busy	0- 1.5 ALSEC
délai du Signal Ack	0- 100 MSec
Ack	2.5.5.0 Mbec
. saut de ligne . saut de table . Initialisation de la logique inferne . appel sonore . selection . deselection . Commande d'impression	75-105 msec 240-270 msec 2.07-2.71 sec 100-400 Msec 100-400 Msec Jusqu'a ce que l'Imprimente soit selectionnec 16.7 msec/char

III.3.10. FONCTION DE DECODAGE:

fonction	code	action de l'imprimante
bell	hexa 07	si l'imprimante contient un avertisseur sonore, le code bell déclanche une alarme sonore durant 2 secondes.
saut de ligne (line feed = LF) OA	Avance du papier d'une ligne
retour chariot (CE)	OD	déclenche l'opération d'écriture d'une ligne
écriture en caractère gras (élongated character)	OE	la la réception de ce code toute la ligne sera écrite en caractère gras. L'ant qu'il n'y a pas un OD le code OE reste actif.
selection	! 11 ! !	sélection de l'imprimante (par les "jumpers" optionnels, on peut ne pas initialiser la logique interne après sélection)
Delete	! 7 F ! !	initialise l'imprimante en met- tant à zéro la RAM. mais en optio- nel cette fonction peut être inhi- bée (actuellement le code 7F est inhibé)
déselection	13	l déselection de l'imprimante l

III.4 ETUDE DETAILLES DU PERFORATEUR DE BANDES RAPIDE :

III.4.1 INTRODUTION.

Le perforateur de bande modele 4070 est un système compacte, si l'encieux et rapide. Sa vitesse de perforation peut atteindre 75 caractères par seconde. Il· est adaptable aux différents types de bandes standards de 5,6,7 ou 8 pistes

III.4.2 Description générale:

Le perforateur est constitué par 5 parties principales :

- - Organes de perforation et alimentation

- - organes de commande des bobines, emetrice et receptrice.

- - Logique de commande.

Organes de perforation : cette portée comprend : un moteur pas à pas pour l'entrainement de la bande à l'aide d'un cabestan, et le mecanisme de perforation. Ce dernier comprend des solinoïdes qui commandent les pins de perforation. Le ruban perforé est enroulé sur une bobine réceptrice.

Le panneau de commande comprend :

- - Une lampe témoin s'allumant lorsque le circuit interne est sous tension pret à fonctionner (READY)

- - Une touche d'enclenchement de l'alimentation du réseau (POWER ON)

- - Une touche d'enclenchement de l'alimentation du circuit interne (DC ON)

- - Une touche d'avance bande sans perforation (TAPE FEED)

- - Une touche d'avance bande avec perforation du trou d'entrainement (FEED HO4S)

- - Une touche d'avance bande atrec 9 perforations (CODE HOLES)

- - Une touche EXT permettant le dialogue atrec l'organe de commande (non utilisé dans notre cas)
- - Une lampe témoin s'allumant si la bande est tendue ou si elle est cassée (ERROR)

- - Une lampe ténoin "approche fin bande" (TAPE LOW)

III A 5 CARRELING OF SUBO DI DIDOLILIONO •	TTT-4-3.	CARACTERISTICUES	ET SPECIFICATIONS :
--	----------	------------------	---------------------

	111.4.5. CARACTERISTIQUES ET SPECI	
	vitesse de perforation !	jusqu'à 75 caractères par seconde
l es		asynchrone
	1	
•	Largeur de bande	17,6 mm pour une bande de 5 pistes
	CLIDERO GERGE DE LES DE LES DE SERVICIONES DE LES D	25.4 mm pour une bande de 8 pistes
-	capacité de la bobine	300 m (qui correspond à 120 000 carac-
	capacité de la bobine	tères
-		un registre de 9 bits.
	memoire tampon	un registic de) brose
2	أوا والموالية المراسية المراوي والمراوي	CONTRACTOR OF THE CONTRACTOR OF THE CONTRACTOR OF THE STREET, STREET, STREET, STREET, STREET, STREET, STREET,
	Signaux d'entrée :	
	Un signal qui dure noins de 10 /Us	à 6 V sera considéré comme parasite et
sera	de ce fait rejeté.	
no a to a to		100 Mg
		durée min de l'impulsion : 100/Us
	• PI"	impédance d'entrée min : 2,2 K
		1 logique de + 3,5 V à 12 V
		0 logique de - 12 V à 1,5 V
) -		temps de réponse max 10 /Us
Santa S	donnée (ch1 - cha)	durée min de l'impulsion 100 /Us
	5 = 35	ch1 à ch2 pour les pistes 1 à 8
		cha pour le trou d'entrainement impé-
		dence d'entrée min 22 K
		1 1 logique de + 3,5 V à 12 V
		1 0 logique de - 12 V à 1,5 V
		temps de réponse min 10 /Us
ta		narche avant = - 12 V à 1,5 V
	marche arrière (SD)	! marche arrière + 3,5 à 12 V
	harche alliele)	SD doit garder le même état durant tout
		l le cycle de perforation.
	Signaux de sortie	
	perforateur pret (PR)	! PR passe de 1 à 0 quand l'information 🗷
	periorateur pret (rm)	est stockée dans le registre. Il reste
		! à 0 durant tout le cycle de perforation.
		! Quand ce dernier est terminé PR passe
		! à l'état Haut.
		! 1 logique : + 5V ! impédance de sortie 1 K_()
		! O logique : max 0,4 V
		! courant délivré max 10 mA
	approche de fin de bande	! Quand la fin de bande approche le si-
	(TL)	ignal TL passe à l'état haut.
		! 1 logique + 6 V via un relai
		l courant déliveé max 10 mA
		! O logique : O V via 470_{ }
	signal ERROR	! les signaux ERR1 et ERR2 sont générés
	ERRA	! simultanément quand il est généré le
	III LECT	! signal passe à l'état haut
		! 1 logique + 5 V à 3 mA
		l impédance de sortie 100
	ERR2	! passe à l'état haut quand il y a une
	בועוב.	! erreur
		! 1 logique min 3 V à 3 mA
		! O logique max 0,6 V à 1 mA
		! note : ERR2 est utilisé uniquement pour
		1 cllume le térein que le ranneau de
		! allumerle témoin sur le panneau de
	The state of the s	! com ande.

III.4.4 LOGIQUE INTERNE (Fig page 18)

Les circuits de la trajectoire des données sont constitués: d'un système de commande d'entrée des données, d'un registre pour stocker un caractére, et finalement, d'un circuit d'amplification avant d'attaquer les solénoïdes. Le registre de mémorisation est mis à zéro après la perforation d'un caractère.

La transmission des données se fait caractère par caractère sur 9 lignes parallèles avec un signal de perforation (PI).

Le signal PI, lorsqu'il est au niveau l'initialise le cycle de

perforation puis actionne la commande d'avance ruban d'un pas.

Il est actif sur le front montant.

D'autre part, lorsque le signal PR, qui est utilisé comme signal de demande de donnée, passe de 'Tà zéro 70 us aprés PI, indique

qu'une nouvelle donnée peut être transmise au perforateur.

Le sens de défilement de la bande est déterminé par le signal SD. Quand il est à °0 la bande se déplace vers l'avant. Quand il est à °1 le se déplace vers l'arrière. Donc le signal SD doit avoir un état constant durant tout le cycle de perforation.

Le signal ERRI passe de 0 à I pour indiquer que la bande est trop tendue ou cassée. Quand il est émis le signal PR passe à 0 et ainsi le perforateur s'arrête.

La bande est entrainée par un moteur pas à pas. Chaque donnée correspond à la perforation d'une frame. L'avance du moteur d'un pas est synchronisée par un circuit interne avec l'entrée d'une donnée dans le registre tampon.

III.5 LE LECTEUR OPTIQUE.

Comme la documentation sur ce lecteur est inexistante, on a dû déterminer toutes les lignes d'entrées-sorties suivant la structure des circuits imprimés internes. Ces derniers sont entièrement transistorés. De ce fait l'attaque sur une base d'un transistor constitue une entrée et la ligne prise sur le collecteur ou l'emetteur constitue une sortie.

Ensuite, après mise sous tension et par tatonnement on est ar-

rivé au résultat suivant:


--8 lignes data (données lues) --8 lignes data (données lues inversées)

-- I ligne de commande "lecture en marche avant" -- I ligne de commande "lecture en marche arrière"


Par des essais on a déterminé la vitesse de lecture qui est

environ de 250 caractères par seconde.

Son circuit interne est constitué par deux cartes en circuit imprimé transistoré. Une carte constitue les amplificateurs des signaux data (et data) des cellmles photo sensibles, l'autre carte constitue la commande du moteur pas à pas et la synchroni-sation entre la lecture et l'avance (le recul de la bande perforée.



SCHEMA SYNOPTQUE INTERNE DU PERFORATEUR RAPIDE



CHAPITREIV

IV. INTERFACAGE:

IV.1. INTRODUCTION.

Dans un micro-ordinateur les choses se compliquent dès que l'on met deux ou plusieurs pérphériques. Ce sont encore ces derniers qui vont apporter le plus de complication dans la conception d'un système logique programmé. La raison tient essentiellement au fait qu'il n'y a aucune standardisation dans les périphériques de sortes qu'un microprocesseur ne peut pas commander directement les périphériques. Un circuit intégré d'adaptation appelé interface est necessaire entre le microprocesseur et le périphérique à de très rares excéption prés.

Que fera le circuit d'interface? il établira une compatibilité entre les entrées/sorties du processeur et celles du périphériques et ceci à plusieurs

niveaux.

- au niveau du type de transmission : série ou parallèle.

- au niveau du code, si le pocesseur et le périphérique ne travaillent

pas dans la même code, un transcodage est necessaire.

- au niveau de la vitesse de transmission : les périphériques étant éléctromécaniques sont très lents en comparaison du processeur. Aussi celui-ci doit faire transiter les informations par un registre tampon qui sett de mémoire et qui d'ailleurs sera traité comme une position mémoire mais logée, non plus dans une mémoire, mais dans l'interface des périphériques.

IV.2. ETUDE DE L'INTERFACE PARALLELE PROGRAMMABLE DU MC 6800 :

IV.2.1 MODE DE TRANSFERT DES DONNEES:

IV.2.1.1. MODE PROGRAFME:

Le mode programmé se caractérise par un transfert de données à l'initiative du processeur. Toutefois il peut exister des signaus de commande entre l'interface et le périphérique (c'est le cas des signaux "data strobe" ou "strobe"), et des signaux d'état chargés de transmettre l'état libre ou occupé d'un périphérique, vide ou plein d'un registre. Ces signaux d'état sont regroupés dans l'interface et forment un "mot d'état" qu'il ne faut pas le confondre avec le mot d'état du microprocesseur, qui, lui, concerne des états en tant que périodes d'horloge. Ail si, un signal d'état pourra signaler l'état "prêt" ou non d'une imprimante dans ce cas le process**us** de transfert sera le suivant :

- Lecture du mot d'état de l'interface affecté à l'imprimante

- Test du signal d'état "prêt"

- Envoie des données si l'imprimante est libre, si non, attente

- Génération et envoi d'un signal de "prise en compte des données" par l'écriture d'un "1" puis d'un "0" sur la ligne de sortie affectée à ce signal.

Dans le cas de plusieurs périphériques sollicitant un transfert, le programme ira lire les mots d'état des interfaces concernés pour détérminer celui ou ceux qui demandent un transfert. L'ordre de lecture des mots d'états établi par le programme détérminera la hiérarchisation des priorités.

IV.2.1.2 MODE INTERRUPTIBLE.

IV.2.1.2.1 MODE INTERRUPTIBLE SIMPLI.

Ecriture: le microprocesseur envoi l'ordre d'écriture et les données au registre de données de l'interface qui les mémorises. L'interface envoie alors au périphérique un signal informant ce dernier que des données lui sont destinées et que ces données sont disporibles sur le bus de donnée, le périphérique reçoit celles-ci et en retour renvoie à l'interface un signal signifiant "données reçues".

Lecture : le périphérique à l'initiative de déclencher une lecture lorsqu'il a des données à transmettre au micrprocesseur. Pour cela il envoie à l'intérface un signal qui est une demande de lecture et qui signifie : " j'ai

des données prêtes pour être transmises".

Les données sont envoyées en même temps que le signal "données prêtes" et sont mémorisées dans le registre données. Lorsque ce registre est plein, l'interface envoie un signal signifiant "données reçues". L'interface généré alors une demande d'interruption au microprocesseur ; celui-ci se branche sur le seus-programme du périphérique. L'exécution de ce programme conduit à une lecture du registre données. Notons que le sous-programme contient l'adresse du périphérique.

IV.2.1.2.2 MODE INTERRUPTIBLE AVEC TEST D'ETAT :

Lorsqu'il y a plus de périphériques autorisés à demander une interruption

que le microprocesseur ne possède de niveaux d'interruption, il faut :

* Soit réunir les demandes d'interruption en un "OD" cablé et rechercher le périphérique qui a fait la demande par une scrutation identique à celle que nous avons vue pour le mode programmé avec interruption : c'est le mode interruptible avec test d'état.

* Soit utiliser un circuit spécial de hiérarchisations des: priorités :

c'est le mode interruptible vectorisé.

IV.2.2 ARCHITECTURE D'UN INTERFACE.

IV.2.2.1 SIGNAUX CIRCULANT ENTRE L'INTERFACE ET LE PERIPHERIQUE. Quatre types de signaux peuvent circuler entre l'interface programmable et un périphérique.

- Des données transmises généralement par 8 fils parallèles.

- Des signaux de commande : ils seront détérminés par l'utilisateur pour

s'adapter tant au périphérique qu'à son mode d'exploitation.

- Des signaux d'état transmettant des informations comme "périphérique prêt", périphérique ayant des données à transmettre, ceci dans le cas des modes non interruptibles.

- Des signaux de dialogue prévus dans le circuit interface sur des broches précises pour que d'une part les données soient transmises à un organe récepteur prêt à les recevoir, et que d'autre part l'organe émetteur soit informé que les données sont tien parvenues à destination.

IV.2.2.2 SIGNAUX CIRCULANT ENTRE L'INTERFACE ET LE PROCESSEUR :

Ces signaux peuvent être.

- Des données par le bus de données qui transportera les informations et les signaux d'état.

- Une adresse par le bus d'adresse.

- Deux fils (Ao, At) pour la selection d'un port et à l'intérieur de ce port d'un registre.
- Un, deux ou trois fils pour la selection de l'interface qui contient à cet effet des broches "selection de boitier"

- Des demandes d'interruption -Des commandes particulières

- Remise à zéro des registres de l'interface
- Inhibition des interruptions.

IV.3 ETUDE DU PIA. MC 6820 :

IV.3.1 INTRODUCTION.

Le PIA (Périphéral Interface Adapter) est un circuit d'E/S programmable, destiné pour des transmissions et receptions parallèles - parallèles, prévu pour fonctionner avec le MC 6800, Il a été conçu pour les applications générales englobant des domaines aussi varies que la conversion analogique/Numérique, il est capable aussi d'interfacer le microprocesseur avec les périphériques qui ne sont pas synchronisés par l'horloge de ce micro-ordinteur il se présente dans un boitier de 40 broches.

(schema synoptique à la page 23)

IV.3.2 ARCHITECTURE DU PIA :

Le PIA comprend deux ports A et B de 8 entrées/sorties chacun. Chacune des lignes entrées/sorties peut. être programmée en entrée ou en sortie. Pour cela il faut envoyer dans le "registre de données" après une remise à zéro préalable du registre de commande un "mot de direction" obtenu en donnant la valeur "0" à chaque E/S qui doit être programmée en entrée, et la valeur "1" à celle qui doit être programmée en sortie.

Chaque port A et B comprend également deux signaux qui, seuls, pouront être les signaux de commande ou de dialogue : ce sont CA; etCA2 pour le port A, CB1 et CB2 pour le port B, l'adaptation de ces signaux aux périphériques envisagés se fait par l'écriture d'un mot de commande dans le registre de commande.

Les signaux CA1 et CB1 sont nécessairement en entrée : ce sont des signaux d'état ou de dialogue. Les signaux CA2 et CB2 peuvent être choisis

en entrée d'interruption ou en sortie de commande.

Chaque port comprend également un registre de données. L'accés au registre de commande ou au registre de données de l'un des ports A ou B se fait à partir des bits d'adresse Ao et A, reliés respectivement aux entrées "register select" (sélection de registre) RSo et RS1 conformément au tableau suivant :

RS1	RSo	Registre sélectionné
0	0	Registre de données du port A (ORA, DDRA)
0	1 1	Registre de commande du port A ((RA)
1	1 0	Registre de données du port B (OKE, DDRB
1	1 1	Registre de commande du port B ((KB)

En fait le "mot de direction" de chaque port est contenu dans un registre de direction affecté à chaque port, il a la même adresse que le registre de données. Pour y accéder, il suffit de positionner à "O" le bit 2 du registre de commande. Pour cela il suffit de mettre à zéro le contenu de ce registre par une instruction "CLEAR". C'est pour quoi. l'initialisation doit commencer par une instruction "CLEAR" de chaque port utilisé. Toutefois après la phase d'initialisation cette subtilité disparait pourvu que l'on mette le bit 2 du mot de commande à "1".

IV.3.3. FONCTIONNEMENT DU PIA EN MODE PROGRAMME :

IV.3.3.1 SIGNAUX D'ETAT ET DE COMLANDE..

Nous expliquerons le fonctionnement du PIA pour le port A, le fonctionnement pour le port B est identique à l'exception suivante. Le port A est de préférence utilisé en entrée et le port B de préférence en sortie car ce dernier contient des buffers de sortie (amplificateur de sortie).

IV.3.3.1.1 SIGNAUX D'ETAT.

CA1 et CA2, signaux pour lequels nous pouvons choisir le front actif : frond montant ou front descendant toute transition active de CA1 positionne à "1" un bit d'état : c'est le bit "b7" du mot de commande. Toute transition active de CA2 déclaré en entrée (signal d'état) positionne à "1" un bit "b6" du mot de commande ces bits d'état peuvent être lus par une lecture du registre de commande.

La lecture du registre de données du port A remet à Zéro le ou les bits

IV.3.3.1.2 SIGNAUX DE COMMANDE:

Nous ne disposons que de CA2 s'il n'est pas utilisé: en entrée. Ce


signal de commande peut être obtenu de deux façon distinctes :

a°/ Programmer sur CA2 une impulsion positive de durée égale à une période d'horloge : (bit3 = 1 et bit4 = 0) pour le mot de commande, cette impulsion sera déclenchée par une lecture du registre de données.

b°/ Programmer sur CA2 une impulsion positive déclenchée toujours par une lecture du registre de données du port A mais ne revenant à "0" qu'à la prochaine transition de CA1.

L'Ecriture du mot de commande pour la programmation de ces signaux se fait

conformément au synoptique suivant :



Les bits b6 et b7 doivent être initialisés à Zéro

IV.3.3.2 PROGRAMMATION DU PIA:

La programmation du PIAs opère suivant les étapes indiquésesi dessous.

a°/ Remise à zéro du registre de commande de chaque port utilisé. b°/ Détermination du "mot de direction" pour chaque port utilisé "O" pour chaque E/S devant être déclarée en entrée, "1" pour chaque E/S devant être déclarée en sortie. Ce mot de direction doit être envoyé dans le registre de direction. Pour ce faire on écrira ce mot de direction dans l'accumulateur A par une instruction LDAA puis on transférera ce not dans le registre de direction par une instruction d'écriture STAA .

c°/ Détermination du mot de commande pour chaque port utilisé et écriture

de ce mot de commande dans le registre de commande.

IV. 3.4 FONCTIONNET ENT DU PIA EN MODE INTERRUPTIBLE:

La programmation du PIA en mode interruptible est identique à celle du

mode programmée sauf dans 2 exceptions.

- Les demandes d'interrptions doivent être validées, elles correspondent aux transitions actives des signaux de dialogue rentrant dans l'interface CA1, CB1, CA2 ou CB2. Cette validation se fait en programment dans le mot de commande Le bit 0 à "1" pour CA1 ou CB1

Le bit 3 à "1 " pour CA2 ou CB2 (enentrée)

- La sortie TMQ de l'interface est réunie à l'entrée "demande d'interruption" du microprocesseur sont INTRAD. Si les ports A et B sont reliés tous les deux à des périphériques susceptibles de demander une interruption les deux sorties sont réunies entre elles et connectées à l'entrée INTERE du microprocesseur.

- Une interruption arrivant sur TRQ branche le microprocesseur à une adresse d'assignation des interruptions : FFF8 et FFF9, il faut alors placer à cette

adresse, l'adresse du sous-programme d'interruption.




Diagramme Synoptique du PIA

V . REALISATION DES INTERFACES.

VI INTERFACE DE L'IMPRIMANTE RAPIDE;

L'interface de l'imprimante est réalisé en fonction d'un programme, existant déjà et utilisé par l'unité de disque pour sortitir un listing. Cela impose les differentes connecxions entre l'interface et l'imprimante. L'étude des sous-programmes: sortie caractère et initialisation du PIA nous a permis de déterminer la manière de connecter les différentes lignes de controles et de commande de l'imprimante avec l'interface.

Sous-programme d'initialisation du PIA

EBCO CE FF2E

EBC3 FF ECIO

EBC6 86 3C

EBC8 B7 ECI3

EBC8 B7 ECI3

EBC8 B99

RTS


Sous-programme sortie caractère à partir de l'ACCA

STA A DATA EBCC B7 ECIO LDA A DATA EBCF B6 ECIO EBD2 37 LIST3 PSHB EBD3 F6 ECI2 LDA B ETAT AND B #\$ 03 EBD6 C4 03 EBD8 5A EBD9 33 EBDA 26 06 \$EBE2) DEC B PUL B BNE error, pas de papie-TST CNTRI EBDC 7D ECII er ou non sélem-EBDF 2A FI (EBD2) BPL LIST3 tionnée: EBEI 39 RTS EBE2 OD SEC error EBE3 39 RTS

- A partir du sous-programme d'initialisation du PIA on déduit

I') que le PIA est adressé comme suite: ECIO-----DATA donc le port A sortant ECII-----Controle I (CNTRLI) ECI2----ETAT donc le port B rentrant ECI3----Controle 2 (CNTRL2) 2°) L'etat des registres de controle du PIA: 1111111 111 = pport A sortant DDRA 2 E→ CRA 0 0 1 01 ≤demande d'interruption masquée CRAT mis à I par une transition positive de CAI ⇒Sélection de ORA CA2 on mode impulsionnel; CA2 passe à zéro sur la transition négative de la I impulsion de Ø2qui suit une lecture de ORA; il revient à I sur le front descendant de Ø2 >CA2 sortant Mis à I par une transition positive de CAI; remis à zéro par une lecture de ORA ou par Reset

DDRB | 0 0 0 0 0 0 0 0 | port B rentrant




Le sous-programme sortie caractère à partir de l'accumulateur A nous montre que :

- l'MPU fait une lecture fictive pour mettre CA2 à "O"

- Il masque "l'état" avec 03, clest à dire le test. se porte uniquement sur les bits PBo et PB1. Et comme il décrémente pour avoir "00" dans l'ACCB s'il n'y a pas de faute (pas d'erreur) ceci montre qu'au par avant il y avait 01. Autrement dit quand il n'y a pas d'erreur on a PBo = 1 et PB1 = 0.

D'autre part, en se reférant au chronogramme des signaux d'échange, et d'après ce qui a été dit précédement, les conneczions entre l'interface et l'imprimante seront comme suit : (voir schémé synoptique de l'interface).



Lors des essais on a constaté qu'il fallait inclure un délai (ceci est évident car la commande des aiguilles est faite par des solénoïdes et ces derniers ont un certain temps de réponse qui est de quelques ms) avant la sortie de chaque caractère. Mais lorsque l'imprimante est gérée par l'MDOS (unité de disque) le délai est inclu dans le temps que met l'unité de disque pour envoyer une ligne d'informations vers l'imprimante (on peut constater cela pat le temps d'arr et du chariot avant l'ecriture de chaque ligne quand l'imprimante est gérée par l'MDOS) Pour cela la connection du signal Busy (occupé) à PB1 pose le problème suivant :

- L'unité de disque repond toujours par "unité non prête", ceci montre qu'il n'y a pas de synchronisation (le signal Busy met un temps assez prolongé pendant une fonction telle que "line feed" -75 à 105 ms - relativement au temps

que met l'unité de disque pour envoyer une ligne d'information).

De ce fait, on a dû forcer PB1 à "O" (unité toujours prête) pour que l'primante puisse être gérée par l'MLOS et par d'autre programmes. Ceci ne pose aucun problème puisque l'imprimante n'envoie pas le signal reconnaissance si elle n'est pas en mesure de prendre en considération la donnée présentée.

V.2 INTERFACE DU PERFORATEUR RAPIDE :

L'étude faite précedemment sur les signaux d'entrée-sortie du perforateur, et leur chronogramme, nous a permis de prendre la configuration suivante :

- PR : comme signal de demande de données

- PI : comme signal de perforation, actif sur le front descendant.

- Erreur 1 : comme signal d'arrêt du perforateur si la bande est trop tendue ou cassée.

Suivant la configuration ci-dessus on a programmé le PIA comme suite :

PA1 - PA7 programmés en entrée, FA1 connecté à err1.


PAo : programmé en sortie; connecté à ch9 (ligne de perforation du trou d'entrainement).


Port (PBo - PB7) sortant connecté aux 8 lignes de données (ch1 - ch8)

CB2 programmée en sortie de commande, vonnectée à PI.

CB1 connectée à PR.


La présentation suivante montre l'état des registres de contrôle du PIA





Remarque : on a utilisé des amplificateurs de sortie (MC 14050) car la logique interne du perforateur ne contient pas d'amplificateurs d'entrées

Schéma synoptique de l'interface. (Voir page Suivante)




V.3 INTERFACE DU LECTEUR OPTIQUE :

Comme toute putre periphérique à transmission parallèle on utilise un PIA comme interface pour le lecteur optique Le PIA est utilisé en mode programmé puisque le lecteur ne dispose pas de lignes de dialogue.

Le PIA est programmé comme suite :

- Port A rentrant (connecté aux lignes des données)
- Port B sortant
 - · PBo connecté à la commande " lecture avant"
 - . PB1 connecté à la commande "lecture arrière".

Schéma synoptique de l'interface.



On remarque que les 3 interfaces sont utilisés en mode programmé car le micro-ordinateur, en question, lorsqu'il s'adresse à un de ces periphériques il ne risque pas d'être interrompu par un autre.

V.4. CIRCUITS DE LIAISON ENTRE LES PIA ET LE MICRO-ORDINATEUR : Etant donné que les 3 periphériques utilisent des interfaces du même mode de transmission (parallele - parallèle) on a opté d'utiliser les mêmes circuits d'entrées, de commanda; des buffers à 3 états (MCST 26), et de déce dage. Ainsi

on obtient le schéma synoptique global à la page suivante. Pour s'adresser à un périphérique voulu, on doit d'abord selectionner le

PIA correspondant.

Ceon revient à adresser chaque PIA par 4 adresse successives.

ADRESSAGE DES PIA : Un PIA est selectionné par 3 lignes (select chips) CSo, CS1, CS2 ayant les états respectivement 1,1,0.les adresses sont les suivante.

DATA PIA (I) EC10 Controle 1 EC11 ETAT EC12 Contrôle 2 EC13 ETAT PIA (II) EC14 Controle 1 EC15 DATA EC16 Contrôle 2 EC17 PIA(III) EC18 DATA Contrôle 1 EC19 TEPLATE EC1A Contrôle 2 EC1B

Le choix des adressessuccessives des 3 PIA Nous a permi de simplifier le circuit de décodage.


On présente dans le tableau suivant les lignes d'adresses des 3 PIA.

	A15	Δ14	Δ13	A12	A11	A10	A9	A8	A7	146	A5	A4	A3	Λ2	Ä1	Ao 1
PIA(I)	! 1 ! 1 ! 1	1 1 1 1 1	! 1 ! ! 1 ! ! 1 !	0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0	1 1 1 1 1 1	1 1 1 1 1 1	0	0 0 0	0 0 0	1010	0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0	! 1 ! 1 ! 1	! 0	! 0	! 0	i o i
PIA (II)	1 1 1 1 1 1 1	1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1	1 1	0 0	1 1 1 1	1 1	10	0 10	0 ! 0	! 0	0 0 0	! 1 ! 1 ! 1	1010.	! 1 ! 1 ! 1	! 0	0 1 1 1 0 1
PIA(II)	1 1 1 1	1 ! 1 ! 1	1 1	0 0	1 1	1 1	1 0	0 1 0	0000	0 0 0	1010	! 1 ! 1 ! 1	! 1 ! 1 ! 1	0 0 0	! 0 ! 0 ! 1	111

. Les lignes Ao et A1 sont reliées respectivement à RSo et RS1 de chaque PIA.

. Les lignes A2 et A3 sont utilisées pour selectionner les PIA.

. Les 12 lignes restantes du bus d'adresses constituent les entrées du circuit d'adressage. Ce circuit est constitué par 3 comparateurs de bits, ces comparateurs ent t 8 entrées.



SYNOPTIQUE DES TROIS INTERFACES

- 4 fixées par l'utilisateur et les 4 autres, à comparer, sont reliées à 4 ligne d'adresses. A légalité des états (fixés par l'utilisateur à ceux présentés par le bus d'adresses) la sortie "6" (A = B) du comparateur passe à "1". Le choix d'un tel circuit de décodage, permet d'avoir un adressage translatable et donne ainsi une large utilisation de l'interface.

- Selection des PIA.

d'après le tableau d'adressage ci-dssus la selection des PIA est faite comme suite.

CS1 = T 2PIA (I) CSo = T3. VMA

CS1 = A2PIA (II) CSo = T3. VMA


CS1 = A2PIA (III) CSo = A3; VMA

V.5 - COMMANDE DES BUFFERS A 3 ETATS (8T 26)


Les 8T26 sont des circuits amplificateurs, inverseurs, bidirectionnels. Ils sont connectés sur le bus de données. La commande de ces buffers définit le sens de transfert (lecture ou écriture). Ainsi elle synchronise le transfert des données et la selection du PIA adressé.

Table de verité de la logique da commande des 8T26.

		46							
!	PIA. SELECTIONNE	ø 2	R/W	SORTIE DES Comparateurs	A3	A2	BORNE 1 des 8T26	BORNE 15 des 8T26	ETAT DES 8T26
!	I I I	1	1 1 0 0	1 1 1	0000	! 0	1 1 0 1	! 1 ! 0 ! 0	Lecture Ecriture Hauteimpedance
1 7 7	II II İ I	1 1 0	1 0 0	1	000	! 1 ! 1 ! 1	1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1	! 1 ! 0	Lecture écriture haute impédanc
1 1 1 1	III III III	1 1 1 1 0	1100	1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1	! 1 ! 1 ! 1 ! 1	1 0 1 0	1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1	! 1 ! 0 ! 0	Lecture Ectiture Hauteimpédance
!		i ø	i i ø	1	! ! 1	! 1	1 1	1 0	Hauteimpédance



et finalement le schéma général de chlage se trouve à la page suivante.



C H A P I T R E VI

LE LOGICIEL

Le but de notre travail consiste à rendre un ensemble de périphériques rapides compatible au micro-ordinateur, marque exorciser de MOTOROLA, du point de vu hardwar et softwar.

Pour ce faire on a dû étudier le programme (EXBUG) de gestion du système, de développement et de mise au point, utilisé. Ce programme, qui est dans des ROM, est conçu pour la transmission serie (télé-imprimante et console de visualisation).

Mais, comme les périphériques qu'on a étudiés utilisent la transmission parallèle, on était obligé de mettre au point d'autres programmes de gestion

de ces périphériques.

Cependant on a utilisé plusieurs sous-programme de l'EXBUG à savoir - les soubroutines de conversion héxadécinal - ASCII et inversement

_ " d'entrée caractère via le clavier

_ " de visualisation d'un caractère sur l'écran de la "visu"

_ " de sortie de certains messages.

Dans le tableau qui suit on va indiquer les adresses, les fonctions et les paramètres des spis-programmes utilisés ainsi que certaines positions mémoires utiles.

		Action to Company of the State
Adresse du Sp	Fonction du Sp	Paramètres
F5C2	saut à EXBUG 1.2	
	sortie, sur la visu ou sur la TTY, d'une table terminée par 04 avec un CR + LF	du ler octet de la table
A (* 200) 1,000	conversion hexa — ASCII du MSB du contenu de l'ACCA. Le résultat dans	dans 1'ACCA.
	conversion hexa ASCII du LSB du contenu de l'ACCA. Le résultat dans l'ACCA	! mettre le mot à convertir ! dans l'ACCA.
000000000000000000000000000000000000000	! entrée du caractère clavier dans ! l'ACCA	
	! sortie du message BEGADD avec scruta ! du clavier pour la rentrée de l'adr- ! esse en hexa. si on rentre un caract ! hexa il y a retour à BEG ADD (et ! tout le cycle recommence). Après la ! rentrée de l'adresse du début il y a ! sortie du message EMD ADD avec scru- ! tation du clavier pour la rentrée de ! l'adresse. Si l'adresse fin est plus ! petite que l'adresse début il y a re ! tour à EMG ADD.	lere non ! ! ! ! ! !
770C	! sortie du message EXEC avec scrutati ! du clavier. Si on rentre un des ! caractères: ou y, rut rne (CR) ou ! line feed (LF) il y a saut à RUD. Si ! on rentre le caractère X il y a saut ! à EXBUG 1.2.	
FA2C	! Scrutation du clavier. Si on rentre ! le caractère X il y a saut à EXBUG ! 1.2. Si on rentre le caractère ou ! CR ou LF il y a saut a RTS	

		isu ou la TTY) et co rv ersion ASB et LSB du mot contenu dar	
F9C7	conversion hex	a - ASCII et sortie, de deux) sur la visu ou la TTY feis FAO7)	
F9C9	FA07 + sortie d'	un nul	
,	visu ou la TTY	ntenu dans l'ACCA sur la	
FA16 !	sortie d'une tab CR		mettre dans IX l'ad- l resse du 1er octet l de la table
F61B	délai	Control of the Contro	
F622	LDAA # \$ 10 JMP F9CF		
* Positions	némoires utiles :		
FFOA et	t FFOB :	vecteur BEG ADD	
FFOC et	t FFOD :	vecteur END ADD	
FF8 D à	a FFA8 :	mémoires où est stockée une	
		commande LOAD, VERF, FRCH CKSM. Elles sont aussi util programmes.	pour faire le test lisée p aux d'autres
FF03 à	FFO7 :	mémoire où il (1'MPU) stock la commande rentrée, via le	
FF5 8		mémoire où est stocké le by PNCH)	yte counte. (LOAD,
FF08 à	FF09 :	vecteur adresse courante.	
* Commandes	les programmes sou	s EXBUG :	

L'EXBUG dispose d'un programme qui permet d'introduire de nouvelles

commandes formées de quatres caractères.

Il suffit, pour cela, de mettre dans les positions mémoires FFOE, FFOF l'adresse du 1er octet de la table des commandes et dans FF10, FF11 l'adresse du dermier octet de celle-ci.

La table doit contenir las caractères de la commande (en ASCII) suivi

par l'adresse d'exécution du programme correspondant.

On a présenté dans le tableau ci-dessous, les nouvelles commandes, leurs fonctions et leurs adresses d'exécution.

* La table des commandes et des messages utilisés par le programme EXBUG commence à partir de l'adresse : EAFO

adresse ! d'exécution!		fonction fonction
Ao4E	• PCH	Commande du perforateur de bandes (PNCH)
A189 I	PRT	! Commande pour sortir un print (PRNT) sur l'imprimente
A4B4 !	• RWD	! Commande de la marche arrière du moteur du lecteur ! optique
A4BA !	• LOD	! Commande du lecteur optique pour le chargement d'un ! programme dans les mémoires vives du micro-ordinateur ! (LOAD)
A4CO !	• SRH	! Commande du lecteur optique pour la recherche d'un ! programme parmi plusieurs sur une même bande perforée ! (SRCH)

A4C6	! •VRF !	! commande du lecteur optique pour comparer le contenu ! de la bande perforée du contenu des mémoires cor- ! respondantes (VERF)
A44D	· TCT	commande pour sortir un texte sur l'imprimante
A422	.MOV	! commande pour le transfert du contenu d'une zone de ! mémoire : une autre.
A4CC	! .DYP	! commande pour la visualisation et la recopie d'une ! bande perforée.
A SECTION AND ADDRESS OF THE PARTY OF THE PA	! .DEC	

Pour utiliser ces commandes il faut d'abord exécuter le programme d'initialisation à l'adresse A000. Pour ce faire il suffit de rentrer, sous MAID A000 & G

Après l'initialisation on revient sous EXBUG 1.2; et à partir de là on


peut utiliser n'importe quelle commande (nouvelle ou ancienne).


Pour arrêter l'exécution d'un programme il ne faut pas "Ristarter", mais "ABORTER". Si on RISTARTE il faut réinitialiser de nouveau.

REMARQUES :

Quand l'imprimante commence à écrire n'importe quoi, il faut la réinitialiser. Pour ce faire, il suffit de l'arrêter et de la mettre en marche a nouveau.

- Des fois, quand on utilise la commande .RWD, il faut "RESTARTER" pour arrêter le moteur. Il raut pas oublier de réinitialiser (A000; G).





Cuganigrammes

ET

ROGRAMMES DE GESTION DES 3 PERIPHERIQUES

to the should be a to the plants that the should be a subject to the same of the should be a subject to the should be a subject to the same of the sam

PROGRAMME DE GESTION

Programme d'initialisation des nouvelles commandes et table des commandes avec leurs adresses d'execution

```
A000 CE A012 LDX #$A012

A003 FF FF0E STX $FF0E

A006 CE A04D LDX #$A04D

A009 FF FF10 STX$ FF10

A00C BD A388

A00F 7E F5C2 JMP $F5C2

A010 F5 C2 ZE 52 57 44 A4 B4 ZE 44 45 43 A4 D3 ZE 50 ...RWD...DEC...P

A020 52 54 A1 89 ZE 50 43 48 A0 4E ZE 4C 4F 44 A4 BA RT...PCH...LOD...

A030 ZE 53 52 48 A4 C0 ZE 56 52 46 A4 C6 ZE 54 43 54 .SRH...VRF...TCT

A040 A4 4D ZE 4D 4F 56 A4 Z2 ZE 44 59 50 A4 CC 8D 76 ...MOV...DYP...
```

Programme de gestion du perforateur de bandes "FACIT 40070" sous la commande ".PCH"

```
BSR $AOC6 saut au sous-prog BEG
                         BSR$ AOCA saut au sous-prog AMORCE
A04E 8D 76
A050 8D 76
A052 8D 76
                       LDA B #$83
LDX #$FBE9
BSR $AGCC saut à PERTAB
AG54 C6 83
AO56 CE FBE9
AD59 8D 71
                       LDX =$FF8D
AOSB CE FF8D
                    BSR $AOCE saut à COVCKS
CPX #$FF93
BNE $AO5E
A05E 8D 6E
A060 8C FF93
AD63 26 F9
                          COM B
A065 53
                        PSH B
                  TSX
BSR $ADCE
PUL B
AD66 37
AD67 30
A068 8D 64
                   PUL B
LDX $FF0A
STX $FF5A
LDA A $FF0D
SUB A $FF5B
LDA B $FF0C
SBC B $FF5A
BNE $A083
A06A 33
AOGB FE FFOA
AOGE FF FF5A
A071 B6 FFOD
A074 BO FF5B
A077 F6 FFOC
AO7A F2 FF5A
A07D 26 04
                         CMP A =$18
A07F 81 18
                          BCS $$A085
A081 25 02
                          LDA A =$17
A083 86 17
                           ADD A =$04
A085 8B 04
                         STA A $FF58
 AC57 B7 FF58
                          SUB A =$03
 A08A 80 03
                          STA A $FF07
 A08C B7 FF07
                          LDX #$FBD4
 ADBF CE FBD4
                          BSR $AOCC saut à PERTAB
 A092 8D 38
                           CLR B
 A094 5F
                          LDX #$FF58
BSR $AOCE
 A095 CE FF58
 A098 8D 34
 AD9A CE FF5A
                           LDX ±$FF5A
                                         conversion hexa_ASCIIde l'adresse
du1 octet d'une ligne
                           BSR $AOCE
 AD9D 8D 2F
                           BSR $ADCE
 AD9F 8D 2D
```

AOA1 FE	FF5A	LDX \$	FF5A							-
ADA4 8D		BSR \$								
AOA6 7A		DEC \$	FF07							
ADA9 26		BNE \$								
ADAB FF		STX \$								
AOAE 53		COM B								
ADAF 37		PSH B								
ADBO 30		TSX	2)							
A080 30		BSR \$	ADCE							
		PUL B								
A083 33		LDX \$								
AOB4 FE		DEX	,, , , , , ,							
A087 09		CPX \$	EFOC							
AOBS BO		BNE S								
AOBB 26			\$FBDA							
AOBD CE		The second secon	AOCC							
ADCD 80			BAOCA	contie	de	1'amorce	à la	fin	de	band
AOC2 BI			AD4E	201 010	uc					
ABC4 2			\$A12A							
A0C6 2			\$ADDO							
AOC8 2										
AOCA 2			\$A130							
AOCC 2			\$A12C							
AOCE 2	0 5E	BRA	\$A12E							

Initialisation du P I A (III du perforateur

AODO 7F	EC15	INIT	I		\$EC15
AOD3 7F					\$EC17
ADD6 C6	01				B #\$01
ADD8 F7	EC14				B \$EC14
ADDB C6	04				B #\$04
AODD F7	EC15				B \$EC15
ADED C6	FF				B #\$FF
ADE2 F7	EC16				B \$EC16
ADES C6	36				B #\$36
ADET F7	EC17			STA	B SEC17
ADEA 39				RTS	

Perforation d'un caractère contenu dans l'ACCA

AOEB	B7 EC16	PERCAR	STA A \$EC16	
ADEE	86 01		LDA A #\$01	
	B7 EC14		STA A \$EC14	
	D6 EC14		LDA A SEC14	
	84 02		AND A #\$02	Test d'erreur
	81 02		CMP A #\$02	
	26 08		BNE \$A104	
	CE FBCC		LDX #\$FBCC	0.75512.754.255
	BD FA14		JSR \$FA14	Sortio message ERROR
	20 CC		BRA \$AOC4	Sautt à BEG ADD
	86. 3E		LDA A #\$3E	
	B7. EC17		STA A SEC17	
A109			PSH. B	
	C6 FF		LDA B #\$FF	Delai pour maintenir PIà1 pendan 110 us
				1

A10C 5A A10D 26 FD A10F 33 A110 86 36 A112 B7 EC17 A115 B6 EC17 A118 2A FB A11A 39	DEC B BNE \$A10C PUL B LDA A #\$36 STA A \$EC17 LDA A \$EC17 BPL \$A115 RTS
---	---

DELAT	PSH A
DECAL	100000000000000000000000000000000000000
	PSH B
	LDA B ±\$08
	LDA A #\$FF
	DEC A
	(2) (4) (4) (4) (4) (4) (4) (4) (4) (4) (4
	BNE \$A121
	DEC B
	BNE \$A121
	PUL B
	PUL A
	RTS
	1/10
	DELAI

Sous-programme pour sortir une amorce

A12A 20 38 A12C 20 26 A12E 20 12		BRA \$A164 BRA \$A154 BRA \$A142		
A130 36 A131 37 A132 C6 37 A134 4F A135 8D 06 A137 5A A138 26 FA A13A 33 A13B 32 A13C 39	AMORCE	PSH A PSH B LDA B #\$37 CLR A BSR \$A13D DEC B BNE \$A134 PUL B PUL A RTS	Saut au sous⊶prog	PERFOR

Perforation d'un caractère, delai compris

A13D 8D DC A13F 8D AA A141 39	PERFOR	110000000000000000000000000000000000000	\$ADEB	Saut Saut	au au	sous-prog	DELAI PERCAR
-------------------------------------	--------	---	--------	--------------	----------	-----------	-----------------

Sous-programme de conversion HEXAS-ASCIIavec calcul du CKSM D'une ligne et de perforation du caractère converti

A142 EB 00 A144 A6 00 A146 BD F9B8 A149 BD F2	COVCKS	ADD B C,X LDA A O,X JSR \$F9B8 BSR \$A13D LDA A O;X	Conversion du MSB Perforation du MSB
A14B A6 00 A14D BD F9BC		JSR \$F9BC	Conversion du LSB
A150 08 A151 8D EA A153 39		INX BSR \$A13D RTS	Parforation du LSB

Perforation d'une table terminée par 04

```
PSH A
                PERTAB
A154 36
                         PSH B
A155 37
                         LDA A D,X
A156 A6 00
                          CMP A #$04
A158 81 04
                          BEQ $A161
A15A 27 05
                      BSR $A13D
A15C BD DF
                          INX
A15E 08
                          BRA $A156
A15F 20 F5
                          PUL B
A161 33
                          PUL A
A162 32
                          RTS
A163 39
```

A185 BD F70C JSR \$F70C (voir fonction du sous-prog		CE BD CE BD 81 2D 86 A7 08 8C	FBF9 FA14 FF8D FA7F 20 04 61 02 20 00	BEG	LDX JSR LDX JSR CMP BLT CMP BLT LDA STA INX CPX	#\$FF93		
A100 J9	A183	26 BD	EB F70C		JSR		(voir fonction du sous-prog d'adresse F70C à la page)	

Programme de sortie d'un print (PRNT) sur l'imprimante rapide sous la commande ".PRT"

5045		D
A132	JSR \$EBCO Saut au sous JSR \$F787 JSR \$F70C LDX \$FF0A STX \$FF08	-prog INIT D U PIA
A195 FF FF08 A198 B6 FF09 A19B 84 F0 A19D B7/FF09	LDA A \$FF09 AND A#\$F0 STA A \$FF09	
A1A0 8D 79 A1A2 8D 77 A1A4 CE FF08	BSR \$A21B Sobtie d'un BSR \$A21B LDX #\$FF08	
A1A7 8D 62 A1A9 8D 60 A1AB 86 20	BSR \$A208 Saut à HEXAS BSR \$A208 LDA A #\$20	
A1AD 8D 56 A1AF FE FF08 A182 C6 10 A184 8D 55	BSR \$A205 Saut à DELS LDX \$FF08 LDA B #\$10 BSR \$A20B	JK.
A186 86 20 A188 8D 48 A18 A 5A	LDA A #\$20 BSR \$A205 DEC B	
A1BB 26 F7 A1BD 86 20 A1BF 8D 44 A1C1 C6 10	BNE \$A1B4 LDA A #\$20 BSR \$A205 LDA B #\$10	

A1C3	FE	FF08	LDX \$FF08
A1C6		00	LDA A O,X
A1C8	84	7F	AND A #\$7F
A1CA		20	CMP A #\$20
A1CC		04	BLT \$A1D2
A1CE	81	61	CMP A #\$61
A1D0	2D	02	BLT \$A1D4
A1D2	86	2E	LDA A #\$2E
A1D4		2F	BSR \$A205
A106			INX
A1D7			DEC B
A1D8		EC	BNE \$A1C6
A1DA			STX \$FF08
A1DD	8C	0000	CPX #\$0000
A1E0	27	AA	BEQ \$A18C
A1E2	86	FFOC	LDA A \$FFOC
A1E5	F6	FFOD	LDA B \$FFOD
A1E8	FO	FF09	SUB B \$FF09
A1EB	82	FF08	SBC A \$FFO8
A1EE	25	07	BCS \$A1F7
A1F0	7D	FF09	TST \$FF09
A1F3	26	AD	BNE \$ATA2
A1F5	20	A9	BRA \$A1AO
A1F7			LDA A #\$OD
A1F9			BSR \$A205
A1FE			BRA \$A18C

DELAI	PSH	А
	LDA	A #\$OF
	DEC	Α
	BNE	\$A200
	PUL	Α
	RTS	
	DELAI	LDA DEC BNE PUL

Sortie d'un caractère contenu dans l'ACCA sur l'imprimante; delai inclu

A205 8D F6 DELSOR BSR \$A1FD Saut A207 BD EBCC JSR \$EBCC SORT A20A 39 RTS	au sous-prog DELAI IE CARACT7RE & PARTIR DE ACCA
--	---

Conversion HEXAS-ASCII d'un ectet, et impression du caractère converti.

A20B A6 00 A20D BD F9B8 A210 8D F3	HEXASC	JSR :		conversion du MSB impression du MSB
A212 A6 00 A214 BD F9BC		JSR	A 0,X \$F9BC	conversion du LSB
A217 D8 A218 BD EB A21A 39		INX BSR RTS	\$A205	impression du LSB

Sortio d'un CR +NUL sur l'imprimante

A21B	86	OD	CRLF	LDA	A #\$0D
A21D	8D	E6		BSR	\$A205
A21F	4F			CLR	A

Sortie d'un CR +NUL sur l'imprimante rapide

A21B	86	OD	CRLF		A =\$0D	
A210	8D	E6		BSR	\$A205	
A21F	4F			CLR		
A220	8D	E3		BSR	\$A205	
A222	39			RTS		

Sortie d'uns table terminée par 04 sur l'imprimante

A223	A6	00	SORTAB		A 0,X
A225					A #\$04
A227	27	05		7.0	\$A22E
A229	8D	DA		esr	\$A205
A228	08			INX	
A22C				BRA	\$A223
A22E				RTS	

Programme, de recherche d'un programme parmis plusieurs sur une même bande perforée, de chargement et de verification, sous les commandos respectivement: .SRH; .LOD; .VRF

les commandes	respectivemen	· • ·	, , ,	,			
A22F 85 FF				t du	programma	de rech	nerche
A231 B7 FF5A	ST	A A SF	FF5A				
A234 20 24	BE	A \$A25	5A			120.0 00040000000	1.
A236 7F FF5A	CL	R \$FF	5A Debut	t du	programme	de chai	rgement
A239 20 08	85	A \$A24	43			74	. 0 1
A238 86 01	LO	A A #	\$01 Debu	t du	programme	de ver	ritaitio
A23D B7 FF5A	S						
A240 7F FF61	Cl	R SFF					
A243 CE FB89	1.7	X #\$F	B89	5025		TROSE	eri /ronit
A246 BD FA14	JS	SR SFA	14 visu	alisa	ation du m	assage	SGL/ CON I
A249 BD FA2C	J:	R \$FA	20				
A24C B7 FF58	S.	га а \$	FF58				
A24F 31 53	C	1P A #	\$53				
A251 27 07	Bi	Q QA2	5A				
A253 31 43	C	4P A #	\$43				
A255 26 EC	81 81 3	NE \$A2	43				
A257 BD FA21	J	SR SFA	21				
A25A BD A31E		SR CA3					
A25D B6 FF8C		DA A \$					
A260 81 30		MP A #					
A262 26 33		NE \$A2					
A264 B6 FF8D		DA A S					
A267 CE FF8D		DX ⊭\$F	180				
A26A 03		MX					
A26B 4A		EC A	2/50				
A26C 26 FC	E	NE SAZ	20A				
A26E 86 04	E L	DA A F	学かし4				
A270 A7 00		IA A L	- COD				
A272 CE FF90	L	DV HOL	1 30				
A275 BD FA14		SR \$F/	775		eous-prog	CKSM	
A278 BD A3BE		SK \$A	JEL Sau	t au	2002-b103	5,,6,,	
A278 7D FF5A		ST \$F	7 DA				
A27E 2A DA		PL \$A	ZUM EDAE				
A280 CE F84E		DX #\$	nad vie	uali	sation du	message	
A283 BD FA14				HGTT:	CONT	OAD/VER	F
A286 BD FA2C		SR SF			001172	J., D. V.	ž.
A289 81 43		CMP A	F943				

```
A288 27 CD SEQ $A25A
A28D 81 4C CMP A #$4C
A26F 27 A5 SEQ $A236
A291 81 56 CMP A #$56
A293 27 A6 SEQ $A230
A293 27 A6 SEQ $A230
A295 20 E9 SEA $A230
A297 70 FF5A
A297 28 DE SEC SEA SEA SEC S
```

```
saut au sous-prog LECTURE
                    saut au sous-prog ASCHEX
```

Initialisation du PIA (III) du locteur optique

A388	7.F	EC19	INIT	CLR	\$EC19
A388	7F	EC1B		CLR	\$EC1B
A38E	7F	EC18		CLR	\$EC18
A391	86	2E		LDA	A #\$2E
A393	B7	EC19		STA	A \$EC19
A396	CE	FF3C		LDX	⇒\$FF3C
A399	FF	EC1A		STX	\$EC1A
A39C	39			RTS	

Sous-programme de lecture d'une frame de la bande perforée avec masquage du bit7

37		LECTURE	PSH !	3
C6	01		LDA I	3 =\$01
F7	EC1A		STA B	B \$EC1A
33	- 8		PUL I	3
86	EC18		LDA I	A SEC18
84	7F		AND I	A #\$7F
			CLR S	BEC1A
			BSR :	\$A3AF
3 9			RTS	
36		DELAI	PSH .	A
37			PSH I	В
86	08		LDA	A #\$0 8
C6	OF		LDA	B #\$ 8 F
5A			DEC	В
26	FD		BNE	\$A 3 B5
4A			DEC	А
26	FA		BNE	\$A 3 B5
33			PUL	В
32			PUL	A
39			RTS	
	C6 F7 33 86 84 7F 8D 39 36 5A 26 4A 26 33 32	C6 01 F7 EC1A 33 B6 EC18 84 7F 7F EC1A 8D 01 39 36 37 86 08 C6 0F 5A 26 FD 4A 26 FA 33 32	C6 D1 F7 EC1A 33 B6 EC18 84 7F 7F EC1A BD D1 39 36 DELAI 37 86 D8 C6 DF 5A 26 FD 4A 26 FA 33 32	C6 01

Sous-programme de calcul et de vérification du CKSM . En cas d'erreur CKSM il y a sortie de l'adresse de la mémoire erronée

A3BE	7D	FF8B	CKSM	TST	\$FF8B
A3C1				BEQ	\$A3E1
A3C3	CE	FB69		LDX	#\$FB69
A3C6	BD	FA14		JSR	\$FA14
A3C9	CE	FF8E		LLDX	#\$FF8E
A3CC	BD	F9C7		JSR	\$F9C7
A3CF	BD	FA2C		JSR	\$FA2C
A3D2	81	52		CMP	A #\$52
A3D4	26	05			\$A3DB
A3D6	31			INS	
A3D7	31			INS	
A3D8	7E	A25A		JMP	\$A25A
A3DB	81	43		CMP	A #\$43
A3DD	26	E4		BNE	\$A3C3
A3DF	86	FF		LDA	A #\$FF
A3E1	39			RTS	240 5372

Sous-programme de conversion ASCII-HEXA d'un caractère contenu dans l'ACCA

A3E2	8D	17/	ASCHEX	BSR	\$A3FB
A3E4	48			ASL	Α
A3E5	48			ASL	A
A3E6				ASL	Α
A3E7	48			ASL	A
A3E8	16			TAB	
A3E9		10		BSR	\$A3FB
ASER				ABA	

```
STA A O,X
A3EC A7 00
                          ADD A $FF8B
A3EE BB FF8B
                          STA A $FF8B
A3F1 B7 FF8B
                          CPX #$FFD5
A3F4 8C FFD5
                          BEQ $A3FA
A3F7 27 01
                           INX
A3F9 08
                           RTS
A3FA 39
                          SEC
A3FB OD
                          ROL $FF53
A3FC 79 FF53
                          BSR $A406
A3FF 8D 05
                       CMP A #$7F
BEQ $A3FB
A401 81 7F
A403 27 F6
                          RTS
A405 39
                       JSR $A39D
CMP A #$30
BMI $A41E
CMP A #$39
BLE $A41B
A406 BD A39D
A409 81 30
A40B 2B 11
A40D 81 39
A4OF 2F DA
                         CMP A #$41
A411 81 41
                          BMI $A41E
A413 2B 09
                          CMP A #$46
A415 81 46
                          BGT $A41E
A417 2E 05
                          SUB A #$07
AND A #$0F
A419 80 07
A41B 84 OF
                           RTS
A41D 39
                           TST $FAE5
A41E 7D FAE5
                            RTS
A421 39
```

Programme de transfert du contenu d'une zone de mémoire (zone de deprt) à une autre (zone d'arrivée), sous la commande .MOV
Après la rentrée de la commande il y a visualisation de:

Aprés la rentrée de la commande il y a visualisation de:

1) BEG ADD :on rentre l'adresse du 1 octet de la zone de depart

2) END ADD :on rentre l'adresse du dernier octet de la zone de départ

_3) BEG ADD : on rentre l'adresse du début de la zone d'arrivée

Apés le 3^{ém}op_Rfait RETURNE le transfert sera effectué, puis il y a

A422	BD	F787	MOUV	JSR	\$F787
A425				LDX	#\$FB3A
A428	BD	FA14		JSR	\$FA14
A426	CE	FFOE		LDX	#\$FFOE
A42E	BD	F961		JSR	\$F961
A431				LDX	\$FFOA
A434				LDA	A D,X
		FFOE		LDX	\$FFOE
A439				STA	A D,X
A43B				INX	
A43C	FF	FFOE		STX	\$FFOE
A43F	FE	FFOA		LDX	\$FFOA
A442	BC	FFOC		CPX	\$FFOC
A445	27	DB		BEQ	\$A422
A447	08			INX	
A448	FF	FFOA		STX	\$FFOA
A44B	20	E7		BRA	\$A434

Programme de scrtie, sur l'imprimante, d'un texte rentré via le clavier et visualisé sur l'ecran de la console de visualisation sous la commande " .TCT "

Après la rentrée de la commande à la suite de EXBUC I.2

il y a visualisation de BEG ADD . Là, il faut renter l'adresse du début de la zone mémoire où on stocke le texte .

Quand on a terminé l'ecriture du texte on appuit simulta-

nement sur lestouches "CRTL" et celle de la lettre D .

A44D CE A450 BD A453 CE A456 BD A459 2B A45B FE A45E BD A46I A7 A463 C8	FAI4 FFOA F96I F2 FFOA FA7F	TEXT	JSR Z LDX Z JSR Z EMI Z LDX Z JSR Z	FB3A FA14 FF0A FF0A FF0A FF0A FF0A FA7F
A464 8I A466 26 A468 BD A46B FE A46E BD A471 86 A473 BD A476 20	04 F6 EBCO FFOA A223 OD A205		CMP A BNE A JSR A LDA A JSR A JSR	A ≠S 04 \$ A45E \$ EBCO \$ FFOA \$ A223 A #\$ OD \$ A205 \$ A44D

Programme de l'éxecution de la marche arrière du moteur pas à pas du lecteur optique pour le rebobinage d'une bande per-forée . Commande ".RWD"

A478	C6	02	RWD	LDA	В	#\$ 02
A47A	F7	ECIA		STA	В	S ECIA
A47D	7F	ECIA		CLR	\$	ECIA
A480	20	F6		BRA	\$	A478

Programme de recopie (par le perforateur) et de visualisation (sur la visu) d'une bande lue par le lecteur optique.

Si on veut seulement visualiser le contenu d'une bande perforée il suffit d'arrèter le perforateur (couper l'alimentation) après perforation de quelques frames . Commande ".DYP "

A482 A485 A488 A483 A48E A491	BD BD BD BD	AODO A39D F9CF	DŢSPLY	JSR JSR JSR JSR JSR BRA		
A4BI A4B4 A4B7 A4BA A4BD A4C0 A4C3 A4C6 A4C9 A4CC	BD 7E BD 7E BD 7E BD 7E BD	A388 A478 A388 A236 A388 A22F A388 A23B A388		JMP JSR JMP JSR JMP JSR JMP JMP JMP	14114	F5C2 A388 A478 A388 A236 A388 A22F A388 A23B A388 A482

PROGRAMME DECODE.

IL décode un programme contenu dans une zone de mémoire. Il permet de sortir un listing , en ccde hexadecimal et en langage Assembleur sur l'imprimante rapide ;

Son adresse d'exécution est 6FFD (scus MAID)

7097 27 26	BEQ \$ 70AI
707B 88 40 707D 85 F0 707F 26 02 708I CA 80 7083 88 I0 7085 85 F0 7087 26 02 7089 CA 40 708B 88 30 708D 85 30 708F 26 02 709I CA 06 7093 88 I0 7095 85 30 7097 26 02 7099 CA 08 709B 88 70 709D 2B IE 709F 84 4F 70AI CE 7IB4 70AI CE 7IB4 70AA AI 00 70A6 27 09 70A8 08 70A9 08 70A9 08 70AB 08	EOR A #\$ 40 BIT A #\$ FO BNE \$ 7083 ORA B #\$ 80 EOR A #\$ IO BIT A #\$ FO BNE \$ 708B ORA B #\$ 30 BIT A #\$ 31 BIT A #\$ 30 BIT A #\$ 30 BIT A #\$ 30 BIT A #\$ 30 BIT A #\$ 31 BIT A #\$ 30 BIT A #\$
70AF 26 F3 70BI A6 OI 70B3 B7 72D5 70B6 EE 02 70B8 FF 72D6 70BB 20 3D 70BD 88 OC 70BF 85 OC 70CI 27 I8 70C3 CA 40 70C5 85 40 70C7 26 02 70C9 CA 80 70CB 85 30 70CD 26 02 70CF CA 20 70CI 84 8F 70D3 88 OC 70D1 84 8F 70D3 88 OC 70D5 CA 04 70D7 64 CF 70D9 20 C6 70DB 65 3D 70DD 26 O4 70DF CA C8 70EI CA 20 70EI CA 20 70EI CA 20 70E3 20 EE 70E5 CA I0 70E7 CE 72A0 70EA 48 70EB 84 IE 70ED B7 70FI 70F0 EE 00 70F2 FF 72D6	BNE \$ 70A4 LDA A I,X STA A \$ 72D5 LDX 2,X STX \$ 72D6 BRA \$ 70FA EOR A \$ 0C BIT A \$ 0C BEQ \$ 70DB ORA B \$ 40 BIT A \$ 30 BNE \$ 70CB ORA B \$ 30 BNE \$ 70DI ORA B \$ 50 EOR A B \$ 70

5055 06 10	TT/ 1 46/ 10
70F5 86 42	LDA A ≠\$ 42
70F7 B7 72D5	STA A \$ 72D5
70FA CE 72D3	LDX #\$ 72D3
70FD SD OD	BSR \$ 710C
70FF C5 08	BIT B #\$ 08
710I 27 20	BEQ \$ 7123
	JSR \$ 7038
7103 BD 7038	BSR \$ 710C
7106 8D 04	
7108 8D 02	BSR \$ 710C
710A 20 2A	BRA \$ 7136
710C 7C 72CF	INC \$ 72CF
7IOF 26 03	BNE \$ 7114
7111 7C 72CE	INC \$ 72CE
7114 39	RTS
	PSH A
7II5 36	
7116 SD C5	
7II0 32	PUL A
7II9 4A	DEC A
7IIA 26 F9	BNE \$ 7II5
7IIC 39	RTS
7IIC 39 7IID 7E 732A	JMP Ø 732A
7120 7E 7315	JNP Ø 7315
	BIT 8 ≠ 3 I4
7I23 C5 I4	
7125 26 06	BNE \$ 712D
7127 86 05	LDA A #\$ 05
7129 8D EA	ESR Ø 7II5
7I2B 20 09	BRA \$ 7136
7I2D 8D DD	ESR \$ 710C
712F BD 703B	JSR \$ 703B
7132 86 02	LDA A ≠\$ O2
7134 8D DF	BSR \$ 7115
7136 06 07	LDA A #\$ 07
7136 86 07	
7138 8D DB	
713A CE 72D5	LD X ≠8 72D5
713D 8D EI	PSR \$ 7120
7I3F 59	ROL B
7140 25.24	BCS \$ 7166
7142 2B 2A	BLI \$ 716E
7144 59	ROL B
7145 59	ROL B
7I45 59 7I46 25 2A	BCS \$ 7172
7148 2F 4B	BMI \$ 7195
	LDX ≠\$ 72D3
	ROL B
7I4D 59	
714E 59	ROL B
7I4F 25 27	BCS \$ 7178
7151 59 7152 2B 2D	ROL B
7I52 2B 2D	BMI \$ 7181
7154 24 QA	BCC \$ 7160
7156 86 24	LDA A #\$ 24
7158 SD 09	BSR \$ 7163
715A BD 703B	JSR \$ 703B
7I5D 5D	TST B
715E 2B 2B	BMI \$ 718B
715E 2B 2B 7160 7E 7020	JMP \$ 7020
7063 75 7050	
7063 7E 72F0	
7166 86 41	LDA A ≠Ø 4I
7168 SD F9	BSR \$ 7163
716A SD BI	ESR \$ 711D
716C 20 D6	BRA \$ 7144
716L C6 42	LDA A ≠\$ 42
7170 20 F6	BRA \$ 7168
Access to a second of the seco	

```
7172 86 23
7174 8D ED
7176 20 D2
RRA $\frac{7}{144}
RDA A $\frac{7}{8}$ 23
7176 20 D2
RRA $\frac{7}{144}
RDA A $\frac{7}{8}$ 24
RDA A $\frac{7}{8}$ 27
RDA A $\frac{7}{8}$ 37
RDA A $\frac{7}{8}$ 37
RDA A $\frac{7}{8}$ 37
RDA A $\frac{7}{8}$ 37
RDA A $\frac{7}{8}$ 30
RDA A $\frac{7}{8}$ 30
RDA A $\frac{7}{8}$ 30
RDA A $\frac{7}{8}$ 30
RDA A $\frac{7}{8}$ 37
RDA A $\frac{7}$ 37
RDA A $\frac{7}$ 37
RDA A $\frac{7}{8}$ 37
RDA A $\frac{7}
7136 72 D3 20 C4 OI 4L 4F 50 06 54 4I 50 07 54 50 4I .SD.NOP.TAP?

7100 08 49 4E 58 09 44 45 58 0A 43 4C 56 0B 53 45 56

71D0 0C 43 4C 43 CD 53 45 43 0E 43 4C 49 0F 53 45 49

71E0 IO 53 42 4I II 43 42 4I 16 54 4I 42 I7 54 42 4I

71F0 I9 44 4I 4I IB 4I 42 4I 30 54 53 58 3I 49 4E 53

7200 32 50 55 4C 33 50 55 4C 34 44 45 53 35 54 58 53

7210 36 5C 53 48 37 50 53 49 39 52 54 53 3B 52 54 49

7220 3E 57 4I 49 3F 53 57 49 40 4E 45 47 43 43 4F 4D

7230 44 4C 53 52 46 52 4F 52 47 4I 53 52 48 4I 53 4C

7240 49 52 4FV4C 4A 44 45 43 4C 49 4E 43 4D 54 53 54

7250 4E 4A 4D 50 4F 43 4C 52 80 53 55 42 8I 43 4D 50

7260 82 53 42 43 84 4I 4E 44 85 42 49 54 86 4C 44 4I

7270 87 53 54 4I 88 45 4F 52 89 4I 44 43 8A 4F 52 4I

7280 8B 4I 44 44 8C 43 50 58 8D 4A 53 52 8E 4C 44 53

7290 8F 53 54 53 CE 4C 44 58 CF 53 54 58 00 2A 2A 2A

72A0 52 4I 53 52 48 49 4C 53 43 43 43 45 55 51

72B0 56 43 56 53 50 4C 4D 49 47 45 4C 54 47 54 4C 45

72CO 42 45 47 49 4E 3A 20 04 40 00 00 00 04 I0 00

72BO CO CO 20 7I 78 42 52 4I 20 04 00 00 00 04 I0 00

72EO FA 8I FA 86 FA 4C 70 0E 36 86 OF 4A 26 FD 32 39
```

72F0 8D F6 72F2 BD EBCC	BSR \$ 72EB JSR \$ EBCC
72F5 39	RTS
72F6 A6 00 72F8 BD F9B8	LDA A O,X JSR Ø F9B8
72FB 8D F3	BSR \$ 72F0
72FD A6 00 72FF BD F9BC	LDA A O,X JSR Ø F9BC
72FF BD F9BC 7302 CS	INX
7303 SD EB 7305 39	BSR \$ 72F0 RTS
7306 86 OD	LDA A #S OD
7308 8D E6 730A 4F	BSR \$ 72F0 CLR A
730B 8D E3 730D 39	BSR \$ 72F0 RTS
730E 86 IO	LDA A ≠\$ IO
7310 SD DE 7315 A6 OO	ESR Ø 72FO LDA A O,X
73I7 8I 04	CMP A ≠\$ 04
73I9 27 05 73IB 8D D3	BEQ \$ 7320 BSR \$ 72F0
73ID 08	INX
73IE 20 F5 7320 39	BRA \$ 7315 RTS
732I 8D D3	BSR \$ 72F6
7323 8D DI 7325 86 20	BSR \$ 72F6 LDA A #\$ 20
7327 8D C7	BSR \$ 72F0
7329 39 732A 86 20	RTS LDA A #\$ 20
732C 8D C2	BSR \$ 72F0 RTS
732E 39 732F 20 BF	BRA Ø 72FO
7335 EE FFEA 7338 BF FFID	LDS #\$ FF8A STS \$ FFID
733B CL F4AA	LDX #8 F4AA
733E FF FFFC 734I CE F448	STX Ø FFFC LDX ≠Ø F448
7344 FF FFFA	STX & FFFA
7347 FE FFOO 734A 86 07	LDX \$ FFOO LDA A ≠\$ 07
7340 09	DEX
734D 4A 734E 26 FC	DEC A BNE \$ 734C
7350 EE 00	LDX O,X
7352 FF FFF8 7355 CE FFIF	STX \$ FFF8 LDX #\$ FFIF
7358 6F 00	CLR O,X
735A 08 735B 8C FF63	INX CPX ≠8 FF63
735E 26 F8	BNE \$ 7358 LDX #\$ FCF8
7360 CE FCF8 7363 86 38	LDA A ≠\$ 38
7365 A7 OI 7367 86 30	STA A I,X LDA A #\$ 30
7369 A7 03	STA A 3;X
736B 86 FF 736D A7 00	LDA A ≠Ø FF STA A O,X
736F A7 02	STA A 2,X
737I 86 34 7373 A7 03	LDA A ≠3 34 STA A 3,X
1212 1 2	

7375 86 3C 7377 A7 OI 7379 B6 FCFD 737C 84 3F 737E B7 FCF4 738I ED 8B 7383 86 3A 7385 ED A8 7387 8D 85 7389 86 39 738B 8D A2 738D CE FBBB 7390 8D 83 7392 8E FF8A 7395 BD F6IB 7398 CE FB2F 739B BD FAI4 739E B6 FCF5 73AI CE FF03 73A4 BD FA2C 73A7 A7 OO 73A9 O8 73AA SC FF07 73AD 26 F5 73AF CE FAED 73B2 BD F5F4 73B5 8C FB2F 73BB 26 F8 73BA FE FFOE 73BD BC FFIO 73CO 27 DO 73C2 BD F5F4 73C5 20 F6

LDA A #\$ 3C
STA A I,X
LDA A \$ FCFD
AND A #\$ 3F
STA A \$ FCF4
BSR \$ 730E
LDA A #\$ 3A
BSR \$ 732F
BSR \$ 730E
LDA A #\$ 39
BSR \$ 732F
LDA A #\$ 39
BSR \$ 732F
LDA #\$ FBBB
BSR \$ 7315
LDS #\$ FF8A
JSR \$ F61B
LDX #\$ FB2F
JSR \$ FA14
LDA A \$ FCF5
LDX #\$ FF03
JSR \$ FA2C
STA A O,X
INX
CPX #\$ FF07
BNE \$ 73A4
LDX #\$ FAED
JSR \$ F5F4
CPX #\$ FB2F
BNE \$ 73B2
LDX \$ FF0E
CPX \$ FF10
BEQ \$ 7392
JSR \$ F5F4
BRA \$ 73BD

REMARQUES

---Ce programme est actuellement sur une bande perforée.
Pour l'utiliser il faut d'abord le charger en mémoire,
ensuite, après avoir fait (6FFD;G) ((sous M A I D)), le message BEGIN sera visualisé. Il faut rentrer (via le clavier)
l'adresse de la I instruction du programme à décoder. Puis;
quand le message END est visualisé, il faut rentrer l'adresse
de la dernière opérande du programme à décoder.
Il est souhaitable de rentrer, après END, l'adresse de la position mémoire qui suit celle de la dernière opérande.

- --- Pour revenir sous EXBUG I.2 il faut "RESTARTER"
- --- Si l'imprimante écrit n'importe quoi, il faut la réinitialiser (l'arrêter et la remettre en marche de nouveau).
- ---Ce programme peut être amélioré et mis dans la PROM à la suite des programmes existant dějà. Il peut être exécuté par commande (.DEC) sous EXBUG . Pour ce faire il suffit de l'implanter à l'adresse A4D3 .

CONCLUSION

En conclusion nous dirons que le projet entrepris nous a permis d'assimiler le fonctionnement d'une gamme de périphériques diversifiée et de maîtriser de ce fait les techniques d'interfaçage entre un calculateur et un système d'entrées-sorties.

Les resultats obtenus font du système un outil de développement plus puissant et d'une utilisation plus aisée .

L'interface réalisé, à adressage variable, presente l'avantage d'être utilisable pour adapter d'autres périphériques à " transmission parallèle " au système .

D'autre part, ce travail peut constituer une ébauche d'un axe dec recherche en informatique, introduisant des caractères arabes; puisqu'il suffit de remplacer une seule mémoire "RON" et quelques "straps" au niveau de l'imprimante pour que cette dernière ecrive en arabe. Il reste alors à déterminer le softwar approprié.

						ONFIGURATION	TABLE I
PEALE Forme	dronge	color	Singire.	Plate-fo	rme depins	fonctiondu signal	Remarques
× 1	I	20	1		16	ME 15.12 = +5v	Capacité de Buffers
1			0	1.4	3	ME 15 - 12 = ± 0V ME 22 - 6 = ± 0V	1
	п	10	0	1.4	2	ME 22 .6= +5V	
	III	4	0	4	13	ME 15-2 = ±0V ME 15-2 = +5V	
	IV	2	1	1.1	6	ME 15 -8=+5V	
		-	0	7	10	ME15-8= ±0V ME15-6= +5V	capacité des Buffers
× 1	V	1	0	7	9	ME 15 - 6 = to V	capacite as soffers
×2	I	20	0	1	16	NO AUTO LE	
	п	10	0	1.4	3	DLYF'= DLFW out	
			1	1 4	13	DLYF'= DLYLF NOT USED	See X3 Groupe II
	Ш	4	0	4	12	NOT Used NOT Used	
	V	2	. 0	11	5	NoTused	
× 2	V	1	0	7	. 10	NOT used	
× 3	I	20	1	1	>16	NON GATED STROBE	
	-		0	1 14	15	GATED STROBE	
	II	10	0	14	2	NOT DSC	
	Ш	4	0	4	13	D58'= D58 08 D58	See X3 Groupe IV
	IV	2	1	1.1	6	DS8'= DS8	X3.4 to x3.13
	-		0	7	5	DS8'= DS8	8: 4 8 "bas"
x 3	V	1	0	7	9	DS8*= DS8	Bit 8 "haut"
× 4	I	20	,	1	16	LFPWI= ±0V LFPWI= +5V	
	II	10	1	1.4	3	DLFW2 = +5V	
			0	4	2	DLFW2 = tov LFPW2 = +5V	
	III	4	0	4	12	LFPW2 = ±0V	
	IV	2	0	17	5	DLFW1=toV DLFW1=tsV	
× 4	V	1	0	7	9	LFPW 3= ±0 V LFPW3 = +5V	
X 5	I		1	,	16	ME 36-2 = A0	capacite des Buffers
		20	0	1 4	15	ME 36 - 2 = A0 ME 36 - 2 = A2	1
	II	10	0	14	2	ME 36 - & = A2	
	Ш	4	1	4	13	ME36-3= A1	
	IV		0	11	6	$ME36.3 = \overline{A1}$ $ME36.9 = \overline{A4}$	
		2	0	11	5	ME36.9 = A4 $ME36.5 = \overline{A3}$	·
X 5	V	1	0	7	9	ME 36 - 5 = A3	capocite des Buffers
X 6	I	20	0	1	16	ME 22 = tov ME 22 = +5v	capacité des Buffers
	II	10	,	14	3	ME36-10=AS	The season of th
			0	1.4	13	ME36.10=A5 ME22-12=+5v	capacité des Buffers
	Ш	4	0	4	12	ME 22-12 = tov	1
	IV	2	0	11	6	ME 36 - H = Ā6 ME 36 - 11 = A6	
	V	1	.1	7	10	ME 36-12 = A7	capacité des Buffers
×6 ×7			0	7	9	ME36-12 = A+ ROMTB8 = 10V	X7.2 to X7.14 X7.4 to X7-12
^+	T	20	0	1	15	ROMT88 = +5V	X7.2 60 X7-14 X7-4 60 X7-12
	I	10	0	14	3	ROMTB8 = TB8 OR TB8 ROMTB8 = +5 OR ±OV	See X7 Groupe IV 500 X7 12 500 X7 500M I X7-460 X7-10
	Ш	4	1	4	13	ROMTB8=TB7	X+- V60 X+-/0
			0	11	6	ROMTB8=TB8 ORTB8 OK+5V OR TOV	x7-3 to x7-14 x7-4 to x7-12
	IV	2	0	11	5	ROMTB8 = TB8	x7.3 to x7-14 x4-4 co x7-14
×7	V	1	0	7	9	CHADD7 = TB6 CHADD7 = TB7	
×8	T	20	1	1	16	UCC RESET = T88	dans la ligne prolongée
	TIT		0	14	15	UCC RESET= PRIME 80/132=204.4001 36/218 4003	ugne pleine ou non prolonge
	I	10	0	14	2	80/132=154 4001 36/418 4003	No prolongee X8 1/0 X8 5
	Ш	4	0	4	13	UCCSET = +5V UCCSET = TBX OR UPSC	See X8 Groupe II
	IV	2		11	6	UCCSET = TB8	ligne procon get X8-4 to X8 -2
	17		0	7	5	UCCSET = UPSC SELECT DOES NOT CAUSE PRIME	Ligue pleine prolengee
×8	V	1	0	7	2 1	SELECT CAUSES PRIME	

ANNEXE

Le circuit électronique de l'imprimante présente plusieurs options. Grâce aux "jumpers" utilisér, le système peut être translaté à plusieurs modes de fonctionnement utiles, tels que : la condensation du nombre de caractère par poure, la manière du saut de ligne (automatique, double, par commande), l'initialisation (par programme, manuelle, après la selection, après la mise sous tension...), l'écriture du caractère, le nombre possible de caractère que peut écrire l'imprimante (96,64 ou 128 caractères)....

Par ailleurs, comme l'écriture de chaque caractère est commandé par un générateur de caractère conçu à partir d'une ROM, il suffit de changer celle-ci par une autre ROM (ou PROM) approprié pour écrire n'importe quel caractère.

Amsi il est fort possible d'utiliser cette imprimante pour écrire l'arabe par exemple. Il est à remarquer qu'il existe déjà ur un générateur de caractère arabe (référencé par 620001126 226 27076/27077 et 620001126 231 27093/27094).

Les caractères sont formés par des matrice de point 9 X 7.

Dautre part, il est possible de créer d'autre caractères. Pour ce faire il suffit de mettre au point le code de chaque caractère et de le figer dans une PROM. (ou EPROM). Ce ci est très important et permet d'améliorer les caractères arabes qui demande un nombre assez important de symbôles pour la voyellation et l'écriture de chaque caractère suivant son emplacement dans le mot (au début, au milieu ou à la fin du mot).

Les tableaux suivants montrent (par un code préetablit) la manière de connecter chaque "strap" suivant le mode de fonctionnement choisi. L'exemple

suivant éxplique comment les utiliser.

Il est a savoir qu'il existe sous le chariot, un film, qui comporte des trais alternativement noirs et blancs, pour la synchronisation de l'intercaractère en fonction de la vitesse du chariot et l'écriture du caractère. Ainsi ce film détermine les dimensions de l'intercaractères et le nombre de caractères par pouce. Il existe un film pour chaque "monbre de caractère par pouce (cpi)" mentionné dans la bable.

NOTE:
Si on choisit, par exemple, la configuration de 12 cpi il faut changer le film par un autre approprié et placer les jumpers suivants la configuration du tableau.

EXEMPLE: Supposons, qu'on veutlle la configuration suivante:
10 caractères par pouce, lignes courtes de 8 pouces chaune (120 cm)
pas de saut de ligne automatique, un seul caractère gras, caractère 5 X 7
British ASCII.

En se reportant au tableau II on voit que notre configuration correspond au code option :

	1															X8
0010	! * 4001 - 10 cpi 8 "line	!	35	!	10	!	01	!	24	î	12	!	23	! 00	!	10
1	! not line feed	!	-	1	20	1	-	!	-	!	-	I	-	! -	. !	-
8	! single clong charac															22
ТОТАИХ 1018	1	!	35	1	30	1	01	Ĭ	24	1	12	1	23	: 00	!	32

En se reportantale liste des générateurs de caractère on voit qu'il nous faut la ROM de ref (char set) 005

Le code de notre configuration sera : 63701106 4001 1018 005.

Comment connecter les straps

Prenons le jumper X1: dans cette configuration il a le code 35. En regardant le tableau I on voit qu'il y a uniquement les (codes 20, 10, 4, 2, 1. Donc 35 = 20 + 10 + 4 + 1, ce qui fait pour les groupes I, II, III et V correspondant respectivement aux code octal 20, 10, 4 et 1, on utilise les connexions ayant pour code binaire 1 et pour le (oules) groupes restantson utilise la connexion de code binaire 0.

C'est à dire pour cette configuration X1 doit avoir les connexions suivantes 1 à 16 ; 14 à 3 ; 4 à 13 ; 11 à 5 et 7 à 10. Pour les autres jumpers il

suffit de suivre la même procedure.


0	PTI	ONS	i i i i i i i i i i i i i i i i i i i	ELECTRONIQUE.OPTIONS. TABLE II				3				
200	(Ange	60	310	DECEDIOTION	Tripes in some				ME		ODE	AND DESCRIPTION OF TAXABLE PARTY.
7	200	el el	5	DESCRIPTION	XI	XS	Ka	X	XS	XS	X	X
0	0	٥	٥	#4001-10CP1,132" Ligne (132	10	10	DECEMBER OF STREET	24	00	0.0	0.0	00
0	0	1	0	# 4001_10 CPI, 8" Ligne (80)	35	10	01	2 4	12	23	durantermal	10
0	0	5	0	m4001-16,5 cf2,8" ligne (132)	10	10	01	2.4	00	00	00	00
0	0	4	Q	#4003_12 CPE,8" Ligne (96)	3.4	10	01	24	10	13	00	10
0	0	4	CONTRACTOR AND ADDRESS.	n 4003-165 CPT,13.2 Ligne (218)	21	10	01	2.4	07	3.0	00	00
0	0	ß	0	# 4007_12 CP ,13.2° Ligne (154)	01	10	01	24	14	14	00	00
4	0	0	0	#4004.10 CPT , 132" Ligne + INT DEL	10	10	01	2.4	00	0.0	00	00
4	0	1		MADOA JO CET, 84 Ligne + IMM DEL	3 5	10	01	2.4	12	2.3	00	10
4	0	5	0	8 40 0 4 .18 CPT , 6" Ligne + INH DEL	10	10	01	2 4	0.0	0.0	00	00
4	0	4	0	18 4005-12 CPI, 8" ligne + INN DEL	34	10	01	2.6	10	1.3	00	10
4	0	4	0	# 4005 _185 CP1 ,13.2" Ligne + 2MM DEL	21	10	01	2.4	07	20	0.0	00
A.	0	9	0	# 4008 -15 CPI , 8" ligne + INH DEL	27	10	01	24	13	3 3	00	10
4.	0	-	- 0	#4008 -12 CPI , 13.24 Ligne + ZNH DEL	01	10	01	24	14	14	0.0	00
1	(D	STERRON PERSONANTAL GO		sertie sout de ligne		20		en-	-	1000		da a
2	OR OR	da-		-pea de réseption de Agral Stabe	46	-09	20	1004		418	65	500
dia .	1		harmonia de la compansa de la compa	Récur chariet automatique sur PM"	-	Sto.	10	htps 	-		(86)	(in
MI MI	2	potentinamentence potentinamentence potentinamentence	SEP SEP	salled. Signal Prime sur selection (select)	ans.	10ep	-	PA)	gas	di		0 1
-	(3	-009	1	SiT & on "Haut"	-	gra	(-01)	-		4000	47	nests.
en.	-	di.	2	36 Jen de caracteur	mo	an,	ON	eres .	c=	120	0.4	163
**	art.	the state of the s	4	128 Jens de caractères	-		an	10	wet	••	12	-
ette	194	-	3	canalten prolonge on que	-	-	-		-	-	450	2 2
	-		2		\mathcal{A}	$\angle A$		\mathcal{J}				Z

CHARACTER GENERATOR CODES


CHAR, SET	ii .			
62000112 - 6XXX	ROM 27-XXX	MATRIK	NOMENCLATURE	NO.
001	601	5 x 7	Standard ASCI)	64
002	006	5 x 7	Modified ASCII	64
004	616	5 x 7	System - German	64
005	018	5 = 7	British ASCII	44
906 907	916 826	5 x ?	Modified ASC() Swaden	64
098	529	6 x 7 .	Spein	64
010	936/929	5 x 7	Katekana British	96
611	465	5 x 7	Hebrew	64
015	874/876 118	5 x 7	Swedish/Finnsh Jugoslavie	64
016	101	5 × 7	U\$/UK	64
G17 G18	103	B x 7	Denish/German	64
019	118/419	Su J Su J	English/Swedish	96 64
023	166	5 = 7	- Isalendic	64
025	130	5 x 7	Modified ASCII Cyriffic (Russian)	64
928	148 .	5 = 7	Swedish	64
629	159	5 x 7	ASCII/Mod 0 Seecial Scientific	64
931	196/901	5 x 7	Autocon, Special	128
201	001/601	8 x 7	Stendard ASCII	64
203	011/013	9 = 7	Spredick/Finnish Norwegian/Denish	64 64
204	057/638	8 x 7	Time Sar	64
206	913/093 985/066	9 x 7	British ASCII Modified Swedish/Flanish	64
207	070/071	9 x 7	Cyrillic (Russian)	54
209	016/015	9 x 7	EBCDIC	64
212	026/027	9 x 7	Scania	64
213	0351033	2 × 7	Canish/Horwagian	64
214	039/840	8 x 7	Ketakana (1-64) Katakana (65-126)	64
218	052/993	9 x 7	U.X.	64
219	0687069 0967067	2 c 7	U.S.A.	64
221	053/059	9 x 7	Denmark/Norway Swedan/Finland	64
222	050/961	2 x 7	Spein .	64
223	062/063 054/055	9 4 7	Pertugal/Brazil German	64
226	075/077	9 x 7	Arabic	54
228	072/073	9 x 7	Plus and Minus ASCII	64
230	091/092 097/092	9 x 7	United Kingdom German ASCII	64 54
231	003/094	9 x 7	* Arabic	64
233	107/102 085/086/087/082	9 x 7	Modified ASCII (Delta/Degree)	64
234	099/100	9 x 7	Modified Franch Franch/italian/American	96 64
23 4 237	124/125	9 x 7	German French	6.5
236	135/136	3 x 7	England	64
239	139/140	9 x 7	Yugoslavia	64
241	113/114	9 x 7	Special German Modified USACII	64
242 243	149/155	8 x 7	Modified USACII	64 54
244	150/151	8 x 7	ASCII and symbols	95
400 401	039/040/041/042	9 × 7	ASCII Segment Katakana (122 Cher.)	128
402	052/053/109/110	9 x 7	International and Mod ASCII	96
403	801/031	5 × 7	USA and modified ASCII Std. ASCII and British	26
404 405	124/125/126/127	9 x 7	German Upper/Lower	96
404	013/003/146/167	9 x 7	British ASCII and Grack Francii Upper/Lower	96
408	135/136/137/158	9 x 7	England Upper/Lower	98
609	126/140/141/142	0 x 7	Yugoslavia Upper/Lower	2-5
	004	0 x 7	British ASCH and Hebrew	128
410	003/013/020/031 026/045/048/057	8 x 7	British ASCII and Upper/Lower	96
612	543/044/068/068	5 x 7 0 x 7	Sweden and .21.3 Segments USA - Mod Upper Lewer	36
414	G02/003/146/167 G16/017/020/021	9 K 7	COCC plus Greek	128
612	001/845/846/067	9x7 .	Har/Denith plus U/L	54
513	201/050/051	5 K.7	Sid. Plus .2/.3 Char. Segment Sid. Plus Geometric Segment	
\$20 \$21	901/051/111/112	6#7	Std. ASCII and Mod. Segmented	
622	001/120/121/122	\$ x 7	Std. ASCII and Genmetric ber Code Std. ASCII and Special Segment	
526 527	001/143	5 m 7	Std. ASCII and Building Blocks	96
707	020/045/144/165	5 x 7	Special Segment	98
708 710	002/003/008/906	9 x 7	Std. ASCH and Cyrillic Std. ASCH and Export	96 26
711 .	002/003/022/021	\$ × 7	Std. ASCII and Upper/Lower	94
716	002/003/043/046	9 x 7	Std. ASCII and Hebrew Std. ASCII and Mod. Upper/Lewer	128
717	002/003/046/089	5 x 7	5td. A5CH and Scientific	96
72.7	003/003/004/005	9 = 7 8 n 7	Std. ASCII and Cyritic Std. ASCII and Upper/Lewer Publ.	34
735	092/003/099/096	8 n 7	Std. ASCII and French	96
were .	140.07 1100		The control of the co	24

Figure 4-12. CHARACTER GENERATOR CODES


Disposition des Connecteurs Ronds de la Baie



. Brochage des connecteurs ron de



Pins: 19, 22 \$ Sectour (phase neutra)
Pin : 24 \$ terre (masse)



Pine: 8, 11 > Sectour

	erion Por	-		T	DIRE	N. SERVIN	-	NDE	SMO	ALC: UNK	TRI	1	INT	HEE	-	BOOLEAN/ARITHMETIC OPERATION	s	4	3	2	1	0
ACCUMULATOR AND X	NEWO MY	INE	-	+	-	-	-	-	7		1	***		7	1	(All register labels	H	1	-+	Z	,	C
ERATIONS	MNEMONIC	OP		¢ (_	17	10000	1	#	OP	~	7	OP	7	*	relar to contents)	H	2	1	:	+	
add	ADDA	88	2 2	2 5	8	3 2	A	8 5	2	88	4			1	100	A + M → A	1	9			†	1000
	ADDB	CB	2	2 10	B	3 2	E	B [5	12	FB	14	3				B + M - B	11		1	1	**	1
dd Acmitrs	ABA		1	1			1	. .			١.		IE	4		A + B - A	1:		1	3	;	0.38
dd with Carry	ADCA	1 33	5 1						2		4					A + M + C - A	1		3	,	100	1
	ADCB	09	2			3 7			2		100				4.0	B + M + C - B	9		2	1	R	
and	ANDA	84	2	2	94	3 3	A		12			3				A·M→A			1	:	R	
	ANDB	C4	2		04				2			1			- 10	8 - M → B	1					8
it Test	BITA	85	2		95				2			3			4.2	A - M		•	\$	1		1
	BITB	CS	2	2	05	3 3	2 €	5 5	12	F5	14					B · M	15		1	t	R	:
Clear	CLR			1			6	F	1 2	7F	6	13			- 1	00 → M		•	A	S	3	1
71621	CLRA			1	- 1	1		-			1		4F			00 → A		*	A	S	R	1
	CLAB			1		-	1	1		1	1	1	5F	2	11	00 8		*	A	S		F
	CMPA	IRI	2	2	91	3	2 A	11	5 2	B1	14	13	1			A - ₩	10	8	1	1	1	
Compare	CMPB	107	2	21	ni	3	2 6	1	5 2	F	14	13				B - M		0	1	1:	1:	1
		10.	1	-	-1	"	. -		" "		1	ľ		2	1	A B			1	1	1:	1:
Compare Acmitrs	CBA		1	1	1	-	1.	2	7 2	179	18	12		-	000	M - M		6	1:	1	R	1
Complement, 1's	COM			1	-	1	1 0	12	1.	1.	1	1,	43	1,		Ā - A			1:	1	R	1
	COMA	1	1		-	1	1		1	1	1	1		10	,	B → B		0	1	1:	R	1
	COMB	1	1	1		1	1.	20	7 2	1	10	1		1		00 - M → M				12	d	x
Complement, 2's	NEG			1			1	W	1/2	1"	10	13		1		00 - A → A	9		1	1	12	90
(Negate)	NEGA			1						1	1	1	1	1		00 - A → A 00 - B → B	6	1	1	1	h	7.0
£.	NEGB		1		-	1	1	1		1	1		50					1	1	1	7:	
Decimal Adjust, A	DAA	1	1	1	1		1	İ		1	1		119	12	11	Converts Binery Add. of BCD Characters into BCD Formet		1	1.	1	1,	1
			1	1		1		. 1		1-	. 1.	1.	1	1	11		190	١.		1,	1	1
Decrement	DEC	1	1		1	-	1	iΑ	7 2	17.	4 6	13		1.	1.1	M - 1 + M		1	1	1	1 -	
	DECA	1							-	1		ĺ				A - 1 → A	-	1	1			
	DECB							- 1		1	1	1		12	11	B - 1 + B	+	1	1	1		
Exclusive OR	EORA	188	2	2	98	3	2 1	48	5 2	8	8 4	13		1	1	A⊕M → A	9	1	1			A
LAGIDATE G.	EORB	C8	12	2	08	3	2	ES	5 2	F	8 4	13	1	1	11	B⊕M → B		1			14	
Increment	INC						1	6C	7 2	2 7	CE	1		1		M + 1 → M	9	1	1	1		
HIP CHINE	INCA		1		8					1		1	40	12	1	A+1-A		1	1	1		q
	INC8		1							1			150	2	1	B + 1 → B			- 3	- 1		d
	LDAA	86	12	2	98	3	2	46	5	2 8	6	: 1	1			M - A	4	1	- 1			3
Load Acmitr		CE	2	2	n#	3	2	FE	5	F	8	1		1		M + B	10				1	3
10.00 L	LDAB	0.0	15	12	DE	2	2	AA	5	1 100	6		1		1	A+M+A	10		. 1	1	1	R
Or, Inclusive	ORAA	184	12	12	DA	3	2	EA	5	7 5	1	. 1		1		8 + M - 8		١,			1	R
	ORAS	UP	12	12	NA	3	4	EA	9	4	7	1	1 2	١,	i,	A + Msp , SP - 1 - SP	1.	٠١.		٠.		
Push Data	PSHA			1	1					1	- 1	1				B - Msp SP - 1 - SP	- 1	1	٠١.			0
	PSHB		1	1		Ì				i	- 1		13	1	1:	SP + 1 - SP, Msp - A		1	- 1		. 1	
Pull Data	PULA	1	1	1					1		- 1		3.	1	1.	SP + 1 - 3r, msp - c				- 1		
	PULB	1	1	1						1	1	1		3 4	1,	SP + 1 → SP, M _{SP} → B		1	-	1	- 1	6
Rotate Left	ROL	1		1				69	7	2	19	6	3	-1	1	(M)	1	1		1	: 1	2
notate con	ROLA			1		1						1	4			A} LO+CIIIII	- 1		1	:	: 1	2
	ROLB	i	1	1		1				1	-	1	5	9 7	1	81 C b, - bo	- 1	- 1			\$	0
Rotate Right	ROR	1		1		1		66	17	21	76	6	3		1	M)			-	2.4	3	6
notate mym	RORA	-	1	1		1	1			1	1		4	6 2	11	A GO → CITETIE						6
	RDRB	1	1		1	1				-	1	1		6			1	0	•	1	1	6)
	ASL	1	1	1		1		68	7	21	78	6		1	1	M) 4-	1	9		1	1	6
Shift Left, Arithmetic			1	1		1	1	30	1	-				81	1	A D+IIIIII-0	1	•		:	2	\mathfrak{E}
	ASLA	1	1	1		1			11	-		1			2 1		- 1				\$	6
	ASLB		1			1	1	67	17	2	77	6		1	1	M)			- B	:	1	6
Shift Right, Arithmetic	ASR		1			-		01	1	-	11	"		7	2 1					:		6
	ASRA	1	1	1		1			1		-			7		t b h l				:		6
	ASRB	1		1		1			1,1	2	74			"	٠١,	- 1000000			-	R		6
Shift Right, Logic	LSR		1	1	1	1		64	7	4	14	0			, .	(A) 0→cmmmm→0				R	100	Ğ
	LSRA		1	1	1	1							1		2 1		1			R		6
	LSRB	1	1		1						_			14	2 1					+	1	A
Store Acmitr	STAA		1	1	97			A7		2			3	1	-	A-M	1			1	:	Ä
	STAB	1	1		D	14		E7	6	2	F7	5		1	1	B → M	1	9			1000	1
Subtract	SUBA	8	0 2	12	90	1 3	12	AD	1 5	21	80	4	3	1	-	A - M - A		•			:	1
	SUBB	C	0 2	12	D	3 3	12	EO	5	2	F0	4	3			B - M → B				1	1	1:
Subract Acmitrs	SBA	1	1	1		1								0	2		1	•		1	1	1:
Subtr. with Carry	SBCA	18	2 2	1 2	19:	2 3	2	A2	5	2	82			-	-	A-M-C-A		0		:	1	1
	SECE	lo	2 1	1/2	lo	213	1/2	E2	5	2					1	B - M - C → B	5			t	:	1
Transfer Acmitrs	TAB	1	1	1	1	1	1	1	1					16	2	1 A - B	93			1	1	2
Tunister ACIMUS	TBA	1		1	1	1		1	1	1		1			2	214777732				1	1	
Test Zero or Minus	TST	1	1	1	1	1	1	ST	1 7	121	70	E		1	-1	M - 00	93		0	1	1	1
Test, Zero or Minus		1	1	1	1		1	100	1	-	, LI	0		10	2	1 A - 00	-			:	1	F
	TSTA	1		1	1	1	1	1	1	1					2	1 8 - 00		18	1	1	12	1

INDEX REGISTER AND STACK		IM	ME	D	Di	RE	ст	IN)E)	K	EX	TN	0	IN	HE	A	BOOLEAN/ARITHMETIC	5	4	3	2	1	0
POINTER OPERATIONS	MNEMONIC	OP	F	*	OP	-	#	OP	~	#	OP	~	+	OP		*	OPERATION	H	I	N	2	1	10
Compare Index Rey	CPX	80	3	3	90	4	2	AC	6	2	BC	5	3				$(X_H/X_L) - (M/M + 1)$			12	1	1	10
Decrement Index Reg	DEX													09	4	1	X – 1 → X				1	1	9
Decrement Stack Potr	DES	1								1				34	4	1	SP - 1 - SP		6	6		•	. 0
increment Index Reg	INX	1			-					1				08	4	1	X + 1 → X				1 3	1	. 8
Increment Steck Potr	INS													31	4	1	SP + 1 -+ SP				9	1	
Load Index Rep	LDX	CE	13	13	DE	4	2	EE	6	2	FE	15	3			1	$M \rightarrow X_H (M + 1) \rightarrow X_L$	-				1	11 .
Lnad Stack Pntr	LDS	BE	13	13	9E	4	2	AE	6	2	BE	5	3		1		$M \rightarrow SP_H (M + 1) \rightarrow SP_L$	1				I	1 0
Store Index Req	STX		1		OF	5	2	EF	7	2	FF	8	3				$X_M \rightarrow M, X_L \rightarrow (M+1)$	8			- 1		1 4
Store Stack Potr	STS	1	1		9F	5	2	AF	7	2	BF	5	3				$SP_H \rightarrow M$, $SP_L \rightarrow (M+1)$	14		C	3] 1		1 0
Indx Reg + Stack Potr	TXS	1	1	1	1									35	4	1	X - 1 → SP			1	2 4		
Stack Patr - Indx Reg	TSX		1	1	1									30	4	1	SP + 1 → X	9	1	1		1	1

JUMP AND BRANCH		REL	ATI	VE	IN	DE)	x]	E	TN	D	IA	HE	R		5	4		3 2	1	0
OPERATIONS	MNEMONIC	OP	~	*	QΡ	~	#	OF	1-	#	OP	-	#	BRANCH TEST	H	1	1	4	4	C
Branch Always	BRA	20												None			1	1	1	1"
Branch If Carry Clear	BCC	24							1			1		C = 0		1"	1		1	1.
Branch If Carry Sat	BCS	25	4	2					1		1			C = 1		1	1			
Branch If = Zero	8E0	27		2					1		1	1		2 = 1	1.	1	1			
Brench If > Zero	BGE	20		1	1				1	1		1		N⊕V = 0		1 °	1		1	1.
Branch If > Zero	BGT	2E		2		i						1	1	$Z + (N \oplus V) = 0$	1	1	1			
Branch If Higher	BHI	22	4	2					1	1	١			C + Z = 0	1.	1		62		
Branch If < Zero	BLE	2F	4	2					1	1	1	1		$Z + (N \oplus V) = 1$		1	1	9	*	
Branch If Lower Dr Same	BLS	23	4	2	1		1	1		1	1	1		C + Z = 1	9	1	"	-	1	
Branch If < Zero	BLY	20	4	2	1	1	١			1	1	1		N⊕V = 1	9	1	1	•	٠١.	
Branch If Minus	BMI	28	4	2	1	1	1			1	1	1	1	N = 1		1	1	9	٠١.	
Branch If Not Equal Zero	BNE	26	4	12		1	1	1			1	1	1	Z = 0	9		- 1	-1	9	4
Branch If Overflow Clear	BVC	128	14	12	1		1			1	1	1		V = 6	- 100	1	- 1		9	
Branch If Overflow Set	BVS	29	14	12	1	1	1			1				V = 1	- 1	1	- 1	1		
Brench If Plus	BPL	12A	4	12	1	1	1	1	1		1	1		N = 0	- 1	1	- 1	- ;	0	
Branch To Subroutine	BSR	80	18	12	1	1			1	1			1		1	1		7.1	-1	9 8
Jump	JMP	1	1	1	16E	4	12	71	13	13	1		1	See Special Operations	1	1	•	•		9 0
Jump To Subroutine	JSB	1	1		AD	18	12	181	0 5	13	1	1	1	J	1	4	0	•	•	0
No Operation	NOP	1	1		1	1	1		1	1	0	1 2	1	Ad Prog Cntr. Only	1.	1	el	9	•1	0 2
Return From interrupt	ATI	1	1	1	1		1	1	1	1	31	8 11	0 1	1	1.	-	-	0		-
Return From Subroutins	RTS	1	1		1	1	1	1	1	1	3	1 5	1	See special Operation	1			9		. 4
Software Interrupt	SWI	1	1		1	1	1	1	1	1	3	F I	2 1	San athacian observiors	1	1:	S		•	9 4
Weit for Interrupt	WAI	1	1		1	1	1	-	1	1	3	EIS	1 1	()	1	0	11		•	9 4

CONDITIONS CODE REGISTER		IN	HE	R	BOOLEAN	5	4	3	2	1	0
OPERATIONS	MNEMONIC	OP	-	#	OPERATION	Н	1	N	7	V	C
Clear Carry	CLC	OC	2	1	0 - C			0			B
Clear Interrupt Mask	CLI	OE	2	1	0 - 1		R				
Clear Overflow	CLV	OA	2	1	0 - V					R	
Set Carry	SEC	00	2	1	1 → C						S
Set Interrupt Mask	SEI	OF	2	1	1 → 1		15		e		
Sat Overflow	SEV	OB	2	1	1 → V		10			18	0
Acmitr A - CCR	TAP	06	12	1	A - CCR	1-	-	-(2)-		-
CCR → Acmit A	TPA	107	12	11	CCR - A		10				0

- OP Operation Code (Hexadscimal)
- Number of MPU Cycles
- Number of Program Bytes
- Arithmetic Plus
- Arithmetic Minus Boolean AND
- Contents of memory location pointed to be Stack Pointer
- Boolean inclusive OR
- Boolean Exclusive OR
- Complement of M
- Transfer Into
- Bit = Zero

- Byte = Zero
- Half carry from bit 3 H
- Interrupt mask Negetive (sign bit) N
- Zero (byte) Overflow, 2's complement
- Carry from bit 7 C
- R Reset Always
- S Set Always
- Test and set if true cleared otherwise
- Not Affected
- CCR Condition Code Register LS Least Significant
- LS MS Most Significant

CONDITION CODE REGISTER NOTES


(Bit set if test is true and cleared other wise)


- ① (Bit V) Test Result = 10000000? ② (Bit C) Test Result = 00000000? ③ (Bit C) Test Decimal value of most significant 8CD
- Character greater than nine? (Not cleared it previously set)


 (a) (Bit V) Test Operand = 10000000 prior to execution?
 (b) (Bit V) Test Operand = 01111111 prior to execution? (6) (SIT V) Test Set equal to result of N⊕C after shift has
- occured
- (Bit N) Test Sign bit of most significant (MS) byte of result = 1?
- (Bit V) Test 2's complement overflow from subtraction of LS bytes?
- (Bit N) Test Result less than zero ? (Bit 15 = 1) Load Condition Code Register from Stack (See Special Operations) (IIA)(DI)
- Set when interrupt occurs. If previously set, a Non Maskable interrupt is required to exit (1)(Bit 1)
- the weit state. (12)(ALL) Set according to the contents of Accumulator A

CODE ASCII

The same	M	Marie Constitution	area estado.	. bal		AND THE PERSON NAMED IN COLUMN 1	The same and the s	en case and a second	HIS TON TON BEET WAS	PROPERTY NAMED AND ADDRESS OF	-	CONTRACTOR OF THE
. S Con	acte	Sales of the last	rector		000	001	040	041	100	404	410	444
64	63	4	64	COMMON STREET	0	9	2	3	Ų	5	6	7
0	0	0	0	0	NUL	BLE	50	0	C	P	*	p
0	0	0	1	4	SOH	DC4		1	A	Q	a	9
0	0	4	0	2	STX	DCS	*	2	8	A	ь	10
0	0	1	4	3	ETX	DCS	aff.	3	С	S	С	5
0	4	0	0	49	EDT	DC4	\$	H	D	7	d	t
0	1	٥	4	5	ENQ	NAK	%	5	fine fine	U	e	u.
0	1	4	0	6	ACK	SyN	8	6	F	٧	F	٧
0	4	4	Ą	Ŧ	BEL	€ТВ	1	F	G	W	9	W
1	0	0	0	8	85	CAN		8	H	X	-	×
1	0	0	1	9	HT	EM)	g G	I	y	9	y
1	0	1	0	10	LF	Sug	**	<i>8</i>	J	L	Ü	2
4	0	4	4	44	VT	Esc	+	ĵ	K	L	k	1
A	4	0	0	18	FF	FS	ر	<	L	1	g g	11
4	4	0	4	43	CR	65	ento	NAMES OF STREET STREET, STREET	M	J	m	3
4	4	1	0	14	50	RS	*	>	N	Λ	19	~
1	4	1	1	15	SI	us	1	5	0	Simulation of the second	0	DEL









4: Receiver enable enput Receiver output 2: Bus 1 5: Driver Input 1 4: Receiver output & 846 € 6: Driver input & 7: Gnd 8: Driver an put 5 9: Buss 10: Received output 5 41: Driver Input 4 12:

95: Bus 4
94: Receiver output 4
95: Driver snable Input
46: Vcc

BROCHAGE des C. I

SN 7404 6 Inverseurs





Com p	or.a	atrá	S	ent	réas a	nscod»	5	gr E/c	86
As de	44, 80	M, M	Asa	A) E	,ALS	A=8	AD B	46	Asb
THE RESERVE OF THE PERSON	Commercial Commercial	-	Araĝo		*	4		0	4
4	4	ar		4	4	0	0	0	0
R	4		a.	0	0	0	1	1	0

SN 74 LS85 - COMPARATEUR

BIBLIOGRAPHIE

--- MICROPROCESSEURS ET MICROORDINATEURS

R.LYON CAEN
J.M CROZET

MASSON (1978)

--- DU MICROPROCESSEUR AU MICROORDINATEUR

H.LILEN

RADIO

- -6- PROJETS DE FIN D'ETUDES
 - ---MISE LN LIGNE D'UN ENREGISTREUR POTENTIOMETRIQUE A 6 VOIES SUR UN CALCULATEUR (Janvier 1980)
 - --- ETUDE ET REALISATION D'UNE UNITE DE DIALOGUE (Janvier i980)

---- REVUES

- --- Microsystème N°4 et N°5 Mai Juin
- ---Electronique Application N°S

--- MARUELS TECHNIQUE

- --- Manuel technique de l'Imprimante CENTRONICS MODEL 70I
- -----Manuel technique du Berforateur FACIT 4070

