

31/83
2ea

DEPARTEMENT D'ELECTRONIQUE ET D'ELECTROTECHNIQUE

FILIERE D'INGENIEUR EN ELECTRONIQUE

C.E.N.

LABORATOIRES D'ETUDES SPATIALES
DE RAYONNEMENT

المدرسة الوطنية للعلوم الهندسية

السكنى

ECOLE NATIONALE POLYTECHNIQUE
BIBLIOTHEQUE

PROJET DE FIN D'ETUDES

SUJET : II Système interactif

- Contribution à la réalisation d'une
console interactive

PROPOSE PAR :

A. ABDELLAOUI

REALISE PAR :

M. HENHEN
M. MOUZAÏ

JANVIER 1983

UNIVERSITE DES SCIENCES ET DE LA TECHNOLOGIE D'ALGER

DEPARTEMENT D'ELECTRONIQUE ET D'ELECTROTECHNIQUE

FILIÈRE D'INGENIEUR EN ELECTRONIQUE

C.E.N.

LABORATOIRES D'ETUDES SPATIALES
DE RAYONNEMENT

PROJET DE FIN D'ETUDES

SUJET : II Système interactif

- Contribution à la réalisation d'une
console interactive

PROPOSE PAR :

A. ABDELLAOUI

REALISE PAR :

M. HENHEN

M. MOUZAÏ

JANVIER 1983

بِسْمِ اللَّهِ الرَّحْمَنِ الرَّحِيمِ
وَمَا أَوْلَى الْمُتَّقِينَ مِنْ حُكْمٍ لَا يُؤْمِنُونَ
صَدَقَ اللَّهُ الْعَظِيمُ

Remerciements.

Ce Projet a été réalisé au laboratoire d'études Spatiales de rayonnement du C.E.N.

Nous formulons en ces lignes l'expression de notre profonde et sincère gratitude à Monsieur Abdellaoui pour ses précieux conseils qui n'a cessé de nous prodiguer tout au long de ce travail.

Nous tenons également à Remercier Monsieur Menacer Saïd pour les nombreuses discussions critiques et son soutien moral.

Nous Remercions Monsieur BourKEB.

Que tous ceux qui ont contribué de près ou de loin à la réalisation de ce modeste travail trouvent ici l'expression de nos plus vifs Remerciements.

- SOMMAIRE -

- CHAPITRE I -

- 1 - STRUCTURE générale du système de traitement et de visualisation
- 2 - Présentation des traitements réalisés sur ce système
- 3 - objectif de la nouvelle restructuration.

- CHAPITRE II -

A) CARTE DE GESTION

- I - Présentation du microprocesseur (MC6800)
- II - Description des différents éléments de la carte
- II-a) des mémoires à lecture-écriture (RAM)
- II-b) des mémoires ROM - EPROM
- II-c) interface circuit coupleur PIA-ACIA

B) l'interface actif (EF9365) et mémoire d'image

- I - L'interface actif (EF9365)
- I-a) Généralité
- I-b) Description des registres internes du coprocesseur
- I-c) Description des signaux sortant des broches du coprocesseur
- II - Interface micro-processeur - processeur graphique
- III - Gestion de la mémoire d'image
- IV - Registres d'échanges (Tampons)
- V - de séquenceur haute vitesse
- VI - RAM dynamique pour mémoire d'image (FP41A16)
- VII - Décodage d'adresse -

- CHAPITRE III -

- I - Role des registres d'échanges.
- II - Accès à la mémoire d'image par une périphérie externe
- III - Aspect programmation du coprocesseur
- IV - de traitement zoom.

-1-

CHAPITRE I

I. STRUCTURE GENERALE DU SYSTEME DE
TRAITEMENT ET DE VISUALISATION

II PRESENTATION DES TRAITEMENTS REALISES
SUR CE SYSTEME.

III OBJECTIF DE LA NOUVELLE RESTRUCTURATION

- 2 -

~ INTRODUCTION ~


Au cours des vingt dernières années, le traitement numérique d'images a largement bénéficié de l'augmentation des performances et de la diminution de prix des équipements numériques d'où son utilisation de plus en plus généralisée dans de nombreux domaines : physique nucléaire, médecine, télé-détection

Notre travail consiste à améliorer le précédent système interactif qui ne permettait que la visualisation d'images numérisées. En plus ce système ne peut fonctionner qu'en liaison permanente avec le calculateur associé ce qui le rendait prohibitif pour une utilisation prolongée en plus de l'indisponibilité du calculateur. Une solution plus souple et plus économique est envisagée : c'est de rendre la console plus autonome et intelligente permettant un certain nombre de traitements simples. Cela nous a amené à restructurer la mémoire d'images et à étudier une carte de gestion basée autour du microprocesseur 6800 et d'un coprocesseur graphique EF 9365.

Dans le premier chapitre nous présenterons la structure générale du système de traitement d'images ainsi que les différents traitements.

Dans le deuxième nous détaillerons la structure de la carte de gestion et de la nouvelle mémoire d'image.

Le troisième contiendra les programmes de gestion et d'initialisation du système ainsi que ceux des traitements exécutables au niveau de la carte de gestion ; en annexe les différentes fiches techniques des composants utilisés.



STRUCTURE GENERALE DU SYSTÈME
INTERACTIF

I. STRUCTURE GÉNÉRALE DU SYSTÈME DE TRAITEMENT ET DE VISUALISATION

Le système interactif de traitement d'images comprend :

- Une unité de calcul type Mitra 125
- Une carte M.A.U. bâtie autour du μP 6800
- Une de gestion d'écran et de conversion numérique-analogique dont l'élément essentiel est un coprocesseur graphique EF 9365.
- D'une mémoire d'image
- Un moniteur T.V.

I.1 Unité de calcul :

C'est un mini ordinateur à temps réel grâce à sa conception et sa structure micro programmée ; il permet d'aborder avec efficacité de nombreux domaines d'application : calcul scientifique et automatisation de processus industriels.

du point de vu structure l'ordinateur Mitra 125 est bâti autour d'une mémoire principale unique munie de quatre accès permettant la connection d'une ou 4 unités de traitement ou coupleur.

L'unité élémentaire d'information de la mémoire est le mot.

Le temps d'accès de la mémoire est de 400 nanosecondes.
Un cycle de lecture-écriture est de 800 nanosecondes.
L'ordinateur travaille en mots de 16 bits c'est à dire que
les échanges avec la mémoire s'effectue par mot
mais des microprogrammes permettent d'opérer par octets
ainsi des adresses sont des adresses d'octets.
Les mots sont à des adresses paires
La mémoire est modulaire par blocs de 4096 mots
Le Mitra 125 contient au maximum 8 blocs soit
32 Kilo mots.

I.2 Carte de gestion de la mémoire d'image :

Conçue autour du G.O.P EF 9365 qui constitue un véritable processeur graphique à haute résolution et possèdent toutes les fonctions nécessaires à la génération de vecteurs, de points et de caractères à très grande vitesse et des signaux logiques nécessaires pour l'interface avec un moniteur TV en mode entrelacé et non entrelacé compatible aux normes CCIR (625 lignes, 50Hz).

La souplesse d'utilisation du G.O.P résulte de son interface direct avec n'importe quel microprocesseur 8bits, et de ses 11 registres internes.


Le rafraîchissement de la mémoire est totalement sous le contrôle du coprocesseur. Le microprocesseur est seulement concerné par la gestion du registre des caractéristiques et la transmission des commandes d'écriture vers le coprocesseur.

On détaillera son fonctionnement et sa programmation dans les chapitres suivants.

I.3 MÉMOIRE D'IMAGE

La mémoire d'image est de capacité 512×512 bits soit 32 kilo octets, de mémoires vives RAM dynamique EF 4116, par plan. Chaque pixel est stocké sur 8 plans donc pouvant avoir 256 niveaux de gris. Cette mémoire est gérée automatiquement par le G.O.P. Vue par le concepteur, cette mémoire se comporte comme une mémoire statique car rien n'est à prévoir pour la rafraîchir au niveau de la conception du circuit électronique.

Le processeur de charge lui-même de parcourir la mémoire d'image aussi bien au niveau de la visualisation et de la lecture externe et soit sélectionner les bons bits à positionner à "1" ou à "0" lors d'une écriture.



Cheminement et transformation d'un octet
de la mémoire d'image.

figure 2.

Pour la structure à 8 plans mémoires le processeur graphique adresse simultanément tous les plans mémoires pour afficher l'image en plusieurs niveaux de gris.

En fait chaque ligne à afficher est ici constituée de 512 pixels et peut être découpée en 64 tronçons de 8 pixels adjacents. Dans la mémoire d'image, ces 8 pixels correspondent à 8 bits consécutifs (c'est à dire 1 octet) et ceci dans chaque plan mémoire. Chaque accès charge simultanément les 8 registres à décalage de 8 bits afin qu'ils soient sérialisés et visualisés sur le moniteur TV. Voir figure (2)

I.4 Moniteur de Télévision

Pour dialoguer avec un ordinateur, l'utilisateur a besoin de moyens performants et surtout simples à utiliser. Très vite les consoles « écran-clavier » se sont révélées être le matériel le mieux adapté pour communiquer avec un système informatique elles sont de plus en plus sophistiquées et utilisent en général un tube à rayon cathodique pour l'affichage des informations.

Le tube à rayon cathodique n'est pas le seul système qui soit utilisé au niveau de l'affichage alpha numérique,

mais la solution la plus répandue et qui présente le meilleur rapport performance / prix est le tube à rayon cathodique balayé régulièrement par un faisceau d'électrons, analogue à un tube TV.


Ce mode de balayage, d'ailleurs appelé « balayage télévision » ; est celui qui conduit au maximum de simplicité dans sa réalisation pratique.

Le balayage se fait ligne par ligne de la gauche vers la droite et de haut en bas. Les parties « aller » du balayage se font à vitesse constante et en modulant les grilles de commande du tube cathodique suivant les points à afficher sur l'écran. Les parties « retour » doivent être aussi rapides que possible.


Cependant il faut considérer 2 possibilités d'affichage de l'image.

Le balayage entrelacé

En premier sont transmises les lignes impaires en 1/50 de seconde dont l'ensemble constitue une trame puis en 1/50 de seconde, également les lignes paires de la 2^e trame ainsi le balayage ne se fera pas en 25 images par seconde mais en 50 demi-images par seconde ce qui revient au même pour la définition.
voir figure 3.



trame impaire.



trame paire.

— — — retour trame (faisceau éteint)


— — — retour ligne (faisceau éteint)

figure 3.

Pour l'image entrelacée = trame impaire + trame paire.

Le balayage non entrelacé :

L'ensemble des lignes (paire et impaires) formant ainsi une seule trame est scrutée en un seul passage.



— — — retour ligne.
— — — " trame.

balayage non entrelacé : une image = trame complète.

Une trame est donc une suite de « signaux vidéo » qui sont elles mêmes un ensemble de "points vidéo" dans tous les cas, chaque ligne dure 64 µs. La fréquence trame étant synchronisée sur la fréquence du secteur, deux standards télévision existent

| Durée d'une ligne | PAYS | Nbre de lignes | Fréquence trame |
|-------------------|--------|----------------|-----------------|
| 64 µs | USA | 525 | 60Hz |
| | JAPON | | |
| | CANADA | | |
| 64 µs. | EUROPE | 625 | 50Hz |

Standards de balayage t.v.

Ces 2 standards portent sur le balayage vidéo et n'ont rien à voir avec le procédé PAL, SECAM et NTSC de codage de l'image couleur transmise par faisceaux hertziens. Ces procédés ne rentrent donc pas en ligne de compte dans les applications graphiques gérées par micro-processeurs ou des processeurs spécialisés. Les signaux utiles sont les signaux vidéo (exemple : Signal de synchronisation composite) aux normes C.C.I.R. (IV, 752).

II.1 PRÉSENTATION DES IMAGES DESTINÉES AU TRAITEMENT

Les traitements étudiés concernent des images multispectrales prises par le système MSS, la structure de cette image est la même dans tous les canaux.

Dans un canal, l'image est constituée d'un ensemble de 2340 lignes parallèles chacune d'elles représente une distance de 185 Km et comprend entre 3000 et 3450 octets d'informations vidéo.




Schéma de l'image MSS

Les 4 types de détecteurs du système MSS travaillent respectivement dans les bandes spectrales suivantes.

Bandé 4 : 0,5 à 0,6 μ m située dans la partie visible du rayonnement électromagnétique, elle permet l'identification des structures géologiques et la distinction entre les différents types de végétation.

BANDE 5: 0,6 à 0,7 μm . Située en partie dans le visible et en partie dans le proche infra-rouge elle est utilisée pour déterminer les caractéristiques topographiques et d'autre part pour classer les différents types de végétations.

Bande 6: 0,7 à 0,8 μm . Située dans le proche infra-rouge elle est surtout utilisée pour l'identification des sols.

Bande 7: 0,8 à 1,1 μm située entièrement dans l'infra-rouge elle permet l'obtention des renseignements sur l'humidité (hydrologie) et sur les reliefs.

II. 1 But du traitement d'images:

Son rôle est d'extraire à partir des données "images" corrigées des sous ensembles de l'image (objets, zones ayant des caractéristiques communes, caractères etc...) qui seront identifiés et mesurés. Afin de simplifier la recherche de ces paramètres on effectue un certain nombre de traitements à savoir:

les manipulations d'intensité; les traitements géométriques, le codage et la compression des informations.

II. 2. Opérations de traitements:

a) manipulation d'intensité:

Le principe de ce traitement est de remplacer l'intensité Z d'un point de l'image par $f(Z)$.

$f(z)$ est une fonction non linéaire ne dépendant que de z .
Ce type de traitement permet la correction gamma, correction de non linéarité des capteurs, l'augmentation du contraste, la réalisation d'une fenêtre.

b) traitements géométriques

Ces techniques consistent à déformer l'image (ou des parties d'images) en déplaçant les points dans le but de redressement de l'image, correction de l'angle de prise de vue.

Effet zoom permet d'effectuer un agrandissement sur une image ou sur une partie de celle-ci.

c) codage et compression.

On peut réduire considérablement le nombre de bits nécessaires à la "mémorisation" (ou à la transmission) si l'on emploie un codage approprié.

III. objectif de la nouvelle restructuration :

Ainsi décris ce système n'est conçu que pour visualiser les images qui sont traitées sur le calculateur associé, mais vu la très grande capacité de la mémoire d'image avec ses 8 plans qui autorise 256 niveaux de gris que l'œil ne pourra distinguer on se contentera de 16 niveaux de gris seulement et cela sans altérer la qualité des résultats obtenus après les traitements énumérés auparavant.

On subdivisera la mémoire d'images en 2 feuilles chaque feuille comprendra 4 plans, on utilisera une feuille pour le stockage de l'image issue du calculateur et l'autre servira pour des traitements locaux simples tel que le zoom et le seuillage. Ces traitements se feront au niveau de la console.



CHAPITRE II

Introduction

Dans ce chapitre nous présenterons les solutions qui ont été adoptées pour rendre le système plus autonome vis à vis du calculateur. Le système est composé d'une carte de gestion, d'un coprocesseur de visualisation (EF 9365) et d'une mémoire d'image.

Pour un accès externe à la mémoire d'image, nous utiliserons des registres tampons, qui serviront d'une part à sélectionner les différents plans et d'autre part à stocker l'information momentanément pour l'envoyer ensuite vers la mémoire d'image ou bien de celle-ci vers le microprocesseur "Opération lecture".

La carte de gestion sera bâtie autour d'un microprocesseur (MC 6800). La mémoire R.A.M aura une capacité de 1 Koctet. On utilisera aussi une mémoire Reprogrammable de 8 Koctet afin de stocker les programmes des différents traitements qu'on aura à effectuer sur l'image originale.


A) CARTE DE GESTION

La carte de gestion est basée autour d'un microprocesseur MC6800. Les différents traitements simples effectués sur l'image originale doivent être intégrés dans mémoires EPROM (EF2516) de deux kilo-octets. On a utilisé aussi des mémoires RAMS (EF8114) de capacité - 1 Kilo mots de quatre bits - pour le stockage des variables au cours du programme.

Nous avons besoin aussi d'un interface parallèle pour l'interfaisage de la carte de gestion avec ce calculateur. Nous avons utilisé pour cela un PIA (EF6821).


Les différentes commandes adressées au microprocesseur se font à partir d'un clavier TTY, donc nécessité d'un interface série Asynchronique Type ACIA (EF6850).

Nous donnons ci-dessous le synoptique de la carte de gestion.



L'espace d'adressage alloué aux mémoires RAMs, ROMs, et EPROM et aux différentes interfaces est représenté dans la figure ci-dessous et dans le tableau de la page suivante.

La RAM pile est située à l'adresse (0000 - 50FF) et comportera 1 boîtier de 128 bytes. On utilisera pour cela des boîtiers (EF 6810) statiques.



| | VMA | R/W | A ₁₅ | A ₁₄ | A ₁₃ | A ₁₂ | A ₁₁ | A ₁₀ | A ₉ | A ₈ | A ₇ | A ₆ | A ₅ | A ₄ | A ₃ | A ₂ | A ₁ | A ₀ | ADR | |
|----------|-----|-----|-----------------|-----------------|-----------------|-----------------|-----------------|-----------------|----------------|----------------|----------------|----------------|----------------|----------------|----------------|----------------|----------------|----------------|---------------|---------------|
| ROM | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | F100- FFFF |
| E.PROM | 1 | 0 | 1 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | C000- CFFF |
| PIA | 1 | X | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 1 | 0 | X | X | 8009- 8008 | |
| ACIA | 1 | X | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 1 | 1 | 1 | X | 800C- 800D |
| BUFR/S | 1 | X | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 1 | 0 | 1 | | |
| G.O.P | 1 | X | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 1 | 0 | 0 | 0 | 0 | X | X | X | X | |
| R.S.F | 1 | X | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 1 | 0 | 0 | 0 | 1 | 0 | 0 | 0 | 0 | 8110 |
| R.EGR1 | 1 | 0 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 1 | 0 | 0 | 0 | 1 | 0 | 0 | 0 | 1 | 8111 |
| R.EGR2 | 1 | 0 | 1 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 1 | 0 | 0 | 0 | 1 | 0 | 0 | 1 | 0 | 8112 |
| RAMS | 1 | X | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | X | X | X | X | X | 0000- 03FF |
| RAM.PILE | 1 | X | 0 | 1 | 0 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 5000- 507F |

X = Décodage à l'intérieur des registres

• = Décodage des Boitiers

Decoupage De L'espace
d'adressage

I] Présentation du microprocesseur (Mc.6800)

Le microprocesseur tient le rôle de l'unité centrale de traitement d'une carte appelée à gérer un processus quelconque. Ses broches d'adressage et de données déterminent la capacité mémoire de la carte utilisée. La taille du mot et ses broches de commande déterminent le type d'interface qui doit être utilisé.

Le microprocesseur réalise un grand nombre de fonctions, comprenant :


- la fourniture des signaux de commande et de synchronisation pour tous les éléments de la carte de gestion.
- la lecture des instructions et des données en mémoire.
- le transfert des données vers les entrées-sorties ou des entrées-sortie vers la MPU.
- la réalisation des opérations arithmétiques et logiques demandées par les instructions.
- le décodage des instructions
- la gestion des signaux de commande générés par les E/S tel que Reset et Interrupt (IRQ)

Le microprocesseur contient tous les circuits logiques permettant de réaliser ces fonctions, mais une grande partie de la logique interne du microprocesseur est inaccessible. Par exemple, nous ne pouvons pas appliquer un signal externe en 4 borne du microprocesseur pour

P.P.

incrémenter le compteur ordinal (PC). En revanche les éléments du microprocesseur sont accessibles par software. C'est-à-dire que nous ne pouvons intervenir dans les circuits internes de la M.P.U que par programmation. C'est ce qui rend le microprocesseur si puissant et si souple.

Les principales zones fonctionnelles du microprocesseur peuvent se résumées dans la figure ci-dessous.



Les liaisons avec les autres circuits se subdivisent essentiellement en trois bus.

- Un bus de données de 8 bits. Par son intermédiaire les octets sont échangés avec les mémoires et les circuits interface.
- Un bus d'adresse de 16 bits. Il fournit les valeurs d'adresse de $(0000)_{16}$ à $(FFFF)_{16}$, soit 65536 positions mémoires.
- Un bus de signaux de commande de 14 fils. C'est par ce bus que le microprocesseur reçoit les périodes d'horloge externe à deux phases (Φ_1, Φ_2). Nous y trouvons également les commandes qui

qui permettent d'initialiser (RESET) ou d'arrêter le microprocesseur. À ses signaux s'ajoutent ceux qui proviennent des interfaces avec les périphériques. Les autres signaux servent à l'aiguillage correct de l'information sur les différents bus.

- Registre interne -

La zone de travail en liaison avec les programmes se situe au niveau des 6 registres internes. Ce sont les seules registres mis à la disposition de l'utilisateur.

- Accumulateur A ou B.

C'est un registre qui intervient dans la plupart des opérations de l'ALU. Il est également le registre dans lequel les résultats sont placés après la plupart des opérations de l'ALU. Un mot doit tout d'abord être lu en mémoire et placé dans l'accumulateur. Donc il peut servir aussi comme registre de stockage des données transmises en sortie ou comme registre recevant les données lues en entrées.

Le microprocesseur MC 6800 possède 2 accumulateurs A et B de 8 bits chacun.

- Registre d'état.

Appelé aussi registre condition, le registre état contient différentes bits avec des significations différentes. Ces bits sont des indicateurs et chaque indicateur permet d'indiquer l'état d'une condition particulière dans le microprocesseur. La valeur de certains indicateurs

peut être testée par programme et ainsi déterminer la séquence d'instruction à suivre.

| | | | | | | | |
|---|---|---|---|---|---|---|---|
| 1 | 1 | H | I | N | Z | V | C |
|---|---|---|---|---|---|---|---|

I = bit masque d'interruption

N = négatif

Z = zéro

V = dépassement en complément à deux.

C = Retenue du bit 7

H = Demi-retenue du bit 3

La valeur de Z indique toujours si l'instruction précédente a donné ou non un résultat égal à zéro. Normalement un signal de commande du micro-processeur place l'indicateur Z à un, lorsque le résultat d'une instruction est zéro; et met à 0 dans le cas contraire. La valeur de C indique toujours si l'instruction précédente a produit un résultat qui dépasse la taille du mot.

L'indicateur I indique la prise en compte d'une interruption ou pas si $I=0$ le microprocesseur répond à l'interruption

si $I=1$ " ignore l'interruption et continue son programme principale.

- Registre d'index: c'est un registre de 16 bits.

De la même manière qu'un registre général qui est utilisé dans d'autres MPUs, le registre d'index permet de sauvegarder et aussi de compter. En plus, il a une fonction spéciale qui est d'une grande

dans les programmes où des tableaux de données doivent être manipuler. Dans ce cas, l'index permet de déterminer les adresses des données que la M.P.U. saisit.

Cette opération est appellée adressage indexé et représente une forme particulière d'adressage disponible pour le programmeur.

- Registre du pointeur de pile (16bits)

Avant de définir la fonction de ce registre, nous devons définir avant tout la pile. La pile est une partie de la mémoire RAM réservée à l'enregistrement temporaire et à la récupération des information tel que le contenu des registres internes du microprocesseur appellé contexte de programme. Cette zone mémoire constitue une pile en raison de son fonctionnement inique ci-dessous.

- 1-) chaque fois qu'un mot doit être enregistré dans cette zone mémoire, il est placé à l'adresse inférieure à l'adresse du mot enregistré précédemment dans la pile.
 - 2-) les mots enregistrés dans la pile sont lus dans l'ordre inverse à celui dans lequel ils sont été enregistrés
 - 3-) une fois qu'un mot est lu, son emplacement dans la pile est disponible pour un nouvel enregistrement.
Le type de pile est appellé pouvant pile LIPO (LAST in, First out)
-

Mode d'adressage

Lorsqu'une instruction fait référence à un opérande, elle peut repérer celui-ci en mémoire de différentes façons appelées : mode d'adressage des informations (instructions et données) sont stockées dans des cellules des puces R.A.M ou R.O.M, chaque cellule est caractérisée par son adresse. Pour atteindre une cellule précise, on dispose de plusieurs manières "mode d'adressage" que l'on examinera un à un.

Ainsi par un choix judicieux, il est possible d'améliorer le programme en réduisant :

- la longueur du programme
- la capacité d'exécution
- le temps d'exécution.

Ces qualités recherchées en micro-informatique confèrent une très grande souplesse à la programmation.

Les modes d'adressages sont les suivants :

- adressage direct.
- " étendu.
- " immédiat.
- " indré.
- " implicite.
- " inherent.

1) Adressage direct:

L'instruction contient au moins deux octets ; l'adresse de l'opérande est contenue dans le 2^e octet de l'instruction ; le 1^{er} octet est réservé à l'opération. C'est le mode d'adressage le plus utilisé et le plus simple ; il consiste à utiliser les adresses fournies sur le bus adresse pour

accéder directement à des données contenues dans les positions correspondantes de la mémoire.

-Exemple-: LDAA #50 : charger le contenu de l'adresse (50)₁₆ dans l'accumulateur A. Le compteur ordinal nous fournit l'adresse de l'instruction, codée par exemple sur 2 cellules mémoires (2 octets). Mais cette adresse n'est utilisée que pour la page de base -

2°) Adressage étendu: l'instruction contient 3 octets; l'adresse est contenue dans les 2^e octet (poids fort) et 3^e octet (poids faible) de l'instruction. Ce mode d'adressage permet le balayage de toutes les mémoires de 0000 à FFFF. Pour lire une adresse sur 16 bits on passera 2 tours de lecture en mémoire

-Exemple-: LDA B # \$A03 : supposant que le compteur ordinal initialise PC = 8000, le compteur de programme pointe PC = 8000 ou l'on lit (D48) puis (PC+1) = 8001 ou l'on lit (A) et enfin (PC+2) ou l'on lit (03)₁₆ et à l'adresse. \$A03. Bx pourra transférer le contenu de cette adresse dans l'accumulateur

3°) Adressage immédiat: l'opérande est contenu dans le 8^e et 9^e octet de l'instruction, selon que l'on s'adresse aux accumulateurs ou aux registres. Le champ adresse de l'opérande contient les valeurs de l'opérande. Il est appelé opérande immédiat; donc ce mode d'adressage ne permet de traiter que les opérandes dont les valeurs sont des constantes dans le programme.

-Exemple: ADDA # \$FF cette valeur est additionnée à l'accumulateur

.. 18 ..

4°) Adressage indexé: l'instruction est composée de l'opération sur le 1^{er} octet et de l'adresse sur le 2nd octet. On fait intervenir le registre d'index de 16 bits; l'adresse effective de l'instruction est obtenue en ajoutant le contenu du registre d'index à la valeur du 2nd octet de l'instruction.

Le mode d'adressage est particulièrement adapté au traitement de tableau de données par incrementation ou décrementation des instructions particulières.

- Exemple: LDAA 2,x : charger l'accumulateur A du contenu de l'adresse mémoire.

Adresse Mémoire = 2 + Contenu du registre d'index

| | |
|--------|------------|
| 50 | 500 |
| Acc. A | Reg. Index |

| | | | |
|-------|----|------|-----------|
| 502 → | 30 | LDAA | PC = 5000 |
| | | 2 | PC = 5001 |
| | | | |
| | | | |
| | | | |

5°) Adressage Implicit: l'instruction est composée ainsi de 3 octets; l'opérande est indiqué par le code opération de l'instruction. Dans l'Adressage implicite, on s'adresse implicitement à un registre donné.

- Exemple: PSHH: sauvegarder le contenu de l'accumulateur implicitement dans la pile.

6°) Adressage relatif : le mode d'adressage relatif n'est utilisable que pour les instructions de branchement conditionnel, de branchement unconditional (B&A) et de branchement à un sous-programme (BSR). Les instructions ne peuvent pas être utilisées avec un autre mode d'adressage.

Pour que le mode d'adressage relatif soit valide, une règle, limitant la distance, dans le programme objet, entre l'instruction de branchement et la destination du branchement doit être comprise entre les limites suivantes. $(PC+2) - 188 \leq D \leq (PC+2) + 187$

I Description des différents éléments de la carte.

a) des mémoires à lecture et écriture (RAM)

Les RAMS sont utilisées pour l'enregistrement temporaire des programmes et des données. Le contenu de ces mémoires change sous arrêt lors de l'exécution d'un programme.

Le principale inconvénient des mémoires RAMS est leur volatilité.

Cela signifie que, lorsque l'alimentation est coupée, la mémoire RAM perd toutes ses informations.

S'agissant de la carte de gestion, les mémoires statiques (SRAM) de 1 Kilo-mot de 4 bits sont utilisées ainsi qu'une mémoire statique de 128 bytes pour la RAM pile.

Avant de décrire les mémoires, rappelons la constitution d'une mémoire statique.

a.1) Généralité sur les mémoires statiques:

Les mémoires statiques sont constituées d'une matrice contenant autant de bascules que de bits et chaque bascule memorisant un bit d'information. L'information reste bloquée tant que l'alimentation lui est appliquée.

On peut les relire quand on veut.

- Avantages et inconvénients.

Tant que l'alimentation est présente, la SRAM statique conserve l'information et ne nécessite pas de rafraîchissement. L'alimentation étant unique (+5V)

Les inconvénients d'utilisation de ces RAMS sont nombreux, entre autre l'échauffement est très important, nous donnons à la page suivante le schéma de la structure d'une telle cellule mémoire.

i) La RAMS STATIQUE (EF2114)


Ce sont des mémoires statique de 1024 mots de 4 bits à accès aléatoire et réalisées en technologie canal N grille silicium, haute densité agrande fiabilité. Ces mémoires sont directement compatible TTL et DTL.

Les caractéristiques de ce circuit sont :


- 1024 mots de 4 bits
- brochage standard 18 broches
- alimentation unique +5V
- E/S de données bidirectionnelles

ii) La RAM statique (EF6810)


Organisées en mots de 8 bits, sa capacité est de 128 bytes, cette mémoire comporte 6 entrées de sélection. nous donnons ci-dessous le diagramme fonctionnel.



- 32 -



- schéma fonctionnelle de la mémoire (EF2114) -



b) Mémoire ROM - EPROM


Mentionnons ici l'existence de trois sortes de mémoires mortes : ROM, PROM, REPROM.

ROM (Read only memory), mémoire à lecture seule dont le contenu est défini par le dessin du masque de fabrication.

PROM (Programmable ROM), mémoire morte dont le contenu est programmé électriquement par l'utilisateur. Toute programmation est définitive.

REPROM (Reprogrammable ROM). Mémoire morte programmable électriquement. Elle présente les avantages d'un PROM tout en étant réutilisable.

Par un moyen physique (rayons ultra-violet, impulsions électriques), il est possible d'en effacer le contenu que l'on peut programmer à nouveau. La carte de gestion comporte 12 EEPROMs de 8 Kilo octets (EF2516)



- Schema fonctionnel -

c) Interface PIA et ACIA.

C-1) Interface PIA:

Le circuit d'interface PIA a été conçu pour des applications générales, il assure l'interfaçage entre le microprocesseur et les périphériques qui ne sont pas synchronisés par l'horloge de cette carte. C'est un circuit programmable, destiné pour des transmission et réception parallèle.

- * Synoptique ou description interne du PIA : Le PIA se compose de:
 - 2 registres de données de sorties ORA et ORB ayant 8 bits chacun
 - 4 registres de contrôle ; deux de ces registres sont affectés au canal A et les deux autres au canal B.
 - 2 registres de sens de transfert de données le DDRA et le DDRB, associés au Canal A et B, permettent de définir les sens de transfert standardisé. A chaque bit de ces registres est associé une ligne de donnée. Un '1' correspond à 1 sortie c'est-à-dire le transfert s'effectue du PIA vers le périphérique. Par contre un '0' logique est considéré comme une entrée
 - Les registres de contrôle et d'état CRA et CRB permettent au microprocesseur de commander par programme les quatres lignes de contrôle CA1, CA2, CB1, CB2 et permettent aussi d'autoriser les interruptions sur IRQA, IRQB et de tester sur les bits 6 et 7 l'état des indicateurs d'interruption.
- Les bits 0 à 5 peuvent être lus ou écrits par le microprocesseur par contre les bits 6 et 7 sont lus seulement et sont modifiés par les interruptions externes sur les lignes de contrôle CA1, CA2, CB1, CB2.
- * Les différents signaux d'interface entre le PIA et le microprocesseur.
Le PIA dialogue avec le MPU par:
 - Le bus de données bidirectionnel (D0-D15)
 - Le bus d'adresses comprenant:
 - {- les signaux de sélection du boîtier (CS0, CS1, CS2)
 - {- de 2 signaux de "d/I" registre interne (RS0, RS1)
 - un signal de synchronisation, appliqué sur la broche E, ce signal est généralement ϕ_2
 - Un signal de lecture/écriture qui permet de distinguer une opération d'entrée de données d'une opération de sortie.

| CCR | CSI | CIO | RSI | RIO | Q _L | R/W | TYPE D'OPERATION. |
|-----|-----|-----|-----|-----|----------------|-----|---------------------------------|
| 0 | 1 | 1 | 0 | 0 | 0 | 0 | SORTIE : Bus donnée → REG.DDATA |
| 0 | 1 | 1 | 0 | 0 | 1 | 0 | SORTIE : Bus donné → CANAL A |
| 0 | 1 | 1 | 0 | 0 | 1 | 1 | ENTREE : CANAL A → Bus donné |
| 0 | 1 | 1 | 0 | 1 | x | 0 | SORTIE : Bus donné → REG.CRA |
| 0 | 1 | 1 | 0 | 1 | x | 1 | ENTREE : REG.CRA → Bus Donnée |
| 0 | 1 | 1 | 1 | 0 | 0 | 0 | SORTIE : Bus donnée → REG.CRB |
| 0 | 1 | 1 | 1 | 0 | 1 | 0 | SORTIE : Bus donnée → CANAL B |
| 0 | 1 | 1 | 1 | 0 | 1 | 1 | ENTREE : CANAL B → Bus donné |
| 0 | 1 | 1 | 1 | 1 | x | 0 | SORTIE : Bus donne → REG.CRB |
| 0 | 1 | 1 | 1 | 1 | x | 1 | ENTREE : REG.CRB → Bus donné. |


- Tableau des opérations de Base du PIA.

* Programmation du PIA : le PIA est un circuit dont la programmation est assez complexe puisqu'il possède quatre registres de contrôle, donc il lui faut plusieurs mots pour définir sa fonction. Par contre il possède une très grande souplesse d'utilisation puisque en lignes de données sont programmable individuellement.

c.2) Interface série "ACIA"

Lorsqu'un ordinateur ou une unité quelconque doit communiquer avec une unité d'entrée - sortie du type série, un moyen commun de réaliser ceci correspond à la transmission série asynchrone. Elle est asynchrone car l'unité de transmission peut envoyer les informations vers l'unité réceptrice à n'importe à n'importe quel instant sans synchronisation avec le récepteur.
Le système réalise deux opérations principales :

- 1°) Il prend une information sur 8 bits sous format parallèle provenant du bus de données et la convertit en une information série qui sera envoyée vers l'unité série.
- 2°) Il prend un signal série provenant de l'unité série et le convertit en une information parallèle de 8 bits qui sera transférée vers le MPU par le bus de données.



Le circuit ACIA "EF 6850" a principalement 6 fonctions regroupées comme suit :

- 1°) Sélection du boîtier et Commande de lecture et d'écriture.
- 2°) Registré tampon du bus de données.
- 3°) Registré de données de l'émetteur (TXDR) et registré à décalage de l'émetteur (TSR)
- 4°) Registré de données du récepteur (RXDR) et registré à décalage du récepteur (RR)
- 5°) Registré d'état
- 6°) Registré de commande

| OPERATION | CS0 | CSI | $\overline{CS2}$ | RS | R/W | VALIDATION |
|-----------------|-----|-----|------------------|----|-----|------------|
| Lect. Reg. ETAT | 1 | 1 | 0 | 0 | 1 | 1 |
| Ecri. Reg. COMM | 1 | 1 | 0 | 0 | 0 | 1 |
| Lect. RXDR | 1 | 1 | 0 | 1 | 1 | 1 |
| ECRI. TXDR | 1 | 1 | 0 | 1 | 0 | 1 |


- Sélection de boîtier -

Le microprocesseur peut fonctionner avec de nombreux unités d'E/S. Les trois entrées de sélection (CS0, CSI, $\overline{CS2}$) sont des lignes utilisées pour adresser l'ACIA 6850 quand CS0 et CSI sont au niveau haut et $\overline{CS2}$ au niveau bas. (R/W et RS pour sélectionner les registre interne de l'ACIA.

- 18) Lecture du registre d'état : les informations concernant l'état des registres RXDR, RXDR et des circuits de détection d'erreur sont chargées dans le registre d'état.
Le MPU obtient ces informations par lecture du registre d'état.
- 19) Lecture du registre RXDR : Quand l'ACIA a reçu une donnée provenant de l'unité d'entrée, le MPU peut acquérir cette donnée en réalisant une opération de lecture sur le registre RXDR.
- 20) Ecriture du registre de Commande : le registre de commande de l'ACIA est un registre sur 8 bits qui se peut écrire qu'en écrit et dont le contenu détermine notamment la division de la fréquence d'horloge, la taille du mot, le nombre de bits stop et la parité. Ces caractéristiques sont contrôlées par le MPU qui écrit dans le registre de commande un mot de huit bits.
- 21) Ecriture dans le registre TXDR : Quand le MPU veut envoier une information vers l'unité de sortie, il réalise cette opération en enrivant la donnée dans le registre TXDR. L'ACIA transmet alors l'information en série vers l'unité de sortie.

— Programmation de l'ACIA.

L'ACIA sort de la mise à zéro par la programmation des bits 0 ou 1 du registre de Commande à l'état logique "1", — MASTER RESET — qui doit être effectuer, avant d'utiliser l'ACIA. Après avoir effectuer la mise à l'état initial, on écrit dans le registre de contrôle un mot définissant la configuration fonctionnel de l'ACIA.



Schema synoptique au fonctionnel de l'ACIA.

B) - l'interface actif (EF 9365) et mémoire d'image -

I) l'interface actif (EF9365)

I.-1) Généralité -


Le processeur graphique gère sa propre mémoire d'image et permet d'interpréter directement des descriptions graphiques telles que les vecteurs. Il traduit les commandes que lui envoie le microprocesseur directement sous forme de points à allumer ou à éteindre sur l'écran, qu'il stocke dans sa mémoire d'image. En parcourant cette mémoire, il affiche et rafraîchit périodiquement le graphisme sur l'écran.

Le processeur ne se comporte pas seulement comme un contrôleur d'écran graphique, mais comme un véritable processeur commandé par une unité indépendante. Il décharge totalement le microprocesseur des tâches de calcul de points, d'affichage et de rafraîchissement de l'écran. Ainsi ce processeur peut assurer les fonctions suivantes :

- interface avec n'importe quel microprocesseur 8 bits.
- affichage jusqu'à 512×512 point noir et blanc en balayage entrelacé
- génération des signaux de synchronisation d'écran.
- gestion automatique de la mémoire d'image au niveau de la visualisation; de l'écriture et de la lecture externe; et du rafraîchissement des boîtiers de mémoires physiques (EF4114)
- génération de caractères programmables indépendamment en hauteur en largeur et en orientation.
- génération rapide de vecteur permettant d'afficher jusqu'à 1.500.000 points par seconde
- utilisation directe du photostyle.

I.-2) Description des registres internes du processeur

- * Registres X et Y : Ces registres sont des registres de 12 bits à lecture/écriture. Chaque registre occupe 8 positions mémoire respectivement 4 bits de poids fort (MSB) et 8 bits de poids faible (LSB). Pour une résolution 512×512 on a besoin seulement des 3 bits de poids faible.



les 3 bits de poids fort sont soit ignorés, soit peuvent à inhiber l'écran . lorsque l'écran réel est considéré comme une fenêtre dans un espace de 4096×4096 .

- Registre de commande:

C'est un registre de 8 bits à écriture seul. Un mot écrit dans ce registre déclenche l'exécution d'une commande et cela après un temps nécessaire à la synchronisation entre l'accès du MPU et l'horloge CK du coprocesseur.

- Registre de contrôle CTRL1.

C'est 1 registre de 7 bits à lecture et écriture, Contrôle les 3 interrupteurs actives au niveau haut et paramètre le fonctionnement du circuit.

bit 0 : Si ce bit est au niveau bas (0) où la plume ou la gomme qui est levée dans le cas contraire ou choisit la plume ou la gomme baissé. Ce bit contrôle la sortie DW

bit 1 : un 0 dans ce bit permet de choisir la gomme dans le cas contraire on choisit la plume .
Ce bit Contrôle la sortie DIN.

bit 2 : à l'état haut on choisit le mode tamise d'écriture ou l'extinction de la vidéo dans le cas le signal BLK est au niveau haut oua mais un rafraîchissement minimal de la mémoire

bit 3 , l'écriture est permise quelque soit l'état des bits du registre d'état du coprocesseur.

les bits 4,5,6 Contrôle les sorties d'interruption pour respectivement la fin de séquence de photostyle, pour signal VS à l'état haut et enfin interruption pour circuit prêt à recevoir une nouvelle commande.

- Registre d'états:

- * C'est 1 registre de 8 bits à lecture seule .
- * le bit 0 est à l'état haut quand la séquence du photostyle est terminée
- * le bit 1 est à l'état haut pour le signal retour de trame (VS)
- * le bit 2 " " " quand le circuit est libre pour une nouvelle commande .

- le bit 5 à l'état haut autorise l'écriture même en dehors de la fenêtre visualisée.
- les bits 4, 5, 6 représentent à l'état haut l'autorisation des interruptions écrit dans le registre OTALC
- le bit 7 est un ou logique des 3 bits précédent (4,5,6.)

- Registre OTALC

C'est un registre de 4 bits à lecture écriture
les bits 0 et 1 déterminent le type de trait des séries (continue, pointillé, tireté, ou pincé).
les bits 2 et 3 déterminent le mode d'écriture des caractères, verticale, en italique ou non, horizontale en italique ou non.

- Registre Esize :

C'est un registre de 9 bits à lecture et écriture. Les 4 bits de poids fort déterminent le facteur d'échelle P_x du caractère écrit, les 4 bits de poids faible déterminent le facteur d'échelle Q_y du même caractère.

Donc ce registre détermine la taille du caractère.

- Registre XLP et YLP :

Ces registres sont à lecture seule, respectivement des bits 4 et bits 8, on retrouve après une action du photostyle l'adresse de visualisation échantillonnée par le premier front montant sur l'entrée PCK.

1.3) Description des signaux sortant des broches du coprocesseur.

+ **Broche d'alimentation :** La broche Vcc correspond à la tension unique +5V, nécessaire au circuit. La broche Vss correspond à la masse.

+ **Broche de contrôle de la mémoire d'image :**

La broche DIN fournit la donnée 0 ou 1 correspondant au point à écrire en mémoire d'image. A l'état haut, elle equivaut à 1 point éteint sur l'écran.

Dans une application monochrome, elle est donc la donnée d'entrée du seul plan mémoire d'image. Pour une application avec plusieurs plans ce qui est notre cas, on doit intercaler entre le bus puces processeur et la mémoire d'image 1 registre appelé " registre écriture".

Le signal de actif à l'état bas est le signal d'écriture dans la mémoire d'image.

La broche MFREE signale que la mémoire d'image n'est pas utilisée elle permet dans ce cas d'accéder à la case mémoire pointée par x,y de façon externe.

Broches d'adressage de la mémoire d'image :

Les broches MSL0 à MSL3 servent à la sélection des boîtiers mémoires les broches DAD0 à DAD7 fournissent l'adresse de visualisation, elles permettent le rafraîchissement automatique des mémoires dynamiques. Le signal ALL, actif à l'état bas autorise l'accès à tous les boîtiers mémoires pour l'effacement, la visualisation ou le rafraîchissement. À l'état haut, le processeur graphique adresse un seul pixel.

Broches de synchronisation et de suppression vidéo :

La broche SYNC fournit le signal de synchronisation composite (lignes ou trames) pour le moniteur vidéo.

Le signal BLK (Blanking) est à l'état haut en dehors de la fenêtre de visualisation, il permet d'envoyer le contenu de la mémoire d'image pendant la période d'affichage. En effet la fenêtre de visualisation ne commence pas à la première ligne ni au début de chaque ligne. De même elle ne se termine pas à la fin de chaque ligne ni à la dernière ligne ; le signal VB (Vertical blanking) indique le retour trame.

Broches d'horloge et de paramétrage des fonctionnements :

Sur la broche CK doit être appliquée une horloge qui déclenchera le fonctionnement interne du circuit. Par exemple le signal.

Sync du circuit EF 9365 sera aux normes CCIR 625 lignes 50Hz, avec une fréquence de 1,750 MHz.

La broche FMAT doit être connectée à VCC pour que le circuit EF9365 fonctionnera en mode balayage entrelacé (512 lignes). Un signal haut appliquée sur l'entrée WA inhibe la visualisation et le rafraîchissement de la mémoire. Seule l'écriture est possible.

Broches de contrôle du photostyle :

Le signal white, actif à l'état bas permet d'envoyer un flash à l'écran pour récupérer les coordonnées de la zone peinte par le photostyle.

L'entrée LPCK est connectée directement au photostyle. Elle sert de lien entre le circuit graphique et l'interrupteur du photostyle.

Broches du microprocesseur :

La broche IRQ de demande d'interruption, l'entrée E de synchronisation entre le microprocesseur et ses périphériques et l'entrée RIW de lecture-écriture pour les signaux classiques du bus de contrôle issu du microprocesseur.

4 lignes d'adresses de A0 à A3 sont nécessaires pour adresser les 11 registres internes du GPP.

les 8 lignes du bus de données D0 à D7 sont présentes pour lire ou écrire les données et les commandes dans les 11 registres.

2. Interface microprocesseur - processeur graphique :


Le processeur graphique EF 9365 appelé GOP (graphic display processor) est programmable par l'intermédiaire de ses 11 registres internes. En effet le processeur occupe 16 adresses consécutives dont seulement 11 sont utilisées. bien entendu ces 11 registres peuvent être modifiés par le circuit lui-même quand il effectue une commande.

La mémoire d'image gérée par le processeur graphique n'est pas directement adressable par le microprocesseur, mais ses 16 registres sont vus du côté du microprocesseur en plus des registres temporis pour l'accès externe, laissant à celui-ci son espace d'adressage quasi intact. Vu du côté de la sortie et de l'affichage à l'écran, le processeur graphique gère la mémoire comme le ferait un microprocesseur.

3. Gestion automatique de la mémoire d'image :

Le processeur graphique contient une logique de rafraîchissement automatique des différents plans mémoires d'images constitués par les RAM dynamiques. Les boîtes mémoires RAM dynamiques sont de 16 K bits (EF 4116). Le processeur adresse simultanément tous les plans mémoires pour afficher l'image.

En effet chaque ligne à afficher est ici constituée de 512 pixels et peut être découpée en 64 tronçons de 8 pixels adjacents. Le pixel est l'élément unitaire affichable il est codé sur 4 bits. La figure suivante nous montre l'organisation de la mémoire d'image.








Dans la mémoire d'image, les 8 pixels sont répartis dans les 8 boîtiers mémoires et ceci dans chaque plan mémoire. La mémoire totale contient 512 (nombre de lignes) \times 64 (nombre de tronçons de 8 bits) \times 4 (nombre de plans mémoires) ce qui nous donne une capacité de (128 kilo octets).
chaque accès charge simultanément les 4 registres à décalage de 8 bits afin qu'ils soient alignés.

4. Registres d'échanges avec le microprocesseur :

Ils sont au nombre de 3 : 1 registre de sélection feuille.
1 registre d'écriture dans la mémoire d'image.
1 " de lecture.

Ces registres permettent au microprocesseur d'accéder à la mémoire d'image en sélectionnant l'une des 2 feuilles cad la feuille de stockage ou de traitement. Mais pour que ces différents registres acceptent ou envoient d'information vers le microprocesseur il faudra que la sortie MFREE du coprocesseur graphique soit à l'état bas et cela à l'aide de la commande (OF)16 du registre de commande CMD.



6-0 → frame impire.

t:4 → frame paire

ORGANISATION - PLAN - MEMOIRE

4.1. Registre Selection feuille :

Ce circuit est composé d'un registre pour stocker le code de sélection (Registre de 4 bits) et de 4 buffers à trois états. Ce circuit permet de sélectionner l'une des 2 feuilles de stockage ou de traitement et cela en lecture ou en écriture.

4.2 Registre écriture :


C'est un registre de 8 bits (2AM25LS2518). ce circuit permet l'écriture dans la mémoire d'image voir schéma.

4.3. Registre de lecture :

C'est un registre de 4 bits (74LS245), l'entrée DIR est mise à l'état bas ce qui entraîne le transfert de la donnée du multiplexeur vers le microprocesseur. (voir schéma)

4.4 Registre à décalage :

Pour visualiser des points sur le moniteur T.V à 1 fréquence de 14 MHz on intercale entre la mémoire d'image et le convertisseur numérique analogique de résolution (4 bits) des registres à décalage de 8 bits qui regroupent lors de chaque lecture, les données qui correspondent à une même adresse dans plusieurs boîtiers mémoires. Ces données sont chargées en parallèle dans le registre à décalage à une fréquence de 1,75 MHz fournie par le séquenceur (LOAD) puis pendant le temps qui sépare 2 changements (8 pixels à chaque changement), le registre déserialisera les données avec une période de 71 ns imposée par l'horloge du séquenceur à une fréquence de 14 MHz (HCK) pour visualiser l'une des 2 feuilles de 4 plans mémoires chacune. On intercale 1 multiplexeur 8/4 qui choisirra par programmation laquelle des 2 feuilles (de stockage ou de traitement) doit être visualisée. Les sorties du multiplexeur attaquent directement le CAN. Pendant la visualisation le signal ATT doit être égal à "zéro".



5. Le séquenceur haute vitesse :

Ce circuit génère les signaux d'horloge : CK; \overline{STR} , \overline{RAS} , \overline{CAS} HCK et LOAD pour respectivement le coprocesseur graphique, le 74LS374 composé de 8 basculeurs type D, les mémoires RAM comprenant la mémoire d'image enfin HCK et LOAD servent respectivement au décalage des données à l'intérieur du registre à décalage.

La durée du point élémentaire est de 71 ns sur l'écran tv. Pendant le chargement des données dans le registre à décalage il faudra que la fréquence de HCK soit 8 fois supérieure à LOAD.


Pour le fonctionnement du circuit on a le 74LS04 monté en oscillateur à quartz de 14MHz il livrera le signal HCK. L'oscillateur est suivi d'un compteur diviseur par 8 par 4 et 2. Les 3 signaux obtenus sont adressés à 1 PROM bipolaire de 256 bits qui donnera à sa sortie 4 signaux CK, \overline{RAS} , \overline{CAS} , STR de même fréquence (1,75MHz) et décalés entre eux. Pour éliminer le retard ainsi créé à la sortie de la PROM, ces 4 signaux sont alors envoyés vers une telle bascule D (Latch) qui éliminera ainsi ce retard.

6. La RAM dynamique EF 4116 BC 15

1) Présentation : Le circuit EF 4116 est une mémoire dynamique à accès aléatoire de 16Kbits. Fabriquée dans une technologie MOS canal N et nécessitant 4 types d'alimentation (V_{bb} , V_{cc} , V_{dd} , V_{ss}) - Les 128 lignes d'adresses doivent avoir chacune d'elles un cycle de rafraîchissement toutes les 2ms. Les principales caractéristiques sont :

- la grande souplesse d'utilisation par cycle lecture-modification écriture
 - Le rafraîchissement par la ligne RAS seulement
 - Soitier standard de 16 broches
 - organisée en 16 K mots de 1bit.
 - entièrement compatible TTL
 - sorties 3 états
 - faible puissance consommée.
- Le schéma fonctionnel sera donné en annexe.

Séquenceur



Contenu de la PROM 74S 288

| ADRESSE | Contenu | | | | DECIM |
|---------|---------|---|---|---|-------|
| | a | b | c | Q ₃ Q ₂ Q ₁ Q ₀ | |
| 0 0 0 | | | | 1 1 0 0 | 0 |
| 0 0 1 | | | | 0 0 0 0 | 1 |
| 0 1 0 | | | | 0 0 0 0 | 2 |
| 0 1 1 | | | | 0 0 0 0 | 3 |
| 1 0 0 | | | | 1 0 0 1 | 4 |
| 1 0 1 | | | | 1 0 1 1 | 5 |
| 1 1 0 | | | | 1 1 1 1 | 6 |
| 1 1 1 | | | | 1 1 0 0 | 7 |

organisation interne de la mémoire RAM

Le boîtier présente 2 entrées de sélection RAS et CAS représentant la sélection d'adresse de rangée et la sélection d'adresse colonne. Il est organisé en 16K mots de 1 bit. Pour adresser 1 bit de la mémoire il faudrait 14 lignes d'adresse ($2^{14} = 16K$). En fait, pour limiter le nombre de broches, l'adresse est multiplexée : il ya 7 lignes d'adresses A₀ - A₆. La mémoire sera présentée par un matrice de 128 lignes (row), 27, par 128 colonnes (column), 1bit étant adressable à l'intersection de chaque ligne et colonne.

Pour lire ou écrire un point de la mémoire, on présentera successivement l'adresse ligne, puis l'adresse colonne, ces deux adresses étant respectivement validées par un front sur 2 lignes de "strobe" RAS (Row Address Strobe) et CAS ("Column Address Strobe") un certain temps après le front de validation de CAS, la mémoire étant adressée, elle prend en compte la donnée présente sur ligne d'entrée DIN (si la ligne R/W = 0) ou libère la sortie Dout de l'état intermédiaire (3^e état) en envoyant la donnée vers les multiplexeurs 8/1 (74LS151) si R/W = 1.

On a 2 modes de lecture ou d'écriture : mode aléatoire en mode séquentiel ; dans le premier mode, on adresse les points successifs en donnant pour chaque point son adresse ligne puis son adresse colonne.

Dans le mode séquentiel, on adresse les points successifs d'une même ligne en n'adressant que les colonnes. Ce mode rapide est effectué pendant la visualisation. Le rafraîchissement est effectué par l'intermédiaire du signal RAS qui active à l'état bas.

Les signaux RAS et CAS sont délivrés par le séquenceur haute vitesse à la fréquence de 1,75 MHz.

7. Décodage d'adresses :

7.1: Liaison microprocesseur - circuits coupleurs (PIA, ACIA)

d'après le tableau établi à la page 20 on voit que le PIA s'étend sur l'adresse 8008 à 800B. Le microprocesseur considère le PIA comme 4 positions mémoraires, il accède.

aux registres internes du PIA par l'intermédiaire des lignes sélection de boîtier (CS_0 - CS_1 - \overline{CS}_2) et sélection du registre (RS_0 , RS_1). La figure suivante résume la méthode d'adressage des registres internes du PIA.

| BUS d'adresse | | MPU | A15 | | A2 | A1 | A0 | | | |
|---------------------------------|----------------------------|---------------------|--------|--------|-------------------|--------|--------|---------|---------|---------|
| | | logique de décodage | | | | | | | | |
| R E G I S T R | E S T R E S | PIA | CS_0 | CS_1 | \overline{CS}_2 | RS_1 | RS_0 | CRA_2 | CRB_2 | Adresse |
| REGISTRES | A | CRA | 1 | 1 | 0 | 0 | 1 | - | - | 8009 |
| | | DORA | 1 | 1 | 0 | 0 | 0 | 0 | - | 8008 |
| | | ORA | 1 | 1 | 0 | 0 | 0 | 1 | - | 8008 |
| REGISTRES | B | CRB | 1 | 1 | 0 | 1 | 1 | - | - | 800B |
| | | DRRB | 1 | 1 | 0 | 1 | 0 | - | 0 | 800A |
| | | ORB | 1 | 1 | 0 | 1 | 0 | - | 1 | 800A |




Schéma de décodage.

Selection des registres internes

Le dialogue entre le microprocesseur et la périphérie s'effectue par l'intermédiaire des registres internes de l'ACIA. Pour accéder à ces registres, on dispose de trois lignes de sélection de boîtier (CS_0 , CS_1 , \bar{CS}_2) et d'une ligne de sélection du registre (RS) (le tableau suivant résume la méthode d'adressage des registres internes de l'ACIA).

| BUS | MPU | A15 - - - - A1 | | | A0 | R/W | Registre sélectionné | | | |
|------------|-----|---------------------|--------|--------------|----|-----|---|--|--|--|
| | | Logique de décodage | | | | | | | | |
| | | CS_0 | CS_1 | \bar{CS}_2 | | | | | | |
| ADR = 800C | | 1 | 1 | 0 | 0 | 0 | écriture du registre de contrôle CR | | | |
| ADR = 800C | | 1 | 1 | 0 | 0 | 1 | lecture du registre d'état SR. | | | |
| ADR+1=800D | | 1 | 1 | 0 | 1 | 0 | écriture dans le registre de transmission | | | |
| ADR+1=800D | | 1 | 1 | 0 | 1 | 1 | lecture du registre de récepteur. | | | |

A_n = Ligne adresse du MPU

C_{S_n} = Ligne sélection de boîtier

RS = " ", de registre.

ADR = adresse de base résultante de la logique de décodage.
Les lignes adresses A₂A₁A₀ différencient les registres du PIA et de l'ACIA.





Schéma de décodage.

2°) liaison microprocesseur - G.D.P et registre d'échange.

2.1) liaison microprocesseur - registre d'échange


Pendant que le microprocesseur lit ou écrit dans les registres d'échanges, c'est à dire les registres de sélection feuille, de lecture et d'écriture, il transmet les données par l'intermédiaire du Buffer d'E/S.

Le tableau 4 donne la répartition des adresses de ces différents éléments. Les registres d'échange sont à l'ouïx état et possèdent une entrée de sélection du boîtier inverse (\overline{OE}).



2.2) liaison microprocesseur - G.D.P

Le Coprocesseur graphique possède une entrée E de sélection du circuit et 4 entrées d'adresse A₀A₁A₂A₃ et cela pour adresser les registres internes du contrôleur d'écran (G.D.P.). Ses 4 lignes d'adresse permettent d'adresser 16 registres internes. Il existe aussi une entrée R/W qui pourra entre autre différencier le registre status du registre de Commande qui ont la même adresse (0)16. Le registre status étant à lecture seule alors que le registre de Commande est à écriture seule.



ADRESSAGE DELA Mémoire
d'image








SCHÉMA DE CABLAGE DE L'UNITÉ
DE LA CIRCUIT



CHAPITRE 3

I - Role des registres d'échanges

I.1) Introduction

Pour que le microprocesseur ait un accès externe à la mémoire d'image, il faut utiliser des registres d'échanges entre le microprocesseur et la mémoire d'image. Si on avait à utiliser qu'un seul plan c'est à dire une utilisation graphique ou alphanumérique la gestion de ce plan sera confié seulement au coprocesseur car celui-ci comporte une mémoire Rom intégrée ayant tout les symboles du Code ASC II et aussi la génération de segments.

Mais dans le cas d'une utilisation plus grande de la mémoire d'image c'est à dire dans notre cas 8 plans mémoires divisés en deux feuilles de quatre plans chaque, on a ajouté des registres d'échanges qui sont :

- Le registre de sélection plan.
- Le registre écriture.
- Le registre lecture.

Ces registres sont des circuits temporisés et sont adressés par le microprocesseur. Pendant que le microprocesseur s'adresse à ces registres, il faudra que le signal MREQ délivré par le coprocesseur soit à l'état bas.

I-2) Registre de sélection plan.

Le registre permet d'utiliser chaque plan indépendamment des autres. Une donnée de 4 bits qui représente en fait un code, adressée au registre permet de sélectionner un ou plusieurs plan en écriture.

I-3) Registre d'écriture dans la mémoire d'image.

La donnée qui représente le pixel codé en 4 bits donc 16 niveaux de gris est stockée dans ce registre. L'entrée de validation du circuit doit être à l'état bas. $\overline{OG} = \overline{MFREE.ADR}$

Le transfert de la donnée du registre tampons vers les plans mémoire sélectionnés se fait pendant le cycle écriture. Le signal DIN livré par le G.D.P autorisera à l'état haut ce transfert.

Ce signal est à l'état haut lorsque le registre de contrôle CTRL du G.D.P contient le code $(03)_{16}$

I-4) Registre de lecture.

Pendant ce cycle, il faudra que le signal $\overline{AL} = 1$. C'est un registre de quelques bits car il regoit l'information de quelles plans qui représentent la feuille de stockage ou de traitement.


II - Accès à la mémoire d'image par une circuiterie externe.

Le processeur graphique gère sa propre mémoire d'image et cela à l'aide des signaux DIN, \overline{DW} , \overline{AL} . Les registres cités en haut

sont ajoutés aux montages entre le bus microprocesseur et la mémoire d'image. Ils permettent de lire ou d'écrire dans cette mémoire et de stocker ainsi par exemple le contenu dans la feuille de stockage, faire les traitements choisis auparavant et recevoir le résultat du traitement dans la feuille à visualiser.

La feuille de stockage sera chargée au préalable par le contenu d'un fichier stocké sur une mémoire de masse.

La mise en œuvre s'effectue comme l'indique l'organigramme de la figure 3^e-dessous:



* Coordonnées du pixel.

(4)

Le microprocesseur charge dans les registres X et Y les coordonnées du pixel dont il veut connaître l'état.

* Commande d'accès à la mémoire d'image.

Une commande spéciale déclenche dès que la mémoire est libre, l'accès externe à la mémoire d'image par un registre tampon.

$$0000\ 1111 = \$0F \rightarrow \text{CMD.}$$

* Circuit prêt ? si status(b2)=1 (Continue)

 si status(b2)=0 (attende)


* lecture du registre tampon: Avant de recharger de nouvelles coordonnées dans les registres X et Y, le microprocesseur peut aller lire (ou ecrire) les données stockées dans les registres tampons.

III- ASPECT Programmation du coprocesseur EF 9365

III-1) Generalités

Avant de déclencher une commande, le microprocesseur doit s'assurer que le circuit EF 9365 est correctement initialisé et surtout libre de recevoir un ordre. Pour l'initialisation, le microprocesseur peut éventuellement modifier les registres de contrôle CTRL1 et CTRL2, les registres de coordonnées X et Y, les registres de projection ΔX et ΔY ou les registres d'échelle ZITE.

Mais il doit lire le registre d'état "STATUS" et attendre que le processeur ait terminé la commande précédente pour lui donner un nouvel ordre.



- Exemple de test de disponibilité du circuit -

Lors du déroulement d'une commande, le microprocesseur peut effectuer toute autre opération; mais il ne doit pas faire quoi que ce soit dans les registres internes utilisés par le coprocesseur.

On donnera dans ce qui suit des exemples de mise en œuvre de chaque type de commande.

III-2) TRACÉ DE VECTEUR (Segments)


Deux sortes de vecteurs peuvent être tracés : des "petits vecteurs" de projection (ΔX et ΔY) < 4 et des "grands vecteurs". Le tracé de ces derniers met en jeu les registres CTRL1, CTRL2, X, Y, ΔX , ΔY et CMD.

i) Grands vecteurs :

Exemple : Soit à tracer le vecteur d'origine $\begin{cases} x = 220 \\ y = 150 \end{cases}$
 d'accroissement $\begin{cases} \Delta x = 140 \\ \Delta y = 100 \end{cases}$

et cela en trait mixte

L'organigramme ci-dessous définit ou montre les étapes de tracé de ce vecteur.



- * Initialisation CTRL1 : $0000\ 0011 = (03)_{16}$
 ce qui correspond d'une part à sélectionner le crayon (ba à l'état haut) et à le baisser (bo à l'état haut)
- * Initialisation CTRL2 : $0000\ 0011 = (03)_{16}$
 ce qui correspond au tracé de trait mixte.
- * Origine du vecteur : $(220)_{10} \rightarrow$ registre X
 $(150)_{10} \rightarrow$ " Y
- * Projection du vecteur : $(140)_{10} \rightarrow$ registre ΔX
 $(100)_{10} \rightarrow$ " ΔY
 On met à zéro ces registres que les valeurs absolues.
- * Commande de tracé : le registre CMD doit être chargé de cette façon :

| | | | | | | | |
|---|---|---|---|----------------|----------------|----------------|----------------|
| 0 | 0 | 0 | 1 | b ₃ | b ₂ | b ₁ | b ₀ |
|---|---|---|---|----------------|----------------|----------------|----------------|

orientations du vecteur
 Etat bas
 Indique le tracé d'un grand vecteur

L'orientation du vecteur correspond aux signes des projections ΔX et ΔY ; quatre directions sont possibles: deux bits suffisent donc pour tracer tous les vecteurs à l'écran. Pour plus de souplesse, les quatres directions Nord, Sud, est et ouest ont été privilégiées et une code particulière leur est affectée. Trois bits (b_2, b_1, b_0) sont donc nécessaires pour exprimer les huit possibilités. Pour plus d'informations il faudra voir le tableau de Commande. Donc le contenu du registre de Commande sera : $CMD \leftarrow 00010101 = (15)_{16}$

(ii) Petits vecteurs

Dans le cas des petits vecteurs, les registres ΔX et ΔY ne sont plus pris en compte. C'est l'ordre de commande lui-même qui indique ces projections. L'organigramme est plus simple et le nombre d'instructions nécessaires pour exécuter ce tracé se trouve réduit.

Le genre de commande est utilisé pour le tracer de graphie.

Exemple : Soit à tracer une portion de courbe représentée par quatre petits vecteurs - origine $X=6$

$$y=15$$

Vecteur 1 $\Delta X_1 = 1$

$\Delta Y_1 = -3$

Vecteur 2 $\Delta X_2 = 2$

$\Delta Y_2 = -3$


Vecteur 4 $\Delta X_4 = 3$

$\Delta Y_4 = -1$

Vecteur 3 $\Delta X_3 = 2$


$\Delta Y_3 = -2$

Le tracé se fera en trait continu :



a) Description du tracé ↑

b) Organigramme de tracé de
qualité petits vecteurs.



* Initialisation CTRL1 : Peut se faire également par deux commandes :

(00)₁₆ → CMD choix du crayon

(02)₁₆ → CMD crayon baissé

Ne pas oublier de tester, entre ces deux commandes, le bit b₂ du registre STATUS

b₂ (status) = 1 → continuer.


b₂ (status) = 0 → attendre.

* Initialisation CTRL2 : (00)₁₆ → CTRL2 ce qui correspond au tracé en trait plein

* Origines du vecteur : (6)₁₀ → X

(15)₁₀ → Y

* Commande de tracé des vecteurs h (1,2,3,4)



avec $0 \leq \Delta X \leq 3$ et $0 \leq \Delta Y \leq 3$

L'orientation du vecteur est donné par les bits (b₂, b₁, b₀) de la même façon que pour les grands vecteurs.

III-3) Tracé d'un caractère.

Le générateur de caractères du processeur graphique se charge de traduire, sous forme de bits à l'état 0 ou 1, dans sa mémoire d'image, les pixels constituant le caractère à afficher. Le code ASCII de ce dernier est transmis dans le registre de CMD.

Mais au préalable, les registres CTRL1, CTRL2, etc. seront initialisés. L'origine (abscisse et ordonnée) du premier caractère à écrire sera chargée dans les registres X et Y.

* Régistre CTRL2 : Les bits (b₂, b₃) donnent les quatre combinaisons d'écriture des caractères d'une part suivant l'axe horizontale ou vertical et d'autre part en caractère droit ou en italique.


* Le registre CSIZE : Comme on l'a dit auparavant, ce registre est un registre d'échelle de caractère selon P et Q qui sont respectivement les facteurs d'échelles suivant l'axe des X et l'axe des Y. Avec ($P=0; Q=0$), le facteur d'échelle vaut 16.

* Le registre CMD : voir le tracé des caractères dans le tableau de Commande.

III-4) Commande de Remplissage de l'écran.

Une commande permet de positionner à 1 ou à 0 tous les bits de la mémoire d'image. La gomme ou la plume est sélectionnée dans le registre de contrôle CTRL1, et la commande est déclenchée par l'écriture de la valeur (00)₁₆ dans le registre CMD.

La figure n°-dossiers définit l'organigramme du remplissage d'écran.



Le choix de la feuille se fera par une écriture dans le registre sélection feuille ou place d'une donnée adressée par le MPU.

IV. Le traitement Zoom.

IV.1) Généralité.

On peut effectuer sur l'image originale différents traitements mais on peut les classer de la façon suivante :

i) Traitement intensité.

- seuillage
- lissage
- Erosion ect...

ii) Traitement géométrique.

- décadrage
- visualisation d'une fenêtre
- Zoom ect...

Certains traitements sont assez complexes et sont effectués au niveau de l'ordinateur central et cela à cause du nombre de test effectué par un seul élément de l'image (Pixel) et la nature de son environnement.

IV.2) Principe - (zoom) -


Le traitement zoom est un traitement géométrique qui consiste à agrandir une partie de l'image. La partie intéressée peut se trouver dans n'importe quelle zone de l'écran et elle est composée de lignes paires et impaires qui doivent être pris en compte séparément pendant l'étude de l'algorithme.

Nous avons étudié le cas du zoom de deux, ce qui revient à prendre une fenêtre de (256x256) pixels.


Les principales commandes qu'on adressera au coprocesseur sont :

- a) Commande d'accès interne à la mémoire d'image. (CMO + (OF)₁₆)
 - Accès externe mode lecture. (CTRL1 + (02)₁₆)
 - Accès externe mode écriture. (CTRL1 + (03)₁₆)
- b) Commande de balayage de l'écran (CMD + (OC)₁₆)
 - Avec la plume (CTRL2 + (03)₁₆)
 - Avec la gomme (CTRL2 + (00)₁₆)

La page suivante montre d'une manière simplifiée, le principe d'un agrandissement de l'une fenêtre de 8 pixels dans un espace de (4x4) pixels.




a- Image stockée dans la feuille de stockage
ici représentée une fenêtre de l'image



b- Image agrandie dans la feuille de traitement de visualisation.

$t=0$ (trame impaire)
 $t=1$ (trame paire)

Les symboles représentés sur l'écran sont des états différents du pixel



c) Représentation des lignes dans le boîtier mémoire.

Avant de faire le Commentaire de l'Algorithm de Traitement zoom, nous donnerons les différents sous programmes de lecture externe, d'écriture externe, et de visualisation.

IV-2.1) Organigramme lecture externe -

i) Commentaire -

Il faudra pour effectuer ce programme initialiser le registre de contrôle en le positionnant en plume levée : $CTRL \leftarrow (02)_{16}$.
 Dans ce cas $ALL = 1$ ou à l'accès pixel à pixel.
 Le mode externe doit se faire à l'aide de la commande $(0F)_{16}$ du registre CMD : $CMD \leftarrow (0F)_{16}$.
 La lecture de la feuille à lire (feuille de stockage ou de traitement) est nécessaire, le code de sélection sera envoyé du microprocesseur vers le registre Selection feuille : $RSF \leftarrow (40)_{16} \rightarrow$ dans ce cas on a choisi la feuille de stockage à lire.

ii) fonctionnement -

Après un cycle de lecture, 8 pixels 4 bits sont disponibles à la sortie des 4 plans mémoires de la feuille de stockage. L'acheminement vers le microprocesseur s'effectue par mots de 4 bits.


Pour assurer cet acheminement dans de bonnes conditions, nous utilisons 8 multiplexeurs (8 voies) "74LS151" avec la répartition suivante : 4 multiplexeurs pour la feuille de stockage.

À la sortie des multiplexeurs 8 pixels seront validés car ayant le même adresse. À l'aide d'un multiplexeur (8/1) type 74LS27 et suivront le code de sélection choisi, un pixel seulement est disponible à l'entrée du registre tampon type 74LS245 lorsque l'entrée B place ce registre est à l'état bas l'information est transférée vers le bus microprocesseur.

L'entrée DIR de ce registre est mise à la masse car l'échange se fait seulement dans une seule direction.

iii) Algorithm -

l'algorithme est donné page suivante :



- Algorithme de la lecture externe -

IV.2.2) Organigramme écriture externe -

i) Commentaire -

La commande écriture externe et la même que celle de la lecture c'est-à-dire $(0F)_{16} \rightarrow CMD$. Mais l'initialisation du registre de contrôle $CTRL1$ diffère de celle de la lecture externe. L'écriture du code $(02)_{16}$ dans le registre $CTRL1$ met la plume "baissée".
On peut utiliser aussi la commande $(01)_{16}$ qui permet de passer de la

plume levée à la plume baissée, mais après avoir consulter le bit 6 du registre d'état (status).


Dans ces conditions le signal MREQ délivré par le coprocesseur à l'état bas transmet le contenu du registre écriture aux entrées de la mémoire. Pour un accès pixel à pixel, le signal HL doit être à l'état haut.

ii) Fonctionnement -

Pour que le mode écriture externe se fait dans de bonne condition, nous avons utilisé un registre tampon qui permet de memoriser momentanément les données avant leur transfert dans la mémoire d'image.

Mais il faudra faire le choix de la feuille de telle en écrivant le code $(1)_{16} \rightarrow R.S.F$ (registre sélection feuilles), ce qui permet de mettre la entrée WE des batteurs mémoires à l'état bas - celle de la feuille de stockage -

iii) Algorithme "écriture externe"



IV.-3) Organigramme du traitement Zoom.

Nous avons utilisé des mémoires fonctionnant en compteurs car il faudra contrôler les registres d'adresses x et y du coprocesseur graphique extérieurement. Le microprocesseur positionnera à chaque lecture et écriture dans la mémoire d'image les registres x et y .

Lorsque le microprocesseur fait une lecture ou une écriture, les registre x et y s'incrémentent de un.

L'adresse d'un pixel - lorsqu'il est lu - est stockée dans les positions mémoires x_1 et y_1 qui occuperont chacune d'elles 2 positions mémoires.

L'adresse d'un pixel écrit dans la mémoire d'image et incrémentée de 1 dans les registres x et y est stockée dans les mémoires respectivement x_2 (occupant 2 positions mémoires) et y_2 (occupant aussi 2 positions mémoire). Nous donnons à la page suivante l'Algorithme du zoom de 2.

Les lignes paires et impaires de la fenêtre choisie et tel à partir de la feuille de stockage seront réécrites dans les lignes paires de la feuille à visualiser puis on refait la même opération mais en écrivant dans les lignes impaires de la feuille à visualiser.

(DEBUT)

Adresse du 1^{er} pixel pointé (y_0)
 compteur COMPT = 0
 Compteur AX : COMPAX
 Compteur AY : COMPAY
 Compteur X : COMPX
 Compteur Y : COMPY

OK

retrouver le 1^{er}
 pixel X₀ et Y₀
 Y₀ = Y₀

incrémenter
compt

INCR. COMPAY

INCR. COMPY

OK

Lecture externe de P(x_A) pointé
par les registres d'adresse (x, y).

Transférer le contenu dans VALUEP
 " " de x₀,y₀ → x₁,y₁
 " " de x₁,y₁ → x₂,y₂

INCREMENTE
COMPAX

OK

Ferriture de VALUEP dans les
adresses pointées par (x,y)

INC. COMPX

OK

COMFX-FACE=0

NON

COMPT = 0

Transférer le contenu de x₀,y₀ à x₁,y₁
 " " x₁,y₁ → x₂,y₂

COMPAZ = 0x + 0

NON

COMPAY = 0

positionner les registres internes x, y due
G.D.R
 x ← x₀
 y ← y₀
 t ← t

COMPY-FACE ≠ 0

INCR. REGY

COMPY = 0

COMPAY - ΔY ≠ 0

NON

COMPAY = 0

COMPT-FACE ≠ 0


NON

END

Algorithme du traçage

7 nom

ANNEXE



Algorithme du transfert

à nom

Bibliographie.

Revues:

- électronique application numéro 19 Aout/sept 81.
- électronique application numéro 26 oct/nov 82.

Ouvrages:

- Microprocesseur et microordinateurs
Tocci & Laskowski EYROLLES
- Microprocesseur 6809 et ses périphériques
et le processeur graphique 9365-66.
Claude Daroanne et J Boulesteix EYROLLES.
- Microprocesseur et mémoires EFCIS catalogue 80.
- Manuel de Programmation du 6800 Thomson - CSF

Thèses:

Système d'aide au traitement numérique d'images
application à la télédétection
Par AUF Hourani Année 79.

Système d'affichage d'images avec mémoires
structurées en feuilles. CERI
par M. SMAHAT Année 81.

Déconvolution des caméras de télévision dans le
cas des mesures photométriques et géométriques
Par Benoit Speckel. Année 81.

Conception et réalisation d'un système d'acquisition
et de restitution d'images numériques
Par Jean Marc Moser 1981.

ADRESSE ET FONCTION DES REGISTRES

| REGISTRE D'ADRESSE | | | | FONCTION DES REGISTRES | | | | | | | | Nombre de bits | | |
|--------------------|----|----|----|------------------------|--|--|--|--|----------|--|--|----------------|----------------|--|
| Binnaire | | | | Hexa | Lecture | | | | Ecriture | | | | Nombre de bits | |
| A3 | A2 | A1 | A0 | | STATUS | | | | CMD | | | | | |
| 0 | 0 | 0 | 0 | 0 | CTRL1 (contrôle de l'écriture et des interruptions) | | | | CMD | | | | 8 | |
| 0 | 0 | 0 | 1 | 1 | CTRL2 (orientation des symboles et type de vecteurs) | | | | CMD | | | | 7 | |
| 0 | 0 | 1 | 0 | 2 | CSIZE (taille des caractères) | | | | CMD | | | | 4 | |
| 0 | 0 | 1 | 1 | 3 | Réservé | | | | CMD | | | | 8 | |
| 0 | 1 | 0 | 0 | 4 | DELTAX | | | | CMD | | | | — | |
| 0 | 1 | 0 | 1 | 5 | Réservé | | | | CMD | | | | 8 | |
| 0 | 1 | 1 | 0 | 6 | DELTAY | | | | CMD | | | | 8 | |
| 1 | 0 | 0 | 0 | 8 | X Poids fort | | | | CMD | | | | 4 | |
| 1 | 0 | 0 | 1 | 9 | X Poids faible | | | | CMD | | | | 8 | |
| 1 | 0 | 1 | 0 | A | Y Poids fort | | | | CMD | | | | 4 | |
| -1 | 0 | 1 | 1 | B | Y Poids faible | | | | CMD | | | | 8 | |
| 1 | 1 | 0 | 0 | C | XLP | | | | Réservé | | | | 7 | |
| 1 | 1 | 0 | 1 | D | YLP | | | | Réservé | | | | 8 | |
| 1 | 1 | 1 | 0 | E | Réservé | | | | Réservé | | | | — | |
| 1 | 1 | 1 | 1 | F | Réservé | | | | Réservé | | | | — | |

Réservé : Ces adresses sont réservées pour des versions futures du circuit. En lecture, les amplificateurs de sortie D0 à D7 forcent l'état haut sur le bus de donnée.

RESUME DES CODES DE COMMANDE


| | | | | | | | | | | | | | | |
|-------------|---|---|---|---|--------|---|---|---|---|---|-------------------|---|---|--|
| b7 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 1 | 1 | 1 | |
| b6 | 0 | 0 | 0 | 0 | 0 | 0 | 1 | 1 | 1 | 1 | 0 | 0 | 0 | |
| b5 | 0 | 0 | 0 | 0 | 0 | 1 | 1 | 0 | 0 | 1 | 0 | 1 | 1 | |
| b4 | 0 | 0 | 0 | 0 | 1 | 0 | 1 | 0 | 1 | 0 | 1 | 0 | 1 | |
| b3 b2 b1 b0 | 0 | 1 | 2 | 3 | 4 | 5 | 6 | 6 | 7 | 8 | 9 | A | B | |
| 0 0 0 0 0 | Met à 1 le bit 1 de CTRL1 : "Choix de la plume" | | | | Espace | 0 | @ | R | ~ | P | PETITS VECTEURS : | | | |
| 0 0 0 1 1 | Met à 0 le bit 1 de CTRL1 : "Choix de la gomme" | | | | 1 | 1 | A | D | s | q | | | | |
| 0 0 1 0 2 | Met à 1 le bit 0 de CTRL1 : "Passage en plume ou gomme baissée" | | | | 2 | B | R | b | r | | | | | |
| 0 0 1 1 3 | Met à 0 le bit 0 de CTRL1 : "Passage en plume ou gomme levée" | | | | # | C | S | c | s | | | | | |
| 0 1 0 0 4 | Effacement de l'écran. | | | | \$ | D | T | d | t | | | | | |
| 0 1 0 1 5 | Remise à 0 des registres X et Y. | | | | % | E | U | e | u | | | | | |
| 0 1 1 0 6 | Effac. de l'écran et remise à 0 de X et Y. | | | | & | F | V | f | v | | | | | |
| 0 1 1 1 7 | Effacement de l'écran, positionnement à 11_{16} du registre CSIZE, remise à 0 des autres registres (sauf XLP, YLP). | | | | * | G | W | g | w | | | | | |
| 1 0 0 0 8 | Initialisation du photostyle (forçage de la sortie WHITE au niveau bas). | | | | (| H | X | h | x | | | | | |
| 1 0 0 1 9 | Initialisation du photostyle. | | | |) | I | Y | i | y | | | | | |
| 1 0 1 0 A | Lancement du tracé du pavé 5 x 8 | | | | : | J | Z | j | z | | | | | |
| 1 0 1 1 B | Lancement du tracé du pavé 4 x 4 | | | | + | K | I | k | i | | | | | |
| 1 1 0 0 C | Balayage de l'écran avec la plume ou la gomme (suivant CTRL1) | | | | < | L | V | l | v | | | | | |
| 1 1 0 1 D | Remise à 0 du registre X. | | | | = | M |] | m |] | | | | | |
| 1 1 1 0 E | Remise à 0 du registre Y. | | | | > | N | | n | | | | | | |
| 1 1 1 1 F | Demande externe d'accès à la mémoire d'image pour le premier cycle libre. | | | | / | O | — | o | — | | | | | |

| | | | | | | | |
|----|----|----|-----------|----|----|----|----|
| b7 | b6 | b5 | b4 | b3 | b2 | b1 | b0 |
| 1 | AX | AY | Direction | | | | |

Dimension


| | |
|----------|------------------|
| ΔX ou ΔY | Long. du vecteur |
| 0 0 | 0 pas |
| 0 1 | 1 pas |
| 1 0 | 2 pas |
| 1 1 | 3 pas |

Direction




LES AUTRES REGISTRES

REGISTRE STATUS (lecture seulement)




- HAUT = séquence photostyle terminée
 - HAUT = signal retour de trame (VB)
 - HAUT ≠ circuit libre pour une nouvelle commande
 - HAUT = plume en dehors de la fenêtre visualisée : OU logique des bits de poids fort des registres X et Y.
 - HAUT = Interruption pour fin de séquence photostyle
 - HAUT = interruption pour signal VB à l'état haut
 - HAUT = Interruption pour circuit prêt à recevoir une nouvelle commande.
 - IRQ : OU logique des 3 bits précédents (haut quand la sortie IRQ est à l'état bas).
- Origines d'interruptions éventuelles (signaux non échantillonnés et non masqués)
- Le OU logique de ces 3 bits fait passer IRQ à l'état bas.
- Ces 3 bits sont remis à 0 après lecture du registre STATUS.

REGISTRE CTRL1 (lecture/écriture)



- HAUT = plume ou gomme baissée ; BAS = plume ou gomme levée (contrôle la sortie DW).
 - HAUT = plume ; BAS = gomme (contrôle la sortie DIN)
 - HAUT = écriture rapide : extinction de la vidéo (BLK au niveau haut), rafraîchissement minimal.
 - HAUT = écran cyclique (écriture même si le bit 3 de STATUS est au niveau haut).
 - HAUT = autorisation d'interruption pour fin de séquence photostyle.
 - HAUT = autorisation d'interruption pour signal VB à l'état haut
 - HAUT = autorisation d'interruption pour circuit prêt à recevoir une nouvelle commande.
 - Non utilisé (toujours 0 en lecture).
- Masque d'interruption

REGISTRE CTRL2 (lecture/écriture)



- Type de trait des vecteurs
- HAUT = caractère en italique
- HAUT = caractère tracé suivant l'axe vertical

| | | Types de trait des vecteurs | |
|----|----|-----------------------------|--|
| b1 | b0 | | |
| 0 | 0 | continu | |
| 0 | 1 | pointillé | 2 pts allumés, 2 pts éteints |
| 1 | 0 | tiré | 4 pts allumés, 4 pts éteints |
| 1 | 1 | trait mixte | 10 pts allumés, 2 éteints 2 allumés, 2 éteints. |


Position initiale des registres X, Y

Position finale des registres X, Y

b₃ = 0, b₂ = 0



b₃ = 0, b₂ = 1




b₃ = 1, b₂ = 0




b₃ = 1, b₂ = 1

DESCRIPTION DES BROCHES



*FMAT est à connecter à VSS pour le EF9366.



DECODEUR D'ADRESSES

Conclusion.

L'utilisation d'un processeur spécialisé tel que le G.D.P 9365-66 permet de réaliser aujourd'hui des consoles graphiques de très bonne qualité et très bon marché. Ces 2 caractéristiques primordiales sont la raison de notre choix d'un tel composant.

Notre étude consistait d'une part à étudier une configuration de la mémoire d'image qui rendrait le système interactif plus souple et plus autonome vis-à-vis du calculateur associé et d'autre part à élaborer un logiciel de traitement simples suivant les exigences du support matériel ce qui nous a permis de nous pencher au traitement d'images domaine très récent dont les applications sont aussi variées qu'innombrables, mais malheureusement nous déplorons le manque des composants qui a empêché la réalisation et espérons que ce projet sera le sujet d'autres études pour la mise au point complète de la console interactive.

- étude : réalisation et applications d'un ensemble de processeurs destiné au traitement numériques d'images.
Par ABDEL-MEGED MAHMOUD Année 1980.
- Conception et réalisation du système de traitement numérique d'image LAE 980.
par Bernard Keith
- étude et réalisation d'un processeur Programmable pour le traitement et l'analyse d'image fixes de TV.
par Karl H-Rackette

- Projets de fin d'étude :

- M. Belkacemi et M. Tili Ket Fév 82.
- A. SOAL et B. HAOJ. AÏSSA Juin 82.

Rapport scientifique :

traitement numérique d'images Juin 82.

