Abstract:
Ceci nous mène à établir notre plan de travail comme suit:
Dans un premier chapitre; nous présenterons la conception du modèle numérique du transistor M.O.S qui comprend deux approximations (transistor simple, transistor avec Cgs et Cgd) ainsi qu'une étude sur les modèles mathématiques et physiques.
Au deuxième chapitre, le choix de l'algorithme d'analyse résulte d'un compromis entre la convergence, le temps de calcul et l'espace mémoire.
Nous étudierons principalement les méthodes d'analyse, de formulation et d'intégration pour l'élaboration d'un programme universel avec temps de réponse et espace mémoire optimaux.
Au troisième chapitre; les méthodes de formulation des équations par la théorie des graphes et la variable d'état, présentent des contraintes pour l'élaboration d'un logiciel universel.
Nous avons jugé utile d'élaborer un algorithme de formulation automatique des équations d'analyse pour le transistor M.O.S. simple, le transistor avec capacité entre électrodes.
Une étude numérique sur les méthodes de résolution des équations linéaires nous a permis l'amélioration de ce programme.
Au quatrième chapitre; l'optimisation a été faite à partir:
- De l'élaboration des logiciels de conversion topologie / données de description.
- Du choix d'un calcul automatique du pas d'intégration, permettant de diminuer le temps d'exécution du PATMOS.
Les vérifications expérimentales nous ont permis d'évaluer la précision avec laquelle le circuit intégré est simulé.
