Performances des techniques séquentielle et systolique d'implémentation Hardware des réseaux de neurones

Abstract

Ce travail consiste à implémenter les architectures séquentielle et systolique des réseaux de neurones, pour réaliser cette implémentation on a divisé notre étude en deux grandes étapes. L'étape d'apprentissage sert à calculer les synapses afin de les stocker dans des ROMs pour l'étape de reconnaissance ou l'étape d'implémentation des architectures. Les implémentations hardwares du filtre récursif et du réseau de neurones avec l'architecture systolique, montrent que l'unité de commande est universelle c'est à dire elle est la même quelque soit la dimension de ce filtre de ce réseau de neurones. En effet, il reste au concepteur de choisir l'architecture adéquate à son modèle afin de satisfaire les performances demandées