Etude et implémentation sur circuit reconfigurable de l'algorithme de Berlekamp-Massey pour le décodage de Reed-Solomon

Show simple item record

dc.contributor.author Kaced, Karim
dc.contributor.other Taghi, Mohamed Oussaid, Directeur de thèse
dc.contributor.other Abdelouel, Lahcen, Directeur de thèse
dc.date.accessioned 2021-01-25T07:53:22Z
dc.date.available 2021-01-25T07:53:22Z
dc.date.issued 2013
dc.identifier.other Ms05513
dc.identifier.uri http://repository.enp.edu.dz/xmlui/handle/123456789/7028
dc.description Mémoire de Master : Electronique : Alger, Ecole Nationale Polytechnique : 2013 fr_FR
dc.description.abstract Ce travail s’inscrit dans le cadre de l’étude des codes correcteurs d'erreurs. Nous nous intéressons tout particulièrement aux codes de Reed-Solomon utilisés dans les communications sans fils. Après une étude théorique de ces codes, on propose une architecture de bloc de Berlekamp Massey pour la résolution de l’équation clé de ces codes. Les codes de description sont écrits en VHDL, la synthèse est l’implémentation de ce bloc pour les codes RS(15,9) et RS(255,239) est réalisé à l’aide de l’outil ISE de Xilinx sur carte FPGA. fr_FR
dc.language.iso fr fr_FR
dc.subject Codes de Reed-Solomon fr_FR
dc.subject Algorithme de Berlekamp-Massey fr_FR
dc.subject Codage canalCode correcteurs d’erreurs fr_FR
dc.subject FPGA fr_FR
dc.title Etude et implémentation sur circuit reconfigurable de l'algorithme de Berlekamp-Massey pour le décodage de Reed-Solomon fr_FR
dc.type Thesis fr_FR


Files in this item

This item appears in the following Collection(s)

Show simple item record

Search Repository


Advanced Search

Browse

My Account