Abstract:
L'objectif essentiel de ce travail est la conception et l'implémentation en FPGA (Field Programmable Gate Array) d'un circuit intégré décidé à la classification des arythmies cardiaques par l'approche des réseaux de neurones.
Afin de pouvoir classer un grand nombre d'arythmies, nous proposons un classificateur composé de deux sous classificateurs montés en cascade: un sous classificateur de morphologie et un sous classificateur temporel.
Pour réaliser la classification, nous utilisons l'apprentissage par l'algorithme de la rétropropagation du gradient (RPG).
Le travail est divisé en deux parties: une partie software et une partie hardware.
La partie software a pour tâche essentielle de réaliser l'apprentissage du classificateur.
Pour cela un programme a été développé en utilisant le langage C.
Dans la partie hardware nous considérons l'implémentation de la phase de généralisation de l'algorithme RPG.
Nous proposons une architecture parallèle et régulière pour l'implémentation du réseau de neurone.
Afin de valider cette architecture nous avons opté pour une approche descendante basée sur la synthèse logique et l'utilisation du langage de description VHDL.
Nous proposons une description VHDL flexible et paramétrée du réseau de neurone qui peut être facilement adaptée à d'autres applications.
La description VHDL du classificateur est implémentée sur un circuit FPGA de la famille XC4000 de XILINX.
