Abstract:
Le travail présenté dans ce mémoire porte sur la conception des boucles à verrouillage de phase (PLL) destinés aux applications RF. L’oscillateur local est l’un des éléments indispensables d’un module RF car il permet la génération des fréquences porteuses, la PLL à pompe de charge, peut être implémentée pour jouer ce rôle compte tenu la stabilité des fréquences qu’elle génère, cette architecture présente une
certaine complexité lors de la conception vu qu’elle se compose de circuits analogiques et numériques.
Dans une approche de conception descendante, le travail que nous avons réalisé s’articule sur trois volets : une conception niveau système de la PLL à pompe de charge de 3e ordre, en optimisant la stabilité et le temps d’acquisition du système, et en validant la conception par une simulation comportementale de l’architecture proposée en Verilog-AMS.
Une conception d’un VCO LC en technologie CMOS 0.18-μm.
Et finalement une conception du diviseur de fréquence programmable.
