Abstract:
Les évolutions technologiques actuelles dans le domaine de la conception des circuits permettent aussi bien sous les angles de la méthodologie, des plateformes de conception, des algorithmes ainsi que du nombre de ressources pouvant être intégrées sur une même puce, d'aboutir à une miniaturisation avérée. Tenant compte de ces constatations et sachant que le système de noms de domaine DNS constitue l’un des maillons faible du fonctionnement d’Internet, nous proposons dans cette présente thèse une conception d’un serveur de nom autoritaire sur un circuit. Le langage SDL a été introduit pour la modélisation de ce dernier. Quatre formes d’implémentations ont été déduites et réalisées sur un circuit FPGA Virtex 5. Cesimplémentations sont différenciées par les combinaisons possibles entre les architectures déduites d’une modélisation SDL et l’utilisation d’un accélérateur matériel dédié à la recherche des ressources de données spécifiques au système de nom de domaine DNSSEC. Une étude comparative des performances a été réalisée en prenant comme référentiel de mesure un serveur
Bind 9 tournant sous Linux. Il y apparaît que la forme MPSoC (MuliProcessor System On Chip) associée à des accélérateurs matériels aboutit à un gain de performance avoisinant les 200% par
rapport au serveur de référence choisi. Tenant compte des hypothèses que nous avons formulées, l’implémentation obtenue allie performance et flexibilité à une meilleure sécurité.
