Etude et mise en oeuvre d'un IP-Core RSA

Abstract

Notre mémoire a pour objet l'étude d'un IP Core RSA_512 bits (Circuit Open-core), son extension et son adaptation à une solution SoC. Cet IP-core a été étudié, testé, et implémenté sous l'environnement ISE/EDK. Son étude a montré que sa conception est basée sur la méthode d'exponentiation binaire MSB. Elle est basée d'une part, sur une structure parallèle permettant l’exécution de deux multiplications modulaires en même temps ce qui permet de réduire les temps de Cryptage/Décryptage des données. D'autre part, elle repose sur l'intégration de l'algorithme de Montgomery qui permet d'accélérer l'exponentiation modulaire. Les résultats d'implémentation hardware de l'IP-Core sous ISE Xilinx ont été comparés, à ceux obtenus de l'implémentation software de l'algorithme RSA sous Linux C++ en s'appuyant sur la bibliothèque GMP qui supporte les grands nombres, afin d'évaluer les performances de chaque approche. Ils ont été comparés par la suite à ceux obtenus par une implémentation SOC sous EDK. L'IP-Core a été interconnecté via un bus de transmission rapide FSL.