Veuillez utiliser cette adresse pour citer ce document :
http://repository.enp.edu.dz/jspui/handle/123456789/2089| Titre: | Utilisation de l’apprentissage profond pour la classification |
| Autre(s) titre(s): | intégration de la solution sur Pynq et développement d’accélérateurs matériels |
| Auteur(s): | Djellad, Imene Mourad Adnane, Directeur de thèse |
| Mots-clés: | Réseaux de neurones FPGA Implantation Accélération |
| Date de publication: | 2017 |
| Résumé: | Dans ce mémoire, nous aborderons le problème de la classification des chiffres manuscrits, nous verrons comment les réseaux de neurones artificiels traitent ce pro-blème et nous en proposerons des modèles que nous implémenterons sur FPGA. Puis nous explorerons les possibilités d’accélération matérielle afin d’optimiser les calculs réalisés dans les FPGA par ces réseaux. |
| Description: | Mourad Adnane, Directeur de thèse |
| URI/URL: | http://repository.enp.edu.dz/xmlui/handle/123456789/2089 |
| Collection(s) : | Département Electronique |
Fichier(s) constituant ce document :
| Fichier | Description | Taille | Format | |
|---|---|---|---|---|
| DJELLAD.IMENE.pdf | PN00917 | 6.66 MB | Adobe PDF | Voir/Ouvrir |
Tous les documents dans DSpace sont protégés par copyright, avec tous droits réservés.