Veuillez utiliser cette adresse pour citer ce document :
http://repository.enp.edu.dz/jspui/handle/123456789/4337| Titre: | Fiabilité des systèmes VLSI |
| Autre(s) titre(s): | test, testabilité et vérification des machines séquentielles |
| Auteur(s): | Belaifa, Salah Salim Farah, Ahcene, Directeur de thèse |
| Mots-clés: | Circuit intégré Système VLSI Temps optimal |
| Date de publication: | 1998 |
| Résumé: | Ce travail comporte deux parties: * La première partie a pour but de donner les fondements de base de la fiabilité, test, et vérification des circuits intégrés en particulier les systèmes VLSI. * La deuxième partie consiste à réaliser un logiciel de simulation des méthodes de tests et de vérifications. L'objectif essentiel est de vérifier la fonctionnalité d'un circuit intégré en un temps optimal (gain en temps), en utilisant différentes méthodes et techniques de vérifications |
| Description: | Mémoire de Projet de Fin d’Études : Électronique : Alger, École Nationale Polytechnique: 1998 |
| URI/URL: | http://repository.enp.edu.dz/xmlui/handle/123456789/4337 |
| Collection(s) : | Département Electronique |
Fichier(s) constituant ce document :
| Fichier | Description | Taille | Format | |
|---|---|---|---|---|
| BELAIFA.Salah-Salim.pdf | PN01098 | 14.85 MB | Adobe PDF | Voir/Ouvrir |
Tous les documents dans DSpace sont protégés par copyright, avec tous droits réservés.