Veuillez utiliser cette adresse pour citer ce document :
http://repository.enp.edu.dz/jspui/handle/123456789/5921| Titre: | Réalisation d'un analyseur logique |
| Auteur(s): | Berkani, M. Tiaïbia, K. Tedjini, H., Directeur de thèse |
| Mots-clés: | Analyseur logique Synchronisation Mémorisation Visualisation |
| Date de publication: | 1978 |
| Résumé: | Ce projet fait l'étude d'un analyseur, on se limite au niveau d'entrée TTL à une certaine rapidité de sortie des mots, à un certain nombre de bits (ou voies d'entrées) et enfin à un certain nombre de mots à recueillir. |
| Description: | Mémoire de Projet de Fin d’Études : Électronique : Alger, Université des Sciences et de la Technologie Houari Boumedienne. École Nationale Polytechnique : 1978 |
| URI/URL: | http://repository.enp.edu.dz/xmlui/handle/123456789/5921 |
| ISSN: | PN00578 |
| Collection(s) : | Département Electronique |
Fichier(s) constituant ce document :
| Fichier | Description | Taille | Format | |
|---|---|---|---|---|
| BERKANI.M_TIABIA.K.pdf | 10.94 MB | Adobe PDF | Voir/Ouvrir |
Tous les documents dans DSpace sont protégés par copyright, avec tous droits réservés.