Veuillez utiliser cette adresse pour citer ce document :
http://repository.enp.edu.dz/jspui/handle/123456789/6893
Affichage complet
Élément Dublin Core | Valeur | Langue |
---|---|---|
dc.contributor.author | Boukli Hacene, Ghouthi | - |
dc.contributor.other | Sadoun, Rabah, Directeur de thèse | - |
dc.date.accessioned | 2021-01-24T09:08:04Z | - |
dc.date.available | 2021-01-24T09:08:04Z | - |
dc.date.issued | 2016 | - |
dc.identifier.other | Ms13416 | - |
dc.identifier.uri | http://repository.enp.edu.dz/xmlui/handle/123456789/6893 | - |
dc.description | Mémoire de Master : Electronique : Alger, Ecole Nationale Polytechnique : 2016 | fr_FR |
dc.description.abstract | L’objectif de ce travail est d’implémenter un réseau de neurones dans un circuit FPGA afin d’intégrer le profil de l’utilisateur dans son smartphone. Après une présentation des circuits FPGA, on entamera la partie dédiée aux algorithmes des RN, puis on parlera en particulier du GBNN (GRIPON-BERROU neural network) et de son algorithme. Puis on entamera l’implémentation de cet algorithme dans un circuit FPGA qui va être détaillé tout au long de ce mémoire. | fr_FR |
dc.language.iso | fr | fr_FR |
dc.subject | FPGA | fr_FR |
dc.subject | VHDL | fr_FR |
dc.subject | Langage C++ | fr_FR |
dc.subject | Réseaux de neurones | fr_FR |
dc.subject | Réseau de neurone GRIPON-BERROU | fr_FR |
dc.title | Implementation d’un réseau de neurones sur FPGA | fr_FR |
dc.type | Thesis | fr_FR |
Collection(s) : | Département Electronique |
Fichier(s) constituant ce document :
Fichier | Description | Taille | Format | |
---|---|---|---|---|
BOUKLI HACENE.Ghouthi.pdf | Ms13416 | 1.78 MB | Adobe PDF | Voir/Ouvrir |
Tous les documents dans DSpace sont protégés par copyright, avec tous droits réservés.