1. Repository | Ecole Nationale Polytechnique
  2. Travaux universitaires
  3. Mémoire de Master
  4. Département Electronique
Veuillez utiliser cette adresse pour citer ce document : http://repository.enp.edu.dz/jspui/handle/123456789/7028
Affichage complet
Élément Dublin CoreValeurLangue
dc.contributor.authorKaced, Karim-
dc.contributor.otherTaghi, Mohamed Oussaid, Directeur de thèse-
dc.contributor.otherAbdelouel, Lahcen, Directeur de thèse-
dc.date.accessioned2021-01-25T07:53:22Z-
dc.date.available2021-01-25T07:53:22Z-
dc.date.issued2013-
dc.identifier.otherMs05513-
dc.identifier.urihttp://repository.enp.edu.dz/xmlui/handle/123456789/7028-
dc.descriptionMémoire de Master : Electronique : Alger, Ecole Nationale Polytechnique : 2013fr_FR
dc.description.abstractCe travail s’inscrit dans le cadre de l’étude des codes correcteurs d'erreurs. Nous nous intéressons tout particulièrement aux codes de Reed-Solomon utilisés dans les communications sans fils. Après une étude théorique de ces codes, on propose une architecture de bloc de Berlekamp Massey pour la résolution de l’équation clé de ces codes. Les codes de description sont écrits en VHDL, la synthèse est l’implémentation de ce bloc pour les codes RS(15,9) et RS(255,239) est réalisé à l’aide de l’outil ISE de Xilinx sur carte FPGA.fr_FR
dc.language.isofrfr_FR
dc.subjectCodes de Reed-Solomonfr_FR
dc.subjectAlgorithme de Berlekamp-Masseyfr_FR
dc.subjectCodage canalCode correcteurs d’erreursfr_FR
dc.subjectFPGAfr_FR
dc.titleEtude et implémentation sur circuit reconfigurable de l'algorithme de Berlekamp-Massey pour le décodage de Reed-Solomonfr_FR
dc.typeThesisfr_FR
Collection(s) :Département Electronique

Fichier(s) constituant ce document :
Fichier Description TailleFormat 
KACED.Karim.pdfMs055131.43 MBAdobe PDFVoir/Ouvrir
Affichage abbrégé


Tous les documents dans DSpace sont protégés par copyright, avec tous droits réservés.