Veuillez utiliser cette adresse pour citer ce document :
http://repository.enp.edu.dz/jspui/handle/123456789/7028| Titre: | Etude et implémentation sur circuit reconfigurable de l'algorithme de Berlekamp-Massey pour le décodage de Reed-Solomon |
| Auteur(s): | Kaced, Karim Taghi, Mohamed Oussaid, Directeur de thèse Abdelouel, Lahcen, Directeur de thèse |
| Mots-clés: | Codes de Reed-Solomon Algorithme de Berlekamp-Massey Codage canalCode correcteurs d’erreurs FPGA |
| Date de publication: | 2013 |
| Résumé: | Ce travail s’inscrit dans le cadre de l’étude des codes correcteurs d'erreurs. Nous nous intéressons tout particulièrement aux codes de Reed-Solomon utilisés dans les communications sans fils. Après une étude théorique de ces codes, on propose une architecture de bloc de Berlekamp Massey pour la résolution de l’équation clé de ces codes. Les codes de description sont écrits en VHDL, la synthèse est l’implémentation de ce bloc pour les codes RS(15,9) et RS(255,239) est réalisé à l’aide de l’outil ISE de Xilinx sur carte FPGA. |
| Description: | Mémoire de Master : Electronique : Alger, Ecole Nationale Polytechnique : 2013 |
| URI/URL: | http://repository.enp.edu.dz/xmlui/handle/123456789/7028 |
| Collection(s) : | Département Electronique |
Fichier(s) constituant ce document :
| Fichier | Description | Taille | Format | |
|---|---|---|---|---|
| KACED.Karim.pdf | Ms05513 | 1.43 MB | Adobe PDF | Voir/Ouvrir |
Tous les documents dans DSpace sont protégés par copyright, avec tous droits réservés.