Générateur intelligent de multi-réseaux neuronaux artificiels

Show simple item record

dc.contributor.author Bourenane, Aomar
dc.contributor.other Larbes, Chérif, Directeur de thèse
dc.contributor.other Guellal, Amar, Directeur de thèse
dc.date.accessioned 2020-12-21T20:46:49Z
dc.date.available 2020-12-21T20:46:49Z
dc.date.issued 2018
dc.identifier.other P000182
dc.identifier.uri http://repository.enp.edu.dz/xmlui/handle/123456789/1779
dc.description Mémoire de Projet de Fin d’Étude : Électronique : Alger, École Nationale Polytechnique : 2018 fr_FR
dc.description.abstract Ce mémoire se positionne dans la thématique des réseaux de neurones artificiels orientés vers les applications nécessitant le fonctionnement en temps réel et un contrôle de précision et de la consommation en ressources hardwares. Cependant, l’implémentation de ces réseaux s'est avérée très difficile. Notamment pour les domaines scientifiques qui n'ont pas un background en électronique. La complexité de la réalisation des réseaux de neurones se traduit en deux phases essentielles, la phase d'implémentation dons laquelle les RNAs nécessitent un parallélisme et une flexibilité et la phase d'élaboration de la topologie du réseau neuronal qui constitue l'un des grands mystères de l'intelligence artificielle et particulièrement des RNAs, dans certains problèmes scientifiques complexes la réalisation de cette phase, pourrait nécessiter des années d’expérience et d’intuition. Dans ce contexte, notre travail consiste à répondre à ces problèmes en proposant une application basée sur C ++ intelligente pour l'implémentation d'un réseau muliti-RNA en deux types de fonctionnement "série et parallèle" et avec une topologie flexible. Nous avons tout fait pour rendre l'application très simple à l'utilisation, pour que tous les domaines de la recherche puissent en profiter. Dans le premier chapitre, on a exposé la technique SHE PWM qui nous servira comme une application de validation. On a consacré le deuxième chapitre pour présenter l'architecture de RNA et une implémentation complète sur MATLAB. Dans le dernier chapitre, on a exposé l'architecture interne de notre application C++ et toutes les descriptions VHDL. Des simulations et des résultats expérimentaux ont également été présentés. fr_FR
dc.language.iso fr fr_FR
dc.subject Intelligence artificielle fr_FR
dc.subject Réseaux de neurones artificiels (RNA) fr_FR
dc.subject FPGA fr_FR
dc.subject Application C++ fr_FR
dc.subject Moteur asynchrone fr_FR
dc.title Générateur intelligent de multi-réseaux neuronaux artificiels fr_FR
dc.title.alternative application fr_FR
dc.title.alternative la commande SHE PWM pour le contrôle de vitesse des moteurs Asynchrones fr_FR
dc.type Thesis fr_FR


Files in this item

This item appears in the following Collection(s)

Show simple item record

Search Repository


Advanced Search

Browse

My Account