dc.contributor.author |
Djellad, Imene |
|
dc.contributor.other |
Mourad Adnane, Directeur de thèse |
|
dc.date.accessioned |
2020-12-22T20:13:17Z |
|
dc.date.available |
2020-12-22T20:13:17Z |
|
dc.date.issued |
2017 |
|
dc.identifier.other |
P000023 |
|
dc.identifier.uri |
http://repository.enp.edu.dz/xmlui/handle/123456789/2089 |
|
dc.description |
Mourad Adnane, Directeur de thèse |
fr_FR |
dc.description.abstract |
Dans ce mémoire, nous aborderons le problème de la classification des chiffres manuscrits, nous verrons comment les réseaux de neurones artificiels traitent ce pro-blème et nous en proposerons des modèles que nous implémenterons sur FPGA.
Puis nous explorerons les possibilités d’accélération matérielle afin d’optimiser les calculs réalisés dans les FPGA par ces réseaux. |
fr_FR |
dc.language.iso |
fr |
fr_FR |
dc.subject |
Réseaux de neurones |
fr_FR |
dc.subject |
FPGA |
fr_FR |
dc.subject |
Implantation |
fr_FR |
dc.subject |
Accélération |
fr_FR |
dc.title |
Utilisation de l’apprentissage profond pour la classification |
fr_FR |
dc.title.alternative |
intégration de la solution sur Pynq et développement d’accélérateurs matériels |
fr_FR |
dc.type |
Thesis |
fr_FR |