CAO d'ASIC

Oumeddour, Messaoud; El Allia, Mourad

dc.contributor.author	Oumeddour, Messaoud
dc.contributor.author	El Allia, Mourad
dc.contributor.other	Farah, Ahcene, Directeur de thèse
dc.date.accessioned	2021-01-01T21:35:53Z
dc.date.available	2021-01-01T21:35:53Z
dc.date.issued	1994
dc.identifier.other	PN01094
dc.identifier.uri	http://repository.enp.edu.dz/xmlui/handle/123456789/4255
dc.description	Mémoire de Projet de Fin d’Études : Électronique : Alger, École Nationale Polytechnique : 1994	fr_FR
dc.description.abstract	Ce mémoire décrit la conception et la réalisation d'un multiplieur et d'un diviseur CMOS de type ASIC. L'architecture du multiplieur et du diviseur est basée respectivement sur l'algorithme de Baugh-Wooley et Cappa-Hammacher modifié, combinés à un réseau carry-save. L'objectif principal de la conception était de réaliser un multiplieur pouvant être efficacement intégré dans un processeur de traitement de signal. Les résultats de la réalisation sont un multiplieur 16x16 bits et un diviseur 16/8 bits pour des opérandes non signés, complément à deux ou mixte.	fr_FR
dc.language.iso	fr	fr_FR
dc.subject	Architecture du multiplieur et du diviseur	fr_FR
dc.subject	Algorithme de Baugh-Wooley	fr_FR
dc.subject	Algorithme de Cappa-Hammacher	fr_FR
dc.subject	Réseau carry-save	fr_FR
dc.subject	Traitement de signal	fr_FR
dc.subject	Multiplieur 16x16 bits	fr_FR
dc.subject	Diviseur 16/8 bits	fr_FR
dc.subject	Opérandes non signés	fr_FR
dc.title	CAO d'ASIC	fr_FR
dc.title.alternative	application à la conception d'un multiplieur et d'un diviseur	fr_FR
dc.type	Thesis	fr_FR